JPH06214254A - 反射型薄膜トランジスタアレイ素子 - Google Patents
反射型薄膜トランジスタアレイ素子Info
- Publication number
- JPH06214254A JPH06214254A JP531293A JP531293A JPH06214254A JP H06214254 A JPH06214254 A JP H06214254A JP 531293 A JP531293 A JP 531293A JP 531293 A JP531293 A JP 531293A JP H06214254 A JPH06214254 A JP H06214254A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film transistor
- thin film
- insulating substrate
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、液晶表示装置に用いる反射型薄膜
トランジスタアレイに関するもので、特に、高画質でか
つ、大型、大容量液晶表示素子を実現することが出来る
新しい薄膜トランジスタアレイを提供することを目的と
する。 【構成】 薄膜トランジスタ部１０４や電圧供給用駆動
回路部と絵素電極１０５とをそれぞれ絶縁基板１０７の
表裏に分散して形成し、複数枚敷き詰めたときのつなぎ
目部分に生じる絵素ピッチのズレを完全に解消するとと
もに、大画面化、大容量化によって発生する配線抵抗と
配線容量の増大、さらには、画像性能の劣化も解消し、
高画質な超大画面ディスプレイを実現するものである。
トランジスタアレイに関するもので、特に、高画質でか
つ、大型、大容量液晶表示素子を実現することが出来る
新しい薄膜トランジスタアレイを提供することを目的と
する。 【構成】 薄膜トランジスタ部１０４や電圧供給用駆動
回路部と絵素電極１０５とをそれぞれ絶縁基板１０７の
表裏に分散して形成し、複数枚敷き詰めたときのつなぎ
目部分に生じる絵素ピッチのズレを完全に解消するとと
もに、大画面化、大容量化によって発生する配線抵抗と
配線容量の増大、さらには、画像性能の劣化も解消し、
高画質な超大画面ディスプレイを実現するものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＯＡや映像分野におけ
る大画面の直視型ディスプレイとして用いることのでき
るアクティブマトリックス型液晶表示素子の薄膜トラン
ジスタアレイ素子に関する。
る大画面の直視型ディスプレイとして用いることのでき
るアクティブマトリックス型液晶表示素子の薄膜トラン
ジスタアレイ素子に関する。
【０００２】
【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行なわれている。その中でも、特にアクティブ
マトリックス型の液晶表示素子は、高画質化が実現でき
ることから非常に注目を集めている。アクティブマトリ
ックス型とは、従来の単純マトリックス型に対比して言
われている液晶の駆動方式を意味しているもので、マト
リックス上に配置された絵素電極にそれぞれスイッチ素
子を設け、それらのスイッチ素子を介して各絵素電極に
液晶の光学特性を制御する電気信号を独立に供給する方
式である。スイッチング素子としては、薄膜トランジス
タ（ＴＦＴ）を用いたものが主流である。
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行なわれている。その中でも、特にアクティブ
マトリックス型の液晶表示素子は、高画質化が実現でき
ることから非常に注目を集めている。アクティブマトリ
ックス型とは、従来の単純マトリックス型に対比して言
われている液晶の駆動方式を意味しているもので、マト
リックス上に配置された絵素電極にそれぞれスイッチ素
子を設け、それらのスイッチ素子を介して各絵素電極に
液晶の光学特性を制御する電気信号を独立に供給する方
式である。スイッチング素子としては、薄膜トランジス
タ（ＴＦＴ）を用いたものが主流である。
【０００３】このアクティブマトリックス型の方式は、
大容量の表示を行なっても高いコントラストが保たれる
という大きな特徴をもち、特に近年市場要望の極めて高
い、ラップトップパソコンやノートパソコン、さらには
エンジニアリングワークステーション用の大型・大容量
フルカラーディスプレイの本命として開発、商品化が盛
んである。また、４０インチを越える薄型直視ＴＶへの
応用を目指した研究も開始されてきており、薄型大画面
ディスプレイに対する開発は今後ますます活発化してい
くものと考えられる。
大容量の表示を行なっても高いコントラストが保たれる
という大きな特徴をもち、特に近年市場要望の極めて高
い、ラップトップパソコンやノートパソコン、さらには
エンジニアリングワークステーション用の大型・大容量
フルカラーディスプレイの本命として開発、商品化が盛
んである。また、４０インチを越える薄型直視ＴＶへの
応用を目指した研究も開始されてきており、薄型大画面
ディスプレイに対する開発は今後ますます活発化してい
くものと考えられる。
【０００４】図８は従来の薄膜トランジスタアレイを用
いたアクティブマトリックス型液晶表示素子の一般的な
構成を示している。図に示すように、各絵素電極に設け
られたスイッチ素子である薄膜トランジスタ８０１は、
走査配線（ゲート線）８０２によって選択された時に信
号配線（ソース線）８０３の電気信号を絵素電極に供給
する。このとき液晶層８０４には、絵素電極と対向基板
８０５上に形成された対向共通電極８０６間の電圧が印
加されることになる。その後、走査配線が非選択状態と
なり、信号配線と絵素電極間は電気的に絶縁される。液
晶に印加された電圧は、絵素電極と対向電極間の液晶の
静電容量によって保持される。非選択時の液晶電圧の保
持能力を向上させるために、絵素電極に補助容量を形成
した構成もよく用いられている。いずれにしても、上記
したように、アクティブマトリックス型液晶表示素子
は、各絵素に設けられたスイッチ素子によって液晶に印
加する電圧を独立に制御できるため、原理的には単純マ
トリックス方式のようなクロストークがなく、多階調表
示に極めて適しているものである。
いたアクティブマトリックス型液晶表示素子の一般的な
構成を示している。図に示すように、各絵素電極に設け
られたスイッチ素子である薄膜トランジスタ８０１は、
走査配線（ゲート線）８０２によって選択された時に信
号配線（ソース線）８０３の電気信号を絵素電極に供給
する。このとき液晶層８０４には、絵素電極と対向基板
８０５上に形成された対向共通電極８０６間の電圧が印
加されることになる。その後、走査配線が非選択状態と
なり、信号配線と絵素電極間は電気的に絶縁される。液
晶に印加された電圧は、絵素電極と対向電極間の液晶の
静電容量によって保持される。非選択時の液晶電圧の保
持能力を向上させるために、絵素電極に補助容量を形成
した構成もよく用いられている。いずれにしても、上記
したように、アクティブマトリックス型液晶表示素子
は、各絵素に設けられたスイッチ素子によって液晶に印
加する電圧を独立に制御できるため、原理的には単純マ
トリックス方式のようなクロストークがなく、多階調表
示に極めて適しているものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示素子は、特に大画面、大容量ディスプレイ
へ応用しようとした場合、極めて重大な性能上の課題が
発生する。それは、配線抵抗と配線容量の増大からくる
信号遅延の発生と、それに伴って生じるＴＦＴの充電特
性の低下である。ＴＦＴの充電特性の低下は、液晶パネ
ルのコントラストや階調性の低下といった画像品質の劣
化に直接影響を及ばすものであり、大画面ディスプレイ
を実現する上で解決しなければならない重大な課題であ
る。
来の液晶表示素子は、特に大画面、大容量ディスプレイ
へ応用しようとした場合、極めて重大な性能上の課題が
発生する。それは、配線抵抗と配線容量の増大からくる
信号遅延の発生と、それに伴って生じるＴＦＴの充電特
性の低下である。ＴＦＴの充電特性の低下は、液晶パネ
ルのコントラストや階調性の低下といった画像品質の劣
化に直接影響を及ばすものであり、大画面ディスプレイ
を実現する上で解決しなければならない重大な課題であ
る。
【０００６】現在開発が盛んに行なわれている１０〜１
５インチサイズのＯＡ用ディスプレイでは、配線抵抗を
低下させることで信号遅延の影響を極力低減する方法が
用いられているが、さらに大型、大画面化が進んだ場合
には、このような方法だけでは限界があり、問題を完全
に解決することは不可能である。
５インチサイズのＯＡ用ディスプレイでは、配線抵抗を
低下させることで信号遅延の影響を極力低減する方法が
用いられているが、さらに大型、大画面化が進んだ場合
には、このような方法だけでは限界があり、問題を完全
に解決することは不可能である。
【０００７】本発明は、上記課題を解決しようとするも
ので、画像品質の低下を発生させることなく、液晶パネ
ルの大画面、大容量化を実現することができる液晶表示
素子用の反射型の薄膜トランジスタアレイ素子を提供す
ることを目的とするものである。
ので、画像品質の低下を発生させることなく、液晶パネ
ルの大画面、大容量化を実現することができる液晶表示
素子用の反射型の薄膜トランジスタアレイ素子を提供す
ることを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の反射型薄膜トランジスタアレイ素子は、絶
縁基板上に形成された薄膜トランジスタアレイを継ぎ目
なく複数枚敷き詰めることによって大画面、大容量ディ
スプレイを実現しようとするものであり、これを実現す
るために、薄膜トランジスタアレイ部や電圧供給用駆動
回路部を絶縁基板の表裏に分散して形成したものであ
る。
に、本発明の反射型薄膜トランジスタアレイ素子は、絶
縁基板上に形成された薄膜トランジスタアレイを継ぎ目
なく複数枚敷き詰めることによって大画面、大容量ディ
スプレイを実現しようとするものであり、これを実現す
るために、薄膜トランジスタアレイ部や電圧供給用駆動
回路部を絶縁基板の表裏に分散して形成したものであ
る。
【０００９】
【作用】上記した構成をとることにより、複数枚敷き詰
めたときのつなぎ目部分に生じる絵素ピッチのずれを完
全に解消することができる。また、大画面化、大容量化
によって発生する配線抵抗と配線容量の増大、さらには
画像性能の劣化も解消することができ、高画質な超大画
面ディスプレイを実現することが可能となる。
めたときのつなぎ目部分に生じる絵素ピッチのずれを完
全に解消することができる。また、大画面化、大容量化
によって発生する配線抵抗と配線容量の増大、さらには
画像性能の劣化も解消することができ、高画質な超大画
面ディスプレイを実現することが可能となる。
【００１０】
（実施例１）以下、本発明の実施例について詳細に述べ
る。図１は本発明の第１の実施例における反射型薄膜ト
ランジスタアレイの概略構成を示したものである。図１
において、１０１は信号配線（ソース配線）、１０２は
走査配線（ゲート配線）、１０３はドレイン電極、１０
４は薄膜トランジスタ部（ＴＦＴ部）であり、それぞれ
絶縁基板１０７の第１主平面上に形成されている。薄板
の絶縁基板１０７は、本実施例では酸化アルミニュウム
の多層膜基板を用いている。１０５は絶縁基板１０７の
第２の主平面上に形成した絵素電極であり、この絵素電
極は、ドレイン電極１０３と絶縁基板１０７に形成した
スルーホールを介して電気的に接続されている。１０６
は信号配線１０１および走査配線１０２に電気信号を供
給する駆動用ＩＣである。
る。図１は本発明の第１の実施例における反射型薄膜ト
ランジスタアレイの概略構成を示したものである。図１
において、１０１は信号配線（ソース配線）、１０２は
走査配線（ゲート配線）、１０３はドレイン電極、１０
４は薄膜トランジスタ部（ＴＦＴ部）であり、それぞれ
絶縁基板１０７の第１主平面上に形成されている。薄板
の絶縁基板１０７は、本実施例では酸化アルミニュウム
の多層膜基板を用いている。１０５は絶縁基板１０７の
第２の主平面上に形成した絵素電極であり、この絵素電
極は、ドレイン電極１０３と絶縁基板１０７に形成した
スルーホールを介して電気的に接続されている。１０６
は信号配線１０１および走査配線１０２に電気信号を供
給する駆動用ＩＣである。
【００１１】図２は図１に示した反射型薄膜トランジス
タアレイを第２主平面側から見たものである。図２に示
すように、マトリックス状に形成された絵素電極１０５
は、薄膜トランジスタアレイを複数枚並べても電極間隔
を一定に保つことができるように絶縁基板１０７上に配
列されている。従って、本実施例の反射型薄膜トランジ
スタアレイを複数枚並べることによって容易に大画面デ
ィスプレイを実現できる。実際にこのような構成の反射
型薄膜トランジスタアレイを４枚用いて液晶パネルを作
製し、画像を評価したところ、つなぎ目の部分も全くわ
からず良好な画像を得ることができた。
タアレイを第２主平面側から見たものである。図２に示
すように、マトリックス状に形成された絵素電極１０５
は、薄膜トランジスタアレイを複数枚並べても電極間隔
を一定に保つことができるように絶縁基板１０７上に配
列されている。従って、本実施例の反射型薄膜トランジ
スタアレイを複数枚並べることによって容易に大画面デ
ィスプレイを実現できる。実際にこのような構成の反射
型薄膜トランジスタアレイを４枚用いて液晶パネルを作
製し、画像を評価したところ、つなぎ目の部分も全くわ
からず良好な画像を得ることができた。
【００１２】ここで、本実施例の反射型薄膜トランジス
タアレイの具体的な製造方法について図３を用いて簡単
に説明する。本実施例では、図３に示すような３層構造
のアルミナ基板３０１を用いている。中間層のスルーホ
ール上の電極３０２には銅を使用し、基板上下の電気的
な接続をとれるようにした。薄膜トランジスタアレイ
は、アルミナ基板３０１上に酸化シリコン膜３０３およ
びゲート電極３０４を形成し、パターン化の後にゲート
絶縁膜として窒化シリコン膜３０５、半導体層としてア
モルファスシリコン膜３０６、半導体保護層として窒化
シリコン膜３０７を成膜し、薄膜トランジスタ（ＴＦ
Ｔ）を形成するようパターン化した後、ドレイン電極３
０９とアルミナ基板に形成された銅電極を接続するため
のコンタクトホール３０８を形成し、最後にソース電極
３１０とドレイン電極３０９を形成する一般的な製造法
によって作製した。次に、裏面に絵素電極３１１として
アルミニュウム電極をマトリックス状に形成し、本実施
例の反射型薄膜トランジスタアレイを完成した。
タアレイの具体的な製造方法について図３を用いて簡単
に説明する。本実施例では、図３に示すような３層構造
のアルミナ基板３０１を用いている。中間層のスルーホ
ール上の電極３０２には銅を使用し、基板上下の電気的
な接続をとれるようにした。薄膜トランジスタアレイ
は、アルミナ基板３０１上に酸化シリコン膜３０３およ
びゲート電極３０４を形成し、パターン化の後にゲート
絶縁膜として窒化シリコン膜３０５、半導体層としてア
モルファスシリコン膜３０６、半導体保護層として窒化
シリコン膜３０７を成膜し、薄膜トランジスタ（ＴＦ
Ｔ）を形成するようパターン化した後、ドレイン電極３
０９とアルミナ基板に形成された銅電極を接続するため
のコンタクトホール３０８を形成し、最後にソース電極
３１０とドレイン電極３０９を形成する一般的な製造法
によって作製した。次に、裏面に絵素電極３１１として
アルミニュウム電極をマトリックス状に形成し、本実施
例の反射型薄膜トランジスタアレイを完成した。
【００１３】（実施例２）次に、本発明の第２の実施例
について説明する。図４は本発明の第２の実施例におけ
る反射型薄膜トランジスタアレイの構成を示したもので
ある。図４において、４０１は信号配線（ソース配
線）、４０２は走査配線（ゲート配線）、４０３は絵素
電極を示しており、それぞれ絶縁基板４０５の第１主平
面上に形成されている。薄板の絶縁基板４０５は、第１
の実施例と同様アルミナの多層膜基板を用いている。４
０４は絶縁基板４０５の第２の主平面上に形成した配線
電極群であり、信号配線４０１および走査配線４０２に
対応して絶縁基板４０５に形成したスルーホールを介し
てそれぞれ電気的に接続されている。
について説明する。図４は本発明の第２の実施例におけ
る反射型薄膜トランジスタアレイの構成を示したもので
ある。図４において、４０１は信号配線（ソース配
線）、４０２は走査配線（ゲート配線）、４０３は絵素
電極を示しており、それぞれ絶縁基板４０５の第１主平
面上に形成されている。薄板の絶縁基板４０５は、第１
の実施例と同様アルミナの多層膜基板を用いている。４
０４は絶縁基板４０５の第２の主平面上に形成した配線
電極群であり、信号配線４０１および走査配線４０２に
対応して絶縁基板４０５に形成したスルーホールを介し
てそれぞれ電気的に接続されている。
【００１４】図５は図４に示した反射型薄膜トランジス
タアレイを第２主平面側から見たものである。図５にお
いて、５０１は信号配線および走査配線に電圧を供給す
る駆動用ＩＣである。駆動用ＩＣ５０１の各出力端子
は、上記配線群４０４と接続されている。本実施例の場
合も、第１の実施例と同様に、複数枚並べた場合に絵素
電極間隔が変化しないようにパターン化されている。ま
た、具体的な製造方法も上記実施例１と同様である。
タアレイを第２主平面側から見たものである。図５にお
いて、５０１は信号配線および走査配線に電圧を供給す
る駆動用ＩＣである。駆動用ＩＣ５０１の各出力端子
は、上記配線群４０４と接続されている。本実施例の場
合も、第１の実施例と同様に、複数枚並べた場合に絵素
電極間隔が変化しないようにパターン化されている。ま
た、具体的な製造方法も上記実施例１と同様である。
【００１５】（実施例３）次に、本発明の第３の実施例
について説明する。図６は本発明の第３の実施例におけ
る反射型薄膜トランジスタアレイの構成を示したもので
ある。図６において、６０１は信号配線（ソース配
線）、６０２は走査配線（ゲート配線）、６０３は絵素
電極であり、それぞれ絶縁基板６０５の第１主平面上に
形成されている。薄板の絶縁基板６０５は、第１の実施
例と同様アルミナの多層膜基板を用いている。６０４は
絶縁基板６０５の第２の主平面上に形成した電極端子群
であり、信号配線６０１および走査配線６０２に対応し
て絶縁基板６０５に形成したスルーホールを介してそれ
ぞれ電気的に接続されている。
について説明する。図６は本発明の第３の実施例におけ
る反射型薄膜トランジスタアレイの構成を示したもので
ある。図６において、６０１は信号配線（ソース配
線）、６０２は走査配線（ゲート配線）、６０３は絵素
電極であり、それぞれ絶縁基板６０５の第１主平面上に
形成されている。薄板の絶縁基板６０５は、第１の実施
例と同様アルミナの多層膜基板を用いている。６０４は
絶縁基板６０５の第２の主平面上に形成した電極端子群
であり、信号配線６０１および走査配線６０２に対応し
て絶縁基板６０５に形成したスルーホールを介してそれ
ぞれ電気的に接続されている。
【００１６】図７は図６に示した反射型薄膜トランジス
タアレイを形成した絶縁基板６０５を、各端子群６０４
に対応した配線パターンを有する第２の基板７０１上に
複数枚配列した様子を示したものである。図から明らか
なように、本実施例においても前述の実施例と同様に、
容易に大画面ディスプレイを実現できる。
タアレイを形成した絶縁基板６０５を、各端子群６０４
に対応した配線パターンを有する第２の基板７０１上に
複数枚配列した様子を示したものである。図から明らか
なように、本実施例においても前述の実施例と同様に、
容易に大画面ディスプレイを実現できる。
【００１７】このように、上記各実施例によれば、大画
面化した場合の重大課題である配線抵抗の増大を防止で
きることは構成上明白であり、上記問題から発生する画
質劣化を解消でき、超大画面でかつ高画質なディスプレ
イを実現することができる。
面化した場合の重大課題である配線抵抗の増大を防止で
きることは構成上明白であり、上記問題から発生する画
質劣化を解消でき、超大画面でかつ高画質なディスプレ
イを実現することができる。
【００１８】
【発明の効果】以上述べたように、本発明の反射型薄膜
トランジスタアレイは、絶縁基板上に形成された薄膜ト
ランジスタアレイを継ぎ目なく複数枚敷き詰めることに
よって大画面、大容量ディスプレイを実現しようとする
ものであり、これを実現するために、薄膜トランジスタ
アレイ部や電圧供給用駆動回路部を絶縁基板の表裏に分
散して形成したものである。
トランジスタアレイは、絶縁基板上に形成された薄膜ト
ランジスタアレイを継ぎ目なく複数枚敷き詰めることに
よって大画面、大容量ディスプレイを実現しようとする
ものであり、これを実現するために、薄膜トランジスタ
アレイ部や電圧供給用駆動回路部を絶縁基板の表裏に分
散して形成したものである。
【００１９】上記した構成をとることにより、複数枚敷
き詰めたときのつなぎ目部分に生じる絵素ピッチのズレ
を完全に解消することができ、また、大画面化、大容量
化によって発生する配線抵抗と配線容量の増大、さらに
は画像性能の劣化も解消することができ、高画質な超大
画面ディスプレイを実現することが可能となる。
き詰めたときのつなぎ目部分に生じる絵素ピッチのズレ
を完全に解消することができ、また、大画面化、大容量
化によって発生する配線抵抗と配線容量の増大、さらに
は画像性能の劣化も解消することができ、高画質な超大
画面ディスプレイを実現することが可能となる。
【図１】本発明の第１の実施例における反射型薄膜トラ
ンジスタアレイの概略斜視図
ンジスタアレイの概略斜視図
【図２】図１に示す反射型薄膜トランジスタアレイの裏
面の概略斜視図
面の概略斜視図
【図３】図１に示す反射型薄膜トランジスタアレイの拡
大部分断面図
大部分断面図
【図４】本発明の第２の実施例における反射型薄膜トラ
ンジスタアレイの概略斜視図
ンジスタアレイの概略斜視図
【図５】図４に示す反射型薄膜トランジスタアレイの裏
面の概略斜視図
面の概略斜視図
【図６】本発明の第３の実施例における反射型薄膜トラ
ンジスタアレイの概略斜視図
ンジスタアレイの概略斜視図
【図７】図６に示す反射型薄膜トランジスタアレイを複
数枚配列した概略斜視図
数枚配列した概略斜視図
【図８】従来のアクティブマトリックス型液晶表示素子
の概略斜視図
の概略斜視図
１０１ 信号配線（ソース線） １０２ 走査配線（ゲート線） １０３ ドレイン電極 １０４ 薄膜トランジスタ部 １０５ 絵素電極 １０６ 駆動用ＩＣ １０７ 絶縁基板 ３０１ アルミナ基板 ３０２ 電極 ３０３ 酸化シリコン膜 ３０４ ゲート電極 ３０５ 窒化シリコン膜 ３０６ アモルファスシリコン膜 ３０７ 窒化シリコン膜 ３０８ コンタクトホール ３０９ ドレイン電極 ３１０ ソース電極 ３１１ 絵素電極 ４０１ 信号配線 ４０２ 走査配線 ４０３ 絵素電極 ４０４ 配線電極群 ４０５ 絶縁基板 ５０１ 駆動用ＩＣ ６０１ 信号配線 ６０２ 走査配線 ６０３ 絵素電極 ６０４ 電極端子群 ６０５ 絶縁基板 ７０１ 第２の基板 ８０１ 薄膜トランジスタ ８０２ 走査配線（ゲート線） ８０３ 信号配線（ソース線） ８０４ 液晶層 ８０５ 対向基板 ８０６ 対向共通電極
Claims (5)
- 【請求項１】 絶縁基板の第１主平面上に、複数の走査
配線および複数の信号配線と、それらの各交差点に対応
して設けられたドレイン電極と、これらの各電極に対応
して接続された少なくとも１つ以上の薄膜トランジスタ
と、前記走査配線と信号配線に信号を供給する駆動回路
とを有し、前記絶縁基板の第２主平面上に、前記ドレイ
ン電極に対応してマトリックス状に形成された複数の絵
素電極を有し、かつ前記各絵素電極とそれに対応する前
記各ドレイン電極が電気的に接続されていることを特徴
とする反射型薄膜トランジスタアレイ素子。 - 【請求項２】 絵素電極が、アルミニュウムを主成分と
する材料で形成されていることを特徴とする請求項１記
載の反射型薄膜トランジスタアレイ素子。 - 【請求項３】 絶縁基板の第１主平面上に、複数の走査
配線および複数の信号配線と、それらの各交差点に対応
して設けられた絵素電極と、前記各絵素電極とそれに対
応する前記走査配線と信号配線間に接続された少なくと
も１つ以上の薄膜トランジスタとからなる薄膜トランジ
スタアレイ素子とを有し、前記絶縁基板の第２主平面上
に、前記走査配線と信号配線のそれぞれに電圧を供給す
るための配線群と駆動回路とを有し、かつ前記配線群と
それに対応する前記走査配線および信号配線とが電気的
に接続されていることを特徴とする反射型薄膜トランジ
スタアレイ素子。 - 【請求項４】 絶縁基板の第１主平面上に形成された走
査配線および信号配線と第２主平面上に形成された配線
群とは、前記絶縁基板内に形成されたスルーホールを介
して電気的に接続されていることを特徴とする請求項３
記載の反射型薄膜トランジスタアレイ素子。 - 【請求項５】 絶縁基板の第１主平面上に、複数の走査
配線および複数の信号配線と、それらの各交差点に対応
して設けられた絵素電極と、前記各絵素電極とそれに対
応する前記走査配線と信号配線間に接続された少なくと
も１つ以上の薄膜トランジスタとからなる薄膜トランジ
スタアレイ素子とを有し、前記絶縁基板の第２主平面上
に、前記各走査配線および信号配線と電気的に接続され
た電極端子を有することを特徴とする反射型薄膜トラン
ジスタアレイ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP531293A JPH06214254A (ja) | 1993-01-14 | 1993-01-14 | 反射型薄膜トランジスタアレイ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP531293A JPH06214254A (ja) | 1993-01-14 | 1993-01-14 | 反射型薄膜トランジスタアレイ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214254A true JPH06214254A (ja) | 1994-08-05 |
Family
ID=11607756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP531293A Pending JPH06214254A (ja) | 1993-01-14 | 1993-01-14 | 反射型薄膜トランジスタアレイ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214254A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980025065A (ko) * | 1996-09-27 | 1998-07-06 | 순페이 야마자끼 | 전기 광학 장치 및 그의 제조방법 |
| JP2000147494A (ja) * | 1998-07-28 | 2000-05-26 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子および該光学素子を用いた表示装置 |
| JP2000347225A (ja) * | 1999-06-04 | 2000-12-15 | Ricoh Co Ltd | 表示媒体 |
| JP2001108972A (ja) * | 1999-10-05 | 2001-04-20 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子および該光学素子を用いた表示装置 |
| JP2003241224A (ja) * | 2003-03-24 | 2003-08-27 | Seiko Epson Corp | アクティブマトリックス基板、液晶装置、および電子機器 |
| US6618104B1 (en) | 1998-07-28 | 2003-09-09 | Nippon Telegraph And Telephone Corporation | Optical device having reverse mode holographic PDLC and front light guide |
| WO2003105113A1 (ja) * | 2002-06-10 | 2003-12-18 | セイコーエプソン株式会社 | 電気光学装置の製造方法、その製造方法で製造される電気光学装置および電子機器 |
| US6819393B1 (en) | 1998-07-28 | 2004-11-16 | Nippon Telegraph And Telephone Corporation | Optical device and display apparatus using light diffraction and light guide |
| JP2008158555A (ja) * | 2002-04-15 | 2008-07-10 | Seiko Epson Corp | 電気泳動装置、電気泳動装置の製造方法および電子機器 |
| US7408534B2 (en) | 1998-06-17 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Reflective type semiconductor display device |
-
1993
- 1993-01-14 JP JP531293A patent/JPH06214254A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624158B1 (ko) * | 1996-09-27 | 2006-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 개인 통신장치 |
| KR19980025065A (ko) * | 1996-09-27 | 1998-07-06 | 순페이 야마자끼 | 전기 광학 장치 및 그의 제조방법 |
| US7268777B2 (en) | 1996-09-27 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| US7408534B2 (en) | 1998-06-17 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Reflective type semiconductor display device |
| JP2000147494A (ja) * | 1998-07-28 | 2000-05-26 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子および該光学素子を用いた表示装置 |
| US6618104B1 (en) | 1998-07-28 | 2003-09-09 | Nippon Telegraph And Telephone Corporation | Optical device having reverse mode holographic PDLC and front light guide |
| US6819393B1 (en) | 1998-07-28 | 2004-11-16 | Nippon Telegraph And Telephone Corporation | Optical device and display apparatus using light diffraction and light guide |
| US6836314B2 (en) | 1998-07-28 | 2004-12-28 | Nippon Telegraph And Telephone Corporation | Optical device and display apparatus having a plate-shaped light guide and an optical control surface thereon |
| JP2000347225A (ja) * | 1999-06-04 | 2000-12-15 | Ricoh Co Ltd | 表示媒体 |
| JP2001108972A (ja) * | 1999-10-05 | 2001-04-20 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子および該光学素子を用いた表示装置 |
| JP2008158555A (ja) * | 2002-04-15 | 2008-07-10 | Seiko Epson Corp | 電気泳動装置、電気泳動装置の製造方法および電子機器 |
| JP2008186024A (ja) * | 2002-04-15 | 2008-08-14 | Seiko Epson Corp | 電気泳動装置、電気泳動装置の製造方法および電子機器 |
| US7242441B2 (en) | 2002-06-10 | 2007-07-10 | Seiko Epson Corporation | Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method |
| WO2003105113A1 (ja) * | 2002-06-10 | 2003-12-18 | セイコーエプソン株式会社 | 電気光学装置の製造方法、その製造方法で製造される電気光学装置および電子機器 |
| JP2003241224A (ja) * | 2003-03-24 | 2003-08-27 | Seiko Epson Corp | アクティブマトリックス基板、液晶装置、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4869576A (en) | Liquid-crystal display device employing a common electrode consisting of interconnected common electrode sections | |
| KR20010039920A (ko) | 반도체장치 및 그 제작 방법 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH06214254A (ja) | 反射型薄膜トランジスタアレイ素子 | |
| JP4770103B2 (ja) | 半導体装置 | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| WO2011052258A1 (ja) | 表示パネル及び表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| KR100469192B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JPH0973064A (ja) | 液晶表示装置 | |
| KR20030091333A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP2001235723A (ja) | 液晶表示装置 | |
| JP3251391B2 (ja) | 画像表示装置 | |
| JPH10282522A (ja) | 表示装置 | |
| JPS63101832A (ja) | アクテイブ・マトリクス液晶表示装置 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| KR20050086901A (ko) | 능동 매트릭스 디스플레이 장치 | |
| JP2000035593A (ja) | アクティブマトリックス型液晶表示装置及びその駆動方法 | |
| JPS6236687A (ja) | 表示装置 | |
| JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3429411B2 (ja) | アクティブマトリックス型液晶表示素子 |