JPH06100745B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH06100745B2 JPH06100745B2 JP11496982A JP11496982A JPH06100745B2 JP H06100745 B2 JPH06100745 B2 JP H06100745B2 JP 11496982 A JP11496982 A JP 11496982A JP 11496982 A JP11496982 A JP 11496982A JP H06100745 B2 JPH06100745 B2 JP H06100745B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- gate
- crystal display
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 77
- 239000011159 matrix material Substances 0.000 title claims description 28
- 239000010409 thin film Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 本発明は、シリコン薄膜トランジスタを用いてアクティ
ブマトリクス基板を構成したアクティブマトリクス液晶
表示装置に関する。
ブマトリクス基板を構成したアクティブマトリクス液晶
表示装置に関する。
第１図（ａ）にアクティブマトリクス型液晶表示装置の
ブロック図を示す。同図において、101〜104はゲート
線、105〜107はデータ線、108〜110は画素である。ま
た、111はゲート線駆動装置、112はデータ線駆動装置で
ある。第１図（ｂ）は画素108〜110のうちの一画素の構
成を示した図である。第１図（ｂ）において、113はゲ
ート線、114はデータ線、115はスイッチング用トランジ
スタ、118、119はトランジスタ115の寄生容量、116は液
晶、120は液晶駆動電極、117は液晶116の共通電極であ
る。第１図（ａ）のアクティブマトリクス型液晶表示装
置を用いて画像表示を行う場合、通常、ゲート線101、1
02、103・・・にはそれぞれ第１図（ｃ）の121、122、1
23の様な信号が印加され、データ線105、106・・・には
データ信号124が各々の画素位置に応じて時分割サンプ
リングされて印加される。すなわち、各画素は点順次駆
動される。第１図（ｃ）において、125は共通電極の電
位であり、同図においては液晶表示体セル116は１フィ
ールド毎に駆動波形が反転する、いわゆる交流駆動され
ている。
ブロック図を示す。同図において、101〜104はゲート
線、105〜107はデータ線、108〜110は画素である。ま
た、111はゲート線駆動装置、112はデータ線駆動装置で
ある。第１図（ｂ）は画素108〜110のうちの一画素の構
成を示した図である。第１図（ｂ）において、113はゲ
ート線、114はデータ線、115はスイッチング用トランジ
スタ、118、119はトランジスタ115の寄生容量、116は液
晶、120は液晶駆動電極、117は液晶116の共通電極であ
る。第１図（ａ）のアクティブマトリクス型液晶表示装
置を用いて画像表示を行う場合、通常、ゲート線101、1
02、103・・・にはそれぞれ第１図（ｃ）の121、122、1
23の様な信号が印加され、データ線105、106・・・には
データ信号124が各々の画素位置に応じて時分割サンプ
リングされて印加される。すなわち、各画素は点順次駆
動される。第１図（ｃ）において、125は共通電極の電
位であり、同図においては液晶表示体セル116は１フィ
ールド毎に駆動波形が反転する、いわゆる交流駆動され
ている。
第１図（ａ）のアクティブマトリクス型液晶表示装置
は、従来、単結晶シリコン基板上に形成されており、ス
イッチング用トランジスタ115は単結晶MOSトランジスタ
で形成されていた。
は、従来、単結晶シリコン基板上に形成されており、ス
イッチング用トランジスタ115は単結晶MOSトランジスタ
で形成されていた。
第２図（ａ）は従来の単結晶シリコン基板上に形成され
た一画素の等価回路を示した図である。第２図（ａ）に
おいて113はゲート線、114はデータ線、116は液晶、117
は共通電極、201は単結晶MOSトランジスタ、202は電荷
保持用キャパシタ、203は単結晶シリコン基板、204、20
5はMOSトランジスタの寄生容量を示す。
た一画素の等価回路を示した図である。第２図（ａ）に
おいて113はゲート線、114はデータ線、116は液晶、117
は共通電極、201は単結晶MOSトランジスタ、202は電荷
保持用キャパシタ、203は単結晶シリコン基板、204、20
5はMOSトランジスタの寄生容量を示す。
液晶116の容量値をCLC、電荷保持用キャパシタ202の容
量値をCH1、寄生容量205の容量値をCS1、ゲート線駆動
信号の振幅をVGとして、ゲート線駆動信号がハイ（選択
状態）からロー（否選択状態）へ立ち下がると、第２図
（ａ）の液晶駆動電極206に印加される電位は、 ΔV1＝｛CS1/（CLC＋CH1＋CS1）｝×VG ・・・（１） だけ低下する。
量値をCH1、寄生容量205の容量値をCS1、ゲート線駆動
信号の振幅をVGとして、ゲート線駆動信号がハイ（選択
状態）からロー（否選択状態）へ立ち下がると、第２図
（ａ）の液晶駆動電極206に印加される電位は、 ΔV1＝｛CS1/（CLC＋CH1＋CS1）｝×VG ・・・（１） だけ低下する。
面積が20000〜30000μm2の画素において、CLC、CH1の値
はそれぞれCLC＝0.1〜0.2［pF］、CH1＝４〜10［pF］で
あり、単結晶シリコンMOSトランジスタに対する駆動電
圧VGはVG＝10〜15［Ｖ］である。従って、従来のシリコ
ン基板上に形成したアクティブマトリクス型液晶表示装
置では、寄生容量CS1が液晶容量CLCと同等またはそれ以
上であっても保持容量CH1が十分に大きな値であるた
め、ΔV1は十分小さく抑えることができた。
はそれぞれCLC＝0.1〜0.2［pF］、CH1＝４〜10［pF］で
あり、単結晶シリコンMOSトランジスタに対する駆動電
圧VGはVG＝10〜15［Ｖ］である。従って、従来のシリコ
ン基板上に形成したアクティブマトリクス型液晶表示装
置では、寄生容量CS1が液晶容量CLCと同等またはそれ以
上であっても保持容量CH1が十分に大きな値であるた
め、ΔV1は十分小さく抑えることができた。
ところで、シリコン基板上に形成されたアクティブマト
リクス型液晶表示装置には、 シリコン基板の面積に限度があるため、得られる表示
装置の寸法にも制限がある。すなわち、大型化が困難で
ある。
リクス型液晶表示装置には、 シリコン基板の面積に限度があるため、得られる表示
装置の寸法にも制限がある。すなわち、大型化が困難で
ある。
シリコン基板の単価が高いため、得られる表示装置の
製造コストが高くなる。さらに、将来、製造工程が簡単
化される可能性は小さく、製造コストの低下は望めな
い。
製造コストが高くなる。さらに、将来、製造工程が簡単
化される可能性は小さく、製造コストの低下は望めな
い。
シリコン基板が不透明であるため、透過型の液晶表示
装置を作ることができない。表示のコントラストが悪
い。
装置を作ることができない。表示のコントラストが悪
い。
等の欠点がある。これらの欠点を改善し、安価で、寸法
が大きく、表示性能の優れたアクティブマトリクス型液
晶表示装置を得るため、最近、薄膜トランジスタをスイ
ッチング用トランジスタとして用い、透明基板上に画素
を形成したマトリクス型液晶表示装置の開発が進められ
ている。
が大きく、表示性能の優れたアクティブマトリクス型液
晶表示装置を得るため、最近、薄膜トランジスタをスイ
ッチング用トランジスタとして用い、透明基板上に画素
を形成したマトリクス型液晶表示装置の開発が進められ
ている。
薄膜トランジスタを用いたマトリクス型液晶表示装置の
画素の構成図を第２図（ｂ）に示す。第２図（ｂ）にお
いて、113はゲート線、114はデータ線、116は液晶、117
は共通電極、211は薄膜トランジスタ、212は電荷保持用
キャパシタ、213は共通電極または隣接する画素のゲー
ト線に接続される端子、214および215は薄膜トランジス
タ211の寄生容量、216は液晶を駆動する電極をそれぞれ
示す。第２図（ｂ）において、液晶116の容量値をCLC、
電荷保持用キャパシタ212の容量値をCH2、寄生容量215
の容量値をCS2、ゲート線駆動信号の振幅をVGとする
と、ゲート線駆動信号立ち下がり時における第２図
（ｂ）の液晶駆動電極216の電位低下は、 ΔV2＝｛CS2/（CLC＋CH2＋CS2）｝×VG ・・・（２） となる。
画素の構成図を第２図（ｂ）に示す。第２図（ｂ）にお
いて、113はゲート線、114はデータ線、116は液晶、117
は共通電極、211は薄膜トランジスタ、212は電荷保持用
キャパシタ、213は共通電極または隣接する画素のゲー
ト線に接続される端子、214および215は薄膜トランジス
タ211の寄生容量、216は液晶を駆動する電極をそれぞれ
示す。第２図（ｂ）において、液晶116の容量値をCLC、
電荷保持用キャパシタ212の容量値をCH2、寄生容量215
の容量値をCS2、ゲート線駆動信号の振幅をVGとする
と、ゲート線駆動信号立ち下がり時における第２図
（ｂ）の液晶駆動電極216の電位低下は、 ΔV2＝｛CS2/（CLC＋CH2＋CS2）｝×VG ・・・（２） となる。
透明基板上に薄膜トランジスタ列を形成したマトリクス
型液晶表示装置は、透過型で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタは、その面積ができる限り小さい
ことが望ましい。従って、（２）式において、CH2の値
は、CLCと同等またはそれ以下に設定されるのが通常で
ある。
型液晶表示装置は、透過型で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタは、その面積ができる限り小さい
ことが望ましい。従って、（２）式において、CH2の値
は、CLCと同等またはそれ以下に設定されるのが通常で
ある。
次に第３図（ａ）、（ｂ）を用いて、ΔV2が液晶表示お
よび液晶表示体に及ぼす影響を説明する。第３図（ａ）
において、301は第２図（ｂ）のデータ線114に印加され
るデータ信号であり、いまデータ信号はゼロである。30
2は、第２図（ｂ）のゲート線113に印加されるゲート線
駆動信号であり、その周期はＴ、振幅はVGである。この
とき、第２図（ｂ）の液晶駆動電極216の電位は第３図
（ａ）の303のように変化する。すなわち、ゲート線駆
動信号302の立ち下がりと同時に216の電位は共通電極電
位304からΔV2だけ低下し、次の周期で再びゲート線駆
動信号がハイとなってデータの書き込みが行われるまで
保持される。ただし、この間液晶116のリーク電流によ
り216の電位は共通電極電位304に近づくように変化す
る。結局、液晶116には一定の実効電圧VEが加わること
になり、VEが液晶のしきい値電圧以上であれば、データ
がゼロであるにもかかわらず画素が点灯することにな
る。VEの値は、ΔV2が大きいほど大きく、またΔV2は式
（２）で与えられるため、寄生容量CS2が大きいほど大
きくなる。
よび液晶表示体に及ぼす影響を説明する。第３図（ａ）
において、301は第２図（ｂ）のデータ線114に印加され
るデータ信号であり、いまデータ信号はゼロである。30
2は、第２図（ｂ）のゲート線113に印加されるゲート線
駆動信号であり、その周期はＴ、振幅はVGである。この
とき、第２図（ｂ）の液晶駆動電極216の電位は第３図
（ａ）の303のように変化する。すなわち、ゲート線駆
動信号302の立ち下がりと同時に216の電位は共通電極電
位304からΔV2だけ低下し、次の周期で再びゲート線駆
動信号がハイとなってデータの書き込みが行われるまで
保持される。ただし、この間液晶116のリーク電流によ
り216の電位は共通電極電位304に近づくように変化す
る。結局、液晶116には一定の実効電圧VEが加わること
になり、VEが液晶のしきい値電圧以上であれば、データ
がゼロであるにもかかわらず画素が点灯することにな
る。VEの値は、ΔV2が大きいほど大きく、またΔV2は式
（２）で与えられるため、寄生容量CS2が大きいほど大
きくなる。
第３図（ｂ）にもう一つの例を示す。第３図（ｂ）にお
いて、305はデータ線114に印加されるデータ信号であ
り、共通電極電位306に関して上下対称な交流信号であ
る。307はゲート線駆動信号であり、その周期はＴ、振
幅はVGである。308は液晶駆動電極電位の変化を示して
おり、309は共通電極電位である。ゲート線駆動信号307
がハイとなった時点でその時のデータ信号が液晶駆動電
極216に書き込まれる。その後、ゲート線駆動信号307が
立ち下がると同時に液晶駆動電極216の電位はΔV2だけ
低下し、再びゲート線駆動信号がハイとなってデータの
書き込みが行われるまでその電位を保持する。ただし、
この保持期間中、液晶116および薄膜トランジスタ211の
リーク電流により、液晶駆動電極216に畜えられた電荷
は徐々に放電される。
いて、305はデータ線114に印加されるデータ信号であ
り、共通電極電位306に関して上下対称な交流信号であ
る。307はゲート線駆動信号であり、その周期はＴ、振
幅はVGである。308は液晶駆動電極電位の変化を示して
おり、309は共通電極電位である。ゲート線駆動信号307
がハイとなった時点でその時のデータ信号が液晶駆動電
極216に書き込まれる。その後、ゲート線駆動信号307が
立ち下がると同時に液晶駆動電極216の電位はΔV2だけ
低下し、再びゲート線駆動信号がハイとなってデータの
書き込みが行われるまでその電位を保持する。ただし、
この保持期間中、液晶116および薄膜トランジスタ211の
リーク電流により、液晶駆動電極216に畜えられた電荷
は徐々に放電される。
第３図（ｂ）において、308の波形は、共通電極電位309
に関してその上下で面積は等しくなく、共通電極電位よ
りV0だけ低い電位310にい関してその上下で面積が等し
くなる。すなわち、308は完全な交流波形ではなく、−V
0だけ直流分が重畳された波形となっている。このた
め、第２図（ｂ）の液晶116には直流電圧V0が印加され
続けることになり、液晶の寿命は著しく低下してしま
う。
に関してその上下で面積は等しくなく、共通電極電位よ
りV0だけ低い電位310にい関してその上下で面積が等し
くなる。すなわち、308は完全な交流波形ではなく、−V
0だけ直流分が重畳された波形となっている。このた
め、第２図（ｂ）の液晶116には直流電圧V0が印加され
続けることになり、液晶の寿命は著しく低下してしま
う。
本発明は上述の欠点を改善するものであり、その目的
は、薄膜トランジスタのゲート・ソース間およびゲート
・ドレイン間に存在する寄生容量が液晶表示装置の表示
性能に与える影響を取り除き、高信頼性を有するアクテ
ィブマトリクス型液晶表示装置を提供することにある。
また、本発明の要旨は、第２図（ｂ）において、寄生容
量214および215の容量値が、電荷保持用キャパシタ212
および液晶116の容量値の和、すなわち一画素分の画素
容量に対して一定の比率以下になるようにアクティブマ
トリクス型液晶表示装置を作ることにある。
は、薄膜トランジスタのゲート・ソース間およびゲート
・ドレイン間に存在する寄生容量が液晶表示装置の表示
性能に与える影響を取り除き、高信頼性を有するアクテ
ィブマトリクス型液晶表示装置を提供することにある。
また、本発明の要旨は、第２図（ｂ）において、寄生容
量214および215の容量値が、電荷保持用キャパシタ212
および液晶116の容量値の和、すなわち一画素分の画素
容量に対して一定の比率以下になるようにアクティブマ
トリクス型液晶表示装置を作ることにある。
以下、本発明を詳細に説明する。第４図（ａ），（ｂ）
に本発明の実施例を示す。第４図（ａ）は透明基板上に
薄膜トランジスタを形成したマトリクス型液晶表示装置
の一画素を上から見た図である。同図において、416は
ゲート線、419はデータ線、417は共通電極または隣接す
る画素のデータ線、420は液晶駆動電極、412〜414は薄
膜トランジスタ、421〜422はコンタクトホールである。
423の斜線部分に電荷保持用キャパシタが形成される。
第４図（ｂ）は第４図（ａ）の断面図であり同一記号の
ものは同じものを示す。第４図（ｂ）において、411は
透明基板（ガラス基板等）、412〜414は第１のシリコン
薄膜、415はゲート酸化膜、416、417は第２のシリコン
薄膜層、418は層間絶縁膜、419はアルミニウム合金等に
よる配線層、420はITO等による透明電極をそれぞれ示
す。同図において、412、414は薄膜トランジスタのソー
ス・ドレイン、416はゲートであり、419はデータ線であ
る。また、420および417の間に電荷保持用キャパシタが
形成されている。第３図（ａ）において液晶に印加され
る電圧波形303の実効値VEとΔV2との関係は次式で与え
られる。
に本発明の実施例を示す。第４図（ａ）は透明基板上に
薄膜トランジスタを形成したマトリクス型液晶表示装置
の一画素を上から見た図である。同図において、416は
ゲート線、419はデータ線、417は共通電極または隣接す
る画素のデータ線、420は液晶駆動電極、412〜414は薄
膜トランジスタ、421〜422はコンタクトホールである。
423の斜線部分に電荷保持用キャパシタが形成される。
第４図（ｂ）は第４図（ａ）の断面図であり同一記号の
ものは同じものを示す。第４図（ｂ）において、411は
透明基板（ガラス基板等）、412〜414は第１のシリコン
薄膜、415はゲート酸化膜、416、417は第２のシリコン
薄膜層、418は層間絶縁膜、419はアルミニウム合金等に
よる配線層、420はITO等による透明電極をそれぞれ示
す。同図において、412、414は薄膜トランジスタのソー
ス・ドレイン、416はゲートであり、419はデータ線であ
る。また、420および417の間に電荷保持用キャパシタが
形成されている。第３図（ａ）において液晶に印加され
る電圧波形303の実効値VEとΔV2との関係は次式で与え
られる。
VE＝Ｋ×ΔV2,0＜Ｋ＜１ ・・・（３） データ信号がゼロ（何も表示しない）である時に、液晶
が点灯しない条件は、液晶のしきい値電圧をVTHとする
と、（４）式の様になる。
が点灯しない条件は、液晶のしきい値電圧をVTHとする
と、（４）式の様になる。
VE＜VTH ・・・（４） そこで、式（４）に、式（２）、（３）を代入して、デ
ータ信号がゼロの時に液晶が点灯しない条件を求める
と、 Ｋ×｛CS2/（CLC＋CH2＋CS2）｝×VG＜VTH・・・（５） となる。
ータ信号がゼロの時に液晶が点灯しない条件を求める
と、 Ｋ×｛CS2/（CLC＋CH2＋CS2）｝×VG＜VTH・・・（５） となる。
また、この式（５）をＫ＝１としてCH2について解くと CH2＞｛（VG/VTH）−１｝×CS2−CLC ・・・（５）′ なる関係式が得られる。
第５図は、ツイストネマチック型液晶の電圧−規格化透
過率曲線の一例であり、横軸が液晶に印加される電圧の
実効値を示し、縦軸が規格化透過率を示す。ここでいう
規格化透過率とは、液晶層に光を照射して照射された光
が100％透過した時を規格化透過率１とし、まったく光
が透過しない時を規格化透過率０として表したものであ
る。同図で規格化透過率が0.1となる501が液晶のしきい
値電圧となっている。ところで、MOSトランジスタのゲ
ート・ソース間容量CGS、ゲート・ドレイン間容量C
GDは、ゲート・ソース間電圧VGSおよびゲート・ドレイ
ン間電圧VGDの関数として（６）式、（７）式の如く与
えられることが知られている（RCA Reaview,Vol.32,Mar
ch 1971参照）。
過率曲線の一例であり、横軸が液晶に印加される電圧の
実効値を示し、縦軸が規格化透過率を示す。ここでいう
規格化透過率とは、液晶層に光を照射して照射された光
が100％透過した時を規格化透過率１とし、まったく光
が透過しない時を規格化透過率０として表したものであ
る。同図で規格化透過率が0.1となる501が液晶のしきい
値電圧となっている。ところで、MOSトランジスタのゲ
ート・ソース間容量CGS、ゲート・ドレイン間容量C
GDは、ゲート・ソース間電圧VGSおよびゲート・ドレイ
ン間電圧VGDの関数として（６）式、（７）式の如く与
えられることが知られている（RCA Reaview,Vol.32,Mar
ch 1971参照）。
CGS＝（2COX/3）×｛１−（VGD−VT）2/（VGS−VT＋VGD
−VT）２｝ ・・・（６） CGD＝（2COX/3）×｛１−（VGS−VT）2/（VGS−VT＋VGD
−VT）２｝ ・・・（７） COX:MOSトランジスタのゲート下酸化膜の総容量 VT:MOSトランジスタのしきい値電圧 本願発明の薄膜トランジスタについても、（６）式、
（７）式と大体同様の関係式が成り立つものと考えて良
い。
−VT）２｝ ・・・（６） CGD＝（2COX/3）×｛１−（VGS−VT）2/（VGS−VT＋VGD
−VT）２｝ ・・・（７） COX:MOSトランジスタのゲート下酸化膜の総容量 VT:MOSトランジスタのしきい値電圧 本願発明の薄膜トランジスタについても、（６）式、
（７）式と大体同様の関係式が成り立つものと考えて良
い。
第２図（ｂ）において、薄膜トランジスタ211を通して
液晶駆動電極へデータの書き込みが終了した時点では、
ソース・ドレイン間の電位差はゼロとなる。
液晶駆動電極へデータの書き込みが終了した時点では、
ソース・ドレイン間の電位差はゼロとなる。
つまり、 VGS＝VGD ・・・（８） の関係が成り立つ。従って、（８）式を（６）式、
（７）式に代入すると CGS＝CGD＝COX/2 ・・・（９） が得られる。従って、データ信号がゼロの時に液晶が点
灯しないための条件式（５）は、（９）式を代入して次
式の様に書き換えられる。
（７）式に代入すると CGS＝CGD＝COX/2 ・・・（９） が得られる。従って、データ信号がゼロの時に液晶が点
灯しないための条件式（５）は、（９）式を代入して次
式の様に書き換えられる。
Ｋ×VG×（COX/2）／｛CLC＋CH2＋（COX/2）｝＜VTH ・
・・（10） ここで、COXは薄膜トランジスタのゲート酸化膜容量で
あるが、薄膜トランジスタのゲート長をＬ、ゲート幅を
Ｗ、酸化膜の膜厚をTOX、酸化膜の比誘電率をε、真空
の誘電率をε０とすればCOXは次式の様に書ける。
・・（10） ここで、COXは薄膜トランジスタのゲート酸化膜容量で
あるが、薄膜トランジスタのゲート長をＬ、ゲート幅を
Ｗ、酸化膜の膜厚をTOX、酸化膜の比誘電率をε、真空
の誘電率をε０とすればCOXは次式の様に書ける。
COX＝（Ｌ×Ｗ×ε×ε０）/TOX ・・・（11） 薄膜トランジスタによるアクティブマトリクス型液晶表
示装置を製造する際に、使用する液晶のしきい値電圧V
TH、ゲート線駆動信号の振幅VGが与えられれば、（10）
式の条件を満足するようにCOX、CLC、CH2の値を設定す
ることにより表示性能が優れたアクティブマトリクス型
液晶表示装置を得ることができる。
示装置を製造する際に、使用する液晶のしきい値電圧V
TH、ゲート線駆動信号の振幅VGが与えられれば、（10）
式の条件を満足するようにCOX、CLC、CH2の値を設定す
ることにより表示性能が優れたアクティブマトリクス型
液晶表示装置を得ることができる。
また、このようにして製造されたアクティブマトリクス
型液晶表示装置においては、その動作中に液晶を劣化さ
せるような直流電圧が液晶に印加されることはない。
型液晶表示装置においては、その動作中に液晶を劣化さ
せるような直流電圧が液晶に印加されることはない。
以下に、上記の説明を具体的に一例を上げて確認してみ
る。
る。
ゲート線駆動信号の振幅VGが20［Ｖ］、液晶のしきい値
電圧VTHが２［Ｖ］、液晶固有の時定数から決まる値Ｋ
が0.7、液晶容量CLCが0.2［pF］、電荷保持容量CH2が0.
2［pF］であるとすると、薄膜トランジスタのゲート酸
化膜容量COXは、（10）式より COX＜0.0667pF ・・・（12） となる。ここで、ゲート酸化膜の誘電率εを3.9、真空
の誘電率ε０を8.86×10-4［F/cm］、ゲート酸化膜厚T
OXを2000［Å］、薄膜トランジスタのゲート長をＬ［μ
ｍ］、ゲード幅をＷ［μｍ］とすると、（11）式より、
COX＝Ｌ×Ｗ×6.92×10-4 ・・・（13） となる。これが、（12）式の関係を満足することから、 Ｌ×Ｗ＜386［μm2］ なる関係を満足するように、寸法Ｌ、Ｗを決めれば、薄
膜トランジスタの寄生容量によって、データ信号ゼロの
時に液晶が点灯するという弊害が生ずることはない。
電圧VTHが２［Ｖ］、液晶固有の時定数から決まる値Ｋ
が0.7、液晶容量CLCが0.2［pF］、電荷保持容量CH2が0.
2［pF］であるとすると、薄膜トランジスタのゲート酸
化膜容量COXは、（10）式より COX＜0.0667pF ・・・（12） となる。ここで、ゲート酸化膜の誘電率εを3.9、真空
の誘電率ε０を8.86×10-4［F/cm］、ゲート酸化膜厚T
OXを2000［Å］、薄膜トランジスタのゲート長をＬ［μ
ｍ］、ゲード幅をＷ［μｍ］とすると、（11）式より、
COX＝Ｌ×Ｗ×6.92×10-4 ・・・（13） となる。これが、（12）式の関係を満足することから、 Ｌ×Ｗ＜386［μm2］ なる関係を満足するように、寸法Ｌ、Ｗを決めれば、薄
膜トランジスタの寄生容量によって、データ信号ゼロの
時に液晶が点灯するという弊害が生ずることはない。
以上述べた如く、条件式（５）または（９）を満足する
ようにアクティブマトリクス型液晶表示装置を設計する
ことにより、薄膜トランジスタのゲート・ドレインもし
くはゲート・ソース間に存在する寄生容量の影響をなく
し、表示品質が優れた、信頼性の高いアクティブマトリ
クス型液晶表示装置を得ることができる。
ようにアクティブマトリクス型液晶表示装置を設計する
ことにより、薄膜トランジスタのゲート・ドレインもし
くはゲート・ソース間に存在する寄生容量の影響をなく
し、表示品質が優れた、信頼性の高いアクティブマトリ
クス型液晶表示装置を得ることができる。
第１図（ａ）、（ｂ）、（ｃ）は、アクティブマトリク
ス型液晶表示装置の概要を説明するための図。 第２図（ａ）は、単結晶シリコン基板上に形成したアク
ティブマトリクス型液晶表示装置の一画素を示す図。 第２図（ｂ）は、透明基板上に形成したアクティブマト
リクス型液晶表示装置の一画素を示す図。 第３図（ａ）、（ｂ）は、従来のアクティブマトリクス
型液晶表示装置の問題点を説明した図。 第４図（ａ）、（ｂ）は、本願発明を適用したアクティ
ブマトリクス型液晶表示装置の一部を示す図。 第５図は、液晶の電圧と規格化透過率との関係を示す
図。
ス型液晶表示装置の概要を説明するための図。 第２図（ａ）は、単結晶シリコン基板上に形成したアク
ティブマトリクス型液晶表示装置の一画素を示す図。 第２図（ｂ）は、透明基板上に形成したアクティブマト
リクス型液晶表示装置の一画素を示す図。 第３図（ａ）、（ｂ）は、従来のアクティブマトリクス
型液晶表示装置の問題点を説明した図。 第４図（ａ）、（ｂ）は、本願発明を適用したアクティ
ブマトリクス型液晶表示装置の一部を示す図。 第５図は、液晶の電圧と規格化透過率との関係を示す
図。
Claims (1)
- 【請求項１】一対の絶縁基板内に液晶が封入され、該絶
縁基板の一方上にマトリクス状に形成された複数のデー
タ線及びゲート線、該データ線と該ゲート線の交点に形
成された薄膜トランジスタ、及び該薄膜トランジスタに
接続された液晶駆動電極を少なくとも有するアクティブ
マトリクス型液晶表示装置において、 前記液晶駆動電極毎に電荷保持用キャパシタを設け、該
電荷保持用キャパシタの容量値CH2が、 CH2＞｛（VG/Vth）−１｝×Cs2−CLC を満足する正の値であることを特徴とするアクティブマ
トリクス型液晶表示装置。 ただし、 VG :ゲート線の駆動信号電圧の振幅値 CLC:前記液晶の容量値 CH2:前記電荷保持用キャパシタの容量値 CS2:前記薄膜トランジスタのゲート・ドレイン間もしく はゲート・ソース間の寄生容量値 VTH:前記液晶のしきい値電圧
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247637A Division JP2554998B2 (ja) | 1995-09-26 | 1995-09-26 | アクティブマトリクス型液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS597344A JPS597344A (ja) | 1984-01-14 |
| JPH06100745B2 true JPH06100745B2 (ja) | 1994-12-12 |
Family
ID=14651107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11496982A Expired - Lifetime JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100745B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
| JP2576854B2 (ja) * | 1984-02-03 | 1997-01-29 | セイコーエプソン株式会社 | 液晶装置 |
| JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPS61171083U (ja) * | 1985-04-09 | 1986-10-23 | ||
| JPH0827464B2 (ja) * | 1987-03-05 | 1996-03-21 | 旭硝子株式会社 | アクテイブマトリツクス液晶表示装置 |
| US4968119A (en) * | 1989-01-10 | 1990-11-06 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
| GB2227349A (en) * | 1989-01-18 | 1990-07-25 | Philips Electronic Associated | Display devices |
| JP2619055B2 (ja) * | 1989-05-02 | 1997-06-11 | 株式会社東芝 | 液晶表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| EP0434161B1 (en) | 1989-12-22 | 1995-08-30 | Koninklijke Philips Electronics N.V. | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
-
1982
- 1982-07-02 JP JP11496982A patent/JPH06100745B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| "ＳＩＤ８２ＤＩＧＥＳＴ"Ｖｏｌ．Ｘ▲ＩＩＩ▼（１９８２−５）Ｐ．４４〜４５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS597344A (ja) | 1984-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886365A (en) | Liquid crystal display device having a capacitator in the peripheral driving circuit | |
| US6028650A (en) | Liquid crystal display apparatus with uniform feed-through voltage in panel | |
| JPH08286170A (ja) | 液晶表示装置 | |
| JP2003273228A (ja) | 半導体装置および表示駆動装置 | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| US10852591B2 (en) | Image display device | |
| US20170011697A1 (en) | Data-holding circuit and substrate for a display device | |
| JPH06100745B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4770103B2 (ja) | 半導体装置 | |
| JPH0823640B2 (ja) | 液晶表示装置 | |
| CN103018987B (zh) | 阵列基板及显示装置 | |
| CN100399119C (zh) | 显示设备 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JP2554998B2 (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JPH0451835B2 (ja) | ||
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP5311240B2 (ja) | 表示装置 | |
| JPH01140129A (ja) | 液晶表示装置およびその駆動方法 | |
| US11645996B2 (en) | Display control circuit and liquid crystal on silicon panel | |
| JPS6097385A (ja) | 液晶表示用薄膜トランジスタ基板 | |
| JPS6265018A (ja) | アクテイブマトリツクス型駆動装置 | |
| JP2576854B2 (ja) | 液晶装置 | |
| JPH02124536A (ja) | アクテイブマトリクス基板 | |
| JPH06148687A (ja) | 液晶駆動装置 | |
| JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 |