JPS6265018A

JPS6265018A - アクテイブマトリツクス型駆動装置

Info

Publication number: JPS6265018A
Application number: JP60204410A
Authority: JP
Inventors: Osamu Ichikawa; 修市川; Koji Suzuki; 幸治鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-18
Filing date: 1985-09-18
Publication date: 1987-03-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は薄膜スイッチング素子をマトリックス上に配
列してなるアクティブマトリックス型駆動装置に関する
。

〔発明の技術的背景とその問題点〕

近年、計測機器，事務機．コンピュータの端末ユニット
に用いられる表示装置として、従来のＣ　ＲＴ　（Ｃａ
ｔｈｏａ　Ｒａｙ　Ｔｕｂｅ）に代って、エレクトロル
ミネッセンス（ＥＬ）パネル，プラズマデイスプレイ，
ＬＢＤバネル．液晶ディスプレイ等の薄型表示装置を使
用する要求が増加している．これらの薄瑠表示装置の中
で、液晶ディスプレイはその低消費電力，低コストとい
った有利な特徴から，特に重要視されている。

アクティブマトリックス塁の液晶ディスプレイは、薄膜
トランジスタ等のスインをング素子が１板の表示領域に
おいてマトリックス状に配列され。

各ポイント（画素）毎に画像データが所定時間だけ格納
され、その蓄積画像データに応じて各画素の液晶層部分
の光透過率が変化し、これにより、表示領域に所望の画
像を表示する。従って、！クチイブマトリックス型の液
晶ダイスプレイは、全時間画像表示を行い、再生画像の
質を向上する。

このような液晶ディスプレイの薄膜トランジスタは、多
結晶半導体、非晶質半導体の薄膜技術を用いて、ガラス
基板上に比較的容易に形成されることができるから、理
論的には、必要とされる大面積で大容量の薄型表示パネ
ルを実現することができる・弔６図は従来の液晶表小パネルの概念的な構成図を示す
。一般的な線順次走査駆動方法と、画像情報詮のＮＴ８
Ｃ方式を採用すると、一体のアドレスラインの走査時間
はおよそ６０μ秒（３０回／秒インターレイス走ＩＥ）
である、約５０μ秒間に１ヲ・イン分のアナログ画像信
号あるいは２値の画像信号をクロック信号同期でサンプ
ルホールド回路に取込み、画像の取込みが終了したら残
りの時間（約１０μ秒）でサンプルホールド回路からデ
・−タラインを介して液晶表示パネルへ送込む。１ライ
ンの画像データを、スイッチングトランジスタを通して
画素に書込むには、データラインから画像信号が送り込
まれるとき、すなわち、約１０μ秒間！ドレスラインの
信号印加を行うことで得られる。

しかしながら、実際には、大画面の液晶表示パネルをコ
ストパフォーマンス良く実現することは困難であった。

すなわち、従来の液晶ディスプレイ構成で、そのま寸規
模を大きくすると、アドレスラインの抵抗成分とキャパ
シタ成分が増大する。

このため、アドレスラインの入力部では画像データを畳
込めるものの、そのラインの基板末端側では波形の歪み
があり、充分な書込みが行なわれない。そこで、このよ
うな大型化に対しては、アドレス配線の抵抗成分を少な
くすることや、（１）　　ゲート電極とソース電極の重
なりを小さくして容量を少なくする（２）チャンネル部の幅や長さを小さくして容量を少な
くする（３）チャンネル部の形成にセルファライン技術を用い
て実質的には寄生容量をなくす（４）　　アドレス配線とデータ配線との交差部の容置
を小さくする等の対策がとられてきた。しかし、このために、チンプ
ルホールド回路より約１０μ秒間でデータ配線に出力さ
れた画像データは、ＴＦＴ部でのり−ク′４流や、デー
タ配線から液晶層へのリーク電流があるため、残りの約
（資）μ秒間に変化する。従って、アドレス配線の（ｄ
号印加時間は、−ライン走査時間の約６０μ秒とするこ
とはできない。このような問題に対応すべく方法は、サ
ンプルホールド回路を二重にし、第１のサンプルホール
ド回路から、約１０μ秒で４２のサンプルホールド回路
へデータの転送を行うことである。こうすれば、第２の
サンプルホールド回路からの１ｉｋＩ像デ一タ出力時間
と、アドレスラインの（Ｍ号印加時間を、約６０μ秒ま
で長くすることができるが、それだけ電気的表示駆動動
作が複雑となり、周辺の駆動回路構成は複雑化する。

〔発明の目的〕

この発明は、上記したような大面積で、かつ、高精細の
アクティブマトリックス散の駆動装置にあっても、簡略
化された周辺駆動回路構成で、効率的な表示動作を行う
ことのでさるアクティブマトリックス型駆動装置を提供
するものである。

〔発明の概要〕

すなわち、この発明は、マトリックス配線のデータライ
ンに、その入力部あるいは末端部、もしくはこのデータ
ラインの所定箇所に、分散配置した複数個のキャパシタ
成分を具備して！クチイブマトリックス配線を構成して
いるアクティブマトリックスを駆動装置を得るものであ
る。

〔発明の効果〕

このような大面積のアクティブマトリックス型駆動装置
において、アドレスラインの抵抗成分が比較的大きな値
であっても、実質的にはこのデータラインが第２のサン
プルボールド回路として機能作用する。このため、サン
プルホールド回路を省略しても、アドレスラインへの電
気信号印加時間を長くすることができ、従って、正しい
画像表示データを各画素に書込むことができるものであ
る。

〔発明の実施例〕

以下、本発明の実施例を第１図乃至第５図を参照して説
明する。第１図は本発明の７クテイプマトリツクス裂液
晶表示装置を模式的に表した等価回路図、第２図は第１
図に示す７クテイプマトリツクス諷液晶表示装置を表示
するための駆動信号のタイミング図である。

まず、アドレス配線（ｉｌｌ、　１１．ｉ、　＊＊＊１
ｌｎ）と、データ配線（１２１，１２３，１２ｓ、　＊
・・１２ｍ　）の各交点には、ＴＰＴ（薄膜トランジス
タ）（２）が設Ｃすられており、液晶層（３）を介して
対向電８ｉαηに接続されている。そして、このＴ　Ｐ
　Ｔ　（３）は、アドレス配線（１１１、ｌｌｚ、ｔｔ
ｚ、　　＊　ｅ　・１１ｎ　）と、データ配線（１２１
゜１２　ｚ　Ｉ　１２　”　ｅ　　・・・１２ｍ）から
延設されろソース電［Ｑ４）、および画素電極αｅとの
接続をなすドレイン電極Ｑωとにより構成されている。

アドレス配線（ｌｌｌ、　ｌｌｚ　、　　・・・ｌｌｎ
　）への選択走査（８号は、アドレス走査回路で作られ
、アドレス配線（１１１゜ＩＣ，−・・１１ｎ）の各入
力部（人Ｄｓ、入Ｄ２．・・・ムＤｍ　）より入力され
る。ｔた、サンプルホールド回路（至）で作られた各画
像データは、データ配線（１２１，１２２，１２８，・
＊　・１２ｍ）の各入力部（］）１．　Ｄａ。

Ｄｓ、・・・Ｄｍ）より入力される。

そして、この表示動作タイミングは、約６０μ秒を一ラ
インの走査時間とすれば、まず、初めの約５０μ秒間に
サンプルホールド回路への画像データ書込みが行われ、
この後の約１０μ秒間にサンプルホールド回路に溜めら
れた画像データをデータ配線（１２！、１２！、１２ｍ
、・・・１２ｍ）へ出力される。この出力期間のサンプ
ルホールド回路の出力抵抗は。

例えば、およそ３００Ωとなり、データ配線（１２１゜
１２１．１２８゜・・・１２ｍ）、入力部（Ｄｌ、　Ｄ
ｌ、　Ｄｓ、　＠　Ｉ　１００ｍ）　＃よび末端部（ｄ
　１　ｅ　ｄ　２　＊　ｄ　ｉ　＊　”　ａ　＊　ｄ　
ｍ　）に具備された、例えば各々約２０９Ｆのデータ保
持容量（Ｃｓｌ、　Ｃｏｏ）に記憶保持される９、そう
して、この約１０μ秒のデータ出力期間が終了すると、
サンプルホールド回路の出力抵抗は、およそ５×１００
となり、同時に、次の画像データのサンプリングを開始
する。一方、アドレス配線（ｔｉｔ、ｉｉｔ、・・・１
１ｎ）の選択走査は、サンプルホールド回路からの画像
データ出力を開始した時に、まず第１のアドレス配線人
Ｄ１がＯＮ状態となり、次のチンプリングが終了し、新
たな出力を開始するまで行われ、第２のアドレスライン
へと切替わる。同様に、約５０μ秒間のサンプルホール
ド回路への画像データ書込みと、約１０μ秒間のデータ
出力を行ってはアドレスラインの走査を順次切換えてゆ
く。このように、各画像データは約１０μ秒間でデータ
保持容量（Ｃｓｉ、Ｃ５ｏ）に書込まれる。このデータ
保持容量へのデータ転送速度は、３００ΩＸ４０　ｐＦ＝１．２Ｘ１０−”すなわち、お
よそ１２ｎ秒で行われ、５×１０ΩＸ　４０ｐＦ　＝　２Ｘ１０″秒すなわち、
およそ２ｍ秒間保持される。しかし、実際には％ｌライ
ンの走査時間は約６０μ秒であり、このＣＲの時定数で
得られる保持時間は充分であり、次のライン走査までの
データ内容の減衰は、はとんど変化のないものであった
２、要するに、データ配線に画像データの保持容量を具
備することによって、外部回路（チンプルホールド回路
）のＯＦＦ抵抗との時定数で決められた所定時間。

画像データを保持することができるので、実質的には第
２のサンプルホールド回路がなくても、アドレス走査に
怠ける電気１３号の印加時間を長くすることができるも
のである。

第３図（ａ）　、　（ｂ）は、第１図に示す等価回路を
具体化した本発明によるアクティブマトリックス型液晶
表示装置の一部を示す平面図および入−人′断面図であ
る。

第３図（ａ）および（ｂ）を併用して説明すると、まず
、厚さ約１ｍのガラス板からなる透明絶縁性基板（１）
上に、例えば、Ｍｏ等の金属を真空蒸着法ヤスバッタ法
により、約１０００人付着する。そして、ホトレジスト
によりエッデング処理を施し、アドレス配線（１１１，
Ｈ！、・・・１ｌｎ）と、このアドレス配線（１１１，
ＩＣＩ・・・１１ｎ）より延設されたゲート電極Ｑ３＃
よび接地用電極パターン（１１０）を形成する。

次に例えば、ＳｔＯ，等からなる絶ｕ　！［！　（４）
をスパンタ法やＣＶＤ法により、約２０００λの膜厚で
その表面を１麦う。そうして、この絶縁膜の一部はホト
レジストにより、アドレス配線（１１１，１１！、・・
・１ｌｎ）の入力部および接地用電極パターン（１１０
）の入力部に電極取出しの為に開孔（５）を施す。この
後、例えば、ａ−８１からなる半導体薄膜層をＣＶＤ法
により約３０００＾け葛し、ホトレジストを用いて、ゲ
ート電橋０３領域上に絶縁膜（４）を介して半導体薄膜
の島状パターン（６）を形成する。

次に、例えば、厚さ約１０００＾のＩＴＯをスパッタ法
により付着し、ホトレジストにより透明導電体層からな
る画素電極ＱＧを形成する。このあと。

Ｍｏとアルミニクムによるデータ配線（１２１＊　ｕ！
−１２３、・・・１２ｍ）と、このデータ配線（１２１
、１２２。

１２３、・・・１２ｔｎ）から半導体薄膜の島状パター
ン（６）へ延設されるソース電極（１４１と、半導体薄
膜の島状パターン（６）と−素磁掻ａｅを接続するドレ
イン電極（ｌ！１９を形成する１、また、このとき、ア
ドレス配線（１１１，１１１，・・・１１ｎ）のアドレ
ス配線電極パッド（入ＤＩ、入Ｄ２．　ｚ＊ＡＤｎ）と
、データ配線（１２１゜１２！、１２３．・◆・１２ｍ
）のデータ配線電極パッド（Ｄｌ、　［）ａ、　Ｄｌ、
　＊　ｅ　＊Ｄ＋ｎ）と、接地用４ｉパターン（１１０
）の電電ノ（ラド（１１１）　、およびデータ配線入力
部およびデータ配線末端部（１示せず）のデータ保持容
量１！極パターン（１１２）を形成すれば、アクティブ
マトリックス攪の液晶表示装置が完成できる。

第４図は、本発明の他の実施口を示すアクティブマトリ
ックス型液晶表示装置の平面図である。

データ保持容量（Ｃｉｉ）は、データ配線入力部（Ｉｈ
、Ｄｓ、Ｄｓ、・・・Ｄｍ）の外周部に具備されて二に
り、表示内部のマトリックス配線の高密度パターンと別
の領域に、このデータ保持容量を具備したことによって
、表示装置の歩留り低下をなくすようにしたものである
。また、接地用電極パターンと、各データ保持容敞は、
２段構造となっており、中間パターン（４）部で切断す
ることにより、必要とされる容量の大小を作ることがで
きる。

次に、第５図は第１図の入−人′断１図を示す。

一般的にＣＶＤ法ヤスバッタ法により得られたＳｉｎ、
等の絶縁層は、そのピンホール等により、多層配線相互
の短絡欠陥をまねく恐れがある。そこで、第５図にし示
すように、的えは、第一層の配線層として、Ｔａ等の陽
極酸化可能な金属層！用い、まず、接地用電極（１１０
）の表面なＴａｌＯｇ（５１）とし、凪に、アモルファ
スシリコン等の半導体薄膜がある意味では絶縁膜である
ことを利用して、Ｔａ２Ｏ＠　、　Ｓ　ｉｏｎ　、　ａ
−８ｉの三１ｉ構造からなるデータ保持容置の構造と判
れば、よりいっそう装造歩留りを回よさせることができ
る。

以上、実施例を用いて説明したように、本発明は、ｉ々
の形態はとられるが、データ配線に所定のキャパシタ成
分どなるデータ保持容量を具備した大面積、かつ、大容
菫のアクティブマトリックス型液晶表示装置である。し
かし、サンプルホールド回路の出力にデータ保持用のキ
ャパシタ成分を具備してもこのような効果は得られるが
、実際には、第２のサンプルホールド回路を設けるのと
同じように、周辺駆動回路が複雑になる。このように、
本発明は、基板内にＴＰＴを作ると同時にデータ保持捧
斥社を形成することによって、サンプルホールド回路等
の外部回路を複雑にすることなくアクティブマトリック
スな液晶表示装置回路を構成することができ、また、効
率のよい表示駆動が実現することができるものである。

な：に、アドレス配線は唯一のラインがＯＮ状態であり
、他は常にＧＮＤ、またはマイナスの電位である。従っ
て、大面積のアクティブマトリックス溢液晶表示装置に
１ちっては、唯一のアドレス配線から各データ配線への
影響は、総合的にみれば無視され、ＧＮＤもしくはマイ
ナスの一定電位と見ることができる。このように、チン
プルホールド回路から送られてくる画像データは、正し
いレベルでホールドされるため、実質的には、データ保
持客種はアドレス配線とデータ配線とが交差する部分に
分散配置して設けてもよい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアクティブマトリック
ス型液晶表示装置を模式的に表した等価回路図、第２図
は第１図に示すアクティブマトリツクスＷ液晶表示装置
を表示駆動するための駆動信号タイミング図、第３図は
第１図に示す等価回路を具体化したアクティブマトリッ
クス温液晶表示装置の一部を示す平面図およびん一人′
断面図、第４図は本発明の他の実施例を示す平面図、第
５図は更にもうひとつの他の実施例を示す断面図、第６
図は一般的な駆動回路の構成を示すブロック図である。ｌ・・・絶縁性基板１１１、ｌ１２．・−・１１ｎ・・・アトＬ／ス配線Ａ
ＤＺ、入Ｄ２．入Ｄｓ、ムＤ４・・・アドレス配線入力
部２・・・ＴＰＴ　（薄膜トランジスタ）３・・・液晶
層４・・・絶縁膜５・・・絶縁膜の開孔６・・・半導体薄膜の島状パターン１２１　？　１２ｇ　、　１２３　、−−　嗜１２ｍ−
・・データ配線ＤＩ、Ｉ）２．Ｄ３．−ｓｅＤｍ−・・
チー９配線八力ｎｄｉ、　ｄｍ、　ｄ３．・・・ｄｍ・
・・データ配線末端部１３・・・ゲート電極１４・・・ソース電極１５・・・ドレイン電橋１６・・・画素電極１７…コモン電橘Ｃｓｉ、Ｃｏｏ・・・データ保持容量１１０・・・接地用電極パターン１１１・・・接地用電極パッド１１２・・・ダータ保持容量電極パターン代理人　弁理
士　　則　近　憲　借問　　　　　竹　花　喜久男第　　１　　図第　　２　図

Claims

【特許請求の範囲】

（１）絶縁性基板上にアドレス配線と、このアドレス配
線とは絶縁層を介して交差するデータ配線と、このアド
レス配線およびデータ配線の各交点に具備した薄膜トラ
ンジスタとにより構成されるアクティブマトリックス型
駆動装置において、前記データ配線入力部あるいはデー
タ配線末端部、もしくはこのデータ配線の所定箇所に分
散配置した複数個のデータ保持容量を備えたことを特徴
とするアクティブマトリックス型駆動装置。
（２）前記データ保持容量は、１０ｐＦから１０００ｐ
Ｆであることを特徴とする前記特許請求の範囲第１項記
載のアクティブマトリックス型駆動装置。
（３）前記データ保持容量は、絶縁性基板上にＴａ＿２
Ｏ＿５と、ＳｉＯ＿２と、アモルファスシリコンとの三
重構造により構成されたことを特徴とする特許請求の範
囲第１項記載のアクティブマトリックス型駆動装置。