JPH01140129A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH01140129A JPH01140129A JP62297557A JP29755787A JPH01140129A JP H01140129 A JPH01140129 A JP H01140129A JP 62297557 A JP62297557 A JP 62297557A JP 29755787 A JP29755787 A JP 29755787A JP H01140129 A JPH01140129 A JP H01140129A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- display device
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 2
- 239000011521 glass Substances 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリクス形液晶表示装置およびそ
の駆動方法に係り、特に液晶印加電圧の保持特性の改善
および信頼性を向止す・るのに好適な液晶表示装置およ
びその駆動方法に関する。
の駆動方法に係り、特に液晶印加電圧の保持特性の改善
および信頼性を向止す・るのに好適な液晶表示装置およ
びその駆動方法に関する。
薄膜トランジスタ（以下ＴＰＴと略称する）で駆動され
る液晶表示装置において、従来から液晶印加電圧の保持
特性の改善のため、液晶に並列に蓄積容量を付加する方
策が検討されて来た。
る液晶表示装置において、従来から液晶印加電圧の保持
特性の改善のため、液晶に並列に蓄積容量を付加する方
策が検討されて来た。
その方策の一つとして１本発明者らは先に第２図に示す
ような液晶表示装置について特許出願した。すなわち、
ゲート配線と透明画素電極の間にゲート絶縁膜を介して
容量を形成したものである。
ような液晶表示装置について特許出願した。すなわち、
ゲート配線と透明画素電極の間にゲート絶縁膜を介して
容量を形成したものである。
この方式では、ＴＰＴの作製プロセスを複雑化すること
なく蓄積容量を形成することができる点で大きなメリッ
トを有する。しかしながら、蓄積容量の値を大きくとろ
うとすると開口率を下げることとなり、この点で限界が
あった。
なく蓄積容量を形成することができる点で大きなメリッ
トを有する。しかしながら、蓄積容量の値を大きくとろ
うとすると開口率を下げることとなり、この点で限界が
あった。
また、他の方策としては、ＴＶ学会技法ＥＤ８６−３９
第６５頁「高画質フルカラーパネル」に述べられている
方式がある。この方式では蓄積容量の接続を一括して行
うため配線工程における乗越えプロセスや透明電極の抵
抗値が問題となった。
第６５頁「高画質フルカラーパネル」に述べられている
方式がある。この方式では蓄積容量の接続を一括して行
うため配線工程における乗越えプロセスや透明電極の抵
抗値が問題となった。
従来の液晶表示装置におけるもう一つの問題点は、液晶
に直流電圧が印加されることにより液晶動作に悪影響が
及ぼされる点であった。
に直流電圧が印加されることにより液晶動作に悪影響が
及ぼされる点であった。
上記直流成分の発生原因を第３図および第４図を用いて
説明する。第３図においてＴＰＴ４には寄生容量として
Ｃ，ｓ６が付随している。このＴＰＴに接続されている
ゲート線２とデータ線１に各々第４図に示すような電圧
Ｖ「とＶａ を加えると、このＣｓｓを通してゲート線
２に印加されるパルス電圧が画素電極で洩れ込む。これ
がＴＰＴのＯＮ。
説明する。第３図においてＴＰＴ４には寄生容量として
Ｃ，ｓ６が付随している。このＴＰＴに接続されている
ゲート線２とデータ線１に各々第４図に示すような電圧
Ｖ「とＶａ を加えると、このＣｓｓを通してゲート線
２に印加されるパルス電圧が画素電極で洩れ込む。これ
がＴＰＴのＯＮ。
ＯＦＦ動作と同期して起るため、第４図のＶｓ（画素電
極の電圧）の波形に直流電圧成分が生ずるのである。
極の電圧）の波形に直流電圧成分が生ずるのである。
本発明の目的は液晶と並列に任意の値の容量を付加する
ことにより、液晶表示装置の保持特性を改善することが
可能な方式を提供することにある。
ことにより、液晶表示装置の保持特性を改善することが
可能な方式を提供することにある。
本発明のもう一つの目的は、液晶にかかる直流電圧成分
をなくすることにより表示特性および信頼性の大幅な改
善を実現することにある。
をなくすることにより表示特性および信頼性の大幅な改
善を実現することにある。
上記目的は、透明画素電極の下にもう一つの容量形成用
透明電極を形成し、該容量形成用透明電極を次段のゲー
ト線に接続することにより達成される。
透明電極を形成し、該容量形成用透明電極を次段のゲー
ト線に接続することにより達成される。
これにより蓄積容量の値の選択幅を大きく拡大すること
が可能になると共に、第５図、第６図および第７図に示
すような駆動方式を用いることで、液晶にかかる直流電
圧成分をなくすことが可能となる。
が可能になると共に、第５図、第６図および第７図に示
すような駆動方式を用いることで、液晶にかかる直流電
圧成分をなくすことが可能となる。
以下、本発明の一実施例を第１図により説明する。第１
図（ａ）は液晶表示装置の一画素分の平面構造図、第１
図（ｂ）はそのＡＡ’線に沿った断面構造図である６ 第１図（ａ）において、１はデータ線、２はこの画素を
駆動するＴＰＴのゲートが接続されるゲート線、３は次
段のゲート線である。４はこの画素を駆動するＴＰＴの
部分、５はＴＰＴのソースｆｆｉ層、６は′ｒ Ｆ’ｒ
（７）ゲートソース間容量ＣｆＳが形成されている部
分、９は画素電極、７は本発明に係る画素電極９と次段
ゲートに接続された透明電極１６との重畳部であり、Ｃ
Ｓｔが形成されている部分である。
図（ａ）は液晶表示装置の一画素分の平面構造図、第１
図（ｂ）はそのＡＡ’線に沿った断面構造図である６ 第１図（ａ）において、１はデータ線、２はこの画素を
駆動するＴＰＴのゲートが接続されるゲート線、３は次
段のゲート線である。４はこの画素を駆動するＴＰＴの
部分、５はＴＰＴのソースｆｆｉ層、６は′ｒ Ｆ’ｒ
（７）ゲートソース間容量ＣｆＳが形成されている部
分、９は画素電極、７は本発明に係る画素電極９と次段
ゲートに接続された透明電極１６との重畳部であり、Ｃ
Ｓｔが形成されている部分である。
次に第１図（ｂ）によりＴ Ｆ ’１”部分の構造を詳
細に説明する。８および１５はそれぞれ非晶質シリコン
（ａ−８ｉ）のｉ層およびｎ層である。データ線１はＴ
ＰＴ部分４においてはＴＰＴのドレイン電極を形成する
。１１は窒化シリコンのゲート絶縁膜、１２はトランジ
スタの保護膜、１．４はガラス基板であり、１３はゲー
ト線３に接続した透明電極である。
細に説明する。８および１５はそれぞれ非晶質シリコン
（ａ−８ｉ）のｉ層およびｎ層である。データ線１はＴ
ＰＴ部分４においてはＴＰＴのドレイン電極を形成する
。１１は窒化シリコンのゲート絶縁膜、１２はトランジ
スタの保護膜、１．４はガラス基板であり、１３はゲー
ト線３に接続した透明電極である。
本実施例の作製プロセスは下記の通りである。
まずガラス基板上にスパッタリング法によりＩＴＯ透明
電極を堆積し、これをホトエツチングにより加工して１
３を形成する０次いでＣｒをスパッタ法により１０００
人の厚さに堆積して、加工しゲート配線を行う、ゲート
形成後、プラズマＣｖＤ法によりゲート絶縁膜と容量の
形成用絶縁膜を兼ねるＳｉＮ膜１１を、続いてａ−８ｉ
のｉ層、ｎ層をそれぞれ２５０℃、３００℃、２００℃
にて形成する。膜厚はそれぞれ３０００，２０００゜２
００人である。トランジスタのドレイン、ソース電極は
Ｃｒ ／ Ａ ｎ ２層構造を用い、加工後画素電極９
用ＩＴＯを堆積、加工する。最後にトランジスタの保護
膜である５ｉＮ１２をプラズマＣＶＤ法により、厚さ５
，０００人に形成する。
電極を堆積し、これをホトエツチングにより加工して１
３を形成する０次いでＣｒをスパッタ法により１０００
人の厚さに堆積して、加工しゲート配線を行う、ゲート
形成後、プラズマＣｖＤ法によりゲート絶縁膜と容量の
形成用絶縁膜を兼ねるＳｉＮ膜１１を、続いてａ−８ｉ
のｉ層、ｎ層をそれぞれ２５０℃、３００℃、２００℃
にて形成する。膜厚はそれぞれ３０００，２０００゜２
００人である。トランジスタのドレイン、ソース電極は
Ｃｒ ／ Ａ ｎ ２層構造を用い、加工後画素電極９
用ＩＴＯを堆積、加工する。最後にトランジスタの保護
膜である５ｉＮ１２をプラズマＣＶＤ法により、厚さ５
，０００人に形成する。
本実施例ではゲート線をＣｒ単層としたが、これはＡＱ
単層でもよいし、二層（たとえばＣｒ／ＡＱ）であって
もよいことは勿論である。
単層でもよいし、二層（たとえばＣｒ／ＡＱ）であって
もよいことは勿論である。
次に本装置の直流電圧相殺駆動方式について述べる。本
装置は、蓄積容量を内蔵しているため液晶の保持特性を
改善することが可能である。しかし更に駆動方式を工夫
することにより液晶に加わる直流電圧を零にすることが
できる。
装置は、蓄積容量を内蔵しているため液晶の保持特性を
改善することが可能である。しかし更に駆動方式を工夫
することにより液晶に加わる直流電圧を零にすることが
できる。
第５図ないし第７図はこの駆動方法について述べたもの
である。第５図は一画素分の等価回路図であり、第６図
はその等価回路に示された２本のゲート１ｓ２および３
に各々印加されるゲート線電圧Ｖｚ、Ｖｓのタイミング
チャートである。線順次駆動においては通常上記Ｖ２．
Ｖ３が順次選択電極■。ｎとなり、それ以外の時刻にお
いては非選択電圧Ｖ ｏ ｘ ｔの値をとる（但しＶｏ
ｎ Ｖａｔｓ ＝ Ｖ ｉ＞Ｏ）。本実施例における
駆動方法では、上記Ｖ ｏ ｎ 、 Ｖ ｏ ｘ ｘの
２値に加え、ｖｚが選択電圧となるタイミング（第６図
における１＝１．）に同期させてｖ３を補償電圧Ｖ ｃ
ｏ ａ Ｐとする（但しＶ ｏ ｘ ｘＶｃｏｓｐ
＝ Ｖ ｘ ＞ Ｏ） 、この電圧が上述の逆極性のパ
ルスである０本駆動法によると、寄生容量Ｃｚｓによる
画素電極への電圧の洩れ込みは１次のように零にできる
。
である。第５図は一画素分の等価回路図であり、第６図
はその等価回路に示された２本のゲート１ｓ２および３
に各々印加されるゲート線電圧Ｖｚ、Ｖｓのタイミング
チャートである。線順次駆動においては通常上記Ｖ２．
Ｖ３が順次選択電極■。ｎとなり、それ以外の時刻にお
いては非選択電圧Ｖ ｏ ｘ ｔの値をとる（但しＶｏ
ｎ Ｖａｔｓ ＝ Ｖ ｉ＞Ｏ）。本実施例における
駆動方法では、上記Ｖ ｏ ｎ 、 Ｖ ｏ ｘ ｘの
２値に加え、ｖｚが選択電圧となるタイミング（第６図
における１＝１．）に同期させてｖ３を補償電圧Ｖ ｃ
ｏ ａ Ｐとする（但しＶ ｏ ｘ ｘＶｃｏｓｐ
＝ Ｖ ｘ ＞ Ｏ） 、この電圧が上述の逆極性のパ
ルスである０本駆動法によると、寄生容量Ｃｚｓによる
画素電極への電圧の洩れ込みは１次のように零にできる
。
第６図のｔ ＝ｔ ｓおよびｔ４における電圧の洩れ込
みΔｖａ、Δｖ４は Δｖｓ＝−（Ｃｗｓ／Ｃ） ・ｖｔ＋（Ｃａｔ／Ｃ）（
ｖ１＋ｖｌ） Δｖａ＝−（Ｃｕｔ／ｃ）”Ｖｌ −・
・（１）で表わされる。
みΔｖａ、Δｖ４は Δｖｓ＝−（Ｃｗｓ／Ｃ） ・ｖｔ＋（Ｃａｔ／Ｃ）（
ｖ１＋ｖｌ） Δｖａ＝−（Ｃｕｔ／ｃ）”Ｖｌ −・
・（１）で表わされる。
ここでＣ＝Ｃｚｓ ＋ ＣＬＣ＋ Ｃｓ ｔであり、Ｃ
ＬＣは一画素当りの液晶の等価容量を示す。
ＬＣは一画素当りの液晶の等価容量を示す。
画素電極に印加される直流電圧成分はΔＶａ＋ΔＶ番で
表わされるので Δｖ８＋ΔＶ４＝ （Ｃｇｓ／Ｃ） ・ｖｔ＋（
Ｃｓｔ／Ｃ） ・ｖｘ −（２）となる。
表わされるので Δｖ８＋ΔＶ４＝ （Ｃｇｓ／Ｃ） ・ｖｔ＋（
Ｃｓｔ／Ｃ） ・ｖｘ −（２）となる。
ここで特に
Ｃｓｔ＝（ｖ１／ｖ２） ・Ｃｇｓ
−（３）を満たすようにすると、上式の右辺＝０とな
り、画像信号によらず直流電圧成分を零にすることがで
きる。このときに画素ｍ極にかかる電圧は第７図に示す
ような波形となる。式（３）式を書き直すと ｓ ｔ となる、Ｃｓｚは一定値となるが、Ｃｇｓはパネル駆動
条件により変動しつる。したがってこれに応じてｖｚの
値を選択する必要がある。またｖｚの値は式（４）で決
まる値そのものに限ることなくｓｔ であっても同様の効果を得ることができる。
−（３）を満たすようにすると、上式の右辺＝０とな
り、画像信号によらず直流電圧成分を零にすることがで
きる。このときに画素ｍ極にかかる電圧は第７図に示す
ような波形となる。式（３）式を書き直すと ｓ ｔ となる、Ｃｓｚは一定値となるが、Ｃｇｓはパネル駆動
条件により変動しつる。したがってこれに応じてｖｚの
値を選択する必要がある。またｖｚの値は式（４）で決
まる値そのものに限ることなくｓｔ であっても同様の効果を得ることができる。
（実施例２）
第８図は本発明の第２の実施例における液晶表示装置の
一画素分の平面および断面構造図である６本実施例にお
いてはまずＣｒゲート電極を形成する。その上に蓄積容
量形成用透明電極１３を形成する。絶縁膜はＳ ＯＧ（
Ｓｐｉｎ−ｏｎ Ｇｌａｑｓ） １６を用いることによ
りプロセスの簡素化をはかった。
一画素分の平面および断面構造図である６本実施例にお
いてはまずＣｒゲート電極を形成する。その上に蓄積容
量形成用透明電極１３を形成する。絶縁膜はＳ ＯＧ（
Ｓｐｉｎ−ｏｎ Ｇｌａｑｓ） １６を用いることによ
りプロセスの簡素化をはかった。
（実施例３）
第９図は本発明の別の実施例を示したものである。蓄積
容量形成用電極１３．ゲート電極２，３を形成、加工後
、まずＳｏＧ絶縁膜を１０００人の厚さに形成する。Ｓ
ＯＧの焼成温度は４２０℃である。ＳＯＧの上にプラズ
マＣＶＤ法によりＳｉＮ膜形成、ａ −Ｓ ｉ膜の形成
を行う点は前記実施例と同様である。このときのＳｉＮ
膜はＳＯＧの膜厚があるので２００ＯＡとした。
容量形成用電極１３．ゲート電極２，３を形成、加工後
、まずＳｏＧ絶縁膜を１０００人の厚さに形成する。Ｓ
ＯＧの焼成温度は４２０℃である。ＳＯＧの上にプラズ
マＣＶＤ法によりＳｉＮ膜形成、ａ −Ｓ ｉ膜の形成
を行う点は前記実施例と同様である。このときのＳｉＮ
膜はＳＯＧの膜厚があるので２００ＯＡとした。
この実施例においてはＣ５Ｌ用透明電極とプラズマＣＶ
Ｄ法によるＳｉＮ膜が直接コンタクトしないので、Ｓｉ
Ｎ堆積条件に対する制約がなくなり良好なＳｉＮ／ａ−
３ｉ界面を実現できる、絶縁膜が二層構造なのでピンホ
ール耐性の向上がはかれるなどのメリットがある。
Ｄ法によるＳｉＮ膜が直接コンタクトしないので、Ｓｉ
Ｎ堆積条件に対する制約がなくなり良好なＳｉＮ／ａ−
３ｉ界面を実現できる、絶縁膜が二層構造なのでピンホ
ール耐性の向上がはかれるなどのメリットがある。
なお、ここで、ＳＯＧのかわりに、スパッタ法による５
ｉＯｚ等を使用しても同じ結果が得られる。
ｉＯｚ等を使用しても同じ結果が得られる。
本発明によれば、液晶表示装置の液晶に並列に蓄積容量
を容易に形成することができ、液晶保持特性を大幅に改
善できる。プロセス的には容量形成用透明電極への接続
はゲート線を介して行うので、専用の引き出し線、端子
を必要としない。このため乗越え配線が不要でありこれ
に基因する欠陥発生がない、端子を別途作成する必要が
ない。
を容易に形成することができ、液晶保持特性を大幅に改
善できる。プロセス的には容量形成用透明電極への接続
はゲート線を介して行うので、専用の引き出し線、端子
を必要としない。このため乗越え配線が不要でありこれ
に基因する欠陥発生がない、端子を別途作成する必要が
ない。
更にＩＴＯの面抵抗に対する制約が事実上なくなる等の
効果がある。
効果がある。
また本装置に電圧相殺用パルスを印加することにより液
晶にかかる直流電圧成分をなくすことができるので、液
晶の信頼性や特性上への悪影響を取り除くことができる
という効果がある。
晶にかかる直流電圧成分をなくすことができるので、液
晶の信頼性や特性上への悪影響を取り除くことができる
という効果がある。
第１図は、本発明の第１の実施例の液晶表示パネルの一
画素分の平面構造図（ａ）およびその八−Ａ’線に沿っ
た断面構造図（ｂ）、第２図は本発明者らが先に出願し
た液晶表示パネルの一画素分の平面（ａ）および断面図
（ｂ）、第３図は付加容量のない従来パネルの一画素の
等価回路図、第４図は直流電圧成分の発生機構を示す図
、第５図は本発明の第１の実施例の一画素分の等価回路
、第６図は本発明の第一の実施例の駆動方法におけるパ
ルスタイミングを示す図、第７図は本発明の第一の実施
例の効果を示す画素電極の電圧波形図、第８図は本発明
の第二の実施例における一画素平面図（ａ）および断面
図（ｂ）、第９図は本発明の第３の実施例における一画
素分の断面図である。 １・・・データ線、２・・・ゲート線、２・・・次段の
ゲート線、４・・・ＴＰＴ部分、５・・・ソース、６・
・・Ｃｓｓ、７・・・Ｃｓｔ、８・・・ａ−８ｉｉ層、
９・・・画素電極、１１・・・ゲート絶縁膜、１２・・
・パシベーション膜。 １３・・・容量形成用透明電極、１４・・・ガラス基板
。 １５−ａ−３ｉ ｎ層、１６・・・ＳＯＧ膜。 倣。 翅Ｉ ち 第 １ 図 （幻 第２図 （どｌ−ン （ｂ） 冨３図 第４図 Ｚ ５ 図 ％５図 ＶＪ７ 図 ＨｆＪｇ 図 Ｃす （ｂ）
画素分の平面構造図（ａ）およびその八−Ａ’線に沿っ
た断面構造図（ｂ）、第２図は本発明者らが先に出願し
た液晶表示パネルの一画素分の平面（ａ）および断面図
（ｂ）、第３図は付加容量のない従来パネルの一画素の
等価回路図、第４図は直流電圧成分の発生機構を示す図
、第５図は本発明の第１の実施例の一画素分の等価回路
、第６図は本発明の第一の実施例の駆動方法におけるパ
ルスタイミングを示す図、第７図は本発明の第一の実施
例の効果を示す画素電極の電圧波形図、第８図は本発明
の第二の実施例における一画素平面図（ａ）および断面
図（ｂ）、第９図は本発明の第３の実施例における一画
素分の断面図である。 １・・・データ線、２・・・ゲート線、２・・・次段の
ゲート線、４・・・ＴＰＴ部分、５・・・ソース、６・
・・Ｃｓｓ、７・・・Ｃｓｔ、８・・・ａ−８ｉｉ層、
９・・・画素電極、１１・・・ゲート絶縁膜、１２・・
・パシベーション膜。 １３・・・容量形成用透明電極、１４・・・ガラス基板
。 １５−ａ−３ｉ ｎ層、１６・・・ＳＯＧ膜。 倣。 翅Ｉ ち 第 １ 図 （幻 第２図 （どｌ−ン （ｂ） 冨３図 第４図 Ｚ ５ 図 ％５図 ＶＪ７ 図 ＨｆＪｇ 図 Ｃす （ｂ）
Claims (1)
- 【特許請求の範囲】 １、複数個のデータ線とこれに直交する複数個のゲート
線を備え、その各交点に薄膜トランジスタを形成した基
板と、透明導電体を形成したもう一つの基板を有し、上
記両基板間に液晶を封入した液晶表示装置において、上
記薄膜トランジスタに付随した画素電極の少なくとも一
部が絶縁膜を介して容量形成用透明電極と重畳しており
、かつ上記容量形成用透明電極が次段のゲート線に接続
してなることを特徴とする液晶表示装置。 ２、複数個のデータ線とこれに直交する複数個のゲート
線を備え、その各交点に薄膜トランジスを形成した基板
と、透明導電体を形成したもう一つの基板を有し、上記
両基板間に液晶を封入した液晶表示装置の駆動方法にお
いて、上記薄膜トランジスタに付随した画素電極の少な
くとも一部が絶縁膜を介して容量形成用透明電極と重畳
しており、かつ上記容量形成用透明電極が次段のゲート
線に接続しており、上記薄膜トランジスタを駆動するゲ
ートパルスに同期して、次段のゲート線に上記ゲートパ
ルスと逆極性のパルスを印加することを特徴とする液晶
表示装置の駆動方法。 ３、上記画素電極と上記容量形成用透明電極の重畳によ
つて形成される静電容量Ｃ＿ｓ＿ｔの値と、上記ゲート
パルスの振幅ｖ＿１と、上記逆極性のパルスの振幅ｖ＿
２および上記薄膜トランジスタのゲートソース間容量Ｃ
＿ｓ＿ｓの値が、 Ｃ＿ｓ＿ｔ＝（ｖ＿１／ ｖ＿２）・Ｃ＿ｓ＿ｓなる関
係を満足することを特徴とする特許請求の範囲第２項記
載の液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29755787A JP2602255B2 (ja) | 1987-11-27 | 1987-11-27 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29755787A JP2602255B2 (ja) | 1987-11-27 | 1987-11-27 | 液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01140129A true JPH01140129A (ja) | 1989-06-01 |
| JP2602255B2 JP2602255B2 (ja) | 1997-04-23 |
Family
ID=17848092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29755787A Expired - Lifetime JP2602255B2 (ja) | 1987-11-27 | 1987-11-27 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602255B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372319A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス基板 |
| JPH04265945A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | アクティブマトリクス基板 |
| JPH05127192A (ja) * | 1991-11-06 | 1993-05-25 | Sharp Corp | アクテイブマトリクス基板及びその製造方法 |
| US5508765A (en) * | 1990-07-25 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Matrix-addressed type display device |
| JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6690031B1 (en) | 1998-04-28 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170675U (ja) * | 1982-05-12 | 1983-11-14 | 株式会社日立製作所 | 液晶表示装置 |
| JPS61157927U (ja) * | 1985-03-20 | 1986-09-30 | ||
| JPS6210619A (ja) * | 1985-07-09 | 1987-01-19 | Seiko Epson Corp | アクテイブマトリクスパネル |
| JPS62152157A (ja) * | 1985-12-26 | 1987-07-07 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JPS62204568A (ja) * | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
-
1987
- 1987-11-27 JP JP29755787A patent/JP2602255B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170675U (ja) * | 1982-05-12 | 1983-11-14 | 株式会社日立製作所 | 液晶表示装置 |
| JPS61157927U (ja) * | 1985-03-20 | 1986-09-30 | ||
| JPS6210619A (ja) * | 1985-07-09 | 1987-01-19 | Seiko Epson Corp | アクテイブマトリクスパネル |
| JPS62152157A (ja) * | 1985-12-26 | 1987-07-07 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JPS62204568A (ja) * | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372319A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス基板 |
| US5508765A (en) * | 1990-07-25 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Matrix-addressed type display device |
| JPH04265945A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | アクティブマトリクス基板 |
| JPH05127192A (ja) * | 1991-11-06 | 1993-05-25 | Sharp Corp | アクテイブマトリクス基板及びその製造方法 |
| US6690031B1 (en) | 1998-04-28 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6576504B2 (en) | 1998-08-06 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a liquid crystal display device having an improved storage capacitance |
| JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
| US6894734B1 (en) | 1999-02-05 | 2005-05-17 | Nec Lcd Technologies, Ltd. | Liquid-crystal display device and method for production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2602255B2 (ja) | 1997-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005365B1 (ko) | 액정표시장치 및 그 구동방법 | |
| TWI397880B (zh) | 顯示裝置及其驅動方法 | |
| EP0661581A1 (en) | Active matrix type liquid crystal display apparatus | |
| US5701166A (en) | Active matrix liquid crystal display having first and second display electrodes capacitively couple to second and first data buses, respectively | |
| US20110012880A1 (en) | Tft. shift register, scan signal line driving circuit, display device, and tft trimming method | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| US7113160B2 (en) | Method and apparatus of driving liquid crystal display device | |
| JPH021821A (ja) | アクティブマトリクス表示装置 | |
| JPH01140129A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| CN101201522B (zh) | 液晶显示设备及其制造方法 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JP2604200B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3476865B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3059291B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP2002350810A (ja) | 液晶表示装置及びその駆動方法並びに画像表示応用機器 | |
| JPS5942584A (ja) | マトリツクス型液晶表示装置 | |
| JPH04293015A (ja) | アクティブマトリックス液晶駆動回路 | |
| JPH06258669A (ja) | 液晶表示装置 | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JPS6087393A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |