JP3476865B2 - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JP3476865B2 JP3476865B2 JP18413293A JP18413293A JP3476865B2 JP 3476865 B2 JP3476865 B2 JP 3476865B2 JP 18413293 A JP18413293 A JP 18413293A JP 18413293 A JP18413293 A JP 18413293A JP 3476865 B2 JP3476865 B2 JP 3476865B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- potential
- pixel
- pixel electrode
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の駆動方
法に関する。 【０００２】 【従来の技術】液晶表示装置において従来から１水平期
間ごとに画素電極に印加されるアナログ画像表示信号を
画素電極に液晶層を介して対向する共通基板電位近辺の
電位に対し、正側と負側に反転させる駆動方法があっ
た。図３にその駆動波形を示す。図３における画像表示
駆動波形は正側の映像信号部波形Ａ期間と水平帰線区間
ａ期間さらに負側の映像信号部Ｂ期間と水平帰線区間ｂ
期間で構成される。正側と負側の境界時Ｃにおいては電
位は直線的に変化している。しかしこの駆動方法は画素
電極電位についてみると、１水平走査期間ごとに画素電
極と隣接するデータ線との間に存在する寄生容量により
データ線の電位に影響される。例えば画素電位が正側電
位を保持している状態において、データ線が次の水平走
査期間を選択すると該データ線電位が負側電位となり該
寄生容量によって容量カップリングを生じ、該画素電極
電位は負側電位に振られることになる。この事は液晶の
しきい値電圧を高め実効電位の低下をもたらす。画像表
示上はコントラストの低下やクロストークの増大をもた
らし表示品質に重大な欠陥を与える原因となり得る可能
性をもっていた。 【０００３】 【発明が解決しようとする課題】従来技術で述べた様
に、１水平走査期間ごとに共通基板電極近辺の電位に対
して正負にアナログビデオ信号を反転させる１Ｈ反転駆
動では、表示上問題とされるコントラスト不足やクロス
トーク不良が生ずることにある。 【０００４】 【発明が解決しようとする課題】かかる課題の解決のた
め、本発明は、マトリクス状に配列される画素電極と、
前記画素電極に対してトランジスタを介して画像信号を
供給するデータ線と、液晶を挟んで前記画素電極と対向
する共通電極とを備え、前記画素電極と前記データ線の
間には寄生容量が存在する液晶表示装置の駆動方法であ
って、前記データ線に供給される前記画像信号は、前記
共通電極の電位に対する前記画素電極の電位を正極性の
電位にする正極性の画像信号と前記画素電極の電位を負
極性の電位にする負極性の画像信号とが、水平走査期間
毎に交互に切り換えられ、かつ水平帰線期間内において
切り換えがなされ、前記水平帰線期間内での画像信号の
波形は、ランプ状波形を用いて前記正極性の画像信号の
波形と前記負極性の画像信号の波形との間の切り換えが
なされることを特徴とする。 【０００５】 【実施例】図１（ａ）（ｂ）は本発明におけるアナログ
ビデオ信号の駆動波形の例でそれを発生させる駆動回路
例を図２（ａ）（ｂ）に示す。また図４に本発明に用い
る液晶表示装置の液晶駆動用アクテイブマトリックス基
板の等価回路図を示す。以下にＮチャンネル画素トラン
ジスタを有する画素にデータが書き込まれ、保持する動
作例の説明をする。 【０００６】図４においてシフトレジスタ３１によって
アナログスイッチ３２のゲートが順次開きアナログビデ
オ信号をデータ線３７に書き込む。画素ゲート電極３６
が高電位になることで画素トランジスター３３が開く１
水平走査期間の間に画素電極に所定のデータ信号を書き
込まれる。その後画素トランジスタがゲート電位が低電
位になることで閉じる。そして画素保持容量３５によっ
て画素に書き込まれた電位を保持する。この保持状態は
次のフィールドにおける画素の書き込み動作まで継続し
この動作が繰り返される。この時の任意の１画素の画素
電位波形４１と画素トランジスタゲート電位波形４３ま
た共通電極電位４５と該任意の１画素の画素トランジス
タのソース部に接続されたデータ線のビデオ電位波形４
４のタイミングチャートを図５に示す。図５（ａ）
（ｂ）（ｃ）は、画素電極波形、ゲートライン波形、デ
ータ線ビデオ信号波形をそれぞれ示し、各波形の振幅は
電圧を横軸は時間を意味する。 【０００７】データ線ビデオ波形４４は共通電極電位４
５に対して正電位の期間と負電位の期間を交互に繰り返
す。その半周期の時間が画素ゲート電極が開いている時
間に等しい。つまり画素への書き込み動作が終わった後
次段のゲートラインが開いて次段の画素の書き込み動作
の間は自画素に書き込まれたデータ線ビデオ信号と逆極
性の信号がデータラインに存在する。この極性反転が１
水平走査期間ごと交互に繰り返される。△ＶＳＧは図４
における画素とデータ線の寄生容量３８によってもたら
される電位降下と考えられ、これによって液晶に印加す
る実効電圧が低減される。画素とデータ線の寄生容量は
アクテイブマトリックス基板の設計値で決定されるパラ
メータで、高解像度を要求されるファインピッチのデバ
イスではこの寄生容量の画素保持容量に対する比が大き
くなり△ＶＳＧの値はさらに大きくなる。 【０００８】従来例では画素電極とデータ線は図６
（ａ）に示す様に同一層に形成されていた。図６（ａ）
でそのプロセスの概略を以下に説明する。ガラス基板５
８上に薄膜トランジスタ５１のソース、ドレイン部及び
チャネル部を多結晶Ｓｉ５６で形成し、ゲート絶縁膜５
７形成後にゲート電極５５と走査線を金属または不純物
をドープされた多結晶Ｓｉで形成する。その後ゲート電
極を元にセルフアライメントでイオン注入を行いソー
ス、ドレイン部を形成する。その後絶縁膜をつけコンタ
クトホールを形成する。その後画素電極であるＩＴＯ層
５３を形成し、その同一層にデータ線５２であるＡＬ，
Ｃｒ等の金属を形成する。図４における△ＶＳＧに電位
降下はこのＩＴＯ層５３と金属層５２の間の容量によっ
てもたらされる。画素電極であるＩＴＯ層５３とデータ
線である金属層５２のスペースは液晶の横方向への電界
による配向の乱れを防止する意味でも３μｍ以上は必要
である。この並列容量は画素ピッチが４０μｍ角程度の
デバイスで全体の画素容量の２％程度に押さえられてい
た。 【０００９】しかし近年、表示の明るさが要求され開口
率を上げるために画素電極であるＩＴＯ層５３を図６
（ｂ）のようにデータ線に重なる構造を取る必要が生じ
てきた。しかも液晶パネルモジュール全体の小型化が要
求され、さらにファインピッチが要求されるデバイスで
は図６（ｂ）に示す様に画素電極とデータ線は別層に形
成されデータ線と絶縁膜５４を介して重なる構造をと
る。またこの絶縁膜５４はＳｉＯ２等で形成するわけだ
が膜厚を厚くすると第２層目の絶縁膜でもありクラック
等が生じるため余り厚く出来ない。このため前者では並
列容量だが後者では最大膜厚が制限された重なり容量と
なりデータ線５２と画素電極５３間容量が大きくなる。
しかもファインピッチであるため全体の画素保持容量に
は制限がある。このため寄生容量の画素保持容量に対す
る比は大きくなり△ＶＳＧの値は大きくなる。画素ピッ
チが３０μｍ程度のデバイスではこの画素電極とデータ
線間の寄生容量は１５％程度にも達し△ＶＳＧの値は無
視できなくなる。 【００１０】このようなデバイス仕様及びプロセス設計
上制限のあるデバイスにおいては図１（ａ）（ｂ）に示
す様にビデオ信号反転時において電位波形を階段波やラ
ンプ波にすることによって高周波成分を小さくしデータ
線と画素電極間の寄生容量を介する信号の振幅を小さく
押さえる本発明の方法が有力である。このため構造上寄
生容量の画素保持容量に対する比の大きなファインピッ
チのデバイスにおいては△ＶＳＧの値を小さく制限でき
る有効な手段となりえる。△ＶＳＧを小さくすることで
図５における画素電位波形と共通電極電位の差の絶対値
が大きくなり、保持期間を通じて液晶に印加される実効
電圧は大きくなる。またビデオ信号の画面内の場所によ
る電位差がある場合、データ線と画素間の容量を介した
干渉作用の画面内の場所による差は小さくなる。ゆえに
表示上でコントラストの低下やクロストーク不良を未然
に防止できる。 【００１１】次に図２（ａ）に図１（ａ）の階段波ビデ
オ波形の発生回路例を示す。ビデオ信号は反転増幅器１
１、差動増幅器１２よりなる極性反転発生回路で極性反
転増幅波形が作らる。ここでＶＷＰは液晶表示がノーマ
リー白表示の場合正フィールドの白レベルの電圧であ
り、ＶＷＭは負フィールドの白レベルの電圧である。さ
らに一水平走査期間切り替えスイッチ（１ＨＳＷ）１３
で一水平走査期間ごとに別極性の波形を生じさせる。次
にサイン波形電圧１４を入力としてサンプリングパルス
１５によってスイッチングされるアナログスイッチ１６
とコンデンサー１７で構成されるサンプルホールド回路
によって階段波形を発生させる。この階段波を一水平走
査期間の帰線区間内のタイミングで切り替える切り替え
スイッチ１８で先の反転ビデオ波形と合成する。このよ
うにして図１（ａ）の階段波形を作ることができる。 【００１２】さらに図２（ｂ）に図１（ｂ）のランプ波
発生回路を示す。ビデオ信号は図２（ａ）の階段波発生
回路と同様に極性反転増幅回路によって極性反転増幅さ
れる。また適当な矩形電位波形１９（Ｖｓｉｇ）を積分
してランプ波形を作り一水平走査期間の帰線区間内のタ
イミングで切り替える切り替えスイッチで先の反転ビデ
オ波形と合成する。このようにして図２（ｂ）のランプ
波を作ることができる。このような回路を液晶駆動回路
に加えることにより設計上制約のあるファインピッチの
液晶表示体でもクロストークやコントラストの低下を起
こす事無く表示する事が可能となる。 【００１３】 【発明の効果】本発明においては、図１に示すビデオ信
号反転時において電位波形を階段波やランプ波にするこ
とによって高周波成分を小さくしデータ線と画素電極間
の寄生容量を介する信号の振幅を小さく押さえることが
可能である。このため構造上寄生容量の画素保持容量に
対する比の大きなファインピッチのデバイスにおいては
△ＶＳＧの値を小さく制限できる有効な手段となりえ
る。△ＶＳＧを小さくすることで図５における画素電位
波形と共通電極電位の差の絶対値が大きくなり、保持期
間を通じて液晶に印加される実効電圧は大きくなる。ま
たビデオ信号の画面内の場所による電位差がある場合、
データ線と画素間の容量を介した干渉作用の画面内の場
所による差は小さくなる。ゆえに表示上でコントラスト
の低下やクロストーク不良を未然に防止できる。
法に関する。 【０００２】 【従来の技術】液晶表示装置において従来から１水平期
間ごとに画素電極に印加されるアナログ画像表示信号を
画素電極に液晶層を介して対向する共通基板電位近辺の
電位に対し、正側と負側に反転させる駆動方法があっ
た。図３にその駆動波形を示す。図３における画像表示
駆動波形は正側の映像信号部波形Ａ期間と水平帰線区間
ａ期間さらに負側の映像信号部Ｂ期間と水平帰線区間ｂ
期間で構成される。正側と負側の境界時Ｃにおいては電
位は直線的に変化している。しかしこの駆動方法は画素
電極電位についてみると、１水平走査期間ごとに画素電
極と隣接するデータ線との間に存在する寄生容量により
データ線の電位に影響される。例えば画素電位が正側電
位を保持している状態において、データ線が次の水平走
査期間を選択すると該データ線電位が負側電位となり該
寄生容量によって容量カップリングを生じ、該画素電極
電位は負側電位に振られることになる。この事は液晶の
しきい値電圧を高め実効電位の低下をもたらす。画像表
示上はコントラストの低下やクロストークの増大をもた
らし表示品質に重大な欠陥を与える原因となり得る可能
性をもっていた。 【０００３】 【発明が解決しようとする課題】従来技術で述べた様
に、１水平走査期間ごとに共通基板電極近辺の電位に対
して正負にアナログビデオ信号を反転させる１Ｈ反転駆
動では、表示上問題とされるコントラスト不足やクロス
トーク不良が生ずることにある。 【０００４】 【発明が解決しようとする課題】かかる課題の解決のた
め、本発明は、マトリクス状に配列される画素電極と、
前記画素電極に対してトランジスタを介して画像信号を
供給するデータ線と、液晶を挟んで前記画素電極と対向
する共通電極とを備え、前記画素電極と前記データ線の
間には寄生容量が存在する液晶表示装置の駆動方法であ
って、前記データ線に供給される前記画像信号は、前記
共通電極の電位に対する前記画素電極の電位を正極性の
電位にする正極性の画像信号と前記画素電極の電位を負
極性の電位にする負極性の画像信号とが、水平走査期間
毎に交互に切り換えられ、かつ水平帰線期間内において
切り換えがなされ、前記水平帰線期間内での画像信号の
波形は、ランプ状波形を用いて前記正極性の画像信号の
波形と前記負極性の画像信号の波形との間の切り換えが
なされることを特徴とする。 【０００５】 【実施例】図１（ａ）（ｂ）は本発明におけるアナログ
ビデオ信号の駆動波形の例でそれを発生させる駆動回路
例を図２（ａ）（ｂ）に示す。また図４に本発明に用い
る液晶表示装置の液晶駆動用アクテイブマトリックス基
板の等価回路図を示す。以下にＮチャンネル画素トラン
ジスタを有する画素にデータが書き込まれ、保持する動
作例の説明をする。 【０００６】図４においてシフトレジスタ３１によって
アナログスイッチ３２のゲートが順次開きアナログビデ
オ信号をデータ線３７に書き込む。画素ゲート電極３６
が高電位になることで画素トランジスター３３が開く１
水平走査期間の間に画素電極に所定のデータ信号を書き
込まれる。その後画素トランジスタがゲート電位が低電
位になることで閉じる。そして画素保持容量３５によっ
て画素に書き込まれた電位を保持する。この保持状態は
次のフィールドにおける画素の書き込み動作まで継続し
この動作が繰り返される。この時の任意の１画素の画素
電位波形４１と画素トランジスタゲート電位波形４３ま
た共通電極電位４５と該任意の１画素の画素トランジス
タのソース部に接続されたデータ線のビデオ電位波形４
４のタイミングチャートを図５に示す。図５（ａ）
（ｂ）（ｃ）は、画素電極波形、ゲートライン波形、デ
ータ線ビデオ信号波形をそれぞれ示し、各波形の振幅は
電圧を横軸は時間を意味する。 【０００７】データ線ビデオ波形４４は共通電極電位４
５に対して正電位の期間と負電位の期間を交互に繰り返
す。その半周期の時間が画素ゲート電極が開いている時
間に等しい。つまり画素への書き込み動作が終わった後
次段のゲートラインが開いて次段の画素の書き込み動作
の間は自画素に書き込まれたデータ線ビデオ信号と逆極
性の信号がデータラインに存在する。この極性反転が１
水平走査期間ごと交互に繰り返される。△ＶＳＧは図４
における画素とデータ線の寄生容量３８によってもたら
される電位降下と考えられ、これによって液晶に印加す
る実効電圧が低減される。画素とデータ線の寄生容量は
アクテイブマトリックス基板の設計値で決定されるパラ
メータで、高解像度を要求されるファインピッチのデバ
イスではこの寄生容量の画素保持容量に対する比が大き
くなり△ＶＳＧの値はさらに大きくなる。 【０００８】従来例では画素電極とデータ線は図６
（ａ）に示す様に同一層に形成されていた。図６（ａ）
でそのプロセスの概略を以下に説明する。ガラス基板５
８上に薄膜トランジスタ５１のソース、ドレイン部及び
チャネル部を多結晶Ｓｉ５６で形成し、ゲート絶縁膜５
７形成後にゲート電極５５と走査線を金属または不純物
をドープされた多結晶Ｓｉで形成する。その後ゲート電
極を元にセルフアライメントでイオン注入を行いソー
ス、ドレイン部を形成する。その後絶縁膜をつけコンタ
クトホールを形成する。その後画素電極であるＩＴＯ層
５３を形成し、その同一層にデータ線５２であるＡＬ，
Ｃｒ等の金属を形成する。図４における△ＶＳＧに電位
降下はこのＩＴＯ層５３と金属層５２の間の容量によっ
てもたらされる。画素電極であるＩＴＯ層５３とデータ
線である金属層５２のスペースは液晶の横方向への電界
による配向の乱れを防止する意味でも３μｍ以上は必要
である。この並列容量は画素ピッチが４０μｍ角程度の
デバイスで全体の画素容量の２％程度に押さえられてい
た。 【０００９】しかし近年、表示の明るさが要求され開口
率を上げるために画素電極であるＩＴＯ層５３を図６
（ｂ）のようにデータ線に重なる構造を取る必要が生じ
てきた。しかも液晶パネルモジュール全体の小型化が要
求され、さらにファインピッチが要求されるデバイスで
は図６（ｂ）に示す様に画素電極とデータ線は別層に形
成されデータ線と絶縁膜５４を介して重なる構造をと
る。またこの絶縁膜５４はＳｉＯ２等で形成するわけだ
が膜厚を厚くすると第２層目の絶縁膜でもありクラック
等が生じるため余り厚く出来ない。このため前者では並
列容量だが後者では最大膜厚が制限された重なり容量と
なりデータ線５２と画素電極５３間容量が大きくなる。
しかもファインピッチであるため全体の画素保持容量に
は制限がある。このため寄生容量の画素保持容量に対す
る比は大きくなり△ＶＳＧの値は大きくなる。画素ピッ
チが３０μｍ程度のデバイスではこの画素電極とデータ
線間の寄生容量は１５％程度にも達し△ＶＳＧの値は無
視できなくなる。 【００１０】このようなデバイス仕様及びプロセス設計
上制限のあるデバイスにおいては図１（ａ）（ｂ）に示
す様にビデオ信号反転時において電位波形を階段波やラ
ンプ波にすることによって高周波成分を小さくしデータ
線と画素電極間の寄生容量を介する信号の振幅を小さく
押さえる本発明の方法が有力である。このため構造上寄
生容量の画素保持容量に対する比の大きなファインピッ
チのデバイスにおいては△ＶＳＧの値を小さく制限でき
る有効な手段となりえる。△ＶＳＧを小さくすることで
図５における画素電位波形と共通電極電位の差の絶対値
が大きくなり、保持期間を通じて液晶に印加される実効
電圧は大きくなる。またビデオ信号の画面内の場所によ
る電位差がある場合、データ線と画素間の容量を介した
干渉作用の画面内の場所による差は小さくなる。ゆえに
表示上でコントラストの低下やクロストーク不良を未然
に防止できる。 【００１１】次に図２（ａ）に図１（ａ）の階段波ビデ
オ波形の発生回路例を示す。ビデオ信号は反転増幅器１
１、差動増幅器１２よりなる極性反転発生回路で極性反
転増幅波形が作らる。ここでＶＷＰは液晶表示がノーマ
リー白表示の場合正フィールドの白レベルの電圧であ
り、ＶＷＭは負フィールドの白レベルの電圧である。さ
らに一水平走査期間切り替えスイッチ（１ＨＳＷ）１３
で一水平走査期間ごとに別極性の波形を生じさせる。次
にサイン波形電圧１４を入力としてサンプリングパルス
１５によってスイッチングされるアナログスイッチ１６
とコンデンサー１７で構成されるサンプルホールド回路
によって階段波形を発生させる。この階段波を一水平走
査期間の帰線区間内のタイミングで切り替える切り替え
スイッチ１８で先の反転ビデオ波形と合成する。このよ
うにして図１（ａ）の階段波形を作ることができる。 【００１２】さらに図２（ｂ）に図１（ｂ）のランプ波
発生回路を示す。ビデオ信号は図２（ａ）の階段波発生
回路と同様に極性反転増幅回路によって極性反転増幅さ
れる。また適当な矩形電位波形１９（Ｖｓｉｇ）を積分
してランプ波形を作り一水平走査期間の帰線区間内のタ
イミングで切り替える切り替えスイッチで先の反転ビデ
オ波形と合成する。このようにして図２（ｂ）のランプ
波を作ることができる。このような回路を液晶駆動回路
に加えることにより設計上制約のあるファインピッチの
液晶表示体でもクロストークやコントラストの低下を起
こす事無く表示する事が可能となる。 【００１３】 【発明の効果】本発明においては、図１に示すビデオ信
号反転時において電位波形を階段波やランプ波にするこ
とによって高周波成分を小さくしデータ線と画素電極間
の寄生容量を介する信号の振幅を小さく押さえることが
可能である。このため構造上寄生容量の画素保持容量に
対する比の大きなファインピッチのデバイスにおいては
△ＶＳＧの値を小さく制限できる有効な手段となりえ
る。△ＶＳＧを小さくすることで図５における画素電位
波形と共通電極電位の差の絶対値が大きくなり、保持期
間を通じて液晶に印加される実効電圧は大きくなる。ま
たビデオ信号の画面内の場所による電位差がある場合、
データ線と画素間の容量を介した干渉作用の画面内の場
所による差は小さくなる。ゆえに表示上でコントラスト
の低下やクロストーク不良を未然に防止できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置駆動用ビデオ信号波形
図。 【図２】図１の波形発生回路例の図。 【図３】従来の液晶表示装置駆動用ビデオ信号波形を示
した図。 【図４】液晶表示装置の等価回路図。 【図５】ある一画素の画素電位波形、ゲート電位波形、
データ線電位波形、共通電極電位を示す図。 【図６】液晶表示装置画素部断面図。 【符号の説明】 １１・・・・・・反転増幅回路 １２・・・・・・差動増幅回路 １３・・・・・・１Ｈ切り替えスイッチ １４・・・・・・サイン電位波形 １５・・・・・・サンプリングパルス １６・・・・・・アナログスイッチ １７・・・・・・サンプルホルダー容量 １８・・・・・・反転時切り替えスイッチ １９・・・・・・ランプ波発生用基準電圧 ２０・・・・・・積分器 ３１・・・・・・シフトレジスタ ３２・・・・・・アナログスイッチ ３３・・・・・・画素トランジスタ ３４・・・・・・ビデオライン ３５・・・・・・画素保持容量 ３６・・・・・・画素ゲート電極、走査線 ３７・・・・・・データ線 ３８・・・・・・寄生容量 ４１・・・・・・画素電位波形 ４２・・・・・・データ線、画素電極間寄生容量による
降下電圧△ＶＳＧ ４３・・・・・・ゲートライン電位波形 ４４・・・・・・データ線電位波形 ４５・・・・・・共通電極電位 ５１・・・・・・薄膜トランジスタ ５２・・・・・・データ線 ５３・・・・・・画素電極 ５４・・・・・・層間絶縁膜
図。 【図２】図１の波形発生回路例の図。 【図３】従来の液晶表示装置駆動用ビデオ信号波形を示
した図。 【図４】液晶表示装置の等価回路図。 【図５】ある一画素の画素電位波形、ゲート電位波形、
データ線電位波形、共通電極電位を示す図。 【図６】液晶表示装置画素部断面図。 【符号の説明】 １１・・・・・・反転増幅回路 １２・・・・・・差動増幅回路 １３・・・・・・１Ｈ切り替えスイッチ １４・・・・・・サイン電位波形 １５・・・・・・サンプリングパルス １６・・・・・・アナログスイッチ １７・・・・・・サンプルホルダー容量 １８・・・・・・反転時切り替えスイッチ １９・・・・・・ランプ波発生用基準電圧 ２０・・・・・・積分器 ３１・・・・・・シフトレジスタ ３２・・・・・・アナログスイッチ ３３・・・・・・画素トランジスタ ３４・・・・・・ビデオライン ３５・・・・・・画素保持容量 ３６・・・・・・画素ゲート電極、走査線 ３７・・・・・・データ線 ３８・・・・・・寄生容量 ４１・・・・・・画素電位波形 ４２・・・・・・データ線、画素電極間寄生容量による
降下電圧△ＶＳＧ ４３・・・・・・ゲートライン電位波形 ４４・・・・・・データ線電位波形 ４５・・・・・・共通電極電位 ５１・・・・・・薄膜トランジスタ ５２・・・・・・データ線 ５３・・・・・・画素電極 ５４・・・・・・層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/133
G09G 3/36
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 マトリクス状に配列される画素電極と、
前記画素電極に対してトランジスタを介して画像信号を
供給するデータ線と、液晶を挟んで前記画素電極と対向
する共通電極とを備え、前記画素電極と前記データ線の
間には寄生容量が存在する液晶表示装置の駆動方法であ
って、 前記データ線に供給される前記画像信号は、前記共通電
極の電位に対する前記画素電極の電位を正極性の電位に
する正極性の画像信号と前記画素電極の電位を負極性の
電位にする負極性の画像信号とが、水平走査期間毎に交
互に切り換えられ、かつ水平帰線期間内において切り換
えがなされ、 前記水平帰線期間内での画像信号の波形は、ランプ状波
形を用いて前記正極性の画像信号の波形と前記負極性の
画像信号の波形との間の切り換えがなされることを特徴
とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18413293A JP3476865B2 (ja) | 1993-07-26 | 1993-07-26 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18413293A JP3476865B2 (ja) | 1993-07-26 | 1993-07-26 | 液晶表示装置の駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201250A Division JP3603900B2 (ja) | 2003-07-24 | 2003-07-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743674A JPH0743674A (ja) | 1995-02-14 |
| JP3476865B2 true JP3476865B2 (ja) | 2003-12-10 |
Family
ID=16147940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18413293A Expired - Lifetime JP3476865B2 (ja) | 1993-07-26 | 1993-07-26 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476865B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3309968B2 (ja) * | 1999-12-28 | 2002-07-29 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| US9895526B2 (en) | 2006-03-08 | 2018-02-20 | Ivaxis, Llc | Anti-contamination cover for fluid connections |
| MX348153B (es) | 2012-06-04 | 2017-05-31 | 3M Innovative Properties Company * | Dispositivo de limpieza de implemento médico macho. |
| US9907617B2 (en) | 2013-03-15 | 2018-03-06 | 3M Innovative Properties Company | Medical implement cleaning device |
-
1993
- 1993-07-26 JP JP18413293A patent/JP3476865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743674A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8922470B2 (en) | Liquid crystal display apparatus with row counter electrodes and driving method therefor | |
| JPH08123373A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| JP2006084933A (ja) | 液晶表示装置 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JPH04186217A (ja) | 液晶装置 | |
| JP3423165B2 (ja) | 液晶表示装置 | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP3476865B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0990411A (ja) | アクティブマトリクス表示装置 | |
| JPH04324419A (ja) | アクティブマトリックス型表示装置の駆動方法 | |
| JPH11202292A (ja) | アクティブマトリクス形液晶表示装置の駆動方法 | |
| JP3603900B2 (ja) | 液晶表示装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2663941B2 (ja) | アクティブマトリクスパネル | |
| JP3103161B2 (ja) | 液晶表示装置 | |
| JPS6368818A (ja) | アクテイブマトリクス型表示装置及びその駆動方法 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| JPH06266318A (ja) | アクティブマトリクス形液晶装置の駆動方法 | |
| JP2003177725A (ja) | アクティブマトリクス型平面表示装置 | |
| JP3243582B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06118910A (ja) | 液晶表示装置の駆動方法 | |
| JPH06202077A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |