JPS6368818A - アクテイブマトリクス型表示装置及びその駆動方法 - Google Patents

アクテイブマトリクス型表示装置及びその駆動方法

Info

Publication number
JPS6368818A
JPS6368818A JP61212696A JP21269686A JPS6368818A JP S6368818 A JPS6368818 A JP S6368818A JP 61212696 A JP61212696 A JP 61212696A JP 21269686 A JP21269686 A JP 21269686A JP S6368818 A JPS6368818 A JP S6368818A
Authority
JP
Japan
Prior art keywords
electrode
line
display
potential
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61212696A
Other languages
English (en)
Other versions
JPH07113722B2 (ja
Inventor
Kenichi Oki
沖 賢一
Satoru Kawai
悟 川井
Kenichi Yanai
梁井 健一
Kazuhiro Takahara
高原 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61212696A priority Critical patent/JPH07113722B2/ja
Priority to KR8709744A priority patent/KR900004989B1/ko
Priority to DE87113246T priority patent/DE3788093T2/de
Priority to EP87113246A priority patent/EP0259875B1/en
Priority to CA000546534A priority patent/CA1296438C/en
Priority to US07/095,268 priority patent/US4818981A/en
Publication of JPS6368818A publication Critical patent/JPS6368818A/ja
Publication of JPH07113722B2 publication Critical patent/JPH07113722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アクティブマトリクス型表示装置に於けるスキャンバス
ラインとデータバスラインとをそれぞれ対向配置したガ
ラス基板に形成して、同一ガラス基板上に於ける交差部
分をなくし、且つ接地パスラインを省略する構成として
、製造歩留りと駆動面積率との向上を図り、又スキャン
バスラインに印加するアドレスパルスの印加直前の電位
と、非アドレス時の電位との差を、データバスラインに
印加するデータ電圧の振幅より大きくして、接地ハスラ
インを省略した構成に於けるスイ・ノチング素子の動作
を確実にしたものである。
〔産業上の利用分野〕
本発明は、一方のガラス基板にデータバスライン、他方
のガラス基板にスキャンバスラインをそれぞれ形成した
アクティブマトリクス型表示装置及びその駆動方法に関
するものである。
アクティブマトリクス型表示装置は、単純マトリクス型
表示装置と共に、情報処理装置の表示端末等の表示装置
として使用されており、又表示媒体としては液晶が多く
使用されている。
このアクティブマトリクス型表示装置は、多数の画素を
それぞれ独立に駆動させることができるので、表示容量
の増大に伴ってライン数が増大しても、単純マトリクス
型表示装置のように駆動デユーティ比が低下して、コン
トラストの低下や視野角の減少をきたす等の問題が生じ
ない利点がある。
しかし、各画素毎にスイッチング素子を備える為にコス
トアンプとなり、又構造が複雑となることから、製造歩
留りに問題があり、このような点によりパネルの大きさ
が制約されている。従って、製造歩留りの向上が要望さ
れている。
〔従来の技術〕
第4図は従来例のアクティブマトリクス型表示装置のパ
ネルの等何回路を示し、31はスイッチング素子として
の薄膜トランジスタ(以下「TFT」と略称する)、3
2はゲート電極、33はドレイン電極、34はソース電
極、35は表示素子としての液晶素子、36はスキャン
バスライン、37はデータバスラインである。
液晶素子35は、共通電極と画素対応の表示電極との間
に表示媒体として液晶が挟持されて構成されており、共
通電極はアースとして示され、表示電極はT’FT3’
lのソニス電極34に接続されている。又TFT31の
ゲート電極32はスキャンバスライン36に接続され、
ドレイン電極33はデータバスライン37に接続されて
いる。
TFT31と、液晶素子35の表示電極と、スキャンバ
スライン36と、データバスライン37とが一方のガラ
ス基板に形成され、液晶素子35の共通電極が他方のガ
ラス基板に形成されて、一方と他方のガラス基板は、微
小間隔で対向配置されて液晶を挟持するように周辺が封
止される。
スキャンバスライン36を、パルス幅が、例えば、30
〜60μsの短いパルス幅のアドレスパルスで順次走査
し、このアドレスパルスに同期して表示情報に従ったデ
ータ電圧をデータバスライン37に加えることにより、
ライン対応に表示情報の書込表示を行うことができる。
即ち、スキャンバスライン36に印加されたアドレスパ
ルスにより、そのスキャンバスライン36にゲート電極
32が接続されたTFT31がオンとなり、データバス
ライン37に加えられたデータ電圧が液晶素子35に印
加され、液晶素子35の静電容量に充電される。従って
、TFT31がオフとなった後も、この充電電圧により
液晶素子35は、表示情報に従ったデータ電圧に対応し
た表示状態を継続することができる。そして、次の周期
でスキャンバスライン36にアドレスパルスが印加され
た時に、その液晶素子35は、新たな表示情報に従った
データ電圧が印加されて、新たな表示状態となる。
このような従来のアクティブマトリクス型表示装置に於
いては、前述のように、スキャンバスライン36とデー
タバスライン37とが同一のガラス基板上に交差して形
成され、その交差部分は相互に絶縁されている。この交
差部分に於いて、スキャンバスライン36とデータバス
ライン37との何れか一方の上部となるパスラインには
、下部のパスラインの厚さと交差部分の絶縁層とにより
段差が生じるから、その段差により抵抗値が増大したり
、又は断線となる場合があり、そのパスラインは欠陥と
なる。
又交差部分に於けるパスライン間の絶縁不良或いは短絡
が生じることがあり、その場合も、そのパスラインに沿
って欠陥となる。又スキャンバスライン36とデータバ
スライン37との2種類のパスラインが同一のガラス基
板に形成されていることにより、表示電極面積の画素面
積に対する比率を表す駆動面積率を大きくできない問題
があった。又製造歩留りについても両パスラインの歩留
りの積の形となる為、高い製造歩留りを得難いという問
題もあった。
そこで、第5図のパネルの等価回路に示すアクティブマ
トリクス型表示装置が、本出願人による特願昭60−2
74011号により提案された。
即ち、対向配置した一方のガラス基板に、TFT31と
スキャンバスライン36と液晶素子35の表示電極とを
形成して、TFT31のゲート電極32をスキャンバス
ライン36に接続し、ドレイン電極33を液晶素子35
の表示電極に接続し、ソース電極34を接地し、他方の
ガラス基板に、データバスライン37を液晶素子35の
共通電極として形成して、一方と他方とのガラス基板間
に液晶を挟持したものである。
従って、スキャンバスライン36とデータバスライン3
7とが交差配置されていても、それらは異なるガラス基
板上に形成されているから、交差部分を絶縁する必要が
なくなる。それによって、パスラインの段差、パスライ
ン間の絶縁不良或いは短絡が生じないことになり、歩留
りの向上を図ることが可能となる。又スキャンバスライ
ン36とデータバスライン37とをそれぞれ異なるガラ
ス基板上に形成することにより、駆動面積率を大きくす
ることができる。又製造歩留りも両パスラインの積の形
とはならない。
〔発明が解決しようとする問題点〕 第4図に示す従来例の欠点を改善した第5図に示すパネ
ルに於いては、TPT31のソース電極34を相互に接
続する接地パスラインを必要とすることになる。即ち、
同一ガラス基板上のパスラインの交差部分をなくすこと
ができるが、スキャンバスライン36と共に、TFT3
1のソース電極34を相互に接続する為の接地パスライ
ンを形成しなければならないので、駆動面積率を充分に
大きくすることができない欠点があった。
本発明は、アクティブマトリクス型表示装置の駆動面積
率を大きくし、且つパスライン構成を簡隼化することを
目的とするものである。
〔問題点を解決するための手段〕
本発明のアクティブマトリクス型表示装置及びその駆動
方法は、第1図を参照して説明すると、一方のガラス基
板上に、薄膜トランジスタ等のスイッチング素子1と液
晶素子等の表示素子5 (Lmn、  ・・・)の一方
の電極とスキャンバスライン6 (SL (n−1)、
SLn、SL (n+1)、・・・)とを形成し、他方
のガラス基板上にストライプ状のデータバスライン? 
 (DLm、  ・・・)を表示素子5の他方の電極と
して形成し、スイッチング素子1の制御電極2をスキャ
ンバスライン6に接続し、一方の被制御電極3を表示素
子5の一方の電極に接続し、他方の被制御電極4を、隣
接するラインのスキャンバスライン6に接続し、一方と
他方とのガラス基板間に液晶等の表示媒体を挟持させて
アクティブマトリクス型表示装置を構成する。
又スキャンバスライン6を、例えば、矢印方向に順次走
査する場合、3L (n−1)、3Ln。
・・・・のキャンパスラインに印加するアドレスパルス
Vgl、Vg2.  ・・・の印加直前の電位Vgcを
、非アドレス時の電位Vgoffと異ならせて、それら
の差(Vgc −Vgoff)がデータバスライン7に
印加されるデータ電圧Vdl、Vd2.  ・・・のピ
ークトウピーク値以上となるように選定して駆動するも
のである。
〔作用〕
スイッチング素子1の一方の被制御電極3を表示素子5
の一方の電極に接続し、他方の被制御電極4を、隣接す
るラインのスキャンバスライン6に接続することにより
、接地パスラインを特に設ける必要がなくなるから、駆
動面積率を大きくすることができる。又パスライン構成
の簡単化が図れる。
更にスキャンバスライン6を接地パスラインと同様に作
用させる為に、アドレスパルス印加直前の電位と非アド
レス時の電位とを異ならせて、アドレスパルス印加ライ
ンに於けるスイッチング素子1の他方の被制御電極4の
電位を所望の電位とすることができ、且つデータバスラ
イン7に印加されるデータ電圧に対して高電位となるア
ドレスパルスをスイッチング素子1の制御電極2に印加
することができるから、接地パスラインを省略した構成
に於いても、スイッチング素子1を確実に制御して、表
示駆動を行わせることができる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第2図は本発明の実施例のパネルの分解斜視図であり、
一方のガラス基板9上に、薄膜トランジスタ等のスイッ
チング素子1と、スキャンバスライン6と、表示素子5
(第1図参照)の一方の電極としての表示電極8とを形
成し、他方のガラス基板10上に、データバスライン7
を表示素子5の共通電極として形成し、表示電極8とデ
ータバスライン7との間に液晶等の表示媒体を介在させ
て表示素子5を構成するものである。
又スイッチング素子1の制御電極及び被制御電極は、第
1図に示すように接続するものであり、表示電極8にス
イッチング素子1の一方の被制御電極が接続され、スキ
ャンバスライン6にスイッチング素子1の制御電極と、
隣接するラインのスイッチング素子1の他方の被制御電
極とが接続される。このように、スイッチング素子1の
他方の被制御電極は、第1図に示すように、走査方向の
後位のラインのスキャンバスライン6に接続することが
好適である。
前述のように、スキャンバスライン6とデータバスライ
ン7とを異なるガラス基板9.10上に形成することが
できるから、絶縁すべき交差部分が生じないことになり
、製造歩留りの向上を図ることができる。又接地パスラ
インを必要としないので、パスライン構成が簡略化され
て駆動面積率が向上する。
アクティブマトリクス型表示装置に於けるスイッチング
素子1としては、表示素子5として液晶素子を用いた時
、薄膜トランジスタが一般的であり、本発明に於いても
、表示素子5を液晶素子とし、スイッチング素子1とし
て薄膜トランジスタ(TPT)を用いることができる。
その場合、制御電極2がゲート電極、一方の被制御電極
3がドレイン電極、他方の被制御電極4がソース電極と
なる。以下第1図及び第2図に於ける符号の1をTPT
、2をゲート電極、3をドレイン電極、4をソース電極
、5を液晶素子として説明する。又第1図に於いて、ス
キャンバスライン6を走査方向にSL (n−1)、S
Ln、SL (n+1)とし、データバスライン7のm
番目をDLmで示し、スキャンバスラインSLnとデー
タバスラインDLmとの交点の液晶素子5をLmnとす
る。
TFTlは、ゲート・ドレイン間電圧酸いはゲート・ソ
ース電圧がOV以下の時にオフ状態となるものであり、
従って、エンハンスメント型TPTを用いた例となって
いる。
又液晶素子5は、交互に正負のデータ電圧が印加されて
表示動作が行われる。例えば、スキャンバスライン6に
水平同期信号に従ったアドレスパルスが印加され、デー
タバスライン7に1水平走査線の表示情報に従ったデー
タ電圧が加えられ、ライン対応の書込表示が行われ、フ
レーム毎にデータ電圧の極性が反転される。
第3図は本発明の実施例の動作説明図であり、(a)は
データ電圧、(b)、 (C)はアドレスパルス、(d
)は液晶素子の表示電極電位、+e)は液晶素子の両端
電圧を示す。液晶素子1.mn(第1図参照)に印加さ
れるデータ電圧が(a)に示すように、フレーム毎に+
Vaと−Vaとに反転されて、データバスラインDLm
に加えられたとすると、このデータ電圧に同期して、ス
キャンバスラインSLnには(b)に示すアドレスパル
スが加えられ、走査方向の後(立のスキャンバスライン
SL (n+1)には、1水平走査期間遅れて(C)に
示すアドレスパルスが加えられる。
アドレスパルスとしては、非アドレス時にTFTlをオ
フとする為の電位Vgoffに対して、アドレス直前の
電位をVgcとし、又アドレス時は電位V gonとし
、Vgc−Vgoff≧2Vaの関係に選定するもので
ある。データ電圧+Va、−Vaを、+5V、−5Vと
すると、TFT 1をオフとする為の電位Vgoffは
、−5V以下とするのが一般的であり、例えば、−12
Vとすることができる。
又電位Vgcは走査方向の前位のラインのTFTIのソ
ース電圧に相当し、例えば、OVとする。そして、TF
Tlをオンとする為のアドレスパルスの電位V gon
は、例えば、IOVとするものである。
時刻toにスキャンバスラインSLnの電位をVgcと
し、それより1水平走査期間後の時刻t1にデータバス
ラインDLmにデータ電圧子Vaを加え、スキャンバス
ラインSLnに電位V gonのアドレスパルスを加え
、走査方向の後位のスキャンバスラインSL (n+1
)を電位Vgcとすると、スキャンバスラインSLnに
ゲート電極2が接続されたTFTlはオンとなる。この
時刻t1に於いて、例えば、液晶素子L m nの表示
電極の電位V p m nは、第3図の(d)に示すよ
うに、液晶素子L m nの静電容量を介してデータ電
圧子Va近く上昇し、TFTlが完全にオン状態となる
と、スキャンバスラインSL (n+1)の電位Vgc
の例えばOVとなる。
従って、液晶素子Lmnには、データバスラインDLm
の電位子■aとスキャンバスライン5L(n+1)の電
位Vgc、即ち、0■との差が印加されて充電され、液
晶素子D L m nの充電電圧は第3図の(d)に示
すように+Vaとなる。
次の1水平走査期間の後の時刻t2では、スキャンバス
ラインSL (n+1)に電位Vgon、スキャンバス
ラインSL (n+2)に電位Vgcが加えられて、ス
キャンバスラインSL (n+1)にゲート電極が接続
されたTFTlはオンとなり、他のスキャンバスライン
にゲート電極が接続されたTFTlはオフとなる。そし
て、データバスライン7に加えられるデータ電圧と、ス
キャンバスラインSL (n+2)の電位Vgcとの差
が、オンとなったTFTlを介して液晶素子5に印加さ
れて充電される。
液晶素子L m nの表示電極の電位Vpmnは、デー
タバスラインDLmに加えられるデータ電圧に応じて変
化するが、液晶素子L m nの充電電圧(l 6) は、その表示電極にドレイン電極が接続されたTFTI
がオフであるから、次のアドレス周期まで維持される。
次のフレームの時刻t3.t4.t5に於いても同様に
動作し、その時にデータ電圧が反転されて、例えば、時
刻t4にデータバスラインDLmにデータ電圧−Vaが
加えられ、スキャンバスラインSLnに電位Vgon 
、スキャンバスラインSL (n+1)に電位Vgcが
加えられて、スキャンバスラインSLnにゲート電極が
接続されたTFTlがオンとなると、液晶素子L m 
nの表示電極の電位V p m nは、液晶素子L m
 nの静電容量を介して−Vaのデータ電圧が加えられ
るから、一時的に−Va以下となり、次にTFTlが完
全にオンとなることにより、電位Vgcの例えばo■と
なる。又液晶素子L m nの充電電圧はデータ電圧の
−Vaとなり、次にアドレスされるまでの1フレ一ム期
間維持されることになる。
前述の実施例に於いては、アドレスパルスはデータ電圧
の極性に関係なく一定の波形とした場合を示しているが
、データ電圧が負極性の時には、TFTlをオンとする
為のゲート電圧は低くても良いことになるから、データ
電圧の極性に対応して、アドレスパルスの波形を設定す
ることも可能である。又アドレスパルスの中間の電位V
gcにより、その電位Vgcがゲート電極に加えられる
TFTlがオンとなって、液晶素子5の充電電荷が放電
したとしても、次の水平走査期間には確実にオンとなる
ように制御されて、液晶素子5にデータ電圧を印加する
ように制御されるものであるから、何ら問題はないこと
になる。
〔発明の効果〕
以上説明したように、本発明は、スキャンバスライン6
とデータバスライン7を異なるガラス基板9.10上に
形成し、且つ接地パスラインを省略できるものであるか
ら、製造歩留りの向上を図ることができると共に駆動面
積率を容易に大きくすることができる利点がある。更に
、スキャンバスライン6が順次接地パスラインの役目を
果たすように制御することにより、スイッチング素子1
を確実に制御することができる利点がある。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
のパネルの分解斜視図、第3図は本発明の実施例の動作
説明図、第4図は従来例のパネルの等何回路、第5図は
先に提案されたパネルの等何回路である。 1はスイッチング素子(TPT) 、2は制御電極(ゲ
ート電極)、3.4は被制御電極(ドレイン電極、ソー
ス電極)、5は表示素子(液晶素子)、6はスキャンバ
スライン、7はデータバスライン、8は表示電極、9,
10はガラス基板である。

Claims (2)

    【特許請求の範囲】
  1. (1)、一方のガラス基板上に、スイッチング素子(1
    )と表示素子(5)の一方の電極とスキャンバスライン
    (6)とが形成され、該スイッチング素子(1)の制御
    電極(2)が前記スキャンバスライン(6)に接続され
    、該スイッチング素子(1)の2個の被制御電極(3、
    4)、の中の一方の被制御電極(3)が前記表示素子(
    5)の一方の電極に接続され、 他方のガラス基板上に、ストライプ状のデータバスライ
    ン(7)が前記表示素子(5)の他方の電極として形成
    され、 前記一方と他方とのガラス基板間に表示媒体が挟持され
    て前記表示素子(5)が形成されたアクティブマトリク
    ス型表示装置に於いて、 前記スイッチング素子(1)の他方の被制御電極(4)
    を、該スイッチング素子(1)の属するラインに対して
    隣接するラインのスキャンバスラインに接続した ことを特徴とするアクティブマトリクス型表示装置。
  2. (2)、一方のガラス基板上に、スイッチング素子(1
    )と表示素子(5)の一方の電極とスキャンバスライン
    (6)とが形成され、該スイッチング素子(1)の制御
    電極(2)が前記スキャンバスライン(6)に接続され
    、該スイッチング素子(1)の2個の被制御電極(3、
    4)の中の一方の被制御電極(3)が前記表示素子(5
    )の一方の電極に接続され、他方の被制御電極(4)が
    隣接するラインのスキャンバスラインに接続され、他方
    のガラス基板上に、ストライプ状のデータバスライン(
    7)が前記表示素子(5)の他方の電極として形成され
    、 前記一方と他方とのガラス基板間に表示媒体が挟持され
    て前記表示素子(5)が形成されたアクティブマトリク
    ス型表示装置に於いて、 前記スキャンバスライン(6)を順次走査して印加する
    アドレスパルスの印加直前の電位(Vgc)を、非アド
    レス時の電位(Vgoff)と異ならせ、前記アドレス
    パルス印加直前の電位(Vgc)と、前記非アドレス時
    の電位(Vgoff)との差が、前記データバスライン
    (7)に表示情報に従って印加されるデータ電圧のピー
    クトウピーク値以上となるように選定した ことを特徴とするアクティブマトリクス型表示装置の駆
    動方法。
JP61212696A 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法 Expired - Fee Related JPH07113722B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61212696A JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法
KR8709744A KR900004989B1 (en) 1986-09-11 1987-09-03 Active matrix type display and driving method
DE87113246T DE3788093T2 (de) 1986-09-11 1987-09-10 Anzeigevorrichtungen mit aktiver Matrix.
EP87113246A EP0259875B1 (en) 1986-09-11 1987-09-10 Active matrix display devices
CA000546534A CA1296438C (en) 1986-09-11 1987-09-10 Active matrix display device and method for driving the same
US07/095,268 US4818981A (en) 1986-09-11 1987-09-11 Active matrix display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212696A JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JPS6368818A true JPS6368818A (ja) 1988-03-28
JPH07113722B2 JPH07113722B2 (ja) 1995-12-06

Family

ID=16626914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212696A Expired - Fee Related JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH07113722B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134269A (ja) * 1991-10-29 1993-05-28 Gold Star Co Ltd 薄膜液晶マトリツクス
JPH0643461A (ja) * 1992-04-30 1994-02-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
US6115099A (en) * 1998-06-12 2000-09-05 Sharp Kabushiki Kaisha Liquid crystal display device
KR100757766B1 (ko) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. 표시 장치 및 주사선용 드라이버 회로
CN103261951A (zh) * 2010-12-10 2013-08-21 夏普株式会社 液晶显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134269A (ja) * 1991-10-29 1993-05-28 Gold Star Co Ltd 薄膜液晶マトリツクス
JPH0643461A (ja) * 1992-04-30 1994-02-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
US6115099A (en) * 1998-06-12 2000-09-05 Sharp Kabushiki Kaisha Liquid crystal display device
KR100757766B1 (ko) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. 표시 장치 및 주사선용 드라이버 회로
CN103261951A (zh) * 2010-12-10 2013-08-21 夏普株式会社 液晶显示装置
US8665408B2 (en) 2010-12-10 2014-03-04 Sharp Kabushiki Kaisha Liquid crystal display device

Also Published As

Publication number Publication date
JPH07113722B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US4386352A (en) Matrix type liquid crystal display
US4818981A (en) Active matrix display device and method for driving the same
JP3163637B2 (ja) 液晶表示装置の駆動方法
JP4812837B2 (ja) アクティブマトリクス基板およびそれを備えた表示装置
US20060119755A1 (en) Liquid crystal display device
US20020118154A1 (en) LCD and driving method thereof
WO2008015813A1 (fr) Substrat à matrice active et dispositif d&#39;affichage doté de celui-ci
JPS6283722A (ja) 表示装置
JPH08251518A (ja) 駆動回路
JP3305931B2 (ja) 液晶表示装置
JPH07318901A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JPH05303114A (ja) 液晶表示素子
JPH11119193A (ja) 液晶表示装置
US7728804B2 (en) Liquid crystal display device and driving method thereof
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
JPS6368818A (ja) アクテイブマトリクス型表示装置及びその駆動方法
JP3119942B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP3346493B2 (ja) 液晶表示装置
JPH01197722A (ja) 液晶表示装置の駆動方法
US20040263453A1 (en) Liquid crystal display device and method of fabricating the same
JPH06242417A (ja) アクティブマトリックス型表示装置およびその駆動方法
JPH0635417A (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JPS61128292A (ja) 能動マトリクス型表示パネルの駆動装置
JP3476865B2 (ja) 液晶表示装置の駆動方法
JPH09236790A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees