JPH05303114A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH05303114A JPH05303114A JP10731192A JP10731192A JPH05303114A JP H05303114 A JPH05303114 A JP H05303114A JP 10731192 A JP10731192 A JP 10731192A JP 10731192 A JP10731192 A JP 10731192A JP H05303114 A JPH05303114 A JP H05303114A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- pixels
- lines
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 液晶表示素子の一画素を、第一のトランジス
タを介して信号線に接続された第一の画素電極と、直列
に接続され異なるタイミングでスイッチングされる第二
及び第三のトランジスタを介して信号線に接続された第
二の画素電極とで構成する。 【効果】 信号線と走査線の交点を低減させることによ
り、ショートの確率を大幅に低減できる。また信号線の
寄生容量を低減できる。
タを介して信号線に接続された第一の画素電極と、直列
に接続され異なるタイミングでスイッチングされる第二
及び第三のトランジスタを介して信号線に接続された第
二の画素電極とで構成する。 【効果】 信号線と走査線の交点を低減させることによ
り、ショートの確率を大幅に低減できる。また信号線の
寄生容量を低減できる。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタ(T
hin Film Transistor,TFT)をスイッチ素子として表示画
素電極アレイを構成した液晶表示素子に関する。
hin Film Transistor,TFT)をスイッチ素子として表示画
素電極アレイを構成した液晶表示素子に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示素子は、テレビ
表示やグラフィックディスプレイなどを指向した大容量
で高密度のアクティブマトリクス型液晶表示素子の開発
及び実用化が盛んである。この様な液晶表示素子では、
クロストークのない高コントラストの表示が行えるよう
に、各画素の駆動と制御を行う手段として半導体スイッ
チが用いられる。その半導体スイッチとしては、透過型
表示が可能であり大面積化も容易であるなどの理由か
ら、絶縁基板上に形成されたＴＦＴなどが用いられてい
る。
表示やグラフィックディスプレイなどを指向した大容量
で高密度のアクティブマトリクス型液晶表示素子の開発
及び実用化が盛んである。この様な液晶表示素子では、
クロストークのない高コントラストの表示が行えるよう
に、各画素の駆動と制御を行う手段として半導体スイッ
チが用いられる。その半導体スイッチとしては、透過型
表示が可能であり大面積化も容易であるなどの理由か
ら、絶縁基板上に形成されたＴＦＴなどが用いられてい
る。
【０００３】図１０に、例えば特開昭56-162793 号公報
に記載されている、この様な液晶表示素子の概略断面構
造を示す。絶縁基板１上には、ＴＦＴ２及びＴＦＴ２に
接続された透明導電膜からなる表示画素電極３が配列形
成されている。一方、絶縁基板４上には、透明導電膜か
らなる対向電極５が全面に形成されている。また、絶縁
基板１と絶縁基板４との間には液晶６が挟持されてお
り、さらにその周囲を封着剤７で封止した構造となる。
に記載されている、この様な液晶表示素子の概略断面構
造を示す。絶縁基板１上には、ＴＦＴ２及びＴＦＴ２に
接続された透明導電膜からなる表示画素電極３が配列形
成されている。一方、絶縁基板４上には、透明導電膜か
らなる対向電極５が全面に形成されている。また、絶縁
基板１と絶縁基板４との間には液晶６が挟持されてお
り、さらにその周囲を封着剤７で封止した構造となる。
【０００４】上述のＴＦＴ２は、図１１に示すように、
マトリクス状に形成された走査線１０と信号線１１の各
交点位置に配設され、ＴＦＴ２のゲートは行ごとに走査
線１０に接続され、ＴＦＴ２のドレインは列ごとに信号
線１１に接続され、ソースは表示画素電極３に接続され
ている。そして、この表示画素電極３と対向電極５及び
液晶６によって画素容量が形成されている。
マトリクス状に形成された走査線１０と信号線１１の各
交点位置に配設され、ＴＦＴ２のゲートは行ごとに走査
線１０に接続され、ＴＦＴ２のドレインは列ごとに信号
線１１に接続され、ソースは表示画素電極３に接続され
ている。そして、この表示画素電極３と対向電極５及び
液晶６によって画素容量が形成されている。
【０００５】また、図１２は走査線１０と信号線１１の
交差部の平面図を示し、図１３はその断面図を示す。図
に示すように、走査線１０と信号線１１とはゲート絶縁
膜１６によって絶縁されている。
交差部の平面図を示し、図１３はその断面図を示す。図
に示すように、走査線１０と信号線１１とはゲート絶縁
膜１６によって絶縁されている。
【０００６】次に、この液晶表示素子の駆動方法の一例
について説明する。即ち、ＴＦＴ２のゲートに走査線選
択電圧が印加されている期間（選択期間）に、表示画素
電極３は信号線１１と通じて映像信号電位と同電位に設
定され、また、ゲートに走査線非選択電圧が印加されて
いる期間（保持期間）は、表示画素電極３はこの映像信
号電位に保たれる。一方、対向電極５は所定の電位に設
定されており、したがって表示画素電極３と対向電極５
との間に挟持されている液晶６には、映像信号電位と対
向電極電位の差に相当する電圧がかかる。この電圧に応
じて液晶の配列状態が変化することにより光透過率が変
化し、画像表示が行われる。また、液晶を直流駆動する
と、液晶分子が電気分解されて劣化することにより寿命
が短くなるため、一般には交流駆動が用いられている。
一例を挙げると、所定の電位に設定された対向電極電位
に対して、映像信号電位を偶奇フレームで正負対称に設
定する方法が用いられている。
について説明する。即ち、ＴＦＴ２のゲートに走査線選
択電圧が印加されている期間（選択期間）に、表示画素
電極３は信号線１１と通じて映像信号電位と同電位に設
定され、また、ゲートに走査線非選択電圧が印加されて
いる期間（保持期間）は、表示画素電極３はこの映像信
号電位に保たれる。一方、対向電極５は所定の電位に設
定されており、したがって表示画素電極３と対向電極５
との間に挟持されている液晶６には、映像信号電位と対
向電極電位の差に相当する電圧がかかる。この電圧に応
じて液晶の配列状態が変化することにより光透過率が変
化し、画像表示が行われる。また、液晶を直流駆動する
と、液晶分子が電気分解されて劣化することにより寿命
が短くなるため、一般には交流駆動が用いられている。
一例を挙げると、所定の電位に設定された対向電極電位
に対して、映像信号電位を偶奇フレームで正負対称に設
定する方法が用いられている。
【０００７】
【発明が解決しようとする課題】しかしながら、この種
の液晶表示素子では、以下のような問題があった。製造
工程中のゴミなどに起因して、走査線１０と信号線１１
との交差部においてゲート絶縁膜１６にピンホールのよ
うな絶縁不良箇所が発生すると、走査線１０と信号線１
１が短絡不良を起こし、表示画面には線欠陥としてあら
われてしまう。あるいは、走査線１０や信号線１１自体
が断線してしまうことも考えられ、これらの配線本数の
多い大画面・高精細デバイスでは歩留まり低下の大きな
要因となっている。
の液晶表示素子では、以下のような問題があった。製造
工程中のゴミなどに起因して、走査線１０と信号線１１
との交差部においてゲート絶縁膜１６にピンホールのよ
うな絶縁不良箇所が発生すると、走査線１０と信号線１
１が短絡不良を起こし、表示画面には線欠陥としてあら
われてしまう。あるいは、走査線１０や信号線１１自体
が断線してしまうことも考えられ、これらの配線本数の
多い大画面・高精細デバイスでは歩留まり低下の大きな
要因となっている。
【０００８】
【課題を解決するための手段】この発明は、上述の課題
を解決するために、複数本の信号線と走査線をマトリク
ス状に交差させ、これらの交点付近に薄膜トランジスタ
及びこれに接続される表示画素電極を配した画素領域を
有する液晶表示素子において、画素領域は周期的に繰り
返されて配置された複数の異なる画素より形成されると
ともに、画素の個々には個別の表示信号が書き込まれる
液晶表示素子を用いる。
を解決するために、複数本の信号線と走査線をマトリク
ス状に交差させ、これらの交点付近に薄膜トランジスタ
及びこれに接続される表示画素電極を配した画素領域を
有する液晶表示素子において、画素領域は周期的に繰り
返されて配置された複数の異なる画素より形成されると
ともに、画素の個々には個別の表示信号が書き込まれる
液晶表示素子を用いる。
【０００９】
【作用】この発明の液晶表示素子においては、異なる２
本の走査線を選択した場合にのみ信号電圧が書き込まれ
る複数の画素と、１本の走査線を選択した場合に信号電
圧が書き込まれる複数の画素を用いて画素領域が形成さ
れる。このため、画素数に対する走査線と信号線の交差
部を従来の液晶表示素子より減少させることができる。
本の走査線を選択した場合にのみ信号電圧が書き込まれ
る複数の画素と、１本の走査線を選択した場合に信号電
圧が書き込まれる複数の画素を用いて画素領域が形成さ
れる。このため、画素数に対する走査線と信号線の交差
部を従来の液晶表示素子より減少させることができる。
【００１０】
【実施例】以下、図面を参照してこの発明を詳細に説明
する。 （実施例１）
する。 （実施例１）
【００１１】図１はこの発明の一実施例を示す等価回路
図である。走査線２０と信号線２１の各交点には、ＴＦ
ＴA ２２、ＴＦＴA ´２３及び画素容量A ２４により構
成された画素A ２７と、ＴＦＴB ２５及び画素容量B ２
６で構成された画素B ２８よりなる画素領域が形成され
ている。個々の画素容量は、それぞれの表示画素電極と
共通電極６８及びこれらに挟持された液晶層７０より構
成される。
図である。走査線２０と信号線２１の各交点には、ＴＦ
ＴA ２２、ＴＦＴA ´２３及び画素容量A ２４により構
成された画素A ２７と、ＴＦＴB ２５及び画素容量B ２
６で構成された画素B ２８よりなる画素領域が形成され
ている。個々の画素容量は、それぞれの表示画素電極と
共通電極６８及びこれらに挟持された液晶層７０より構
成される。
【００１２】また図２は、一画素領域における平面図を
示す。即ち、画素A においては、ＴＦＴA ２２のドレイ
ン電極５５は信号線２１に接続され、ソース電極５８は
ＴＦＴA ´２３のドレイン電極６３に接続されている。
また、ＴＦＴA ´２３のソース電極６０は表示画素電極
A ５９に接続されている。ＴＦＴA ２２のゲート電極５
６は走査線２０の第ｎ行に接続され、ＴＦＴA ´２３の
ゲート電極６２は走査線２０の第（ｎ＋１）行に接続さ
れている。
示す。即ち、画素A においては、ＴＦＴA ２２のドレイ
ン電極５５は信号線２１に接続され、ソース電極５８は
ＴＦＴA ´２３のドレイン電極６３に接続されている。
また、ＴＦＴA ´２３のソース電極６０は表示画素電極
A ５９に接続されている。ＴＦＴA ２２のゲート電極５
６は走査線２０の第ｎ行に接続され、ＴＦＴA ´２３の
ゲート電極６２は走査線２０の第（ｎ＋１）行に接続さ
れている。
【００１３】一方、画素B においては、ＴＦＴB ２５の
ドレイン電極５４は信号線２１に接続され、ソース電極
５１は表示画素電極B ５０に接続されている。また、ゲ
ート電極５３は走査線２０の第（ｎ＋１）行に接続され
ている。
ドレイン電極５４は信号線２１に接続され、ソース電極
５１は表示画素電極B ５０に接続されている。また、ゲ
ート電極５３は走査線２０の第（ｎ＋１）行に接続され
ている。
【００１４】図３は、図２の線ＢＢ´に沿った断面図を
示す。絶縁基板７３上には、ゲート電極５３が形成さ
れ、この上にゲート絶縁膜７２を介して半導体層５２が
形成されている。さらに、半導体層５２はオーミック層
６４を介してソース電極５１及びドレイン電極５４の各
々と接続されてＴＦＴB ２５が形成されている。さらに
全面に配向膜７１が積層されて、アレイ基板７４が形成
されている。
示す。絶縁基板７３上には、ゲート電極５３が形成さ
れ、この上にゲート絶縁膜７２を介して半導体層５２が
形成されている。さらに、半導体層５２はオーミック層
６４を介してソース電極５１及びドレイン電極５４の各
々と接続されてＴＦＴB ２５が形成されている。さらに
全面に配向膜７１が積層されて、アレイ基板７４が形成
されている。
【００１５】一方、絶縁基板６７上には透明導電層から
なる共通電極６８が全面に形成され、さらにこの上に配
向膜６９が積層されて、対向基板６６が形成されてい
る。そしてアレイ基板７４と対向基板６６との間には液
晶層７０が挟持され、液晶表示素子が形成される。
なる共通電極６８が全面に形成され、さらにこの上に配
向膜６９が積層されて、対向基板６６が形成されてい
る。そしてアレイ基板７４と対向基板６６との間には液
晶層７０が挟持され、液晶表示素子が形成される。
【００１６】次に、本実施例の液晶表示素子の駆動方法
と動作原理を説明する。図５は図１の部分図を示し、図
４は図５に示す各々の画素を駆動するための走査線電圧
と信号線電圧のタイミングチャート図を示す。
と動作原理を説明する。図５は図１の部分図を示し、図
４は図５に示す各々の画素を駆動するための走査線電圧
と信号線電圧のタイミングチャート図を示す。
【００１７】走査線２０には、１フレーム期間（Ｔｆ）
に２回走査線選択電圧（以下、Ｖg,onと称する）が印加
される。一方、信号線２１には、中心電圧（Ｖsig,c ）
に対してフレームごとに反転する信号線電圧が印加され
る。また次表１は、このような駆動方法を用いた場合の
各画素の動作を示す。
に２回走査線選択電圧（以下、Ｖg,onと称する）が印加
される。一方、信号線２１には、中心電圧（Ｖsig,c ）
に対してフレームごとに反転する信号線電圧が印加され
る。また次表１は、このような駆動方法を用いた場合の
各画素の動作を示す。
【００１８】
【表１】 注）破線は、他の画素に与えるべき信号線電圧が印加さ
れている期間を示す。
れている期間を示す。
【００１９】時刻ｔ１〜ｔ２において、走査線２０の第
（ｎー１）行及び第ｎ行にＶg,onが印加され、ＴＦＴA
（n-1,m ）３７とＴＦＴA ´（n-1,m ）３８が同時に導
通することによって、画素容量A （n-1,m ）３９に信号
線電圧Ｖ１が書き込まれる。また、ＴＦＴB （n-1,m ）
３５及びＴＦＴB （n,m ）４０が導通することによっ
て、画素容量B （n-1,m ）３６と画素容量B （n,m ）４
１のそれぞれにも同様に信号線電圧Ｖ１が書き込まれ
る。
（ｎー１）行及び第ｎ行にＶg,onが印加され、ＴＦＴA
（n-1,m ）３７とＴＦＴA ´（n-1,m ）３８が同時に導
通することによって、画素容量A （n-1,m ）３９に信号
線電圧Ｖ１が書き込まれる。また、ＴＦＴB （n-1,m ）
３５及びＴＦＴB （n,m ）４０が導通することによっ
て、画素容量B （n-1,m ）３６と画素容量B （n,m ）４
１のそれぞれにも同様に信号線電圧Ｖ１が書き込まれ
る。
【００２０】時刻ｔ２〜ｔ３になると、走査線２０の第
（ｎー１）行にのみＶg,onが印加され、ＴＦＴB （n-1,
m ）３５は導通しているため、画素容量B （n-1,m ）３
６に保持されていたＶ１はＶ３に書き換えられる。一
方、ＴＦＴA （n-1,m ）３７及びＴＦＴB （n,m ）４０
は非導通となり、画素容量A （n-1,m ）３９の電圧はこ
の後１フレーム期間近くＶ１に保持されて、画素A （n-
1,m ）４６の透過率が決定される。
（ｎー１）行にのみＶg,onが印加され、ＴＦＴB （n-1,
m ）３５は導通しているため、画素容量B （n-1,m ）３
６に保持されていたＶ１はＶ３に書き換えられる。一
方、ＴＦＴA （n-1,m ）３７及びＴＦＴB （n,m ）４０
は非導通となり、画素容量A （n-1,m ）３９の電圧はこ
の後１フレーム期間近くＶ１に保持されて、画素A （n-
1,m ）４６の透過率が決定される。
【００２１】時刻ｔ３〜ｔ４になると、走査線２０の第
ｎ行及び第（ｎ＋１）行にＶg,onが印加され、ＴＦＴA
（n,m ）４２とＴＦＴA ´（n,m ）４３が同時に導通す
ることによって画素容量A （n,m ）４４に信号線電圧Ｖ
２が書き込まれる。また、ＴＦＴB （n,m ）４０が導通
することによって画素容量B （n,m ）４１に保持されて
いたＶ１はＶ２に書き換えられる。一方、ＴＦＴB （n-
1,m ）３５は非導通となるため、画素容量B （n-1,m ）
３６の電圧はこの後１フレーム期間近くＶ３に保持され
て、画素B （n-1,m ）４５の透過率が決定される。
ｎ行及び第（ｎ＋１）行にＶg,onが印加され、ＴＦＴA
（n,m ）４２とＴＦＴA ´（n,m ）４３が同時に導通す
ることによって画素容量A （n,m ）４４に信号線電圧Ｖ
２が書き込まれる。また、ＴＦＴB （n,m ）４０が導通
することによって画素容量B （n,m ）４１に保持されて
いたＶ１はＶ２に書き換えられる。一方、ＴＦＴB （n-
1,m ）３５は非導通となるため、画素容量B （n-1,m ）
３６の電圧はこの後１フレーム期間近くＶ３に保持され
て、画素B （n-1,m ）４５の透過率が決定される。
【００２２】時刻ｔ４〜ｔ５になると、走査線２０の第
ｎ行にのみＶg,onが印加され、ＴＦＴB （n,m ）４０が
導通して、画素容量B （n,m ）４１に保持されていたＶ
２はＶ４に書き換えられる。一方、ＴＦＴA （n,m ）４
２は非導通となるため、画素容量A （n,m ）４４の電圧
はこの後１フレーム期間近くＶ２に保持されて、画素A
（n,m ）４８の透過率が決定される。
ｎ行にのみＶg,onが印加され、ＴＦＴB （n,m ）４０が
導通して、画素容量B （n,m ）４１に保持されていたＶ
２はＶ４に書き換えられる。一方、ＴＦＴA （n,m ）４
２は非導通となるため、画素容量A （n,m ）４４の電圧
はこの後１フレーム期間近くＶ２に保持されて、画素A
（n,m ）４８の透過率が決定される。
【００２３】時刻ｔ５で走査線２０の第ｎ行が非選択電
圧（Ｖg,off ）になると、ＴＦＴB（n,m ）４０は非導
通となり、画素容量B （n,m ）４１はＶ４に保持される
ため、画素B （n,m ）４７の透過率が決定される。
圧（Ｖg,off ）になると、ＴＦＴB（n,m ）４０は非導
通となり、画素容量B （n,m ）４１はＶ４に保持される
ため、画素B （n,m ）４７の透過率が決定される。
【００２４】こうして、図５の各画素の透過率が決定さ
れる。このとき、例えば画素容量B（n,m ）４１につい
ては、透過率を決定する電圧Ｖ４が書き込まれる直前に
他の画素の透過率を決定するための電圧Ｖ１とＶ２が書
き込まれるが、その期間は非常に短期間（３Ｔｓ）であ
るために、本来の表示には悪影響を与えない。これは、
他の画素についても同様である。
れる。このとき、例えば画素容量B（n,m ）４１につい
ては、透過率を決定する電圧Ｖ４が書き込まれる直前に
他の画素の透過率を決定するための電圧Ｖ１とＶ２が書
き込まれるが、その期間は非常に短期間（３Ｔｓ）であ
るために、本来の表示には悪影響を与えない。これは、
他の画素についても同様である。
【００２５】本実施例のアクティブマトリクス型液晶表
示素子においては、隣接する２本の走査線を選択した場
合にのみ信号電圧が書き込まれる画素と、１本の走査線
を選択した場合に信号電圧が書き込まれる画素とを用い
て画素領域が形成され、１本の走査線を２画素で共有す
ることが可能となるため、従来の液晶表示素子の製造工
程を大幅に変更することなく画素数に対する走査線と信
号線の交点数を減少させることができる。したがって、
信号線と走査線のショートの確率を大幅に低減させるこ
とができる。
示素子においては、隣接する２本の走査線を選択した場
合にのみ信号電圧が書き込まれる画素と、１本の走査線
を選択した場合に信号電圧が書き込まれる画素とを用い
て画素領域が形成され、１本の走査線を２画素で共有す
ることが可能となるため、従来の液晶表示素子の製造工
程を大幅に変更することなく画素数に対する走査線と信
号線の交点数を減少させることができる。したがって、
信号線と走査線のショートの確率を大幅に低減させるこ
とができる。
【００２６】また、信号線と走査線の交差部においては
寄生容量が発生するが、本実施例においては走査線数が
従来の約1/2 であり、信号線１本あたりの信号線・走査
線交差部の数が従来の約1/2 となる。このため、信号線
の寄生容量を従来に比べて大幅に減少させることができ
る。
寄生容量が発生するが、本実施例においては走査線数が
従来の約1/2 であり、信号線１本あたりの信号線・走査
線交差部の数が従来の約1/2 となる。このため、信号線
の寄生容量を従来に比べて大幅に減少させることができ
る。
【００２７】従って、大容量の液晶表示素子において
も、信号線の寄生容量を大幅に増加することがなく、従
来に比べて駆動回路の消費電力を大幅に低減させること
ができる。 （実施例２）
も、信号線の寄生容量を大幅に増加することがなく、従
来に比べて駆動回路の消費電力を大幅に低減させること
ができる。 （実施例２）
【００２８】本発明の別の実施例を以下に説明する。図
６は本実施例の液晶表示素子を示す等価回路図である。
また、図８は図６の部分図を示す。走査線２０と信号線
２１の各交点には、画面上方向から画素A ２７、画素B
２８が周期的に配列されて、画素領域を形成している。
６は本実施例の液晶表示素子を示す等価回路図である。
また、図８は図６の部分図を示す。走査線２０と信号線
２１の各交点には、画面上方向から画素A ２７、画素B
２８が周期的に配列されて、画素領域を形成している。
【００２９】次に、各画素の動作を説明する。図７は図
８に示す各々の画素を駆動するための走査線電圧と信号
線電圧のタイミングチャート図を示す。次表２に、この
ような駆動方法を用いた場合の各画素の動作を示す。
８に示す各々の画素を駆動するための走査線電圧と信号
線電圧のタイミングチャート図を示す。次表２に、この
ような駆動方法を用いた場合の各画素の動作を示す。
【００３０】
【表２】 注）破線は、他の画素に与えるべき信号線電圧が印加さ
れている期間を示す。
れている期間を示す。
【００３１】時刻ｔ１〜ｔ２において、走査線２０の第
（ｎ−１）行及び第ｎ行にＶg,onが印加され、ＴＦＴA
（n-1,m ）３７とＴＦＴA ´（n-1,m ）３８が同時に導
通することによって、画素容量A （n-1,m ）３９に信号
線電圧Ｖ１が書き込まれる。また、ＴＦＴB （n-1,m ）
３５及びＴＦＴB （n,m ）４０が導通することによっ
て、画素容量B （n-1,m ）３６と画素容量B （n,m ）４
１のそれぞれにも同様に信号線電圧Ｖ１が書き込まれ
る。
（ｎ−１）行及び第ｎ行にＶg,onが印加され、ＴＦＴA
（n-1,m ）３７とＴＦＴA ´（n-1,m ）３８が同時に導
通することによって、画素容量A （n-1,m ）３９に信号
線電圧Ｖ１が書き込まれる。また、ＴＦＴB （n-1,m ）
３５及びＴＦＴB （n,m ）４０が導通することによっ
て、画素容量B （n-1,m ）３６と画素容量B （n,m ）４
１のそれぞれにも同様に信号線電圧Ｖ１が書き込まれ
る。
【００３２】時刻ｔ２〜ｔ３になると、走査線２０の第
（ｎー１）行にのみＶg,onが印加され、ＴＦＴB （n-1,
m ）３５は導通しているため、画素容量B （n-1,m ）３
６に保持されていたＶ１はＶ３に書き換えられる。一
方、ＴＦＴA ´（n-1,m ）３８及びＴＦＴB （n,m ）４
０は非導通となり、画素容量A （n-1,m ）３９の電圧は
この後１フレーム期間近くＶ１に保持されて、画素A
（n-1,m ）４６の透過率が決定される。
（ｎー１）行にのみＶg,onが印加され、ＴＦＴB （n-1,
m ）３５は導通しているため、画素容量B （n-1,m ）３
６に保持されていたＶ１はＶ３に書き換えられる。一
方、ＴＦＴA ´（n-1,m ）３８及びＴＦＴB （n,m ）４
０は非導通となり、画素容量A （n-1,m ）３９の電圧は
この後１フレーム期間近くＶ１に保持されて、画素A
（n-1,m ）４６の透過率が決定される。
【００３３】時刻ｔ３〜ｔ４になると、走査線２０の第
ｎ行及び第（ｎ＋１）行にＶg,onが印加され、ＴＦＴA
（n,m ）４２とＴＦＴA ´（n,m ）４３が同時に導通す
ることによって画素容量A （n,m ）４４に信号線電圧Ｖ
２が書き込まれる。また、ＴＦＴB （n,m ）４０が導通
することによって画素容量B （n,m ）４１に保持されて
いたＶ１はＶ２に書き換えられる。一方、ＴＦＴB （n-
1,m ）３５は非導通となるため、画素容量B （n-1,m ）
３６の電圧はこの後１フレーム期間近くＶ３に保持され
て、画素B （n-1,m ）４５の透過率が決定される。
ｎ行及び第（ｎ＋１）行にＶg,onが印加され、ＴＦＴA
（n,m ）４２とＴＦＴA ´（n,m ）４３が同時に導通す
ることによって画素容量A （n,m ）４４に信号線電圧Ｖ
２が書き込まれる。また、ＴＦＴB （n,m ）４０が導通
することによって画素容量B （n,m ）４１に保持されて
いたＶ１はＶ２に書き換えられる。一方、ＴＦＴB （n-
1,m ）３５は非導通となるため、画素容量B （n-1,m ）
３６の電圧はこの後１フレーム期間近くＶ３に保持され
て、画素B （n-1,m ）４５の透過率が決定される。
【００３４】時刻ｔ４〜ｔ５になると、走査線２０の第
ｎ行にのみＶg,onが印加され、ＴＦＴB （n,m ）４０が
導通して、画素容量B （n,m ）４１に保持されていたＶ
２はＶ４に書き換えられる。一方、ＴＦＴA ´（n,m ）
４３は非導通となるため、画素容量A （n,m ）４４の電
圧はこの後１フレーム期間近くＶ２に保持されて、画素
A （n,m ）４８の透過率が決定される。
ｎ行にのみＶg,onが印加され、ＴＦＴB （n,m ）４０が
導通して、画素容量B （n,m ）４１に保持されていたＶ
２はＶ４に書き換えられる。一方、ＴＦＴA ´（n,m ）
４３は非導通となるため、画素容量A （n,m ）４４の電
圧はこの後１フレーム期間近くＶ２に保持されて、画素
A （n,m ）４８の透過率が決定される。
【００３５】時刻ｔ５で走査線２０の第ｎ行が非選択電
圧（Ｖg,off ）になると、ＴＦＴB（n,m ）４０は非導
通となり、画素容量B （n,m ）４１はＶ４に保持される
ため、画素B （n,m ）４７の透過率が決定される。
圧（Ｖg,off ）になると、ＴＦＴB（n,m ）４０は非導
通となり、画素容量B （n,m ）４１はＶ４に保持される
ため、画素B （n,m ）４７の透過率が決定される。
【００３６】本実施例の液晶表示素子においては、線順
次走査を実現することができるため、従来の外部回路に
特別にメモリなどを設ける必要がなく、本発明の効果を
得ることができる。尚、本実施例の液晶表示素子は上述
の構成に限られることなく、例えば図９に示す構成でも
同様の効果が得られる。
次走査を実現することができるため、従来の外部回路に
特別にメモリなどを設ける必要がなく、本発明の効果を
得ることができる。尚、本実施例の液晶表示素子は上述
の構成に限られることなく、例えば図９に示す構成でも
同様の効果が得られる。
【００３７】
【発明の効果】本発明の液晶表示装置においては、異な
る２本の走査線を選択した場合にのみ信号電圧が書き込
まれる複数の画素と、１本の走査線を選択した場合に信
号電圧が書き込まれる複数の画素を用いて画素領域が形
成されるため、従来の液晶表示素子の製造工程を大幅に
変更することなく、画素数に対する走査線と信号線の交
点数を低減させることができる。
る２本の走査線を選択した場合にのみ信号電圧が書き込
まれる複数の画素と、１本の走査線を選択した場合に信
号電圧が書き込まれる複数の画素を用いて画素領域が形
成されるため、従来の液晶表示素子の製造工程を大幅に
変更することなく、画素数に対する走査線と信号線の交
点数を低減させることができる。
【００３８】したがって、信号線と走査線のショートの
確率を低減させ、歩留まりを大幅に向上させることがで
きる。また、信号線と走査線間に発生する寄生容量を低
減させることができるため、従来に比べて駆動回路の消
費電力を大幅に低減させることができる。
確率を低減させ、歩留まりを大幅に向上させることがで
きる。また、信号線と走査線間に発生する寄生容量を低
減させることができるため、従来に比べて駆動回路の消
費電力を大幅に低減させることができる。
【図１】本発明の液晶表示素子の一実施例を示す等価回
路図である。
路図である。
【図２】図１の液晶表示素子の一画素領域を示す平面図
である。
である。
【図３】図２の線ＢＢ´に沿った断面図である。
【図４】図１の液晶表示素子の駆動波形を示すタイミン
グチャート図である。
グチャート図である。
【図５】図１の液晶表示素子の一部分を示す等価回路図
である。
である。
【図６】本発明の液晶表示素子の他の実施例を示す等価
回路図である。
回路図である。
【図７】図６の液晶表示素子の駆動波形を示すタイミン
グチャート図である。
グチャート図である。
【図８】図６の液晶表示素子の一部分を示す等価回路図
である。
である。
【図９】本発明の液晶表示素子のさらに別の実施例を示
す等価回路図である。
す等価回路図である。
【図１０】従来の液晶表示素子を示す断面図である。
【図１１】図９の液晶表示素子の一画素の等価回路図で
ある。
ある。
【図１２】図９の液晶表示素子の信号線と走査線の交差
部を示す平面図である。
部を示す平面図である。
【図１３】図１１の線ＡＡ´に沿った断面図である。
２０…走査線 ２１…信号線 ２２…ＴＦＴA ２３…ＴＦＴA ´ ２４…画素容量A ２５…ＴＦＴB ２６…画素容量B ２７…画素A ２８…画素B ５０…表示画素電極A ５１…表示画素電極Ｂ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 29/784
Claims (2)
- 【請求項１】 複数本の信号線と走査線をマトリクス状
に交差させ、これらの交点付近に薄膜トランジスタ及び
これに接続される表示画素電極を配した画素領域を有す
る液晶表示素子において、前記画素領域は周期的に繰り
返されて配置された複数の異なる画素より形成されると
ともに、前記画素の個々には個別の表示信号が書き込ま
れることを特徴とする液晶表示素子。 - 【請求項２】 前記画素領域は第１の表示画素電極及び
第２の表示画素電極より形成されるとともに、前記信号
線と前記第１の表示画素電極間に接続された第１の薄膜
トランジスタと、前記信号線と前記第２の表示画素電極
間に直列に接続された第２の薄膜トランジスタ及び第３
の薄膜トランジスタとを有し、前記第１の薄膜トランジ
スタ及び第２の薄膜トランジスタのゲートは共通の走査
線に接続され、前記第３の薄膜トランジスタのゲートは
前記共通の走査線より下段の走査線に接続されたことを
特徴とする請求項１記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10731192A JPH05303114A (ja) | 1992-04-27 | 1992-04-27 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10731192A JPH05303114A (ja) | 1992-04-27 | 1992-04-27 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303114A true JPH05303114A (ja) | 1993-11-16 |
Family
ID=14455871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10731192A Pending JPH05303114A (ja) | 1992-04-27 | 1992-04-27 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303114A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058233A2 (en) * | 1999-06-04 | 2000-12-06 | Oh-Kyong Kwon | Liquid crystal display |
| WO2003060868A1 (fr) * | 2002-01-17 | 2003-07-24 | International Business Machines Corporation | Dispositif d'affichage, circuit d'attaque a ligne de balayage |
| JP2003255911A (ja) * | 2002-03-05 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | 画像表示装置、表示信号供給装置、書き込み電位供給方法 |
| US6859195B2 (en) | 2000-12-14 | 2005-02-22 | International Business Machines Corporation | Display device driven with dual transistors |
| US6933910B2 (en) | 2000-12-07 | 2005-08-23 | International Business Machines Corporation | Image display device and method thereof |
| US6933914B2 (en) | 2001-07-24 | 2005-08-23 | International Business Machines Corporation | Image display apparatus |
| US7034904B2 (en) | 2002-04-30 | 2006-04-25 | International Business Machines Corporation | Liquid crystal display |
| US7173600B2 (en) | 2003-10-15 | 2007-02-06 | International Business Machines Corporation | Image display device, pixel drive method, and scan line drive circuit |
| JP2008225472A (ja) * | 2007-03-14 | 2008-09-25 | Chi Mei Electronics Corp | 半透過型液晶表示パネルおよび液晶表示パネルモジュール |
| JP2009288666A (ja) * | 2008-05-30 | 2009-12-10 | Casio Comput Co Ltd | 表示装置 |
| JP2010054527A (ja) * | 2008-08-26 | 2010-03-11 | Casio Comput Co Ltd | 表示装置及びその表示駆動方法 |
| JP2010224564A (ja) * | 2010-05-20 | 2010-10-07 | Casio Computer Co Ltd | 表示装置 |
| JP2010224555A (ja) * | 2010-05-07 | 2010-10-07 | Au Optronics Corp | 画像表示装置 |
| JP2010237685A (ja) * | 2010-05-20 | 2010-10-21 | Casio Computer Co Ltd | 表示装置 |
| US8106868B2 (en) | 2007-04-30 | 2012-01-31 | Chunghwa Picture Tubes, Ltd. | Pixel structure and driving method thereof |
| WO2013001575A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 表示装置及びその駆動方法 |
| CN104062824A (zh) * | 2014-06-18 | 2014-09-24 | 深圳市华星光电技术有限公司 | 像素结构、具备该像素结构的显示面板 |
| JP2020080413A (ja) * | 2015-03-17 | 2020-05-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1992
- 1992-04-27 JP JP10731192A patent/JPH05303114A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058233A2 (en) * | 1999-06-04 | 2000-12-06 | Oh-Kyong Kwon | Liquid crystal display |
| US6933910B2 (en) | 2000-12-07 | 2005-08-23 | International Business Machines Corporation | Image display device and method thereof |
| US6859195B2 (en) | 2000-12-14 | 2005-02-22 | International Business Machines Corporation | Display device driven with dual transistors |
| US6933914B2 (en) | 2001-07-24 | 2005-08-23 | International Business Machines Corporation | Image display apparatus |
| WO2003060868A1 (fr) * | 2002-01-17 | 2003-07-24 | International Business Machines Corporation | Dispositif d'affichage, circuit d'attaque a ligne de balayage |
| KR100757766B1 (ko) * | 2002-01-17 | 2007-09-12 | 레노보 (싱가포르) 피티이. 엘티디. | 표시 장치 및 주사선용 드라이버 회로 |
| CN100399400C (zh) * | 2002-01-17 | 2008-07-02 | 联想（新加坡）私人有限公司 | 显示设备和扫描线驱动电路 |
| JP2003255911A (ja) * | 2002-03-05 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | 画像表示装置、表示信号供給装置、書き込み電位供給方法 |
| US7034904B2 (en) | 2002-04-30 | 2006-04-25 | International Business Machines Corporation | Liquid crystal display |
| US7173600B2 (en) | 2003-10-15 | 2007-02-06 | International Business Machines Corporation | Image display device, pixel drive method, and scan line drive circuit |
| JP2008225472A (ja) * | 2007-03-14 | 2008-09-25 | Chi Mei Electronics Corp | 半透過型液晶表示パネルおよび液晶表示パネルモジュール |
| US8106868B2 (en) | 2007-04-30 | 2012-01-31 | Chunghwa Picture Tubes, Ltd. | Pixel structure and driving method thereof |
| TWI406069B (zh) * | 2007-04-30 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其驅動方法 |
| JP2009288666A (ja) * | 2008-05-30 | 2009-12-10 | Casio Comput Co Ltd | 表示装置 |
| JP2010054527A (ja) * | 2008-08-26 | 2010-03-11 | Casio Comput Co Ltd | 表示装置及びその表示駆動方法 |
| JP2010224555A (ja) * | 2010-05-07 | 2010-10-07 | Au Optronics Corp | 画像表示装置 |
| JP2010224564A (ja) * | 2010-05-20 | 2010-10-07 | Casio Computer Co Ltd | 表示装置 |
| JP2010237685A (ja) * | 2010-05-20 | 2010-10-21 | Casio Computer Co Ltd | 表示装置 |
| WO2013001575A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 表示装置及びその駆動方法 |
| US9305486B2 (en) | 2011-06-29 | 2016-04-05 | Joled Inc. | Display device and method for driving same having selection control wire for scanning wires and secondary data wire |
| CN104062824A (zh) * | 2014-06-18 | 2014-09-24 | 深圳市华星光电技术有限公司 | 像素结构、具备该像素结构的显示面板 |
| WO2015192420A1 (zh) * | 2014-06-18 | 2015-12-23 | 深圳市华星光电技术有限公司 | 像素结构、具备该像素结构的显示面板 |
| JP2020080413A (ja) * | 2015-03-17 | 2020-05-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05188395A (ja) | 液晶表示素子 | |
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| JPH05303114A (ja) | 液晶表示素子 | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP4006304B2 (ja) | 画像表示装置 | |
| EP0362948B1 (en) | Matrix display device | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| US5627560A (en) | Display device | |
| JP2982877B2 (ja) | アクティブマトリックス液晶表示装置 | |
| CN107450225B (zh) | 显示面板及显示装置 | |
| JPS6283722A (ja) | 表示装置 | |
| JP3063670B2 (ja) | マトリクス表示装置 | |
| US4772099A (en) | Capacitive electrode configuration for liquid crystal displays | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPH11119193A (ja) | 液晶表示装置 | |
| JP3690076B2 (ja) | 液晶表示装置 | |
| JPH0535221A (ja) | 表示装置 | |
| KR20050026496A (ko) | 액티브 매트릭스 액정 디스플레이 장치 | |
| JP3969163B2 (ja) | 反射型液晶表示装置 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP3564037B2 (ja) | 液晶表示パネルの駆動方法および液晶表示パネル | |
| JPS6368818A (ja) | アクテイブマトリクス型表示装置及びその駆動方法 | |
| JPH032731A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPS63313132A (ja) | 反射型液晶表示デバイス |