CN100399400C - 显示设备和扫描线驱动电路 - Google Patents

显示设备和扫描线驱动电路 Download PDF

Info

Publication number
CN100399400C
CN100399400C CNB028280512A CN02828051A CN100399400C CN 100399400 C CN100399400 C CN 100399400C CN B028280512 A CNB028280512 A CN B028280512A CN 02828051 A CN02828051 A CN 02828051A CN 100399400 C CN100399400 C CN 100399400C
Authority
CN
China
Prior art keywords
sweep trace
pixel electrode
film transistor
tft
electromotive force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028280512A
Other languages
English (en)
Other versions
CN1620682A (zh
Inventor
古立学
凯·施伦彭
神崎英介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Juan Foundation Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Publication of CN1620682A publication Critical patent/CN1620682A/zh
Application granted granted Critical
Publication of CN100399400C publication Critical patent/CN100399400C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Abstract

信号线的数量减少，并且通过提高施加到每一个像素的电压的精度确保没有辉度差的显示屏幕的均一性(参见图7)。在从扫描线(Gn+2)变到选择电势的时刻到其变到非选择电势的时刻的时间t1期间，具有给到像素电极(A)的第一电势的第一显示信号提供给信号线，以便将第一电势给到像素电极(A)和像素电极(B)。在扫描线(Gn+2)变到非选择电势的时间t1期间，具有给到像素电极(B)的第二电势的第二显示信号提供给信号线。当第二电势给到像素电极(B)时，用于抵消相应于像素电极(A)和扫描线(Gn+1，Gn+2)之间的寄生电容的电势变化与相应于像素电极(B)和扫描线(Gn+1)之间的寄生电容的电势变化之间的差异的补偿电势变化给到扫描线(Gn+1)，以便有效补偿。

Description

显示设备和扫描线驱动电路
技术领域
本发明涉及显示设备和扫描线驱动电路。更具体地说，本发明涉及包括多重(multiplex)像素的液晶显示器或例如在液晶显示器中使用的扫描线驱动电路。
背景技术
近年来，随着新技术包括液晶的引入，在传统CRT显示器中进展缓慢的提高显示器的分辨率方面取得了戏剧性的进步。尤其是，与CRT显示器相比，通过引入微细加工液晶显示器能够相对更加容易地实现高清晰度。
使用薄膜晶体管(TFT)作为开关元件的有源矩阵型液晶显示器是公知的典型液晶显示器。有源矩阵型液晶显示器包括TFT阵列基板，其中扫描线和信号线排列成矩阵，并且薄膜晶体管排列在交叉点上。液晶材料填充在TFT阵列基板和设置在与TFT阵列基板隔开指定距离的对向基板之间的间隙中。此外，薄膜晶体管控制施加给液晶材料的电压，由此通过利用液晶的电-光效应进行显示。
图21是形成在TFT阵列基板上的像素的等效电路图。在图21中，信号线30和扫描线40排列成矩阵，并且信号线30和扫描线40包围的区域构成单个像素。该单个像素包括像素电极20和连接到其上的TFT10。当扫描线40设置到选择电势时，TFT接通。显示电势(显示信号)通过信号线30给到像素电极20。显示电势控制通过液晶的光的强度。
一般地，随着与增强有源矩阵型液晶显示器的高清晰度而相关地增加像素的数量，已经提出下述问题。具体地说，随着像素数量的增加，信号线和扫描线的数量也显著增加，由此导致驱动IC的数量增多并使成本上升。此外，用于驱动IC和阵列基板之间连接的电极间距(pitch)变小，从而使得连接更加困难，并使得连接时的处理生产条件恶化。
为了同时解决这些问题，已公开的方案是通过时间划分而将一条信号线上的电势给予两个相邻的像素，从而减少必需的数据驱动IC的数量，并增大连接端子之间的间距。这些方案包括例如日本待审专利公开No.6(1994)-148680、No.11(1999)-2837、No.5(1993)-265045、No.5(1993)-188395、以及No.5(1993)-303114。
图22示出在日本待审专利公开No.5(1993)-265045中公开的一种方案。该方案包括其中两个像素通过TFT P1至P3连接到一条信号线的结构。像素电极(i，k)和像素电极(i，k+1)包括在同一行上。也就是说，在一个扫描循环中将显示电势施加给这两个像素电极。像素电极(i，k)通过两个TFT P1和P2连接到信号线6-j。另外，像素电极(i，k+1)通过一个TFT P3连接到信号线6-j。
下面将描述这两个像素的操作。在第一周期，将扫描线8-i和扫描线8-i+1设置为选择电势。这样，TFT P1、P2和P3接通。施加到信号线6-j的第一显示电势提供给像素电极(i，k)和像素电极(i，k+1)。由此确定像素电极(i，k)的显示电势。在第二周期，选择电势施加给扫描线8-i，并且将非选择电势施加给扫描线8-i+1。施加到信号线6-j的第二显示电势提供给像素电极(i，k+1)。由此确定像素电极(i，k+1)的显示电势。
由此，信号线的数量可以减少为传统模式中所需的信号线的数量的一半。从而，数据驱动器的输出数量也能够减少一半。
但是，在涉及多重像素LCD的已有发明中，没有考虑每一个像素电极和栅极线(或者栅极电极)之间的寄生电容的影响。正如在下面将要描述的本发明的优选实施例中所指出的，由于寄生电容的存在，在一个扫描周期使用来自一条信号线的显示电势的多个像素(多重像素)表现出不同的像素电势变化。这种差异是由各个像素的像素结构差别造成的，或者是由选择顺序(提供显示电势的顺序)差异造成的。
由寄生电容导致的像素电势变化的差异使得提供给像素的电压精度下降。尤其是，该差异导致在半色调(halftone)显示时显著的辉度差。
发明内容
考虑到上述问题提出了本发明。本发明的目的是提供一种图像显示设备，能够减少信号线的数量以及数据驱动器的数量，并能够通过提高施加到各个像素的电压的精度并由此降低辉度差(luminance unevenness)来确保屏幕的均一性(uniformity)。
下述结构公开为本申请所关注的发明。下述结构能够减少归因于像素选择扫描线、像素电极、以及寄生电容的多重像素之间像素电势的变化，从而减轻图像显示质量的恶化。
为了有助于理解本发明，本发明的构成要素之后都附有在本发明的详细描述部分所公开的事项(item)。但是，应该指出的是，这些事项仅仅是这些构成要素的示例，并且这些构成要素的任何一个都可以仅跟随一个事项，虽然可以采用多种事项。
本发明的第一方面是一种显示设备，包括：信号线，用于发送用于图像显示的显示信号给多个像素电极；以及第一(例如图2中的A1)和第二(例如图2中的B1)像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们。第一像素电极通过第一薄膜晶体管(TFT)电路(例如图2所示的M1、M2及其连接线部分)连接到包括一个或多个扫描线的第一扫描线组(例如图2中的Gn+1和Gn+2)。第二像素电极通过与第一TFT电路不同的第二TFT电路(例如图2中的M3)连接到包括一个或多个扫描线的第二扫描线组(例如图2中的Gn+1)。当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组。当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组。第一扫描信号和第二扫描信号具有彼此不同的电势值(例如，参见下面将要描述的实施例的解释)。
一个扫描周期指的是在扫描信号周期地变化到串行扫描线的下一级的情况下是一个周期。典型地，一个扫描周期对应于从外部设备例如个人计算机输入的用于在一行上显示像素的信号的周期。例如，在实施例1中用于像素A和像素B的选择周期之和对应于一个扫描周期。TFT电路指的是包括TFT的电路。TFT电路可以包括一个或多个TFT，并且可以包括除TFT之外的其它电路元件。显示信号指的是为每一个像素电极规定的图像显示信号，该图像显示信号指的是作为显示图像的一个元素由一个像素显示的信号。例如，当在一个扫描周期中信号从信号线输入到一个像素电极多次时(例如图2中的像素电极B1)，显示信号指的是最终输入到相关像素电极的信号。
本发明的第二方面是根据第一方面的显示设备，其中第一TFT电路包括其源极/漏极连接到第一像素电极的第一TFT(例如图2中的M1)、以及其源极/漏极连接到第一TFT的栅极的第二TFT(例如图2中的M2)。此外，第二TFT电路包括其源极/漏极连接到第二像素电极、并且其栅极连接到包括在第二扫描线组中的第二扫描线(例如图2中的Gn+1)的第三TFT(例如图2中的M3)。当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线(例如图2中的Gn+2)的第一扫描线电势通过第二TFT提供给第一TFT的栅极。当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线。输出的第一扫描线电势具有大于所输出的第二扫描线电势的值(例如，参见有关实施例1的解释)。
本发明的第三方面是根据第二方面的显示设备，其中第一TFT的源极/漏极中的另一个连接到信号线。此外，第二TFT的源极/漏极中的另一个连接到第一扫描线。第二TFT的栅极连接到包括在第一扫描线组中的另一扫描线。第三TFT的源极/漏极中的另一个连接到信号线。
本发明的第四方面是根据第一方面的显示设备，其中第一TFT电路(例如图18中的M11和M12)包括其源极/漏极连接到第一像素电极(例如图18中的A11)并且其栅极连接到包括在第一扫描线组中的第一扫描线(例如图18中的Gn+2)的第一TFT(例如图18中的M12)。第二TFT电路(例如图18中的M13)包括其源极/漏极连接到第二像素电极(例如图18中的B11)并且其栅极连接到包括在第二扫描线组中的第二扫描线(例如图18中的Gn+1)的第二TFT(例如图18中的M13)。在显示信号给到第一像素电极之后，将显示信号给到第二像素电极。输出到第一扫描线的扫描线电势具有小于输出到第二扫描线的扫描线电势的值(例如，参见有关实施例4的解释)。
本发明的第五方面是根据第一方面的显示设备，其中第一扫描信号和第二扫描信号具有彼此不同的电势值，从而减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
本发明的第六方面是根据第四方面的显示设备，其中第一TFT电路包括第三TFT(例如图18中的M11)。第三TFT的源极/漏极分别连接到信号线和第一TFT的源极/漏极。第三TFT的栅极连接到包括在第一扫描线组中的第三扫描线(例如图18中的Gn+1)。第二扫描线和第三扫描线集合构成共用扫描线。
本发明的第七方面是根据第一方面的显示设备，其中第一TFT电路包括第一和第二TFT。第二TFT电路包括第三TFT。第一扫描线组包括第一和第二扫描线。第二扫描线组包括第二扫描线。当第一和第二扫描线被选择时，将显示信号给到第一像素电极。当没有选择第一扫描线而选择第二扫描线时，将显示信号给到第二像素电极。
本发明的第八方面是一种在有源矩阵型显示设备中使用的扫描线驱动电路，其中将包括开关元件的多个像素布置成矩阵，并且多个像素的开关元件的接通和关断由多个扫描线控制。此外，所述驱动电路包括多个扫描电势输出端、以及用于供应选择电势分别到多个扫描电势输出端的选择电势供应电路。选择电势供应电路顺次提供第一选择电势和第二选择电势给至少一个扫描电势输出端。
具有上述结构的扫描线驱动电路能够输出取决于多重像素的多种选择电势，从而减少归因于像素选择扫描线、像素电极、以及寄生电容的多重像素之间的像素电势变化的差异。
本发明的第九方面是根据第八方面的扫描线驱动电路，其中选择电势供应电路包括用于提供相应于第一选择电势的电势的第一选择电势供应线、用于提供相应于第二选择电势的电势的第二选择电势供应线、以及用于选择第一和第二选择电势供应线中的任意一个并将所选择的供应线连接到扫描电势输出端中的一个以构成电路的选择电路。
本发明的第十方面是一种显示设备(例如，参见下文中描述的实施例2)，包括：信号线，用于发送用于图像显示的显示信号给多个像素电极；以及第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们。第一像素电极(例如图2中的A1)通过第一TFT电路(例如图2所示的M1、M2及其连接线部分)连接到包括一个或多个扫描线的第一扫描线组。第二像素电极(例如图2中的B1)通过与第一TFT电路不同的第二TFT电路(例如图2中的M3)连接到包括一个或多个扫描线的第二扫描线组。当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组。当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组。这里，至少一个包括在第一TFT电路中的TFT的大小与至少一个包括在第二TFT电路中的TFT的大小不同。
应该指出的是，输出第一扫描信号时扫描线的选择电势与输出第二扫描信号时扫描线的选择电势彼此可以相同或不同。这一方面也适用于下面的描述，除非特别声明。
本发明的第十一方面是根据第十方面的显示设备，其中第一TFT电路包括其源极/漏极连接到第一像素电极的第一TFT(例如图2中的M1)、以及其源极/漏极连接到第一TFT的栅极的第二TFT(例如图2中的M2)。第二TFT电路包括其源极/漏极连接到第二像素电极、并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三TFT(例如图2中的M3)。当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二TFT提供给第一TFT的栅极。当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线。第一TFT比第三TFT大。
本发明的第十二方面是根据第十一方面的显示设备，其中第二TFT比第三TFT小。
本发明的第十三方面是根据第十方面的显示设备，其中至少一个包括在第一TFT电路中的TFT具有与至少一个包括在第二TFT电路中的TFT的大小不同的大小，从而减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
本发明的第十四方面是根据第十方面的显示设备(例如，参见下文中描述的实施例4)。这里，第一TFT电路包括第一TFT(例如图18中的M12)。第一TFT的源极/漏极连接到第一像素电极(例如图18中的A11)，并且其栅极连接到包括在第一扫描线组中的第一扫描线(例如图18中的Gn+2)。第二TFT电路包括第二TFT(例如图18中的M13)。第二TFT的源极/漏极连接到第二像素电极(例如图18中的B11)，并且其栅极连接到包括在第二扫描线组中的第二扫描线(例如图18中的Gn+1)。第一扫描线组和第二扫描线组拥有一个共用的扫描线(例如图18中的Gn+1)，并且在显示信号给到第一像素电极之后，将显示信号给到第二像素电极。第二TFT比第一TFT大。
本发明的第十五方面是根据第十方面的显示设备(例如，参见下文中描述的实施例4)。这里，第一TFT电路包括连接到第一像素电极的第一TFT(例如图18中的M12)和连接到第一TFT的第二TFT(例如图18中的M11)。第二TFT电路包括第三TFT(例如图18中的M13)。第一扫描线组包括第一(例如图18中的Gn+2)和第二(例如图18中的Gn+1)扫描线。第二扫描线组包括第二扫描线。当第一和第二扫描线被选择时，将显示信号给到第一像素电极。当没有选择第一扫描线而选择第二扫描线时，将显示信号给到第二像素电极。第三TFT比第一TFT大。
本发明的第十六方面是一种显示设备(例如，参见下文中描述的实施例4)，包括：信号线，用于发送用于图像显示的显示信号给多个像素电极；以及第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们。第一像素电极(例如图20中的B11)通过第一TFT电路(例如图20中的TFT(M13))连接到包括一个或多个扫描线的第一扫描线组。第二像素电极(例如图20中的A11)通过与第一TFT电路不同的第二TFT电路(例如图20所示的TFT(M11和M12)及其连接线部分)连接到包括一个或多个扫描线的第二扫描线组。当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组。当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组。在第一像素电极和包括在第一扫描线组中的扫描线(例如图20中的Gn+1)之间形成附加电容(例如图20中的Ca)，而不在第二像素电极和包括在第二扫描线组中的扫描线之间形成。
本发明的第十七方面是根据第十六方面的显示设备。这里，第一TFT电路包括其源极/漏极连接到第一像素电极(例如图2中的A1)的第一TFT(例如图2中的M1)、以及其源极/漏极连接到第一TFT的栅极的第二TFT(例如图2中的M2)。第二TFT电路包括其源极/漏极连接到第二像素电极(例如图2中的B1)并且其栅极连接到包括在第二扫描线组中的第二扫描线(例如图2中的Gn+1)的第三TFT(例如图2中的M3)。当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线(例如图2中的Gn+2)的第一扫描线电势通过第二TFT提供给第一TFT的栅极。当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线(例如，参见下文中描述的实施例2)。
本发明的第十八方面是根据第十六方面的显示设备，其中在第一像素电极和包括在第一扫描线组中的扫描线之间形成附加电容，从而减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
本发明的第十九方面是根据第十六方面的显示设备。这里，第一TFT电路包括其源极/漏极连接到第一像素电极并且其栅极连接到包括在第一扫描线组中的第一扫描线的第一TFT(例如图18中的M13)。第二TFT电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第二TFT(例如图18中的M11)。第一扫描线组和第二扫描线组拥有一个共用的扫描线(例如图18中的Gn+1)，并且在显示信号给到第二像素电极之后，将显示信号给到第一像素电极(例如，参见下文中描述的实施例4)。
本发明的第二十方面是根据第十六、十七、十八、或十九方面的显示设备。这里，附加电容是以第一像素电极和连接到第一像素电极的导体部分的任意部分通过绝缘层重叠扫描线的方式形成的。
本发明的第二十一方面是一种显示设备，包括：信号线，用于发送用于图像显示的显示信号给多个像素电极；以及第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们。第一像素电极(例如图2中的A1)通过第一TFT电路连接到包括一个或多个扫描线的第一扫描线组。第二像素电极(例如图2中的B1)通过与第一TFT电路不同的第二TFT电路连接到包括一个或多个扫描线的第二扫描线组。当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组。当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组。第一像素电极用作第一存储电容(例如图2中A1旁边的Cs)的电极，并且第二像素电极用作第二存储电容(例如图2中B1旁边的Cs)的电极。第一存储电容比第二存储电容小(例如，参见下文中描述的实施例3)。
输出第一扫描信号时扫描线的选择电势与输出第二扫描信号时扫描线的选择电势彼此可以相同或不同。
本发明的第二十二方面是一种显示设备，包括：信号线，用于发送用于图像显示的显示信号给多个像素电极；以及第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们。第一像素电极(例如图2中的A1)通过第一TFT电路连接到包括一个或多个扫描线的第一扫描线组。第二像素电极(例如图2中的B1)通过与第一TFT电路不同的第二TFT电路连接到包括一个或多个扫描线的第二扫描线组。当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组。当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组。第一和第二像素电极在第n扫描线(例如图2中的Gn)和第n+1扫描线(例如图2中的Gn+1)之间形成。在第n扫描线与第一和第二像素电极之间分别形成存储电容(例如图2中的Cs)。第一扫描线组和第二扫描线组包括邻接第n扫描线(不包括第n扫描线)的扫描线。在显示电势给到第一像素电极时在第一周期内第n扫描线的扫描线电势值与在显示电势给到第二像素电极时在第二周期内第n扫描线的扫描线电势值不相同(例如，参见下文中描述的实施例3)。
本发明的第二十三方面是根据第二十二方面的显示设备。这里，第一TFT电路包括其源极/漏极连接到第一像素电极的第一TFT(例如图2中的M1)、以及其源极/漏极连接到第一TFT的栅极的第二TFT(例如图2中的M2)。第二TFT电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三TFT(例如图2中的M3)。当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二TFT提供给第一TFT的栅极。当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线。在第一周期中第n扫描线的扫描线电势比第二周期中的扫描线电势大(例如，参见下文中描述的实施例3)。
本发明的第二十四方面是根据第二十三方面的显示设备。这里，第一TFT的源极/漏极中的另一个连接到信号线。第二TFT的源极/漏极中的另一个连接到第一扫描线，并且第二TFT的栅极连接到包括在第一扫描线组中的另一扫描线。第三TFT的源极/漏极中的另一个连接到信号线。
本发明的第二十五方面是根据第二十二方面的显示设备，其中第n扫描线的扫描线电势在显示电势给到第一像素电极的第一周期中和显示电势给到第二像素电极的第二周期中取不同的值，从而减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
本发明的第二十六方面是根据第二十二方面的显示设备。这里，第一TFT电路包括其源极/漏极连接到第一像素电极(例如图18中的A11)并且其栅极连接到包括在第一扫描线组中的第一扫描线(例如图18中的Gn+2)的第一TFT(例如图18中的M12)。第二TFT电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线(例如图18中的Gn+1)的第二TFT(例如图18中的M13)。在显示信号给到第一像素电极之后，将显示信号给到第二像素电极。在第一周期中第n扫描线的扫描线电势比第二周期中的扫描线电势小(例如，参见下文中描述的实施例4)。
本发明的第二十七方面是根据第二十六方面的显示设备，其中第一TFT电路还包括第三TFT(例如图18中的M11)。第三TFT的源极/漏极分别连接到信号线和第一TFT的一个源极/漏极。第三TFT的栅极连接到包括在第一扫描线组中的第三扫描线(例如图18中的Gn+1)。第二扫描线和第三扫描线集合构成一条同一的线。
附图说明
为了更好地理解本发明及其优点，将参照下述附图对其进行详细描述。
图1是表示根据本发明的液晶显示器的示意结构图。
图2是表示根据实施例1的液晶显示器的阵列基板的结构的图。
图3是表示根据实施例1的液晶显示器的阵列基板的操作的图。
图4是另一表示根据实施例1的液晶显示器的阵列基板的操作的图。
图5是另一表示根据实施例1的液晶显示器的阵列基板的操作的图。
图6是另一表示根据实施例1的液晶显示器的阵列基板的操作的图。
图7是根据实施例1的液晶显示器的扫描信号的时序图。
图8是表示在设置有实施例1的阵列电路结构的传统液晶显示器的像素电极周围的驱动脉冲和电压变化的图。
图9是表示根据实施例1的液晶显示器的像素电极周围的驱动脉冲和电压变化的图。
图10是表示在实施例1的液晶显示器中使用的开关电路的结构图。
图11是表示图10所示的开关电路的输入和输出波形的图。
图12是表示在根据实施例1的液晶显示器中使用的加法器-减法器电路的结构图。
图13是表示图12所示的加法器-减法器电路的输入和输出波形的图。
图14是表示根据实施例2的液晶显示器的阵列基板的电路结构图。
图15(a)和15(b)是在实施例2的液晶显示器中使用的TFT的平面图。
图16是根据实施例1所采用的传统补偿驱动方法液晶显示器的扫描信号的时序图。
图17是根据实施例3的液晶显示器的扫描信号的时序图。
图18是表示根据实施例4的液晶显示器的阵列基板的电路结构图。
图19是表示在设置有实施例4的阵列电路结构的传统液晶显示器的像素电极周围的驱动脉冲和电压变化的图。
图20是表示包括附加电容的阵列电路结构的图。
图21是传统TFT阵列基板的等价电路图。
图22是表示在日本待审专利公开No.5(1993)-265045中公开的阵列基板的电路结构图。
具体实施方式
下面将参照附图描述根据本发明的图像显示设备的优选实施例。在下述的每一个实施例中，将描述作为图像显示设备的一种类型的液晶显示器。
实施例1
现在将描述本发明的实施例1。该实施例在选择两个多重像素时采用不同的栅极线选择电势值。这样，可以减少在TFT连接方面的差异引起的多重像素之间的像素电极电势的变化的差异。
图1是表示在本发明的实施例1中的液晶显示器的阵列基板A的主要结构的图。另外，图2是表示在基板A上的像素电路结构的图。此外，图3至图6是表示阵列基板A上的电路的操作的图，以及图7是扫描信号的时序图。
根据实施例1的液晶显示器以夹住一个信号线的两个相邻像素具有共用信号线，从而信号线的数量能够减少一半。应该指出的是，液晶显示器需要包括诸如阵列基板、与阵列基板相对的滤色基板、以及背光单元的元件。但是，下面的描述将主要针对本发明的特征部分。
如图1所示，阵列基板A包括：信号线驱动电路SD，用于通过信号线30提供显示信号给布置在显示区域S之内的多个像素电极；以及扫描线驱动电路GD，用于通过扫描线40提供扫描信号。另外，驱动控制电路DV与信号线驱动电路SD和扫描线驱动电路GD相连接。驱动控制电路DV根据通过接口IF从外部输入的显示控制信号，执行包括信号线驱动电路SD和扫描线驱动电路GD之间的同步控制的总体驱动控制。M乘以N(M和N是任意自然数)个像素在阵列基板上排列成矩阵。
在图2中，第一TFT(M1)、第二TFT(M2)和第三TFT(M3)针对彼此邻近并夹住信号线Dm的像素电极A1和B1如下布置。
首先，第一TFT(M1)的源极连接到信号线Dm，并且其漏极连接到像素电极A1。另外，第一TFT(M1)的栅极连接到第二TFT(M2)的漏极。这里，每一个TFT都是具有三个端子的开关元件。在液晶显示器中，作为一种示例，连接到信号线的端子称作源极，而连接到像素电极的端子称作漏极。但是，也存在相反称谓的示例。也就是说，除了栅极之外，哪一个电极应该称作源极或漏极不是唯一确定的。因此，在下面的描述中，除了栅极之外的两个电极将被相互称作源极/漏极。
接着，第二TFT(M2)的源极/漏极连接到第一TFT(M1)的栅极，并且源极/漏极中的另一个连接到扫描线Gn+2。因此，第一TFT(M1)的栅极通过第二TFT(M2)连接到扫描线Gn+2。另外，第二TFT(M2)的栅极连接到扫描线Gn+1。因此，仅在相邻扫描线Gn+1和Gn+2同时设置到选择电势时的周期内接通第一TFT(M1)，从而提供信号线Dm的电势给像素电极A1。这一方面表明第二TFT(M2)控制第一TFT(M1)的接通和关断。
第三TFT(M3)的源极/漏极连接到信号线Dm，并且第三TFT(M3)的源极/漏极中的另一个连接到像素电极B1。第三TFT(M3)的栅极连接到扫描线Gn+1。因此，当扫描线Gn+1设置到选择电势时，第三TFT(M3)接通，从而提供信号线Dm的电势到像素电极B1。
像素电极A1和B1中的每一个提供有来自信号线Dm的显示信号。换句话说，可以认为信号线Dm是像素电极A1和B1的共用信号线Dm。因此，当像素以M乘以N所定义的矩阵排列时，信号线D的数量等于M/2。
下面将描述一组多重像素的显示操作。一组多重像素指显示信号从一个信号线提供给其的多个像素、以及显示信号在一个水平扫描周期内提供给其的多个像素。等价于从显示器外部输入的一次扫描的显示信号在一个水平扫描周期内给到各像素。这里，像素电极A1和B1是所述多重像素。
为了将信号线Dm的电势提供给像素电极A1，需要接通第一TFT(M1)。为了接通第一TFT(M1)，需要接通第二TFT(M2)。如果扫描线Gn+1设置到选择电势，则第二TFT(M2)接通。扫描线Gn+2的电势通过第二TFT(M2)给到第一TFT(M1)的栅极。
因此，当扫描线Gn+1和Gn+2二者都设置到选择电势时，第一TFT(M1)设置到导通状态。换句话说，第一TFT(M1)和第二TFT(M2)集合构成开关机制，以允许在扫描线Gn+1和Gn+2二者都设置到选择电势的情况下来自信号线Dm的显示信号通过。如此，根据来自扫描线Gn+1的扫描信号和来自扫描线Gn+2的扫描信号驱动像素电极A1，从而像素电极A1接收来自信号线Dm的电势。
第三TFT(M3)连接到像素电极B1，并且其栅极连接到扫描线Gn+1。因此，当选择扫描线Gn+1时，显示电势从信号线Dm提供给像素电极B1。
尽管已经针对像素电极A1和B1进行了描述，但是上面描述的结构也能够类似地应用到像素电极A2和B2、像素电极C1和D1、像素电极C2和D2、以及其它像素电极。
下面将参照图3至图6所示的电路图以及图7所示的扫描信号的时序图，详细描述取决于扫描线Gn+1至Gn+3的选择和非选择的像素电极A1至D1的操作。
图7所示的图Dm(1)和Dm(2)表示由信号线Dm供给的显示信号的变化时序。这里，图Dm(1)和Dm(2)是分别用于不同显示模式(不同的显示器)的显示信号的时序图。例如，图Dm(1)对应于点倒置(dot-inversion)驱动方法，而图Dm(2)对应于线倒置(line-inversion)驱动方法。
图Dm(1)和Dm(2)中的每一个表示高电平和低电平的两个电平。这些电平相应于显示信号的极性。实际的显示信号包括用于梯度显示的多个电平。但是，为了便于描述本发明，这里将不考虑梯度电平。在通过图Dm(1)的操作的情况下，像素电极A1和B1之间的极性不相同，而像素电极A1和C1之间的极性相等。另一方面，在通过图Dm(2)的操作的情况下，像素电极A1和B1之间的极性相等，而像素电极A1和C1之间的极性不相同。此外，在图7中，用于扫描线Gn至Gn+3的图表示扫描线Gn至Gn+3的选择和非选择。更具体地说，如果图中的一个设置到高电平(选择电势)，则该图表示相关的扫描线被选择。如果该图设置到低电平(非选择电势)，则该图表示相关的扫描线没有被选择。图7示出两种高电平，具有相互不同的电势电平。
图3示出在图7所示的定时t1时显示电势和扫描电势的状态。选择电势同时给到扫描线Gn+1和Gn+2。在图3中，扫描线Gn+1和Gn+2的选择状态用粗线表示。其它扫描线设置到非选择电势。显示电势给到每一个信号线。这里应该注意的是像素电极A1、B1、C1和D1。在定时t1，第一、第二和第三TFT(也就是说M1、M2和M3)接通。如图3所示，将由信号线Dm给到像素电极A1的电势(Va1)提供给像素电极A1、B1和D1。如此，确定用于像素电极A1的电势Va1。
图4示出在图7所示的定时t2时显示电势和扫描电势的状态。选择电势给到扫描线Gn+1。其它扫描线设置到非选择电势。在扫描线Gn+2设置到非选择电势之后，在定时t2从信号线Dm供应的电势变为要给到像素电极B1的电势Vb1。由于没有选择扫描线Gn+2，所以TFT M1关断。由于扫描线Gn+1设置到选择电势，所以TFT M3接通。因此，显示电势Vb1通过信号线Dm给到像素电极B1。像素电极B1的电势确定为显示电势Vb1。如此，通过时间划分将信号线Dm的电势提供给像素电极A1和B1。
在扫描线Gn+1设置到非选择电势之后，信号线Dm的电势变为要给到像素电极C1的电势Vc1。
图5示出在图7所示的定时t3时显示电势和扫描电势的状态。选择电势同时给到扫描线Gn+2和Gn+3。其它扫描线设置到非选择电势。在定时t3，将由信号线Dm给到像素电极C1的电势(Vc1)提供给像素电极C1、D1和F1。如此，确定用于像素电极C1的电势Vc1。
图6示出在图7所示的定时t4时显示电势和扫描电势的状态。选择电势给到扫描线Gn+2。其它扫描线设置到非选择电势。在扫描线Gn+3设置到非选择电势之后，从信号线Dm供应的电势变为要给到像素电极D1的电势Vd1。由于没有选择扫描线Gn+3，所以显示电势不供应给像素电极C1。由于选择电势给到扫描线Gn+2，所以显示电势Vd1通过信号线Dm给到像素电极D1。像素电极D1的电势确定为显示电势Vd1。如此，通过时间划分将信号线Dm的电势提供给像素电极C1和D1。
之后，将针对随后的像素顺次执行类似的操作。
在该实施例1中，如图7所示，当显示信号给到多重像素的各个像素电极时，不同的扫描电势值给到各个像素电极。例如，设计在给到像素电极A的电压确定时的定时t1的扫描电势使得它具有比在给到像素电极B的电压确定时的定时t2的扫描电势大的值。应该指出的是，在实施例1中，存储电容Cs或像素电极的大小设计为彼此相等。TFT(M1)和TFT(M3)设计为相同大小，而TFT(M2)设计为比其它两个TFT小。最好TFT(M1)和TFT(M3)具有相同的大小，这是因为这些TFT发送显示信号。另外，最好将TFT(M2)设计得较小，以便增大孔径比。
下面将参照图8和图9描述多重像素的像素电极的电势变化。首先，将参照图8描述将相同值的扫描电势给到多重像素A1(A)和B1(B)的情况。
在图8中，参考标号VG(n+1)表示将要施加到扫描线Gn+1的电势。参考标号VG(n+2)表示将要施加到扫描线Gn+2的电势。参考标号VDm表示将要给到信号线Dm的显示电势。参考标号VC表示公共电势。参考标号VPA表示像素电极A1的电势，参考标号VPB表示像素电极B1的电势。参考标号VFG表示TFT(M1)的栅极电势。这里，假定相同极性和相同值的显示电势施加到像素电极A1和B1。
在定时t1，电势VG(n+1)施加足够的电压到TFT(M2)和TFT(M3)的栅极，由此导通TFT(M2)和TFT(M3)。类似地，施加到扫描线Gn+2的电势VG(n+2)也通过TFT(M2)施加足够的电压到TFT(M1)的栅极，由此设置TFT(M1)到导通状态。
这样，像素电极A1的电势VPA设置到几乎与定时t1结束时的电势VDm相同的电势值。此外，像素电极B1的电势VPB设置到几乎与电势VDm相同的电势值。
但是，在定时t1之后，产生与TFT的接通和关断相关的电势变化，从而像素电极A1的电势VPA下降ΔVP1。扫描线Gn+2的电势VG(n+2)(在定时t1和定时t2之间的间隔中)的下降通过扫描线Gn+2和像素电极A1之间的寄生电容导致像素电极A1的电势VPA相当于ΔVP1的下降。扫描线Gn+2和像素电极A1之间的寄生电容主要归因于TFT(M1)的栅极和像素电极A1之间的寄生电容。
此外，扫描线Gn+1的电势VG(n+1)(在定时t2和定时t3之间的间隔中)的下降通过扫描线Gn+1和像素电极A1之间的寄生电容导致像素电极A1的电势VPA相当于ΔVP2的下降。扫描线Gn+1和像素电极A1之间的寄生电容主要归因于通过TFT(M1)和TFT(M2)的电容。在该实施例中，电势变化ΔVP1比电势变化ΔVP2大。这归因于电势变化ΔVP2取决于通过两个TFT的寄生电容，而且扫描线Gn+2和像素电极A1之间的寄生电容比扫描线Gn+1和像素电极A1之间的寄生电容大。
像素电极B1的电势VPB设置到几乎与在定时t2结束时的电势VDm相同的电势值。但是，在定时t2之后，产生与TFT的接通和关断相关的电势变化，从而像素电极B1的电势VPB下降ΔVP3。扫描线Gn+1的电势VG(n+1)(在定时t2和定时t3之间的间隔中)的下降通过扫描线Gn+1和像素电极B1之间的寄生电容导致像素电极B1的电势VPB相当于ΔVP3的下降。扫描线Gn+1和像素电极B1之间的寄生电容主要归因于TFT(M3)的栅极和像素电极B1之间的寄生电容。
这里，非常重要的一个事实是，与TFT的接通和关断相关的电势变化在像素电极A1的电势VPA和像素电极B1的电势VPB之间表现出不同的程度。在该实施例中，像素电极B1的电势变化ΔVP3比像素电极A1的电势变化(ΔVP1+ΔVP2)大。其原因可以进行如下解释。具体地说，TFT(M1)的栅极电势通过TFT(M2)给定。由于TFT(M2)具有一个阈值，所以给到TFT(M1)的栅极的电势变得比扫描线Gn+2的选择电势要小。因此，TFT(M1)的栅极电势的下降比直接连接到扫描线Gn+1的TFT(M3)的栅极电势的下降要小。由于TFT(M1)和像素电极A1之间的寄生电容与TFT(M3)和像素电极B1之间的寄生电容具有几乎相同的值，所以电势变化ΔVP3比电势变化ΔVP1大。另外，电势变化ΔVP2通常比电势变化ΔVP3或ΔVP1小。结果，像素电极B1的电势变化ΔVP3变得比像素电极A1的电势变化(ΔVP1+ΔVP2)大。
应该指出的是，扫描线Gn+2的电势下降不影响像素电极B1，这是因为在扫描线Gn+2的电势下降之后才将显示电势给到像素电极B1。
这里，假定TFT被瞬时屏蔽，那么在将电势写入像素电极之后，归因于扫描线电势变化ΔVg的像素电极的电势变化ΔVP通常定义如下：
ΔVP＝ΔVg·Cgp/Cpix    (1)
这里，Cgp是扫描线(或栅极)和像素电极之间的寄生电容，Cpix是包括寄生电容Cgp的像素电极的电容(像素电容)。因此，如果像素具有不同的寄生电容值，则在将电势写入像素电极之后像素电极的电势变化变得彼此不同。另外，即使在像素之间的寄生电容Cgp和像素电容Cpix相同的情况下，如果由于诸如有源元件的不同连接模式之类的像素结构、从像素电极方面来看扫描线电势变化ΔVg表现出不同的值，那么在像素之间也产生电势变化的差异。
作为如上所述在像素电极A1和B1之间的电势变化存在差异的结果，在像素电极A1和B1控制施加给液晶的有效电压值中产生差异，从而最终导致屏幕的辉度差。另外，在交流驱动时还产生直流分量，由此导致诸如图像粘滞(sticking)的显示缺陷。
因此，在实施例1中，通过改变扫描线的选择电势来减少像素电极A1和B1之间的电势变化的差异，如图9所示。而且优选地，控制像素电极A1的电势VPA和像素电极B1的电势VPB(在施加相同显示信号的情况下)，使得它们最终具有几乎相等的值。换句话说，将扫描线选择电势Vgha和扫描线选择电势Vghb设置为不同的电势值，以便在将显示电势写入像素电极A1之后像素电势变化的和ΔVPA与将显示电势写入像素电极B1之后像素电势变化ΔVPB具有几乎相等的值。
像素电极的电势变化ΔVP1、ΔVP2和ΔVP3具有如下关系：
ΔVP1＝(ΔVgha-Vth)×Cg(n+2)pa/Cpix
ΔVP2＝ΔVghb×Cg(n+1)pa/Cpix
ΔVP3＝ΔVghb×Cg(n+1)pb/Cpix
假定
ΔVgha＝Vgha-Vgl
ΔVghb＝Vghb-Vgl
其中
Vgha：定时t1(用于像素电极A1的写入周期)时扫描线的选择电势；
Vghb：定时t2(用于像素电极B1的写入周期)时扫描线的选择电势；
Vgl：扫描线的非选择电势(低电平)；
Cg(n+1)pa：扫描线Gn+1和像素电极A1之间的寄生电容；
Cg(n+2)pa：TFT(M1)的栅极和像素电极A1之间的寄生电容；以及
Cg(n+1)pb：扫描线Gn+1和像素电极B1之间的寄生电容。
通过选择扫描线选择电势值Vgha和Vghb满足ΔVP1+ΔVP2＝ΔVP3使电势VPA和电势VPB变得最终相等。这里，如果电势变化ΔVP2的值非常小并且可以忽略不计，则可以利用
ΔVP1＝ΔVP3
这里，ΔVP1和ΔVP3之间的差异主要归因于电势差异Vth。因此，如果将等于电势差异Vth的电势差异加到在定时t1时的扫描线电势Vg(n+1)和扫描线电势Vg(n+2)(Vgha＝Vghb+Vth)，则电势变化ΔVP1和电势变化ΔVP3变得彼此相等。结果，如图9所示，电势VPA和电势VPB基本上取相同的电势值。如此，在屏幕上不会发生辉度差，并且也不存在显示缺陷。如果不能忽略电势变化ΔVP2，则扫描线选择电势Vgha应该设置为接近偏移电势变化ΔVP2，从而将电势VPA和电势VPB严格设置为相等的电势值。
可以通过图10所示的电路将扫描线选择电势Vgha和扫描线选择电势Vghb提供到扫描线。图10是表示布置在扫描线驱动电路GD内部的开关电路的结构电路图。另外，图11是图10所示的开关电路的时序图。在图10和图11中，扫描线选择电势Vgha和扫描线选择电势Vghb通过各自的选择电势线从外部输入到开关电路中。根据从外部输入的选择信号SEL，扫描线选择电势Vgha或扫描线选择电势Vghb由选择电路选择，从而扫描线选择电势中的一个输出到朝向各自的扫描线40的扫描线驱动电路的输出端子。
可替代地，也可以通过图12所示的电路将上述扫描线选择电势Vgha和扫描线选择电势Vghb提供到扫描线。图12是表示布置在扫描线驱动电路GD内部的加法器-减法器电路的结构电路图。另外，图13是图12所示的加法器-减法器电路的时序图。在图12和图13中，加法器-减法器电路用作加法器电路，其中该电路将外部供应的扫描线选择电势差异ΔVg加到外部供应的扫描线选择电势Vghb上，然后输出相加的结果作为扫描线选择电势Vgha或Vghb。当该加法器-减法器电路用作减法器电路时，从外部输入扫描线选择电势Vgha和扫描线选择电势差异ΔVg，该电路将扫描线选择电势差异ΔVg从扫描线选择电势Vgha减掉。将相减的结果输出为扫描线选择电势Vgha或Vghb。
应注意，上述开关电路或加法器-减法器电路的位置不一定限制在扫描线驱动电路GD的内部。可替代地，开关电路或加法器-减法器电路可以布置在其它结构中，例如驱动控制电路DV。另外，每一个信号例如输入到开关电路或加法器-减法器电路的电势也可以从开关电路或加法器-减法器电路的内容提供。
此外，在上面描述的实施例1中，像素电极A1和B1的电势VPA和电势VPB，通过增加与像素电极A1的电势的确定相关的扫描线选择电势Vgha，最终分别均衡。但是，不应受限于以上所述，而是也可以减少与像素电极B1的电势的确定相关的扫描线选择电势Vghb。这归因于以下事实，扫描线选择电势Vgha或Vghb通常拥有较大的裕量来导通各个TFT。
虽然在实施例1中通过利用扫描线形成了存储电容Cs，但是也可以将本发明应用到不利用扫描线而包括独立的存储电容电极的显示器中。图14示出包括独立的存储电容电极的显示器的像素结构。应注意所示出的一组多重像素A41和B41。在扫描线Gn+1和扫描线Gn+2设置到选择电势的定时t1，显示电势给到像素电极A41。在定时t1之后的定时t2，扫描线Gn+1设置到选择电势而扫描线Gn+2设置到非选择电势，从而显示电势提供给像素电极B41。
与上面描述的类似，通过控制显示电势和选择电势，可以减少像素之间的像素电势变化的差异。图14中的参考标号M41、M42和M43分别对应于图2中的参考标号M1、M2和M3。类似地控制图2和图14中用相同的参考标号表示的扫描线。
该实施例集中在像素电极之间的电势变化的差异，这归因于给到TFT的栅极的电势的差异，并描述了一种补偿该差异的模式。这是因为在如上所述实施例的包括TFT电路的像素结构的情况下，栅极电势的差异构成了使像素电势变化的一个主要因素。然而，归因于用于像素选择的扫描线和像素电极之间的寄生电容的像素电势变化也可以由其它原因引起。例如，在该实施例中，像素电极B1的电势变化ΔVP3比像素电极A1的电势变化(ΔVP1+ΔVP2)大。但是，如果TFT(M2)的大小与其它TFT的大小一样大，则电势变化ΔVP2实际上变得很大，从而像素电极A1和B1之间的电势变化量可能与前面所述的相反。因此，无需多说，用于补偿的电势可以根据其它因素的相互关系综合确定。这些事项也适用于下面的各个实施例。
实施例2
在上述实施例1中，假定连接到像素电极的TFT(M1)和TFT(M3)具有相同的大小。在下述的实施例2中，通过单独设置TFT的电容并由此使电容产生差异来补偿像素电势变化的差异。在该实施例中，像素电路结构与实施例1(如图2所示)中的类似。
图15(a)和15(b)是表示在实施例2中使用的TFT的平面示意图。图15(a)示出其中源极S、漏极D和栅极G之间的电容减小的TFT，称作大小减小的TFT。与此相反，图15(b)示出大小增大的TFT。当TFT的大小变大时，源极/漏极和栅极之间的电容变大。如已经在实施例1中描述的，根据扫描线电势和寄生电容的变化量确定归因于扫描线电势变化的像素电势的电势变化。通过使用不同大小的TFT，可以改变前述公式(1)中关于每一个像素的扫描线和像素电极之间的寄生电容Cgp。
在实施例1中，像素电极A1的电势下降比像素电极B1的电势下降要小。因此，如果使与像素电极B1相关的TFT的寄生电容作得比与像素电极A1相关的TFT的寄生电容小，则可以减小在像素电极A1和B1之间的电势变化的差异。这里，认为扫描线选择电势恒定不变。另外，认为TFT(M1)的大小比TFT(M3)的大小要大。结果，可以减小像素电极A1和B1之间的电势变化ΔVP的差异，并设置的几乎相同。由此该实施例能够确保屏幕的均一性。应该指出的是，可以使用经验值或仿真值来设置TFT的大小。
可替代地，可以通过调整TFT(M2)的大小来减小电势变化ΔVP的最终差异。此模式对应于如实施例1中描述的根据TFT(M2)的大小来调整电势变化ΔVP2。通过增加附加电容到像素A上也可以实现类似的效果。附加电容在像素电极A1和选择像素A时使用的扫描线Gn+1或Gn+2之间形成。附加电容将在实施例4中进一步描述。
应注意，在实施例1和2中描述的技术可以组合使用。另外，如果需要，也可以组合通过改变TFT的大小对电势变化产生的影响与通过使用不同的扫描线电势值对电势变化产生的影响，从而彼此互换。这些模式也适用于下面的各个实施例。
实施例3
该实施例的像素电路结构与实施例1的(参见图2)类似。在上面描述的实施例1中，像素电极A1(A)和B1(B)之间的电势变化的差异通过改变TFT上的扫描线电势来补偿。实施例1通过改变用于像素选择的扫描线的扫描线电势值来补偿两个像素电极之间的电势变化的差异。与此相反，实施例3的目标是针对像素通过对存储电容Cs旁边的扫描线采用不同的扫描线电势值(这里扫描线电势指像素前段的扫描线的电势，不用于选择相关的像素)。
在说明该实施例之前，首先描述通过存储电容针对像素电势的补偿驱动方法。它是一种针对TFT的栅极电势变化引起的像素电势下降通过存储电容补偿像素电势变化的驱动方法。该补偿驱动方法本身是公知的技术。
该驱动方法已经在现有文献中公开，例如“CompensativeAddressing for Switching Distortion in a-Si TFTLCD”(K.Suzuki，EuroDisplay’87，pp.107-110)。如果存储电容Cs在像素电极和扫描线的前段(precedent stage)之间形成，则通过改变相关扫描线的电势而导致的像素电势的变化Δ VP’定义为：
ΔVP’＝ΔVg’·Cs/Cpix    (2)
这里，Cs是在前段的扫描线与像素电极之间的存储电容，ΔVg’是在前段的扫描线的电势的变化量，Cpix是整个像素电极的电容(包括存储电容)。
与像素选择有关的扫描线的电势变化所导致的像素电势变化用公式(1)表示。因此，可以通过抵消公式(1)和公式(2)来抑制像素电势的变化。换句话说，如果满足
ΔVP+ΔVP’＝0    (3)
则从该关系可以导出下式(4)。
-ΔVg’/ΔVg＝Cgp/Cs    (4)
如果公式(4)能够满足，则可以补偿像素电势的变化ΔVP。
图16是在将上述补偿驱动方法应用到实施例1的情况下扫描信号的时序图。图16和图7的差别在于在图16中的扫描线的电势具有两种类型的低电平。具体地说，每一个扫描线电势具有两个非选择电势值Vlow1和Vlow2。在确定像素电极的显示电势之后(或者与此同时)，到像素电极的前段扫描线的电势从Vlow2变到Vlow1。这两个电势值的差异对应于公式(2)中的ΔVg’。如此，通过在前一状态的通过存储电容Cs与像素电极电容耦合的扫描线上生成电势变化ΔVg’将补偿电压给到像素电极。
但是，传统的补偿驱动方法对每一个像素电极提供相同的补偿电压量。因此，如在实施例1中所述，传统的方法不能处理像素电极A和B具有不同像素电势变化的情况。由于这个原因，即使在满足公式(4)的驱动条件下，优像素电极A和B控制的施加给液晶的有效电压值之间出现差异，从而导致显示屏幕上的辉度差或显示缺陷。
因此，如在实施例1中所述，在将特定显示电势给到像素电极A1时的扫描线选择电势Vgha与在将特定显示电势给到像素电极B1时的扫描线选择电势Vghb必须设置到彼此不同的值。
在实施例3中，不同的补偿电压给到各个像素作为通过使用存储电容提供的补偿电压。如此，实施例3的目标在于在定时t2之后基本上均衡像素电极A和B的电势值。假定针对像素电极A和B的显示电势值具有相同的极性和相同的电平。与实施例1不同，假定用于选择像素电极的扫描线电势值对于每一个像素都相同。另外，假定每一个像素的Cs和Cpix相同。
图17示出该实施例中扫描电势和显示电势的时序图。扫描电势具有一种高电平，另外，扫描电势具有三种类型的低电平。Vlow3是这三种电平中最低的电势值。Vlow2是第二低的电势，Vlow1是最高的非选择电势。
现在关注扫描线Gn的扫描电势的变化。在定时t1，扫描线Gn的扫描电势为Vlow2。在定时t2，扫描线Gn的扫描电势为Vlow3。在定时t3，扫描线Gn的扫描电势为Vlow1。由于扫描线Gn的扫描电势从Vlow2下降为Vlow3，因此像素电极A1的像素电势通过存储电容下降(Vlow2-Vlow3)Cs/Cpix。之后，由于扫描线Gn的扫描电势从Vlow3上升为Vlow1，因此像素电极A1的像素电势通过存储电容上升(Vlow1-Vlow3)Cs/Cpix。结果，像素电极A1的像素电势上升(Vlow1-Vlow2)Cs/Cpix。
在确定像素电极B1的显示电势之后，扫描线Gn的扫描电势从Vlow3上升为Vlow1。因此，像素电极B1的像素电势上升(Vlow1-Vlow3)Cs/Cpix。
根据实施例1的描述，对于像素选择所用的扫描电势的变化引起的像素电极的像素电势的下降，像素电极A1具有比像素电极B1的相关值小的值。在该实施例中，对于通过存储电容由补偿驱动所引起的像素电势的上升，像素电极A1具有比像素电极B1的相关值小的值。因此，可以通过适当选择Vlow1、Vlow2和Vlow3，使用通过存储电容的补偿驱动来减少像素之间的像素电势的变化的差异。设置三种类型的低扫描电势值以便满足下述关系：
(Vlow1-Vlow2)Cs/Cpix＝-ΔVPA＝-(ΔVP1+ΔVP2)，以及
(Vlow1-Vlow3)Cs/Cpix＝-ΔVPB＝-ΔVP3
这样，可以补偿如下因素：对于像素选择所用的扫描电势的变化引起的像素电极的像素电势的下降；以及多重像素之间的像素电势变换的差异。虽然实施例1能够补偿像素之间的像素电势变换的差异，但是实施例1不能补偿像素电势的下降。根据该实施例，这两个因素能够同时得到补偿。
应该指出的是，扫描线电势值不是总能限制到满足上述公式的值。所以，通过适当地选择每一个显示器的最优值来减少像素之间的像素电势变换的差异非常重要。
上述实施例通过改变扫描线Gn的电势实现了对像素电势变化的补偿。由于通过存储电容的补偿驱动所导致的像素电势的变化由扫描线电势和存储电容的变化量确定。因此，像素电极之间的电势变化的差异可以根据像素通过设置不同大小的存储电容来抑制。在上面描述的示例中，在像素电极A和扫描线Gn之间形成的存储电容CsA比像素电极B和扫描线Gn之间的存储电容CsB小。这样，可以使用相同的扫描线电势补偿像素电势的变化。如果不使用通过存储电容的补偿驱动，则可以通过形成比存储电容CsB小的存储电容CsA来补偿像素之间的像素电势变化。这是由于如下事实，即，根据实施例1，像素电极A的整个电容(Cpix)比像素电极B的整个电容小。
实施例4
下面描述的实施例4除了涉及到像素电极A11的第一TFT(M11)和第二TFT(M12)之间的连接模式不同之外，具有与根据实施例1的液晶显示器的像素电路结构相同的结构。
图18是表示该实施例的阵列基板的电路结构的图。在图18中，三个TFT第一TFT(M11)、第二TFT(M12)、以及第三TFT(M13)针对彼此相邻并夹住信号线Dm的像素电极A11和B11如下所述布置。首先，第一TFT(M11)的源极/漏极连接到信号线Dm，并且其源极/漏极中的另一个连接到第二TFT(M12)的源极/漏极。第一TFT(M11)的栅极连接到扫描线Gn+1。
第二TFT(M12)的源极/漏极连接到第一TFT(M11)，并且其源极/漏极中的另一个连接到像素电极A11。第二TFT(M12)的栅极连接到扫描线Gn+2。因此，仅在相邻的扫描线Gn+1和Gn+2同时设置到选择电势时的周期内第一TFT(M11)和第二TFT(M12)才设置到导通状态，从而提供信号线Dm的电势给像素电极A11。换句话说，第一TFT(M11)和第二TFT(M12)设置在提供数据电势给像素电极A11的路径上，并且当位于像素电极A11后段(subsequent stage)的两条扫描线Gn+1和Gn+2设置到扫描电势时，第一TFT(M11)的栅极和第二TFT(M12)的栅极导通。当第一TFT(M11)的栅极和第二TFT(M12)的栅极导通时，数据电势从信号线Dm提供到像素电极A11。
第三TFT(M3)的源极/漏极连接到信号线Dm，并且其源极/漏极中的另一个连接到像素电极B11。第三TFT(M3)的栅极连接到扫描线Gn+1。因此，当扫描线Gn+1设置到选择电势时，第三TFT(M3)接通，从而提供信号线Dm的电势到像素电极B11。
图19是表示在包括该实施例的像素电极结构的传统显示器中扫描线电势和像素电势的变化的时序图。由于图中的参考标号与图8中的类似，因此省略其详细描述。
在定时t1结束时，像素电极A11的电势VPA设置到几乎与电势VDm相同的电势值。此外，像素电极B11的电势VPB也设置到几乎与电势VDm相同的电势值。
但是，在定时t1之后，产生与TFT的接通和关断相关的电势变化，从而像素电极A11的电势VPA下降ΔVP1。扫描线Gn+2的电势VG(n+2)(在定时t1和定时t2之间的间隔中)的下降通过扫描线Gn+2和像素电极A11之间的寄生电容导致像素电极A11的电势VPA相当于ΔVP1的下降。扫描线Gn+2和像素电极A11之间的寄生电容主要归因于TFT(M12)的栅极和像素电极A11之间的寄生电容。
此外，扫描线Gn+1的电势VG(n+1)(在定时t2和定时t3之间的间隔中)的下降通过扫描线Gn+1和像素电极A11之间的寄生电容导致像素电极A11的电势VPA相当于ΔVP2的下降。扫描线Gn+1和像素电极A11之间的寄生电容主要归因于通过TFT(M11)和TFT(M12)的电容。在该实施例中，电势变化ΔVP1比电势变化ΔVP2大。这归因于扫描线Gn+2和像素电极A11之间的寄生电容比扫描线Gn+1和像素电极A11之间的寄生电容大。其它方面的原因归因于例如ΔVP2取决于通过两个TFT的寄生电容，而且TFT(M12)的寄生电容等于其源极和漏极之间的电容。
像素电极B11的电势VPB设置到几乎与在定时t2结束时的电势VDm相同的电势值。但是，在定时t2之后，产生与TFT的接通和关断相关的电势变化，从而像素电极B11的电势VPB下降ΔVP3。扫描线Gn+1的电势VG(n+1)(在定时t2和定时t3之间的间隔中)的下降通过扫描线Gn+1和像素电极B11之间的寄生电容导致像素电极B11的电势VPB相当于ΔVP3的下降。扫描线Gn+1和像素电极B11之间的寄生电容主要归因于TFT(M13)的栅极和像素电极B11之间的寄生电容。
这里，非常重要的一个事实是，在像素选择时与TFT的接通和关断相关的电势变化在像素电极A11的电势VPA和像素电极B11的电势VPB之间表现出不同的程度。在该实施例中，像素电极B11的电势变化ΔVP3比像素电极A11的电势变化(ΔVP1+ΔVP2)小。在该实施例中这三个TFT具有相同的大小。一般情况下，用于发送显示信号的TFT的特性最好设计的相同。TFT(M13)和像素电极B11之间的寄生电容等于TFT(M12)和像素电极A11之间的寄生电容。因此，如果扫描线电势恒定不变，则电势变化ΔVP3与电势变化ΔVP1变得彼此相等。由此，像素电极A11的电势变化(电势的下降)比像素电极B11的电势变化要大电势变化ΔVP2。
可以通过采用实施例1至3中描述的技术来补偿电势变化的差异。
根据实施例1，将Vgha设置为比Vghb小的值。通过这种方式，使ΔVP1变得比ΔVP3小，从而减小这两个像素电极之间的电势变化的差异。如果将(ΔVP1+ΔVP2)设置的几乎与ΔVP3相等，则可以将这两个像素电极的电势变化设置到几乎相同的值。
或者，根据实施例2，将TFT(M13)和TFT(M12)形成为具有不同的大小。通过将TFT(M13)设计的比TFT(M12)大，可以将ΔVP3的大小设计的比ΔVP1的大小大。
电势变化的差异可以通过在像素电极和用于选择的扫描线之间增加电容来进行补偿。像素电极B11的像素电势的变化可以通过增加针对像素B的附加电容来提高。附加电容在像素电极B11和用于选择像素B的扫描线Gn+1之间形成。图20示出在像素电极B11和扫描线Gn+1之间形成的附加电容(Ca)、以及在像素电极D11和扫描线Gn+2之间形成的附加电容(Ca)。
附加电容可以通过将像素电极扩展到扫描线Gn+1上来形成。或者，附加电容也可以在形成信号线层期间通过形成与扫描线Gn+1交叠的附加导体并将该附加导体连接到像素电极B11上来形成。
例如，具有底部栅极(bottom-gate)TFT结构的TN型LCD包括作为底层的扫描线层和作为顶层的像素电极层。这里，假定LCD的像素电极结构包括在扫描线层和像素电极层之间的信号线层(源极/漏极层)。在扫描线层上形成诸如栅极绝缘层的绝缘层。通过将像素电极扩展到扫描线，可以形成包括像素电极、扫描线和绝缘层的电容。或者，利用信号层形成经由绝缘层交叠扫描线的导体部分，然后将该导体部分连接到像素电极。由此可以形成包括像素电极、信号线层的导体部分、绝缘层、以及扫描线的附加电容。
在形成附加电容时，应该根据像素结构选择适当的结构，而不应受到上述结构的限制。这里非常重要的是电容加在像素电极和用于选择像素的扫描线之间。对于存储电容，在包括用扫描线和像素电极形成的存储电容的LCD中，该存储电容在像素电极和不用于选择像素的扫描线之间形成。
在该实施例中电势变化的差异可以利用实施例3中描述的技术来进行补偿。将实施例3中的Vlow2值设置为比Vlow3低的值。Vlow2是最低的非选择电平，而Vlow1是最高的非选择电平。另外，Vlow3是介于Vlow1和Vlow2之间的值。
像素电极A11的像素电势的上升根据(Vlow1-Vlow2)确定，而像素电极B11的像素电势的上升根据(Vlow1-Vlow3)确定。在该实施例中，像素电极A11的电势(ΔVP1+ΔVP2)的下降比像素电极B11的电势ΔVP3的下降要大。由于(Vlow1-Vlow2)比(Vlow1-Vlow3)大，所以通过设置三个适当的非选择电势值，可以减少像素电极A11和B11之间电势变化的差异并基本上均衡两个电势的变化量。
另外，针对像素A和像素B通过将存储电容的大小设置为不同的值也可以补偿像素电势的变化。如在实施例3中所述，经由存储电容的补偿电压取决于存储电容的大小和扫描线电势的变化量。将像素电极A的存储电容设计得比像素电极B的存储电容大能够有效减小像素电势变化的差异。
尽管参照扭曲向列(TN)型液晶显示器描述了本发明，但是本发明也能够适用于其它各种类型的显示器，例如平面内(in-plane)开关型液晶显示器。另外，本发明的应用领域不仅限于其中多路复用两个像素的双重型显示器，而且本发明也能够用于三重或更多重类型的多重显示器。
如上所述，根据本发明，能够减少信号线的数量，并由此减少数据驱动器的数量。因此，能够实现更高的分辨率，并且能够补偿归因于像素电极和选择扫描线之间的寄生电容的像素电极之间的电势变化差异。由于电势变化的差异减小，所以能够提高显示屏幕的均一性。
虽然已经详细描述了本发明的优选实施例，但是在不脱离所附权利要求限定的本发明的精神和范围的情况下，可以进行各种其他各种变更、替换和修改。

Claims (21)

1.一种显示设备，包括：
信号线，用于发送用于图像显示的显示信号给多个像素电极；以及
第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们；
其中，第一像素电极通过第一薄膜晶体管电路连接到包括第一扫描线和第二扫描线两条扫描线的第一扫描线组；
第二像素电极通过与第一薄膜晶体管电路不同的第二薄膜晶体管电路连接到包括第二扫描线的第二扫描线组；
当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组；
当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组；以及
第一扫描信号和第二扫描信号具有彼此不同的电势值，以减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
2.根据权利要求1所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极中的一个连接到第一像素电极的第一薄膜晶体管、以及其源极/漏极中的一个连接到第一薄膜晶体管的栅极的第二薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极中的一个连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三薄膜晶体管；
当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二薄膜晶体管提供给第一薄膜晶体管的栅极；
当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线；以及
输出的第一扫描线电势具有大于所输出的第二扫描线电势的值。
3.根据权利要求2所述的显示设备，
其中，第一薄膜晶体管的源极/漏极中的另一个连接到信号线；
第二薄膜晶体管的源极/漏极中的另一个连接到第一扫描线，并且第二薄膜晶体管的栅极连接到包括在第一扫描线组中的另一扫描线；以及
第三薄膜晶体管的源极/漏极中的另一个连接到信号线。
4.根据权利要求1所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极中的一个连接到第一像素电极并且其栅极连接到包括在第一扫描线组中的第一扫描线的第一薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极中的一个连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第二薄膜晶体管；
在显示信号给到第一像素电极之后，将显示信号给到第二像素电极；以及
输出到第一扫描线的扫描线电势具有小于输出到第二扫描线的扫描线电势的值。
5.根据权利要求4所述的显示设备，
其中，第一薄膜晶体管电路还包括第三薄膜晶体管；
第三薄膜晶体管的源极/漏极分别连接到信号线和第一薄膜晶体管的源极/漏极；
第三薄膜晶体管的栅极连接到包括在第一扫描线组中的除第一扫描线之外的另一条扫描线；以及
第二扫描线和除第一扫描线之外的另一条扫描线集合构成共用扫描线。
6.根据权利要求1所述的显示设备，
其中，第一薄膜晶体管电路包括第一和第二薄膜晶体管；
第二薄膜晶体管电路包括第三薄膜晶体管；
当第一和第二扫描线被选择时，将显示信号给到第一像素电极；以及
当没有选择第一扫描线而选择第二扫描线时，将显示信号给到第二像素电极。
7.一种显示设备，包括：
信号线，用于发送用于图像显示的显示信号给多个像素电极；以及
第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们；
其中，第一像素电极通过第一薄膜晶体管电路连接到包括第一扫描线和第二扫描线两条扫描线的第一扫描线组；
第二像素电极通过与第一薄膜晶体管电路不同的第二薄膜晶体管电路连接到包括第二扫描线的第二扫描线组；
当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组；
当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组；以及
至少一个包括在第一薄膜晶体管电路中的薄膜晶体管的大小与至少一个包括在第二薄膜晶体管电路中的薄膜晶体管的大小不同，以减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
8.根据权利要求7所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极连接到第一像素电极的第一薄膜晶体管、以及其源极/漏极连接到第一薄膜晶体管的栅极的第二薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三薄膜晶体管；
当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二薄膜晶体管提供给第一薄膜晶体管的栅极；
当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线；以及
第一薄膜晶体管比第三薄膜晶体管的源极/漏极和栅极之间的电容大。
9.根据权利要求8所述的显示设备，
其中，第二薄膜晶体管比第三薄膜晶体管的源极/漏极和栅极之间的电容小。
10.根据权利要求7所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极连接到第一像素电极并且其栅极连接到包括在第一扫描线组中的第一扫描线的第一薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第二薄膜晶体管；
第一扫描线组和第二扫描线组拥有一个共用的扫描线，并且在显示信号给到第一像素电极之后将显示信号给到第二像素电极；以及
第二薄膜晶体管比第一薄膜晶体管的源极/漏极和栅极之间的电容大。
11.根据权利要求7所述的显示设备，
其中，第一薄膜晶体管电路包括连接到第一像素电极的第一薄膜晶体管和连接到第一薄膜晶体管的第二薄膜晶体管；
第二薄膜晶体管电路包括第三薄膜晶体管；
当第一和第二扫描线被选择时，将显示信号给到第一像素电极；
当没有选择第一扫描线而选择第二扫描线时，将显示信号给到第二像素电极；以及
第三薄膜晶体管比第一薄膜晶体管的源极/漏极和栅极之间的电容大。
12.一种显示设备，包括：
信号线，用于发送用于图像显示的显示信号给多个像素电极；以及
第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们；
其中，第一像素电极通过第一薄膜晶体管电路连接到包括第一扫描线和第二扫描线中的一条或两条扫描线的第一扫描线组；
第二像素电极通过与第一薄膜晶体管电路不同的第二薄膜晶体管电路连接到包括第一扫描线和第二扫描线中的一条或两条扫描线的第二扫描线组；
第一扫描线组和第二扫描线组中的任意一个包括第一扫描线和第二扫描线两条扫描线；
当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组；
当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组；以及
在第一像素电极和包括在第一扫描线组中的扫描线之间形成附加电容，以便减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化，并且不在第二像素电极和包括在第二扫描线组中的扫描线之间形成附加电容。
13.根据权利要求12所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极连接到第一像素电极的第一薄膜晶体管、以及其源极/漏极连接到第一薄膜晶体管的栅极的第二薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三薄膜晶体管；
当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二薄膜晶体管提供给第一薄膜晶体管的栅极；以及
当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线。
14.根据权利要求12所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极连接到第一像素电极并且其栅极连接到包括在第一扫描线组中的第一扫描线的第一薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第二薄膜晶体管；
第一扫描线组和第二扫描线组拥有一个共用的扫描线，并且在显示信号给到第二像素电极之后将显示信号给到第一像素电极。
15.根据权利要求12、13、14任意一个所述的显示设备，
其中，附加电容是以第一像素电极和连接到第一像素电极的导体部分的任意部分通过绝缘层重叠扫描线的方式形成的。
16.一种显示设备，包括：
信号线，用于发送用于图像显示的显示信号给多个像素电极；以及
第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们；
其中，第一像素电极通过第一薄膜晶体管电路连接到包括第一扫描线和第二扫描线中的一条或两条扫描线的第一扫描线组；
第二像素电极通过与第一薄膜晶体管电路不同的第二薄膜晶体管电路连接到包括第一扫描线和第二扫描线中的一条或两条扫描线的第二扫描线组；
第一扫描线组和第二扫描线组中的任意一个包括两条扫描线；
当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组；
当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组；
第一像素电极用作第一存储电容的电极；
第二像素电极用作第二存储电容的电极；以及
第一存储电容比第二存储电容小，以减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
17.一种显示设备，包括：
信号线，用于发送用于图像显示的显示信号给多个像素电极；以及
第一和第二像素电极，显示信号在一个扫描周期内分别通过信号线顺次提供给它们；
其中，第一像素电极通过第一薄膜晶体管电路连接到包括第一扫描线和第二扫描线两条扫描线的第一扫描线组；
第二像素电极通过与第一薄膜晶体管电路不同的第二薄膜晶体管电路连接到包括第一扫描线和第二扫描线中的一条或两条扫描线的第二扫描线组；
当第一显示信号给到第一像素电极时，驱动电路输出第一扫描信号到第一扫描线组；
当第二显示信号给到第二像素电极时，驱动电路输出第二扫描信号到第二扫描线组；
第一和第二像素电极在第三扫描线和与其相邻的第二扫描线之间形成；
在第三扫描线与第一和第二像素电极之间分别形成存储电容；
第一扫描线组和第二扫描线组包括与第三扫描线邻接的扫描线，但不包括第三扫描线；以及
在显示电势给到第一像素电极时的第一周期内第三扫描线的扫描线电势值与在显示电势给到第二像素电极时的第二周期内第三扫描线的扫描线电势值不相同，以减少第一像素电极所拥有的像素电势的变化量和第二像素电极所拥有的像素电势的变化量之间的差异，该差异归因于扫描线电势的变化。
18.根据权利要求17所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极中的一个连接到第一像素电极的第一薄膜晶体管、以及其源极/漏极中的一个连接到第一薄膜晶体管的栅极的第二薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极中的一个连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第三薄膜晶体管；
当输出第一扫描信号时，输出到包括在第一扫描线组中的第一扫描线的第一扫描线电势通过第二薄膜晶体管提供给第一薄膜晶体管的栅极；
当输出第二扫描信号时，将第二扫描线电势输出到第二扫描线；以及
在第一周期中第三扫描线的扫描线电势比第二周期中的扫描线电势大。
19.根据权利要求18所述的显示设备，
其中，第一薄膜晶体管的源极/漏极中的另一个连接到信号线；
第二薄膜晶体管的源极/漏极中的另一个连接到第一扫描线，并且第二薄膜晶体管的栅极连接到包括在第一扫描线组中的另一扫描线；以及
第三薄膜晶体管的源极/漏极中的另一个连接到信号线。
20.根据权利要求17所述的显示设备，
其中，第一薄膜晶体管电路包括其源极/漏极连接到第一像素电极并且其栅极连接到包括在第一扫描线组中的第一扫描线的第一薄膜晶体管；
第二薄膜晶体管电路包括其源极/漏极连接到第二像素电极并且其栅极连接到包括在第二扫描线组中的第二扫描线的第二薄膜晶体管；
在显示信号给到第一像素电极之后，将显示信号给到第二像素电极；以及
在第一周期中第三扫描线的扫描线电势比第二周期中的扫描线电势小。
21.根据权利要求20所述的显示设备，
其中，第一薄膜晶体管电路还包括第三薄膜晶体管；
第三薄膜晶体管的源极/漏极分别连接到信号线和第一薄膜晶体管的一个源极/漏极；
第三薄膜晶体管的栅极连接到包括在第一扫描线组中的除第一扫描线之外的另一条扫描线；以及
第二扫描线和除第一扫描线之外的另一条扫描线集合构成一条同一的线。
CNB028280512A 2002-01-17 2002-12-19 显示设备和扫描线驱动电路 Expired - Fee Related CN100399400C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9143/2002 2002-01-17
JP2002009143 2002-01-17

Publications (2)

Publication Number Publication Date
CN1620682A CN1620682A (zh) 2005-05-25
CN100399400C true CN100399400C (zh) 2008-07-02

Family

ID=19191488

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028280512A Expired - Fee Related CN100399400C (zh) 2002-01-17 2002-12-19 显示设备和扫描线驱动电路

Country Status (9)

Country Link
US (1) US7221352B2 (zh)
EP (1) EP1469451A4 (zh)
JP (1) JPWO2003060868A1 (zh)
KR (1) KR100757766B1 (zh)
CN (1) CN100399400C (zh)
AU (1) AU2002357625A1 (zh)
CA (1) CA2476750A1 (zh)
TW (1) TWI224768B (zh)
WO (1) WO2003060868A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184334B2 (ja) * 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
TWI387800B (zh) 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
US8836621B2 (en) * 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
KR20060089829A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101240642B1 (ko) * 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
TWI301961B (en) * 2005-02-17 2008-10-11 Au Optronics Corp Liquid crystal display, timing crontroller and scan method
JP4710422B2 (ja) * 2005-06-03 2011-06-29 カシオ計算機株式会社 表示駆動装置及び表示装置
US8629819B2 (en) 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI289284B (en) * 2005-12-09 2007-11-01 Innolux Display Corp Driving circuit for liquid crystal display panel and liquid crystal display
KR101253273B1 (ko) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN100445819C (zh) * 2006-03-28 2008-12-24 友达光电股份有限公司 低色偏的液晶显示器及其驱动方法
TWI326068B (en) * 2006-03-31 2010-06-11 Au Optronics Corp Pixel drive method and flat panel display
CN100414365C (zh) * 2006-04-25 2008-08-27 友达光电股份有限公司 扫描驱动方法及其平面显示器
KR101245944B1 (ko) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR100901684B1 (ko) * 2007-09-07 2009-06-08 한국전기연구원 출력편차 제어를 이용한 매트릭스 구동회로
CN101510030B (zh) * 2008-02-15 2012-07-18 奇美电子股份有限公司 液晶显示面板及其制造方法
JP5266574B2 (ja) * 2008-03-19 2013-08-21 Ｎｌｔテクノロジー株式会社 液晶表示装置
JP4682279B2 (ja) * 2008-03-21 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
TWI381358B (zh) * 2008-03-31 2013-01-01 Au Optronics Corp 液晶顯示面板之驅動方法及其液晶顯示器
JP4775407B2 (ja) * 2008-05-30 2011-09-21 カシオ計算機株式会社 表示装置
JP5211972B2 (ja) * 2008-09-17 2013-06-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
TWI398849B (zh) 2008-12-10 2013-06-11 Au Optronics Corp 顯示面板的驅動方法
KR101765726B1 (ko) * 2010-02-01 2017-08-08 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2016163299A1 (ja) * 2015-04-07 2016-10-13 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
KR102088683B1 (ko) 2015-09-04 2020-03-13 삼성전자주식회사 영상표시장치 및 영상표시장치의 구동 방법
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
KR20200034055A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 표시 장치
CN109709732A (zh) * 2019-01-09 2019-05-03 惠科股份有限公司 一种显示面板及其驱动方法和显示装置
CN110136630B (zh) * 2019-06-18 2022-10-04 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0259875A2 (en) * 1986-09-11 1988-03-16 Fujitsu Limited Active matrix display devices
EP0479552A2 (en) * 1990-10-01 1992-04-08 Sharp Kabushiki Kaisha Display apparatus
JPH04338729A (ja) * 1991-05-16 1992-11-26 Seiko Epson Corp 液晶表示装置
JPH05188395A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 液晶表示素子
JPH05265045A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd アクティブマトリクス型液晶表示装置及びその駆動回路
JPH05303114A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 液晶表示素子
JPH08146464A (ja) * 1994-09-21 1996-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
CN1297220A (zh) * 1999-11-22 2001-05-30 阿尔卑斯电气株式会社 有源矩阵型液晶显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232404A (ja) * 1985-04-08 1986-10-16 Sumitomo Electric Ind Ltd 光フアイバ切断方法及び切断装置
JPS61232494A (ja) * 1985-04-09 1986-10-16 松下電器産業株式会社 表示方法
JPH07113722B2 (ja) * 1986-09-11 1995-12-06 富士通株式会社 アクテイブマトリクス型表示装置及びその駆動方法
JPS6468792A (en) * 1987-09-10 1989-03-14 Fujitsu Ltd Driving of active matrix type display device
JPH01147434A (ja) * 1987-12-02 1989-06-09 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH01170918A (ja) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2573730B2 (ja) * 1990-07-09 1997-01-22 シャープ株式会社 アクティブマトリクス表示装置
JPH07152013A (ja) * 1993-11-29 1995-06-16 Nippondenso Co Ltd 液晶表示素子
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP2937129B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
US5798745A (en) 1996-09-30 1998-08-25 Rockwell International LCD panel having tailored pushdown voltages
JP3092537B2 (ja) * 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置
JP4013293B2 (ja) * 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
US6310594B1 (en) * 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
US6476787B1 (en) * 1998-11-04 2002-11-05 International Business Machines Corporation Multiplexing pixel circuits
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
EP1069463A3 (en) * 1999-07-15 2004-08-04 Alps Electric Co., Ltd. Active matrix type liquid crystal display
TW479216B (en) * 2000-08-08 2002-03-11 Au Optronics Corp Liquid crystal display panel and the control method thereof
JP4540219B2 (ja) * 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション 画像表示素子、画像表示装置、画像表示素子の駆動方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0259875A2 (en) * 1986-09-11 1988-03-16 Fujitsu Limited Active matrix display devices
EP0479552A2 (en) * 1990-10-01 1992-04-08 Sharp Kabushiki Kaisha Display apparatus
JPH04338729A (ja) * 1991-05-16 1992-11-26 Seiko Epson Corp 液晶表示装置
JPH05188395A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 液晶表示素子
JPH05265045A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd アクティブマトリクス型液晶表示装置及びその駆動回路
JPH05303114A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 液晶表示素子
JPH08146464A (ja) * 1994-09-21 1996-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
CN1297220A (zh) * 1999-11-22 2001-05-30 阿尔卑斯电气株式会社 有源矩阵型液晶显示装置

Also Published As

Publication number Publication date
AU2002357625A1 (en) 2003-07-30
TWI224768B (en) 2004-12-01
US20040263760A1 (en) 2004-12-30
KR20040083051A (ko) 2004-09-30
CA2476750A1 (en) 2003-07-24
KR100757766B1 (ko) 2007-09-12
JPWO2003060868A1 (ja) 2005-05-19
US7221352B2 (en) 2007-05-22
WO2003060868A1 (fr) 2003-07-24
TW200401250A (en) 2004-01-16
EP1469451A1 (en) 2004-10-20
EP1469451A4 (en) 2009-04-01
CN1620682A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN100399400C (zh) 显示设备和扫描线驱动电路
CN107886912B (zh) 显示装置及其驱动方法
US9251755B2 (en) Gate driver and liquid crystal display including the same
CN105243985B (zh) 有机发光显示器及其驱动方法
US7511691B2 (en) Display drive device and display apparatus having same
KR102233626B1 (ko) 표시 장치
KR102021579B1 (ko) 액정 표시 장치 및 그 구동 방법
CN101783120A (zh) 液晶显示装置
CN101464602B (zh) 液晶显示装置及其驱动方法
JP2010033038A (ja) 表示パネル駆動方法及び表示装置
KR20160029994A (ko) 액정표시장치
US9360692B2 (en) Display device and driving method thereof
US8605126B2 (en) Display apparatus
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR20130019776A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN101369411B (zh) 显示器
KR102338944B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20120128904A (ko) 액정 표시 장치의 구동 장치 및 방법
JP2005182052A (ja) インパルシブ駆動液晶表示装置及びその駆動方法
US8624800B2 (en) Liquid crystal display device and driving method thereof
KR101662839B1 (ko) 액정표시장치
KR102016560B1 (ko) 고전압 구동용 액정표시장치와 그 구동방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR20060067291A (ko) 표시 장치
KR20200082802A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LIAN XIANG(SINGAPORE)PRIVATE LTD.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20061027

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061027

Address after: Singapore Changi

Applicant after: Lenovo (Singapore) Pte. Ltd.

Address before: New York, USA

Applicant before: International Business Machines Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HU'AN FUND CO., LTD.

Free format text: FORMER OWNER: LENOVO (SINGAPORE) PTE. LTD.

Effective date: 20120925

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120925

Address after: Delaware, USA

Patentee after: Juan Foundation Ltd

Address before: Singapore Changi

Patentee before: Lenovo (Singapore) Pte. Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20171219

CF01 Termination of patent right due to non-payment of annual fee