KR20040083051A - 표시 장치 및 주사선용 드라이버 회로 - Google Patents

표시 장치 및 주사선용 드라이버 회로 Download PDF

Info

Publication number
KR20040083051A
KR20040083051A KR10-2004-7002782A KR20047002782A KR20040083051A KR 20040083051 A KR20040083051 A KR 20040083051A KR 20047002782 A KR20047002782 A KR 20047002782A KR 20040083051 A KR20040083051 A KR 20040083051A
Authority
KR
South Korea
Prior art keywords
tft
scan line
potential
pixel electrode
scan
Prior art date
Application number
KR10-2004-7002782A
Other languages
English (en)
Other versions
KR100757766B1 (ko
Inventor
고다테마나부
카이슐로이펜
간자키에이스케
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040083051A publication Critical patent/KR20040083051A/ko
Application granted granted Critical
Publication of KR100757766B1 publication Critical patent/KR100757766B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Abstract

본 발명은 신호선의 수를 저감하는 동시에, 각 화소에 가해지는 인가 전압의 정밀도를 높임으로써 휘도차가 없는 화면의 균일성을 확보하는 것을 목적으로 한다. 주사선(Gn+2)이 선택 전위가 되고 나서 비선택 전위가 되기까지의 사이(t1)에 화소 전극(A)에 부여해야 하는 제1 전위를 가진 제1 표시 신호를 신호선에 공급하고, 화소 전극(A, B)에 제1 전위를 부여하는 동시에, 주사선(Gn+2)이 비선택 전위가 된 후(t2)에 화소 전극(B)에 부여해야 하는 제2 전위를 가진 제2 표시 신호를 신호선에 공급하며, 화소 전극(B)에 제2 전위를 부여할 때, 화소 전극(A)과 주사선(Gn+1, Gn+2)간의 기생 용량에 대응한 전위 변동과, 화소 전극(B)와 주사선(Gn+1)간의 기생 용량에 대응한 전위 변동과의 차분을 상쇄하는 보상 전위 변동을 주사선(Gn+1)에 부여하여 보상한다.

Description

표시 장치 및 주사선용 드라이버 회로{DISPLAY DEVICE, SCANNING LINE DRIVER CIRCUIT}
최근, CRT 디스플레이에 있어서 진보가 느리던 디스플레이의 고해상도화는 액정을 비롯한 새로운 기술의 도입과 동시에 비약적인 진보를 달성하려고 한다. 특히, 액정 표시 장치는 미세 가공을 실시함으로써 CRT 디스플레이와 비교해서 고선명화가 비교적 용이하다.
액정 표시 장치로서는 스위칭 소자로서의 TFT(Thin Film Transistor: 박막 트랜지스터)를 이용한 액티브 매트릭스 방식의 액정 표시 장치가 알려져 있다. 이 액티브 매트릭스 방식의 액정 표시 장치는 주사선과 신호선을 매트릭스형으로 배치하고, 그 교점에 박막 트랜지스터가 배치된 TFT 어레이 기판과, 그 기판과 소정의 간격을 이격하여 배치되는 대향 기판과의 사이에 액정 재료를 봉입하고, 이 액정 재료에 부여하는 전압을 박막 트랜지스터로 제어해서, 액정의 전기 광학적 효과를 이용하여 표시한다.
도 21은 TFT 어레이 기판 위에 형성된 화소의 등가 회로도이다. 도 21에 있어서 신호선(30)과 주사선(40)이 매트릭스형으로 배치되고, 신호선(30)과 주사선(40)으로 둘러싸인 영역이 단일의 화소를 형성한다. 단일의 화소는 화소 전극(20)과, 이것에 접속한 TFT(10)를 갖는다. 주사선(40)이 선택 전위가 되면, TFT(10)이 온 상태가 된다. 신호선(30)으로부터 화소 전극(20)에 표시 전위(표시 신호)가 공급된다. 이 표시 전위가 액정을 투과하는 광량을 제어한다.
일반적으로, 액티브 매트릭스 방식의 액정 표시 장치의 고선명화에 수반하는 화소수의 증대에 따라 다음과 같은 문제가 제기되고 있다. 즉, 화소수의 증대에 따라 신호선 및 주사선의 수량이 매우 많아지고, 이로 인해 구동 IC의 개수 증가 및 비용 상승이 초래된다. 또한, 구동 IC와 어레이 기판과의 접속을 위한 전극 피치가 좁아지고, 접속이 곤란해지는 동시에, 접속 작업의 수율이 저하된다.
이러한 문제들을 동시에 해결하기 위해서, 인접하는 2개의 화소에 1개의 신호선으로부터 시분할로 전위를 부여함으로써 필요한 데이터 ·드라이버 IC 수를 줄이고, 접속 단자의 피치를 크게 하는 제안이 지금까지 이루어지고 있다. 이것의 예로서 일본 특허 공개 평6-148680호 공보, 특허 공개 평11-2837호 공보, 특허 공개 평5-265045호 공보, 특허 공개 평5-188395호 공보 및 특허 공개 평5-303114호 공보가 있다.
특허 공개 평5-265045호 공보에 개시된 제안의 하나가 도 22에 도시되어 있다. 2개의 화소가 TFT(P1∼P3)를 통해 1개의 신호선에 접속된 구조를 이루고 있다. 화소 전극(i, k)과 화소 전극(i, k+1)는 동일행에 포함된다. 즉, 1 주사 주기내에,이들 2개의 화소 전극에 표시 전위가 부여된다. 화소 전극(i, k)은 2개의 TFT(P1과 P2)를 통해 신호선(6-j)에 접속된다. 화소 전극(i, k+1)은 하나의 TFT(P3)를 통해 신호선(6-j)에 접속된다.
이 2개의 화소의 동작을 설명하면, 제1 기간에서, 주사선(8-i)과 주사선(8-i+1)을 선택 전위로 한다. 이에 따라, TFT(P1, P2, P3)가 온 상태가 된다. 신호선(6-j)에 부여된 제1 표시 전위는 화소 전극(i, k)과 화소 전극(i, k+1)에 공급된다. 이에 따라, 화소 전극(i, k)의 표시 전위가 결정된다. 제2 기간에서, 주사선(8-i)에 선택 전위를 부여하고, 주사선(8-i+1)에 비선택 전위를 부여한다. 신호선(6-j)에 부여된 제2 표시 전위는 화소 전극(i, k+1)에 공급된다. 이에 따라, 화소 전극(i, k+1)의 표시 전위가 결정된다.
따라서, 신호선의 수는 종래의 반으로도 충분하기 때문에 데이터 드라이버의 출력수도 종래의 반으로 할 수 있다.
그러나, 종래의 다중화 화소 LCD에 관한 발명에서는 각 화소 전극과 게이트선(또는 게이트 전극)간의 기생 용량에 대한 영향에 대하여 검토하지 않았다. 아래의 실시예에서 상세히 설명하겠지만, 1 주사 주기 동안에 하나의 신호선으로부터 표시 전위가 부여되는 복수의 화소(다중화 화소)에 있어서 이 기생 용량에 의한 화소 전위의 변동이 서로 다르다. 이것은 각각의 화소의 화소 구조의 차이 또는 선택 순서(표시 전위가 부여되는 순서)의 차이에 의해서 야기되는 것이다.
기생 용량에 의한 화소 전위의 변동이 다르기 때문에 화소에 대하여 가해지는 인가 전압의 정밀도가 저하되고, 특히 중간조 표시 시에 화소간의 휘도차가 현저히 발생된다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 신호선 수의 저감 및 데이터 ·드라이버수의 저감을 가능하게 하는 동시에, 각 화소에 가해지는 인가 전압의 정밀도를 높임으로써 휘도차를 감소시키고, 화면의 균일성을 확보할 수 있는 화상 표시 장치를 제공하는 것을 목적으로 한다.
본 발명은 표시 장치 및 주사선용 드라이버 회로에 관한 것으로서, 예컨대 다중화 화소를 갖는 액정 표시 장치 또는 그 액정 표시 장치에 사용되는 주사선용 드라이버 회로에 관한 것이다.
도 1은 본 발명의 액정 표시 장치의 개요 구성을 도시한 도면이다.
도 2는 실시예 1에 따른 액정 표시 장치의 어레이 기판의 구성을 도시한 도면이다.
도 3은 실시예 1에 따른 액정 표시 장치의 어레이 기판의 동작을 도시한 도면이다.
도 4는 실시예 1에 따른 액정 표시 장치의 어레이 기판의 동작을 도시한 도면이다.
도 5는 실시예 1에 따른 액정 표시 장치의 어레이 기판의 동작을 도시한 도면이다.
도 6은 실시예 1에 따른 액정 표시 장치의 어레이 기판의 동작을 도시한 도면이다.
도 7은 실시예 1에 따른 액정 표시 장치의 주사 신호의 타이밍차트이다.
도 8은 실시예 1의 어레이 회로 구조를 갖는 종래의 액정 표시 장치에서의 구동 펄스와 화소 전극 근방의 전압 변동을 도시한 도면이다.
도 9는 실시예 1에 따른 액정 표시 장치에서의 구동 펄스와 화소 전극 근방의 전압 변동을 도시한 도면이다.
도 10은 실시예 1에 따른 액정 표시 장치에 이용하는 스위치 회로의 구성을 도시한 도면이다.
도 11은 제10에 도시한 스위치 회로의 입출력 파형을 도시한 도면이다.
도 12는 실시예 1에 따른 액정 표시 장치에 이용하는 가산/감산 회로의 구성을 도시한 도면이다.
도 13은 도 12에 도시한 가산/감산 회로의 구성을 도시한 도면이다.
도 14는 실시예 2에 따른 액정 표시 장치의 어레이 기판의 회로 구성을 도시한 도면이다.
도 15는 실시예 2에 따른 액정 표시 장치에 이용되는 TFT의 평면도이다.
도 16은 실시예 3에 따른 액정 표시 장치의 주사 신호의 타이밍차트이다.
도 17은 실시예 3에 따른 액정 표시 장치의 주사 신호의 타이밍차트이다.
도 18은 실시예 4에 따른 액정 표시 장치의 어레이 기판의 회로 구성을 도시한 도면이다.
도 19는 실시예 4의 어레이 회로 구조를 갖는 종래의 액정 표시 장치에 있어서의 구동 펄스와 화소 전극 근방의 전압 변동을 도시한 도면이다.
도 20은 부가 용량을 갖는 어레이 회로 구조를 도시한 도면이다.
도 21은 종래의 TFT 어레이 기판의 등가 회로도이다.
도 22는 특허 공개 평5-265045호 공보에 개시된 어레이 기판의 회로 구성을 도시한 도면이다.
<도면의 주요 부분에 대한 설명>
A: 어레이 기판
SD: 신호선 구동 회로
GD: 주사선 구동 회로
DV: 구동 제어 회로
IF: 인터페이스
30: 신호선, 40: 주사선
A1, A11, A41: 화소 전극
B1, B11, B41: 화소 전극
C1, C11, C41: 화소 전극
D1, D11, D41: 화소 전극
M1∼M3, M11∼M13, M41∼M43: TFT,
Cs, Cs1, Cs2: 축적 용량, C: 전하 용량
본원 발명에 있어서 이하의 구성을 개시하기로 한다. 이하의 구성을 채택함으로써 화소 선택 주사선과 화소 전극 및 기생 용량에 기인하는 화소 전위 변동의 다중화 화소간의 차이를 작게 할 수 있고, 이에 따라 화상 표시 품질의 저하를 개선할 수 있다.
발명의 용이한 이해를 위해, 발명의 상세한 설명에 개시한 사항이 발명의 구성 요소에 대응하게 된다. 이들의 사항은 각 구성 요소의 일례에 지나지 않는다. 복수의 사항이 하나의 구성 요소에 대응하는 경우라도 하나의 사항만이 대응하는 경우가 있다.
제1 발명의 표시 장치는 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과, 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1(예컨대, 도 2의 A1) 및 제2(예컨대, 도 2의 B1)의 화소 전극을 갖는다. 제1 화소 전극은 제1 TFT(Thin Film Transistor) 회로(예컨대, 도 2의 M1, M2 및 그 접속 배선부)를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군(예컨대, 도 2의 Gn+1, Gn+2)에 접속된다. 제2 화소 전극은 제1 TFT 회로와 다른 제2TFT 회로(예컨대, 도 2의 M3)를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군(예컨대, 도 2의 Gn+1)에 접속된다. 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 제1 주사선군에 제1 주사 신호를 출력한다. 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 제2 주사선군에 제2 주사 신호를 출력한다. 제1 주사 신호와 제2 주사 신호는 전위가 서로 다르다(예컨대, 실시예 1의 설명 참조).
1 주사 주기는 주사 신호가 순차 주사선의 후단에 주기적으로 시프트해 가는 경우의 1 주기이다. 1 주사 주기는 전형적으로는 PC 등의 외부 장치로부터 입력되는 1행분의 화소를 표시하기 위한 기간에 대응한다. 예컨대, 실시예 1에서는 화소(A)와 화소(B)의 선택 기간의 합이 1 주사 주기에 대응한다. TFT 회로는 TFT를 구비한 회로이다. 그것은 하나 이상의 TFT를 구비하고, TFT 이외의 회로 요소를 포함할 수도 있다. 표시 신호는 각 화소 전극의 확정된 화상 표시 신호이다. 그것은 표시 화상의 1요소로서 하나의 화소가 표시하여야 할 신호이다. 예컨대, 하나의 화소 전극에 1 주사 주기 동안에 신호선으로부터 신호가 복수회 입력되는 경우[예컨대, 도 2의 화소 전극(B1)], 그 화소 전극에 최종적으로 입력되는 신호이다.
제1 발명에 따른 제2 발명의 표시 장치에 있어서, 제1 TFT 회로는 소스/드레인 전극이 제1 화소 전극에 접속된 제1 TFT(예컨대, 도 2의 M1)와 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT(예컨대, 도 2의 M2)를 갖는다. 또한, 제2 TFT 회로는, 소스/드레인 전극이 제2 화소 전극에 접속되고 게이트 전극이 상기 제2 주사선군에 포함되는 제2 주사선(예컨대, 도 2의 Gn+1)에 접속된 제3TFT(예컨대, 도 2의 M3)를 갖는다. 제1 주사 신호를 출력하는 데 있어서, 제1 주사선군에 포함되는 제1 주사선(예컨대, 도 2의 Gn+2)에 출력된 제1 주사선 전위는 제2 TFT를 통해 제1 TFT의 게이트 전극에 부여된다. 제2 주사 신호를 출력하는 데 있어서, 제2 주사선에 제2 주사선 전위가 출력된다. 출력된 제1 주사선 전위는 출력된 제2 주사선 전위보다 크다(예컨대, 실시예 1의 설명을 참조).
제2 발명에 따른 제3 발명의 표시 장치에 있어서, 제1 TFT의 소스/드레인 전극은 신호선에 접속된다. 또한, 제2 TFT의 소스/드레인 전극은 제1 주사선에 접속된다. 제2 TFT의 게이트 전극은 제1 주사선군에 포함되는 다른 주사선에 접속된다. 제3 TFT의 소스/드레인 전극은 신호선에 접속된다.
제1 발명에 따른 제4 발명의 표시 장치는 제1 TFT 회로(예컨대, 도 18의 M11, M12)는 소스/드레인 전극이 제1 화소 전극(예컨대, 도 18의 A11)에 접속되고 게이트 전극은 제1 주사선군에 포함되는 제1 주사선(예컨대, 도 18의 Gn+2)에 접속된 제1 TFT(예컨대 도 18의 M12)를 갖는다. 제2 TFT 회로(예컨대, 도 18의 M13)는, 소스/드레인 전극은 제2 화소 전극(예컨대, 도 18의 B11)에 접속되고 게이트 전극은 제2 주사선군에 포함되는 제2 주사선(예컨대, 도 18의 Gn+1)에 접속된 제2 TFT(예컨대, 도 18의 M13)를 갖는다. 제1 화소 전극에 표시 신호가 부여된 후에, 제2 화소 전극에 표시 신호가 부여된다. 제1 주사선에 출력되는 주사선 전위는 제2 주사선에 출력되는 주사선 전위보다 작다(예컨대, 실시예 4의 설명 참조).
제1 발명에 따른 제5 발명의 표시 장치에 있어서, 제1 주사 신호와 제2 주사 신호는 주사선 전위 변동에 의한 제1 화소 전극이 갖는 화소 전위의 변동량과 제2화소 전극이 갖는 화소 전위의 변동량간의 차이가 작도록 전위가 서로 다르다.
제4 발명에 따른 제6 발명의 표시 장치에 있어서, 제1 TFT 회로는 제3 TFT(예컨대, 도 18의 M11)를 갖는다. 제3 TFT의 소스/드레인 전극 각각은 신호선과 제1 TFT의 소스/드레인 전극과 접속된다. 제3 TFT의 게이트 전극은 제1 주사선군에 포함되는 제3 주사선(예컨대, 도 18의 Gn+1)에 접속된다. 제2 주사선과 제3 주사선은 공통의 주사선이다.
제1 발명에 따른 제7 발명의 표시 장치에 있어서, 제1 TFT 회로는 제1 및 제2 TFT를 갖는다. 제2 TFT 회로는 제3 TFT를 갖는다. 제1 주사선군은 제1 및 제2 주사선으로 구성된다. 제2 주사선군은 제2 주사선으로 구성된다. 제1 및 제2 주사선이 선택 상태가 되면 제1 화소 전극에 표시 신호가 부여된다. 제1 주사선이 비선택 상태이고 제2 주사선이 선택 상태가 되면 제2 화소 전극에 표시 신호가 부여된다.
제8 발명의 주사선 드라이버 회로는, 스위칭 소자를 갖는 복수의 화소가 매트릭스형으로 배치되고, 복수의 주사선에 의해서 상기 복수의 화소의 스위칭 소자의 온/오프가 제어되는 액티브·매트릭스·타입의 표시 장치에 사용되는 주사선 드라이버 회로이다. 또한, 복수의 주사 전위 출력 단자와 복수의 주사 전위 출력 단자 각각에 선택 전위를 공급하는 선택 전위 공급 회로를 갖는다. 선택 전위 공급 회로는 적어도 하나의 주사 전위 출력 단자에 제1 선택 전위와 제2 선택 전위를 순차 공급한다.
이 구성을 채택함으로써, 다중화 화소에 의해서 다른 선택 전위를 출력할 수있고, 화소 선택 주사선과 화소 전극과 기생 용량에 기인하는 화소 전위 변동의 다중화 화소간의 차이를 작게 할 수 있다.
제8 발명에 따른 제9 발명의 주사선 드라이버 회로에 있어서, 선택 전위 공급 회로는 제1 선택 전위에 대응하는 전위를 공급하는 제1 선택 전위 공급선과, 제2 선택 전위에 대응하는 전위를 공급하는 제2 선택 전위 공급선과, 제1 또는 제2 선택 전위 공급선의 한쪽을 선택하여 하나의 주사 전위 출력 단자에 회로적으로 접속하는 선택 회로를 갖는다.
제10 발명의 표시 장치(예컨대, 실시예 2의 설명 참조)는 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과, 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는다. 제1 화소 전극(예컨대, 도 2의 A1)은 제1 TFT 회로(예컨대, 도 2의 M1, M2 및 그 접속 배선부)를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속된다. 제2 화소 전극(예컨대, 도 2의 B1)은 제1 TFT 회로와 다른 제2 TFT 회로(예컨대, 도 2의 M3)를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속된다. 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 제1 주사선군에 제1 주사 신호를 출력한다. 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 제2 주사선군에 제2 주사 신호를 출력한다. 제1 TFT 회로에 포함되는 적어도 하나의 TFT의 크기는 제2 TFT 회로에 포함되는 적어도 하나의 TFT의 크기와 다르다.
제1 주사 신호 출력시 주사선의 선택 전위와 제2 주사 신호 출력시 주사선의선택 전위는 같을 수도 다른 수도 있다. 이 점은 이하의 설명에 있어서도 구체적인 언급이 없는 한 마찬가지이다.
제10 발명에 따른 제11 발명의 표시 장치에 있어서, 제1 TFT 회로는 소스/드레인 전극이 제1 화소 전극에 접속된 제1 TFT(예컨대, 도 2의 M1)와, 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT(예컨대, 도 2의 M2)를 갖는다. 제2 TFT 회로는 소스/드레인 전극이 제2 화소 전극에 접속되고, 게이트 전극이 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT(예컨대, 도 2의 M3)를 갖는다. 제1 주사 신호를 출력하는 데 있어서, 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 제2 TFT를 통해 제1 TFT의 게이트 전극에 부여된다. 제2 주사 신호를 출력하는 데 있어서, 제2 주사선에 제2 주사선 전위가 출력된다. 제1 TFT는 제3 TFT보다 크다.
제11 발명에 따른 제12 발명의 표시 장치에 있어서, 제2 TFT는 제3 TFT보다 작다.
제10 발명에 따른 제13 발명의 표시 장치에 있어서, 주사선 전위 변동으로 인한 제1 화소 전극이 갖는 화소 전위의 변동량과 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위해서, 제1 TFT 회로에 포함되는 적어도 하나의 TFT의 크기는 제2 TFT 회로에 포함되는 적어도 하나의 TFT의 크기와 다르다.
제10 발명에 따른 제14 발명의 표시 장치(예컨대, 실시예 4의 설명 참조)에 있어서, 제1 TFT 회로는 제1 TFT(예컨대, 도 18의 M12)를 갖는다. 제1 TFT는 소스/드레인 전극이 제1 화소 전극(예컨대, 도 18의 A11)에 접속되고, 게이트 전극은제1 주사선군에 포함되는 제1 주사선(Gn+2)에 접속된다. 제2 TFT 회로는 제2 TFT(예컨대, 도 18의 M13)를 갖는다. 제2 TFT는 소스/드레인 전극이 제2 화소 전극(예컨대, 도 18의 B11)에 접속되고, 게이트 전극은 제2 주사선군에 포함되는 제2 주사선(Gn+1)에 접속된다. 제1 주사선군과 제2 주사선군은 공통의 주사선(예컨대, 도 18의 Gn+1)을 가지며, 제1 화소 전극에 표시 신호가 부여된 후에 제2 화소 전극에 표시 신호가 부여된다. 제2 TFT는 상기 제1 TFT보다 크다.
제10 발명에 따른 제15 발명의 장치(예컨대, 실시예 4의 설명 참조)에 있어서, 제1 TFT 회로는 제1 화소 전극에 접속된 제1 TFT(예컨대, 도 18의 M12)와, 제1 TFT에 접속된 제2 TFT(예컨대, 도 18의 M11)를 갖는다. 제2 TFT 회로는 제3 TFT(예컨대, 도 18의 M13)를 갖는다. 제1 주사선군은 제1(예컨대, 도 18의 Gn+2) 및 제2 주사선(예컨대, 도 18의 Gn+1)으로 구성된다. 제2 주사선군은 제2 주사선으로 구성된다.
제1 및 제2 주사선이 선택 상태가 되면 제1 화소 전극에 표시 신호가 부여된다. 제1 주사선이 비선택 상태이고 제2 주사선이 선택 상태가 되면 제2 화소 전극에 표시 신호가 부여된다. 제3 TFT는 상기 제1 TFT보다 크다.
제16 발명에 따른 표시 장치(예컨대, 실시예 4의 설명 참조)는 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과, 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는다. 제1 화소 전극(예컨대, 도 20의 B11)은 제1 TFT 회로[예컨대, 도 20의 TFT(M13)]를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속된다. 제2화소 전극(예컨대, 도 20의 A11)은 제1 TFT 회로와 다른 제2 TFT 회로(예컨대, 도 20의 TFT(M11), (M12) 및 그 접속 배선)를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속된다. 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 제1 주사선군에 제1 주사 신호를 출력한다. 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 제2 주사선군에 제2 주사 신호를 출력한다. 제1 화소 전극과 제1 주사선군에 포함되는 하나의 주사선(예컨대, 도 20의 Gn+1) 사이에는 제2 화소 전극과 제2 주사선군에 포함되는 주사선 사이에는 형성되어 있지 않은 부가적 용량(예컨대, 도 20의 Ca)이 형성된다.
제16 발명에 따른 제17 발명의 표시 장치에 있어서, 제1 TFT 회로는 소스/드레인 전극이 제1 화소 전극(예컨대, 도 2의 A1)에 접속된 제1 TFT(예컨대, 도 2의 M1)와, 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT(예컨대, 도 2의 M2)를 갖는다. 제2 TFT 회로는 소스/드레인 전극이 제2 화소 전극(예컨대, 도 2의 B1)에 접속되고, 게이트 전극이 제2 주사선군에 포함되는 제2 주사선(예컨대, 도 2의 Gn+1)에 접속된 제3 TFT(예컨대, 도 2의 M3)를 갖는다. 제1 주사 신호를 출력하는 데 있어서, 제1 주사선군에 포함되는 제1 주사선(예컨대, 도 2의 Gn+2)에 출력된 제1 주사선 전위는 제2 TFT를 통해 제1 TFT의 게이트 전극에 부여된다. 제2 주사 신호를 출력하는 데 있어서, 제2 주사선에 제2 주사선 전위가 출력된다(예컨대, 실시예 2의 설명 참조).
제16 발명에 따른 제18 발명의 표시 장치에 있어서, 주사선 전위 변동으로 인한 제1 화소 전극이 갖는 화소 전위의 변동량과 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위해서 제1 화소 전극과 제1 주사선군에 포함되는 주사선 사이에는 부가적 용량이 형성된다.
제16 발명에 따른 제19 발명의 표시 장치에 있어서, 제1 TFT 회로는 소스/드레인 전극이 상기 제1 화소 전극에 접속되고, 게이트 전극은 상기 제1 주사선군에 포함되는 제1 주사선에 접속된 제1 TFT(예컨대, 도 18의 M13)를 갖는다. 제2 TFT 회로는 소스/드레인 전극은 제2 화소 전극에 접속되고, 게이트 전극은 제2 주사선군에 포함되는 제2 주사선에 접속된 제2 TFT(예컨대, 도 18의 M11)를 갖는다. 제1 주사선군과 제2 주사선군은 공통의 주사선(예컨대, 도 18의 Gn+1)을 가지고, 제2 화소 전극에 표시 신호가 부여된 후에 제1 화소 전극에 표시 신호가 부여된다(예컨대, 실시예 4의 설명 참조).
제16, 17, 18 또는 19의 발명에 따른 제20 발명의 표시 장치에 있어서, 부가적 용량은 제1 화소 전극의 일부 또는 제1 화소 전극과 접속된 도체부가 하나의 주사선과 절연층을 통해 중복됨으로써 형성된다.
제21 발명에 따른 표시 장치는 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과, 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는다. 제1 화소 전극(예컨대, 도 2의 A1)은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속된다. 제2 화소 전극(예컨대, 도 2의 B1)은 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속된다. 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 제1 주사선군에 제1 주사 신호를 출력한다. 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 제2 주사선군에 제2 주사 신호를 출력한다. 제1 화소 전극은 제1 축적 용량(예컨대, 도 2에서 A1의 Cs)의 하나의 전극으로서 작용하고, 제2 화소 전극은 제2 축적 용량(예컨대, 도 2에서 B1의 Cs)의 하나의 전극으로서 작용하며, 제1 축적 용량은 제2 축적 용량보다 작다(예컨대, 실시예 3의 설명 참조).
제1 주사 신호 출력에 있어서 주사선의 선택 전위와 제2 주사 신호 출력에 있어서의 주사선의 선택 전위는 같을 수도 다를 수도 있다.
제22 발명에 따른 표시 장치는 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과, 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는다. 제1 화소 전극(예컨대, 도 2의 A1)은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속된다. 제2 화소 전극(예컨대, 도 2의 B1)은 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속된다. 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 제1 주사선군에 제1 주사 신호를 출력한다. 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력한다. 제1 및 제2 화소 전극은 n번째의 주사선(예컨대, 도 2의 Gn)과 n+1번째의 주사선(예컨대, 도 2의 Gn+1) 사이에 형성된다. n번째의 주사선과 상기 제1 및 제2 화소 전극 사이에는 축적 용량(예컨대, 도 2의 Cs)이 형성된다. 제1 주사선군과 제2 주사선군은 n번째 이후의 주사선(n번째의 주사선은 포함되지 않는다)으로 구성된다. 제1 화소 전극에 표시 전위가 부여되는제1 기간의 n번째 주사선의 주사선 전위값과, 제2 화소 전극에 표시 신호가 부여되는 제2 기간의 n번째 주사선의 주사선 전위값은 다르다(예컨대, 실시예 3의 설명 참조).
제22 발명에 따른 제23 발명의 표시 장치에 있어서, 제1 TFT 회로는 소스/드레인 전극이 제1 화소 전극에 접속된 제1 TFT(예컨대, 도 2의 M1)와, 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT(예컨대, 도 2의 M2)를 갖는다. 제2 TFT 회로는, 소스/드레인 전극이 제2 화소 전극에 접속되며 게이트 전극이 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT(예컨대, 도 2의 M3)를 갖는다. 제1 주사 신호를 출력하는 데 있어서, 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 제2 TFT를 통해 제1 TFT의 게이트 전극에 부여된다. 제2 주사 신호를 출력하는 데 있어서, 제2 주사선에 제2 주사선 전위가 출력된다. 제1 기간에서 n번째의 주사선의 주사선 전위는 제2 기간의 주사선 전위보다 크다(예컨대, 실시예 3의 설명 참조).
제23 발명에 따른 제24 발명의 표시 장치에 있어서, 제1 TFT의 소스/드레인 전극은 상기 신호선에 접속된다. 제2 TFT의 소스/드레인 전극은 제1 주사선에 접속되고, 제2 TFT의 게이트 전극은 제1 주사선군에 포함되는 다른 주사선에 접속된다. 제3 TFT의 소스/드레인 전극은 상기 신호선에 접속된다.
제22 발명에 따른 제25 발명의 표시 장치에 있어서, 주사선 전위 변동으로 인한 제1 화소 전극이 갖는 화소 전위의 변동량과 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이가 작아지도록 제1 화소 전극에 표시 전위가 부여되는 제1 기간과, 제2 화소 전극에 표시 신호가 부여되는 제2 기간 동안에 n번째의 주사선의 주사선 전위값이 다르다.
제22 발명에 따른 제26 발명의 표시 장치에 있어서, 제1 TFT 회로는, 소스/드레인 전극이 제1 화소 전극(예컨대, 도 18의 A11)에 접속되며 게이트 전극은 제1 주사선군에 포함되는 제1 주사선(예컨대, 도 18의 Gn+2)에 접속된 제1 TFT(예컨대, 도 18의 M12)를 갖는다. 제2 TFT 회로는 소스/드레인 전극이 제2 화소 전극에 접속되고, 게이트 전극이 제2 주사선군에 포함되는 제2 주사선(예컨대, 도 18의 Gn+1)에 접속된 제2 TFT(예컨대, 도 18의 M13)를 갖는다. 제1 화소 전극에 표시 신호가 부여된 후에, 제2 화소 전극에 표시 신호가 부여된다. 제1 기간에서 n번째 주사선의 주사선 전위는 제2 기간의 주사선 전위보다 작다(예컨대, 실시예 4의 설명 참조).
제26 발명에 따른 제27 발명의 표시 장치에 있어서, 제1 TFT 회로는 제3 TFT(예컨대, 도 18의 M11)를 더 갖는다. 제3 TFT 회로의 소스/드레인 전극 각각은 신호선과 상기 제1 TFT의 소스/드레인 전극과 접속된다. 제3 TFT 회로의 게이트 전극은 제1 주사선군에 포함되는 제3 주사선(예컨대, 도 18의 Gn+1)에 접속된다. 제2 주사선과 제3 주사선은 동일한 주사선이다.
이하에 첨부 도면을 참조하여, 본 발명에 따른 화상 표시 장치의 적합한 실시예에 관해서 설명하기로 한다. 또, 이하의 각 실시예에서는 화상 표시 장치의 하나인 액정 표시 장치에 관해서 설명하기로 한다.
실시예 1
본 발명의 실시예 1에 관해서 설명한다. 본 실시예에서는 다중화된 2개의 화소를 선택함에 있어서 다른 게이트선 선택 전위를 사용한다. 이에 따라, TFT의 접속 형태의 차이에 의해서 야기되는 다중화 화소간의 화소 전극 전위 변동 차이를 작게 하는 것이 가능해진다.
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 어레이 기판(A)의 주요 구성을 도시한 도면이다. 또한, 도 2는 어레이 기판(A) 상의 화소 회로 구성을 도시한 도면이다. 또한, 도 3∼도 6은 어레이 기판 상에서의 회로 동작을 도시한 도면이며, 도 7은 주사 신호의 타이밍차트이다.
이 실시예 1에 따른 액정 표시 장치는 하나의 신호선을 사이에 두고 인접하는 2개의 화소가 이 신호선을 공유함으로써 신호선 수를 반감하도록 하고 있다.또, 액정 표시 장치로서는 어레이 기판, 어레이 기판에 대향하는 컬러 필터 기판, 역광(backlight) 유닛 등의 요소를 구비할 필요가 있지만, 여기서는 본 발명에 특징적인 부분만 주로 설명하기로 한다.
도 1에 도시한 바와 같이, 어레이 기판(A)은 신호선(30)을 통해 표시 영역(S) 내에 배치되는 복수의 화소 전극에 표시 신호를 공급하는 신호선 구동 회로(SD)와, 주사선(40)을 통해 주사 신호를 공급하는 주사선 구동 회로(GD)를 갖는다. 또한, 구동 제어 회로(DV)는 신호선 구동 회로(SD)와 주사선 구동 회로(GD)와 접속되고, 인터페이스(IF)를 통해 외부에서 입력되는 표시 제어 신호를 기초하여 신호선 구동 회로(SD)와 주사선 구동 회로(GD)와의 동기 제어를 포함하는 전체 구동을 제어한다. 어레이 기판 위에는 M ×N(M, N은 임의의 자연수)의 화소가 매트릭스형으로 배열된다.
도 2에 있어서 신호선(Dm)을 사이에 두고 인접하는 화소 전극(A1, B1)에 대하여 제1 TFT(M1), 제2 TFT(M2) 및 제3 TFT(M3)의 3개의 TFT가 다음과 같이 배치된다.
우선, 제1 TFT(M1)는 소스 전극이 신호선(Dm)에, 드레인 전극이 화소 전극(A1)에 접속한다. 또한, 제1 TFT(M1)의 게이트 전극은 제2 TFT(M2)의 드레인 전극에 접속된다. 여기서, TFT는 3단자 스위칭 소자이며, 액정 표시 장치에서는 신호선에 접속되는 쪽을 소스 전극로, 또 화소 전극에 접속되는 쪽을 드레인 전극으로 부르는 예가 있지만, 반대의 경우도 있을 수 있다. 즉, 게이트 전극을 제외한 2개의 전극 중 어느 하나를 소스 전극으로 또는 드레인 전극으로 부를 것인지는 일률적으로 정해져 있지 않다. 따라서 이하에서는 게이트 전극을 제외한 2개의 전극을 모두 소스/드레인 전극으로 부르기로 한다.
이어서, 제2 TFT(M2)는 한쪽의 소스/드레인 전극이 제1 TFT(M1)의 게이트 전극에, 다른쪽의 소스/드레인 전극이 주사선(Gn+2)에 접속된다. 따라서, 제1 TFT(M1)의 게이트 전극은 제2 TFT(M2)를 통해 주사선(Gn+2)에 접속된다. 또한, 제2 TFT(M2)의 게이트 전극은 주사선(Gn+1)에 접속된다. 따라서, 인접하는 2개의 주사선(Gn+1, Gn+2)이 동시에 선택 전위가 되는 기간만 제1 TFT(M1)가 온이 되고, 신호선(Dm)의 전위가 화소 전극(A1)에 공급된다. 이것은 제2 TFT(M2)가 제1 TFT(M1)의 온 ·오프를 제어하는 것을 시사하고 있다.
제3 TFT(M3)는 한쪽의 소스/드레인 전극이 신호선(Dm)에 접속되고, 다른쪽의 소스/드레인 전극이 화소 전극(B1)에 접속된다. 제3 TFT(M3)의 게이트 전극은 주사선(Gn+1)에 접속된다. 따라서, 주사선(Gn+1)이 선택 전위일 때에, 제3 TFT(M3)가 온이 되고 신호선(Dm)의 전위가 화소 전극(B1)에 공급된다.
화소 전극(A1, B1)은 단일의 신호선(Dm)으로부터 표시 신호가 공급된다. 즉, 신호선(Dm)은 화소 전극(A1, B1)에 대하여 공통의 신호선(Dm)일 수 있다. 따라서, 화소가 M ×N의 매트릭스형으로 배열되고, 신호선(D)은 M/2개가 된다.
1 그룹의 다중화 화소의 표시 동작에 대하여 설명하면, 1 그룹의 다중화 화소는 하나의 신호선으로부터 표시 신호가 공급되는 복수의 화소로서, 1 수평 주사 주기 동안에 표시 전위가 공급되는 복수의 화소이다. 1 수평 주사 주기 동안에, 화소에 대하여, 표시 장치 외부에서 입력된 1 주사분의 표시 신호가 부여된다. 화소전극(A1, B1)은 다중화 화소이다.
화소 전극(A1)에 신호선(Dm)의 전위를 공급하기 위해서는 제1 TFT(M1)가 온 상태가 되어야 한다. 제1 TFT(M1)를 온하기 위해서는 제2 TFT(M2)가 온 상태가 되어야 한다. 주사선(Gn+1)이 선택 전위이면, 제2 TFT(M2)가 온이 된다. 제1 TFT(M1)의 게이트 전극에는 제2 TFT(M2)를 통해 Gn+2의 전위가 부여된다.
따라서, 주사선(Gn+1, Gn+2)이 모두 선택 전위이면, 제1 TFT(M1)가 온 상태가 된다. 즉, 제1 TFT(M1) 및 제2 TFT(M2)는 주사선(Gn+1, Gn+2)이 모두 선택 전위가 되는 경우에 신호선(Dm)으로부터 표시 신호의 통과를 허용하는 스위칭 기구를 구성한다. 이와 같이 하여, 화소 전극(A1)은 주사선(Gn+1)의 주사 신호 및 주사선(Gn+2)의 주사 신호에 기초하여 구동되고, 신호선(Dm)으로부터 전위를 받는다.
화소 전극(B1)에는 제3 TFT(M3)가 접속되고, 게이트 전극은 주사선(Gn+1)에 접속된다. 따라서, 화소 전극(B1)은 주사선(Gn+1)이 선택되면 신호선(Dm)에서 표시 전위가 공급된다.
또한, 화소 전극(A1, B1)에 관해서만 설명했지만, 화소 전극(A2, B2), 화소 전극(C1, D1), 화소 전극(C2, D2), 및 그 밖의 화소 전극에 관해서도 마찬가지이다.
다음에, 도 3∼도 6에 도시한 회로도 및 도 7에 도시한 주사 신호의 타이밍차트를 참조하여, 주사선(Gn+1∼Gn+3)의 선택, 비선택에 의한 화소 전극(A1∼D1)의 동작에 관해서 상세히 설명한다.
도 7에 도시한 Dm(1) 및 Dm(2)은 신호선(Dm)에 의해 공급되는 표시 신호의 변화 타이밍을 나타내고 있다. Dm(1)과 Dm(2)은 각각 다른 표시 모드(다른 표시 장치)에 사용되는 표시 신호의 타이밍차트이다. Dm(1)는, 예컨대 도트 반전 구동에 해당하고, Dm(2)는, 예컨대 라인 반전 구동에 해당한다.
Dm(1) 및 Dm(2)은 하이(high)와 로우(low)의 2개의 레벨을 나타내고 있다. 이들은 표시 신호의 극성에 해당한다. 실제의 표시 신호는 계조 표시를 위해 복수 레벨을 갖지만, 편의상 여기서는 계조 레벨에 관해서는 고려하지 않는다. Dm(1)에 의한 동작의 경우에는 화소 전극(A1, B1)의 극성은 다르고, 화소 전극(A1, C1)의 극성은 동일하게 된다. 한편, Dm(2)에 의한 동작의 경우는 화소 전극(A1, B1)의 극성은 동일하게 되고, 화소 전극(A1, C1)의 극성은 다르게 된다. 또, 도 7에서 주사선(Gn∼Gn+3)의 타이밍차트는 주사선(Gn∼Gn+3)의 선택 ·비선택을 나타내고 있다. 구체적으로는, 이 타이밍차트가 하이 레벨(선택 전위)에 있는 경우 이 주사선이 선택되고, 로우 레벨(비선택 전위)에 있는 경우는 이 주사선이 비선택의 상태를 나타낸다. 도 7은 2개의 하이 레벨을 나타내고 있어, 이들은 다른 전위 레벨을 갖는다.
도 3은 도 7에 도시되어 있는 기간 t1 동안의 표시 전위 및 주사 전위의 상태를 나타내고 있다. 주사선(Gn+1, Gn+2)의 양방에 선택 전위가 인가된다. 도 3에서는 주사선(Gn+1, Gn+2)이 선택되어 있는 것을 굵은 선으로 나타내고 있다. 그 밖의 주사선은 비선택 전위에 있다. 각 신호선에는 표시 전위가 부여된다. 화소 전극(A1, B1, C1 및 D1)에 주목하면, 타이밍 t1에서 제1, 제2 및 제3 TFT(각각 M1, M2, M3)가 온이 된다. 도 3에 도시한 바와 같이, 화소 전극(A1)에는 신호선(Dm)으로부터 화소 전극(A1, B1, D1)에 부여되어야 하는 전위(Va1)가 공급된다. 여기서, 화소 전극(A1)의 전위(Va1)가 결정된다.
도 4는 도 7에 도시되는 기간 t2에서의 표시 전위 및 주사 전위의 상태를 나타내고 있다. 주사선(Gn+1)에 선택 전위가 부여된다. 그 밖의 주사선은 비선택 전위에 있다. 타이밍 t2에서 신호선(Dm)으로부터 공급되는 전위는 주사선(Gn+2)이 비선택 전위가 된 후에, 화소 전극(B1)에 부여해야 하는 전위(Vb1)로 변한다. 주사선(Gn+2)이 비선택이기 때문에 M1은 오프이다. 주사선(Gn+1)이 선택 전위에 있기 때문에 M3은 온 상태이다. 따라서. 신호선(Dm)에서부터 표시 전위(Vb1)가 화소 전극(B1)에 부여된다. 화소 전극(B1)의 전위는 이 표시 전위(Vb1)로 결정된다. 이와 같이, 신호선(Dm)의 전위가 시분할로 화소 전극(A1, B1)에 공급된다.
주사선(Gn+1)이 비선택 전위가 된 후에, 신호선(Dm)의 전위는 화소 전극(C1)에 부여되어야 하는 전위(Vc1)로 변한다.
도 5는 도 7에 도시되는 기간 t3에서의 표시 전위 및 주사 전위의 상태를 나타내고 있다. 주사선(Gn+2, Gn+3)의 양방에 선택 전위가 부여된다. 그 밖의 주사선은 비선택 전위에 있다. 타이밍 t3에서, 화소 전극(C1, D1, F1)에는 신호선(Dm)에서 화소 전극(C1)으로 부여되어야 하는 전위(Vc1)가 공급된다. 여기서, 화소 전극(C1)의 전위(Vc1)가 결정된다.
도 6은 도 7에 도시되는 기간 t4에서의 표시 전위 및 주사 전위의 상태를 나타내고 있다. 주사선(Gn+2)에 선택 전위가 부여된다. 그 밖의 주사선은 비선택 전위에 있다. 신호선(Dm)에서 공급되는 전위는 주사선(Gn+3)이 비선택 전위가 된 후에, 화소 전극(D1)에 부여되어야 하는 전위(Vd1)로 변한다. 주사선(Gn+3)이 비선택이기 때문에 화소 전극(C1)에 표시 전위가 공급되지 않는다. 주사선(Gn+2)에 선택 전위가 부여되기 때문에 신호선(Dm)으로부터의 표시 전위(Vd1)가 화소 전극(D1)에 부여된다. 화소 전극(D1)의 전위는 이 표시 전위(Vd1)로 결정된다. 이와 같이, 신호선(Dm)의 전위가 시분할로 화소 전극(C1, D1)에 공급된다.
이하, 같은 동작이 순차 후단의 화소에 대하여 실행된다.
이 실시예 1에서는 도 7에 도시한 바와 같이, 다중화 화소의 화소 전극에 표시 신호를 부여하는 경우에 각 화소마다 다른 주사 전위를 부여한다. 예컨대, 화소 전극(A)의 전압을 확정하는 타이밍 t1의 주사 전위는 화소 전극(B)의 전압을 확정하는 타이밍 t2의 주사 전위에 비하여 더 큰 값이다. 또, 이 실시예 1에서는 축적 용량(Cs), 화소 전극의 크기는 전부 동일하게 설계되었다. TFT(M1)와 TFT(M3)는 크기가 동일하며, TFT(M2)는 다른 2개의 TFT보다 작다. TFT(M1)와 TFT(M3)는 표시 신호가 통과하는 TFT이기 때문에 크기가 동일한 것이 바람직하다. 또, 개구율 향상을 위해 TFT(M2)는 작은 것이 바람직하다.
다중화 화소의 화소 전극의 전위 변화에 관해서 도 8 및 도 9를 참조하여 설명한다. 우선, 도 8을 참조하여, 다중화 화소[A1(A), B1(B)]에 대하여 동일한 전위의 주사선 전위를 부여한 경우에 관해서 설명한다.
도 8에 있어서, VG(n+1)는 주사선(Gn+1)에 인가되는 전위이다. VG(n+2)는 주사선(Gn+2)에 인가되는 전위이다. VDm은 신호선(Dm)에 부여할 수 있는 표시 전위이다. VC는 공통 전위이다. VPA는 화소 전극(A1)의 전위, VPB는 화소 전극(B1)의 전위이다. VFG는 TFT(M1)의 게이트 전극의 전위를 나타내고 있다. 여기서, 화소 전극(A1, B1)에는 같은 극성의 동일한 값의 표시 전위가 인가되는 것으로 한다.
VG(n+1)는 기간 t1에서 TFT(M2) 및 TFT(M3)의 게이트에 충분한 전압을 인가하여, TFT(M2) 및 TFT(M3)를 온 상태가 되게 한다. 마찬가지로, 주사선(Gn+2)에 인가되는 전위 VG(n+2)는 TFT(M2)을 통해 TFT(M1)의 게이트에 충분한 전압을 인가하여, TFT(M1)를 온 상태가 되게 한다.
이것에 의해서, 화소 전극(A1)의 전위(VPA)는 기간 t1의 종료 시점에서 거의 VDm과 전위가 동일하다. 또, 화소 전극(B1)의 전위(VPB)도 거의 VDm과 동일하다.
그러나, 기간 t1의 후에 TFT의 온 ·오프에 따르는 전위 변동이 생겨 화소 전극(A1)의 전위(VPA)는 ΔVP1만큼 강하한다. 주사선(Gn+2)의 전위 VG(n+2)의 강하(t1-t2에서)는 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량을 통해 화소 전극(A1)의 전위(VPA)를 ΔVP1만큼 강하시킨다. 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량은 주로 TFT(M1)의 게이트 전극과 화소 전극(A1)간의 기생 용량이다.
또한, 주사선(Gn+1)의 전위 VG(n+1)의 강하(t2-t3에서)는 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량을 통해 전위(VPA)를 ΔVP2만큼 강하시킨다. 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량은 주로 TFT(M1)와 TFT(M2)를 통한 용량이다. 본형태에서 전위 변동(ΔVP1)은 전위 변동(ΔVP2)보다 크다. 그 이유는 VP2가 2개의 TFT를 통한 기생 용량에 의존하므로, 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량이 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량보다 크기 때문이다.
화소 전극(B1)의 전위(VPB)는 기간 t2의 종료 시점에서 거의 VDm과 동일하다. 그러나, 기간 t2 후에 TFT의 온 ·오프에 따르는 전위 변동이 생겨, 화소 전극(A1)의 전위(VPB)는 ΔVP3만큼 강하한다. 주사선(Gn+1)의 전위 VG(n+1)의 강하(t1-t2에서)는 주사선(Gn+1)과 화소 전극(B1)간의 기생 용량을 통해 화소 전극(B1)의 전위(VPB)를 ΔVP3만큼 강하시킨다. 주사선(Gn+1)과 화소 전극(B1)간의 기생 용량은 주로 TFT(M3)의 게이트 전극과 화소 전극(B1)간의 기생 용량이다.
여기서 중요한 것은 화소 전극(A1)의 전위(VPA)와 화소 전극(B1)의 전위(VPB)간에 TFT의 온 ·오프에 따른 전위 변동의 정도가 다르다는 점이다. 본 형태에서는 화소 전극(B1)의 전위 변동(ΔVP3)이 화소 전극(A1)의 전위 변동(ΔVP1+ΔVP2)보다 크다. 이것은 다음과 같이 설명할 수 있다. TFT(M1)의 게이트 전위는 TFT(M2)을 통해 부여된다. TFT(M2)는 임계치가 있기 때문에 TFT(M1)의 게이트 전극에 부여되는 전위는 주사선(Gn+2)의 선택 전위보다 작아진다. 따라서, TFT(M1)의 게이트 전극의 전위 강하는 주사선(Gn+1)과 직접 접속된 TFT(M3)의 게이트 전극의 전위 강하보다 작다. TFT(M1)와 화소 전극(A1)간의 기생 용량과, TFT(M3)와 화소 전극(B1)간의 기생 용량은 거의 동일하기 때문에, 전위 변동(ΔVP3)이 전위 변동(ΔVP1)보다 커진다.또, 전위 변동(ΔVP2)은 통상 ΔVP3이나 ΔVP1에 비교해서 작다. 이 결과, 화소 전극(B1)의 전위 변동(ΔVP3)이 화소 전극(A1)의 전위 변동(ΔVP1+ΔVP2)보다 커진다.
또한, 주사선(Gn+2)의 전위 강하의 영향은 화소 전극(B1)에는 미치지 않는다. 이것은 주사선(Gn+2)의 전위 강하 후에 화소 전극(B1)에 표시 전위가 부여되기 때문이다.
여기서, 일반적으로 화소 전극에 전위를 기록한 후의 주사선 전위 변동(ΔVG)에 의한 화소 전극의 전위 변동(ΔVP)은 TFT이 순간적으로 차단된다고 가정하면, 다음의 수학식으로 기술된다. 즉,
이다. Cgp는 주사선(또는 게이트 전극)과 화소 전극간의 기생 용량이며, Cpix는 이 기생 용량(Cgp)을 포함하는 화소 전극의 전기 용량(화소 용량)이다. 따라서, 화소 간에 기생 용량이 다르면 화소 전극에 전위를 기록한 후의 화소 전극의 전위 변동이 다르게 된다. 또, 기생 용량(Cgp) 및 화소 용량(Cpix)이 화소간에 동일한 경우라도 능동 소자의 접속 방법의 차이 등의 화소 구조의 차이에 의해서 화소 전극으로부터 본 주사선 전위 변동(ΔVG)의 값이 다르면 화소간에 전위 변동 차이가 생긴다.
전술한 바와 같이, 화소 전극(A1, B1)간에 전위 변동의 차이가 있기 때문에, 화소 전극(A1, B1)에 의해서 제어되는 액정에 관한 전압의 실효값에 차이가 생겨,최종적으로 화면에 휘도차가 생기게 된다. 또, 이것은 교류 구동에 직류 성분을 생성시켜 눌러 붙는 등의 화면 표시 불량의 원인이 된다.
그래서, 이 실시예 1에서는 도 9에 도시한 바와 같이, 주사선의 선택 전위를 변화시킴에 따라 화소 전극(A1, B1)의 전위 변동 차이를 작게 한다. 그리고, 바람직하게는 최종적인 화소 전극(A1)의 전위(VPA)와 화소 전극(B1)의 전위(VPB)가(동일한 표시 신호가 인가되는 케이스), 거의 동일해지도록 제어한다. 화소 전극(A1)에 표시 전위를 기록한 후의 화소 전위 변동의 총합(ΔVPA)과, 화소 전극(B1)에 전위를 기록한 후의 화소 전위 변동(ΔVPB)이 거의 동일해지도록 주사선 선택 전위(Vgha)와 주사선 선택 전위(Vghb)를 다르게 한다.
화소 전극의 전위 변동(ΔVP1, ΔVP2, ΔVP3)은,
ΔVP1= (ΔVgha-Vth) ×Cg(n+2)pa/Cpix
ΔVP2= ΔVghb×Cg(n+1)pa/Cpix
ΔVP3= ΔVghb×Cg(n+1)pb/Cpix
단,
ΔVgha= Vgha- Vg1
ΔVghb= Vghb- Vg1
의 관계를 갖는다. 여기서,
Vgha: 기간 t1[화소 전극(A1)의 기록 기간]에서 주사선의 선택 전위
Vghb: 기간 t2[화소 전극(B1)의 기록 기간]에서 주사선의 선택 전위
Vg1: 주사선의 비선택 전위(로우 레벨)
Cg(n+1)pa: 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량
Cg(n+2)pa: TFT(M1)의 게이트 전극과 화소 전극(A1)간의 기생 용량
Cg(n+1)pb: 주사선(Gn+1)과 화소 전극(B1)간의 기생 용량
이다.
(ΔVP1+ ΔVP2= ΔVP3)으로 하는 주사선 선택 전위(Vgha, Vghb)를 선택함으로써 최종적인 전위(VPA, VPB)가 같아진다. 여기서, 전위 변동(ΔVP2)의 값이 작아 무시할 수 있는 경우,
ΔVP1=ΔVP3
로 하면 좋다. 여기서, ΔVP1과 ΔVP3과의 차는 주로 전위차(Vth)에 기인하는 것이다. 따라서, 이 전위차(Vth)에 해당하는 전위차를 기간 t1의 사이, 주사선 전위 VG(n+1) 및 VG(n+2)에 가하면(Vgha=Vghb+Vth), 전위 변동(ΔVP1)과 전위 변동(ΔVP3)은 같아진다. 그 결과, 도 9에 도시한 바와 같이 전위(VPA, VPB)는 실질적으로 같아진다. 이에 따라, 화면상에서 휘도차가 생기지 않으며, 표시 불량도 없어진다. 전위 변동(ΔVP2)을 무시할 수 없는 경우, 이 전위 변동(ΔVP2)을 상쇄하는 주사선 선택전위(Vgha)를 적절하게 설정하고, 전위(VPA, VPB)를 각각 같은 전위로 하면 좋다.
이러한 주사선 선택 전위(Vgha, Vghb)는 도 10에 도시하는 회로를 이용하여 주사선에 공급할 수 있다. 도 10은 주사선 구동 회로(GD)내에 배치되는 스위치 회로의 구성을 도시하는 회로도이다. 또한, 도 11은 도 10에 도시한 스위치 회로의 타이밍차트이다. 도 10 및 도 11에 있어서, 이 스위치 회로에는 외부에서 주사선 선택 전위(Vgha, Vghb)가 각각의 선택 전위선으로부터 입력된다. 외부에서 입력된 선택 신호(SEL)에 따라 주사선 선택 전위(Vgha)와 주사선 선택 전위(Vghb) 중 어느 하나가 선택 회로에 의해 선택되어, 각 주사선(40)에 대한 주사선 구동 회로의 출력 단자에 한쪽의 주사선 선택 전위가 출력된다.
또한, 전술한 주사선 선택 전위(Vgha, Vghb)는 도 12에 도시하는 회로를 이용하여 주사선에 공급할 수 있다. 도 12는 주사선 구동 회로(GD)내에 배치되는 가산/감산 회로의 구성을 도시하는 회로도이다. 또한, 도 13은 도 12에 도시한 가산/감산 회로의 타이밍차트이다. 도 12 및 도 13에 있어서, 이 가산/감산 회로는 가산 회로로서 동작하고, 외부에서 공급되는 주사선 선택 전위차(δVg)를 외부에서 공급된 주사선 선택 전위(Vghb)에 가산하여, 가산 결과를 주사선 선택 전위(Vgha, Vghb)로서 출력한다. 또, 이 가산/감산 회로가 감산 회로로서 동작하는 경우, 외부에서 주사선 선택 전위(Vgha)와 주사선 선택 전위차(δVg)가 공급되어, 주사선 선택전위(Vgha)에서 주사선 선택 전위차(δVg)를 감산하여, 이 감산 결과가 주사선 선택 전위(Vgha, Vghb)로서 출력된다.
또, 전술한 스위치 회로 또는 가산/감산 회로는 주사선 구동 회로(GD)내에 한하지 않고, 구동 제어 회로(DV) 등의 다른 구성 부분에 설치하여도 좋다. 또한, 스위치 회로 또는 가산/감산 회로에 입력되는 전위 등의 각 신호는 스위치 회로 또는 가산/감산 회로의 내부에서 공급되어도 좋다.
또한, 전술한 실시예 1에서는 화소 전극(A1)의 전위 확정에 따른 주사선 선택 전위(Vgha)의 값을 높임으로써 최종적인 화소 전극(A1, B1)의 전위(VPA, VPB)를 같게 하지만, 이것에 한정되지 않고 화소 전극(B1)의 전위 확정에 따른 주사선 선택 전위(Vghb)의 값을 낮게 하여도 좋다. 이것은 일반적으로 주사선 선택 전위(Vgha, Vghb)가 각 TFT를 온하기 위해서 큰 마진을 갖고 있기 때문이다.
본 실시예 1은 주사선을 이용한 축적 용량(Cs)을 형성하지만, 주사선을 이용하지 않고 독립된 축적 용량 전극을 갖는 표시 장치에 본 발명을 적용할 수도 있다. 도 14는 독립된 축적 용량 전극을 갖는 표시 장치의 화소 구조를 나타내고 있다. 다중화 화소의 그룹, A41과 B41에 주목하면, 주사선(Gn+1)과 주사선(Gn+2)이 선택 전위에 있는 기간 t1에 화소 전극(A41)에 그 표시 전위가 부여된다. 기간 t1에 계속되는 기간 t2에서, 주사선(Gn+1)이 선택 전위에 있으므로 주사선(Gn+2)이 비선택 전위에 있고, 화소 전극(B41)에 그 표시 전위가 공급된다.
표시 전위와 선택 전위는 상기와 같이 제어함으로써 화소 전위 변동의 화소간의 차이를 감소시킬 수 있다. 도 14의 M41, M42, M43은 각각 도 2의 M1, M2, M3에 해당한다. 도 2 및 도 14에 있어서 동일 부호를 붙인 주사선에는 동일한 제어가 이루어진다.
본 실시예는 TFT의 게이트 전극에 부여되는 전위의 차이에 기인한 화소 전극의 전위 변동의 차이에 주목하고, 그 차이를 보상하는 하나의 방법을 설명했다. 이것은 본 형태의 TFT 회로를 갖는 화소 구조의 경우는 게이트 전위의 차가 주요한 기여 요인의 하나이기 때문이다. 그러나, 화소의 선택에 사용되는 주사선과 화소 전극간의 기생 용량에 의한 화소 전위 변동은 다른 요인에 의해서도 야기될 수 있다. 예컨대, 본 형태에서는 화소 전극(B1)의 전위 변동(ΔVP3)이 화소 전극(A1)의 전위 변동(ΔVP1+ ΔVP2)보다 크다. 그러나, TFT(M2)가 다른 TFT과 같은 정도의 크기인 경우 ΔVP2가 충분히 커지고, 화소 전극(A1, B1)의 전위 변동량이 상기와 반대로 되는 경우도 있다. 따라서, 다른 요인과의 관계로부터 종합적으로 보상 전위를 결정할 수 있는 것은 물론이다. 이것은 이하의 실시예에 있어서 마찬가지이다.
실시예 2
전술한 실시예 1은 화소 전극에 접속된 TFT(M1)와 TFT(M3)의 크기가 동일하다고 가정하였다. 이 실시예 2에서는 TFT의 용량을 개개에 설정하고, 이 용량에 차이가 있게 함으로써 화소 전극의 전위 변동의 차를 보상한다. 본 실시예에 있어서 화소 회로 구조는 실시예 1(도 2)과 마찬가지이다.
도 15는 이 실시예 2에 이용되는 TFT의 평면을 모식적으로 도시한 도면이다. 도 15의 (a)는 소스(S), 드레인(D), 게이트(G)의 각 사이에서의 용량을 작게 한 TFT이며, 소위 TFT의 크기를 작게 한 것이다. 한편, 도 15의 (b)는 TFT의 크기를 크게 한 것이다. TFT의 크기가 크면 클수록 소스/드레인 전극과 게이트 전극간의 용량은 커진다. 실시예 1에서 설명한 바와 같이, 주사선 전위의 변화에 의한 화소 전위의 전위 변동은 주사선 전위의 변화량과 기생 용량에 의해서 결정된다. 다른 크기의 TFT를 이용함으로써, 수학식 1에서 주사선과 화소 전극간의 기생 용량(Cgp)을 각 화소 전극마다 변화시킬 수 있다.
실시예 1에서는 화소 전극(A1)의 전위 강하가 화소 전극(B1)의 전위 강하보다 작다．따라서, 화소 전극(B1)에 대한 TFT에 의한 기생 용량을 화소 전극(A1)에 대한 TFT에 의한 기생 용량보다 작게 하면, 화소 전극(A1, B1)간의 전위 변동 차이를 작게 할 수 있다. 여기서, 주사선 전위는 항상 같다고 한다. TFT(M1)의 크기는 TFT(M3)의 크기보다 크다. 이 결과, 화소 전극(A1과 B1)이 최종적인 전위 변동(ΔVP)의 차이를 작게 하고, 이들을 거의 동일하게 할 수 있다. 본 형태에 의해서 화면의 균일성을 확보할 수 있다. 또, 이 TFT의 크기에 관해서는 실험값이나 시뮬레이션값을 이용하여 설정할 수 있다.
또는, TFT(M2)의 크기를 조정함으로써 최종적인 전위 변동(ΔVP)의 차이를 작게 할 수 있다. 이것은 실시예 1에 있어서 설명한 ΔVP2를 TFT(M2)의 크기로 조정하는 것에 해당한다. 화소(A)에 부가 용량을 추가함으로써도 동일한 효과를 달성할수 있다. 부가 용량은 화소 전극(A1)과 화소(A)의 선택에 사용되는 주사선(Gn+1 또는 Gn+2)의 사이에 형성된다. 부가 용량에 관해서는 실시예 4에서 설명한다.
또한, 실시예 1과 2의 기술을 조합하여 사용할 수도 있다. 또, 필요하면 TFT의 크기를 변경하는 것으로 인한 전위 변동의 영향과, 다른 주사선 전위를 사용하는 것으로 인한 전위 변동의 영향을 상반하도록 조합할 수도 있다. 이것은 이하의 실시예에 있어서도 마찬가지이다.
실시예 3
본 형태의 화소 회로 구조는 실시예 1과 마찬가지이다(도 2 참조). 전술한 실시예 1에서는 TFT측에서 주사선 전위를 변화시킴으로 화소 전극[A1(A), B1(B)]의 전위 변동 차이를 보상하였다. 화소의 선택에 사용하는 주사선의 주사선 전위를 변화시킴으로써 2개의 화소 전극의 전위 변동의 차이를 보상하는 것이다. 한편, 실시예 3은 축적 용량(Cs)측의 주사선 전위(화소의 전단의 주사선의 전위로서, 그 화소의 선택에는 이용되지 않는다)를 화소에 의해서 다른 값을 적용함으로써 화소 전극[A1(A), B1(B)]의 전위 변동의 차이를 보상하고자 하는 것이다.
본 형태에 관해서 설명하기 전에, 축적 용량을 통한 화소 전위의 보상 구동 방법에 관해서 설명하기로 한다. TFT의 게이트 전위의 변화에 의한 화소 전위 저하를 축적 용량을 통한 화소 전위의 변화에 의해서 보상을 도모하는 구동 방법이다. 이 보상 구동 방법 자체는 이미 널리 알려진 기술이다.
이 구동 방법은, 예를 들면, 문헌 「Compensative Addressing for Switching Distortion in a-Si TFTLCD」(K. Suzuki, EuroDispay'87, pp.107-110)에 기재되어있다. 축적 용량(Cs)이 화소 전극과 전단의 주사선 사이에 형성되어 있는 경우, 이 주사선의 전위를 변화시킴으로써 야기되는 화소 전위의 변동 ΔVP'는,
로 나타낸다. 여기서, Cs는 전단 주사선과 화소 전극간의 축적 용량이며, ΔVg'는 전단 주사선의 전위 변화량이며, Cpix는 화소 전극 전체의 기생 용량(축적 용량을 포함한다)이다.
화소 선택에 따르는 주사선의 전위 변화에 의해서 야기되는 화소 전위의 변동은 수학식 1에 의해서 나타낸다. 따라서, 수학식 1과 수학식 2가 상쇄함으로써 화소 전위 변동을 억제할 수 있다. 즉,
을 만족하는 것이며, 이들의 관계로부터 다음 수학식 4를 얻을 수 있다. 즉,
를 얻을 수 있다. 이 수학식 4의 관계를 만족하면, 화소 전위 변동(ΔVP)을 보상할 수 있다.
도 16은 상기한 보상 구동 방법을 실시예 1에 적용한 케이스의 주사 신호의 타이밍차트이다. 도 16과 도 7과의 상위점은 도 16에서는 주사선의 전위가 2개의로우 레벨을 갖는다는 것이다. 즉, 각 주사선 전위는 Vlow1과 Vlow2의 2개의 비선택 전위를 갖는다. 화소 전극의 표시 전위가 확정된 후(또는 동시에), 그 화소 전극의 전단의 주사선 전위가 Vlow2에서 Vlow1로 상승한다. 이 2개의 전위의 차는 수학식 2의 ΔVg'에 해당한다. 이와 같이, 축적 용량(Cs)을 통해 화소 전극과 용량 결합된 전단의 주사선에 전위 변동(ΔVg')을 발생시킴으로써 화소 전극에 보상 전압을 부여한다.
그러나, 종래의 보상 구동 방법은 모든 화소 전극에 동일한 양의 보상 전압을 부여한다. 따라서, 실시예 1에서 설명한 바와 같이, 화소 전극(A, B)이 다른 화소 전위 변동을 갖는 경우에는 대응할 수 없다. 이 때문에, 가령 수학식 4를 만족하는 구동 조건하에서도, 화소 전극(A, B)에 제어되는 액정에 관한 전압의 실효값에 차가 생겨, 결과적으로 표시 화면에 휘도차나 표시 불량이 생긴다.
이 때문에, 실시예 1에서 설명한 바와 같이, 화소 전극(A1)에 그 고유의 표시 전위를 부여할 때의 선택 주사 전위(Vgha)와, 화소 전극(B1)에 그 고유의 표시 전위를 부여할 때의 선택 주사 전위(Vghb)는 다른 값으로 설정해야 한다.
본 실시예 3은 축적 용량을 이용하여 부여되는 보상 전압으로서, 화소에 의해서 다른 보상 전압을 부여한다. 이에 따라, 최종적으로 기간 t2 후의 화소 전극(A, B)의 전위를 거의 동일한 값으로 하고자 하는 것이다. 화소 전극(A, B)에 대한 표시 전위는 동일 극성의 동일 레벨로 한다. 실시예 1과 달리, 각 화소 전극을 선택하기 위한 주사선 전위는 각 화소에 대하여 동일하다고 가정한다. 또, 각화소의 Cs와 Cpix는 동일하다고 가정한다.
도 17은 본 형태에 있어서의 주사 전위 및 표시 전위의 타이밍차트이다. 주사 전위의 하이 레벨은 하나이며, 한편, 주사 전위는 3가지의 로우 레벨을 갖고 있다. Vlow3이 가장 낮은 전위이며, 그 다음이 Vlow2이며, 가장 높은 전위를 갖는 비선택 전위는 Vlow1이다.
주사선(Gn)의 주사 전위 변화에 주목한다. 기간 t1에서 주사선(Gn)의 주사 전위는 Vlow2이다. 기간 t2에서 주사선(Gn)의 주사 전위는 Vlow3이다. 기간 t3에서 주사선(Gn)의 주사 전위는 Vlow1이다. 화소 전극(A1)의 화소 전위는 주사선(Gn)의 주사 전위가 Vlow2에서 Vlow3으로 강하함으로 축적 용량을 통해 (Vlow2-Vlow3)Cs/Cpix만큼 강하한다. 그 후, 주사선(Gn)의 주사 전위는 Vlow3에서 Vlow2로 상승함으로 축적 용량을 통해 (Vlow1-Vlow3)Cs/Cpix만큼 상승한다. 즉, 화소 전극(A1)은 (Vlow1-Vlow2)Cs/Cpix의 전위 상승을 야기한다.
화소 전극(B1)의 표시 전위가 확정한 후에, 주사선(Gn)의 주사 전위는 Vlow3에서 Vlow1로 상승한다. 따라서, 화소 전극(B1)은 (Vlow1-Vlow3)Cs/Cpix의 전위 상승을 야기한다.
실시예 1의 설명에 따르면, 화소 선택에 이용되는 주사 전위의 변화에 의한 화소 전극의 화소 전위 강하는 화소 전극(A1)이 화소 전극(B1)보다 작다．본 형태에서 축적 용량을 통한 보상 구동에 의한 화소 전위의 상승은 화소 전극(A1)이 화소 전극(B1)보다 작다. 따라서, Vlow1, Vlow2, Vlow3을 적절히 선택함으로써 축적 용량을 통한 보상 구동에 의해서 화소 전위 변동의 화소간의 차이를 작게 할 수 있다.
(Vlow1 - Vlow2)Cs/Cpix
= -ΔVPA= -(ΔVP1+ ΔVP2)
(Vlow1 - Vlow3)Cs/Cpix
= -ΔVPB= -ΔVP3
의 관계를 만족하도록 3가지의 주사 전위 로우 레벨을 설정한다. 이에 따라, 화소 선택에 이용되는 주사 전위의 변화에 의한 화소 전극의 화소 전위 강하와, 다중화 화소 사이의 화소 전위 변동의 차이의 쌍방을 보상할 수 있다. 실시예 1은 화소간의 화소 전위 변동의 차이는 작게 할 수 있었지만, 화소 전위의 강하는 보상할 수 없었다. 본 형태는 이 2개를 동시에 보상하는 것이 가능하다.
또한, 주사선 전위의 값은 상기한 수학식의 적절한 값에 한정되는 것이 아니다. 각 표시 장치마다 최적의 값을 적절하게 선택함으로써 화소간의 화소 전위 변동의 차이를 적게 하는 것이 중요하다.
전술한 실시예는 주사선(Gn)의 전위를 변화시킴으로써 화소 전위 변동을 보상하고 있다. 축적 용량을 통한 보상 구동에 의한 화소 전위의 변화는 주사선의 전위 변화량과 축적 용량에 의해서 결정된다. 따라서, 축적 용량(Cs)의 크기를 화소에 의해서 다른 것으로 설정함으로써 화소 전극간의 전위 변동의 차이를 억제할 수 있다. 위의 예에 따르면, 화소 전극(A)과 주사선(Gn)의 축적 용량(CsA)을 화소 전극(B)과 주사선(Gn)의 축적 용량(CsB)보다 작게 형성한다. 이에 따라, 동일한 주사선 전위를 사용하여 화소 전위 변동을 보상할 수 있다. 또한, 축적 용량을 통한 보상 구동을 이용하지 않는 경우, 축적 용량(CsA)을 축적 용량(CsB)보다 작게 함으로써 화소간의 화소 전위 변동의 차이를 보상할 수 있다. 이것은 실시예 1에 있어서 화소(A)의 전체의 용량(Cpix)이 화소(B)의 전체 용량보다 작아지기 때문이다.
실시예 4
이 실시예 4는 화소 전극(A11)에 대한 제1 TFT(M11) 및 제2 TFT(M12)의 접속 형태가 다른 것 이외는 실시예 1에 의한 액정 표시 장치와 화소 회로 구조가 동일하다.
도 18은 본 실시예의 어레이 기판의 회로 구성을 도시한 도면이다. 도 18에 있어서 신호선(Dm)을 사이에 두고 인접하는 화소 전극(A11, B11)에 관해서 제1 TFT(M11), 제2 TFT(M12) 및 제3 TFT(M13)의 3가지의 TFT가 다음과 같이 배치된다. 우선, 제1 TFT(M11)는 한쪽의 소스/드레인 전극이 신호선(Dm)에, 또한 다른쪽의 소스/드레인 전극이 제2 TFT(M12)의 소스/드레인 전극에 접속된다. 제1 TFT(M11)의 게이트 전극은 주사선(Gn+1)에 접속된다.
제2 TFT(M12)는 한쪽의 소스/드레인 전극이 제1 TFT(M11)에, 다른쪽의 소스/드레인 전극이 화소 전극(A11)에 접속된다. 제2 TFT(M12)의 게이트 전극은 주사선(Gn+2)에 접속된다. 따라서, 인접하는 2개의 주사선(Gn+1, Gn+2)이 동시에 선택 전위인 기간에만 제1 TFT(M11) 및 제2 TFT(M12)가 온 상태가 되고, 신호선(Dm)의 전위가 화소 전극(A11)에 공급된다. 즉, 화소 전극(A11)에 데이터 전위를 공급하는 경로상에 제1 TFT(M11) 및 제2 TFT(M12)가 설치되어 있으며, 화소전극(A11)보다 후단에 위치하는 2개의 주사선(Gn+1, Gn+2)이 선택 전위가 되었을 때에 제1 TFT(M11)의 게이트 전극과 제2 TFT(M12)의 게이트 전극이 온이 된다. 제1 TFT(M11)의 게이트 전극과 제2 TFT(M12)의 게이트 전극이 온이 되면, 신호선(Dm)으로부터의 데이터 전위가 화소 전극(A11)에 공급된다.
제3 TFT(M13)는 소스/드레인 전극이 신호선(Dm)과 접속되고, 다른쪽의 소스/드레인 전극이 화소 전극(B11)에 접속된다. 제3 TFT(M13)의 게이트 전극은 주사선(Gn+1)에 접속된다. 따라서, 주사선(Gn+1)이 선택 전위로 되어 있을 때에 제3 TFT(M13)가 온이 되고, 신호선(Dm)의 전위가 화소 전극(B11)에 공급된다.
도 19는 본 형태의 화소 구조를 갖는 종래 표시 장치에서 주사선 전위와 화소 전위의 변화를 도시하는 타이밍차트이다. 도 19의 도면 부호는 도 8과 동일하므로, 그에 대한 설명은 생략하기로 한다.
화소 전극(A1)의 전위(VPA)는 기간 t1의 종료 시점에서 거의 VDm과 동일한 전위에 있다. 또, 화소 전극(B1)의 전위(VPB)도 거의 VDm과 동일하다.
그러나, 기간 t1의 후에 TFT의 온 ·오프에 따르는 전위 변동이 생기고, 화소 전극(A1)의 전위(VPA)는 ΔVP1만큼 강하한다. 주사선(Gn+2)의 전위 VG(n+2)의 강하(t1-t2에서)가 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량을 통해 화소 전극(A1)의 전위(VPA)를 ΔVP1만큼 강하시킨다. 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량은 주로 TFT(M12)의 게이트 전극과 화소 전극(A1)간의 기생 용량이다.
또한, 주사선(Gn+1)의 전위 VG(n+1)의 강하(t2-t3에서)가 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량을 통해 전위(VPA)를 ΔVP2만큼 강하시킨다. 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량은 주로 TFT(M11)와 TFT(M12)를 통한 용량이다. 본 형태에서 전위 변동(ΔVP1)은 전위 변동(ΔVP2)보다 크다. 이것은 주사선(Gn+2)과 화소 전극(A1)간의 기생 용량이 주사선(Gn+1)과 화소 전극(A1)간의 기생 용량보다 크기 때문이다. 이것은 ΔVP2가 2개의 TFT를 통한 기생 용량에 의존하고, 또 TFT(M12)의 기생 용량이 소스/드레인간의 용량이라는 이유 때문이다.
화소 전극(B1)의 전위(VPB)는 기간 t2의 종료 시점에서 거의 VDm과 같다. 그러나, 기간 t2의 후에 TFT의 온 ·오프에 따르는 전위 변동이 생기고, 화소 전극(B1)의 전위(VPB)는 ΔVP3만큼 강하한다. 주사선(Gn+1)의 전위 VG(n+1)의 강하(t2-t3에 있어서)가 주사선(Gn+1)과 화소 전극(B1)간의 기생 용량을 통해 화소 전극(B1)의 전위(VPB)를 ΔVP3만큼 강하시킨다. 주사선(Gn+1)과 화소 전극(B1)간의 기생 용량은 주로 TFT(M13)의 게이트 전극과 화소 전극(B1)간의 기생 용량이다.
여기서 중요한 것은 화소 전극(A1)의 전위(VPA)와 화소 전극(B1)의 전위(VPB) 사이에 있어서 화소 선택의 TFT의 온 ·오프에 따른 전위 변동의 정도가 다르다는 점이다. 본 형태에서는 화소 전극(B1)의 전위 변동(ΔVP3)이 화소 전극(A1)의 전위 변동(ΔVP1+ΔVP2)보다 작다. 본 형태의 3가지의 TFT는 전부 크기가 동일하다. 표시신호가 통과하는 TFT의 특성은 같은 것이 일반적으로 바람직하다. TFT(M13)와 화소 전극(B11)간의 기생 용량은 TFT(M12)와 화소 전극(A11)간의 기생 용량과 동일하다. 따라서, 사선 전위가 일정한 경우, ΔVP3은 ΔVP1과 동일한 값이 된다. 화소 전극(A11)의 전위 변동(전위 강하)은 ΔVP2분만큼 화소 전극(B11)의 전위 변동보다 크다.
실시예 1∼3에서 설명한 기술을 적용함으로써 이 전위 변동의 차이를 보상할 수 있다.
실시예 1에 따라, Vgha를 Vghb보다 작은 값으로 설정한다. 이에 따라, ΔVP1이 ΔVP3보다 작아지기 때문에, 2개의 화소 전극 전위 변동의 차이가 작아진다. (ΔVP1+ΔVP2)와 ΔVP3을 거의 동일한 값으로 하면, 2개의 화소 전극의 화소 전위 변동을 거의 동일하게 할 수 있다.
또는, 실시예 2에 따라서 TFT(M13)와 TFT(M12)의 크기를 다르게 한다. TFT(M13)를 TFT(M12)보다 크게 하면 ΔVP3의 크기를 ΔVP1의 크기보다 크게 할 수 있다.
화소 전극과 선택에 사용되는 주사선 사이에 용량을 추가함으로써 전위 변동의 차이를 보상할 수 있다. 화소(B)에 부가 용량을 추가함으로써 화소 전극(B11)의 화소 전위 변동을 크게 할 수 있다. 화소 전극(B11)과 화소(B)의 선택에 사용되는 주사선(Gn+1) 사이에 형성된다. 도 20은 화소 전극(B11)과 주사선(Gn+1) 사이에 형성된 부가적 용량(Ca), 화소 전극(D11)과 주사선(Gn+2) 사이에 형성된 부가적 용량(Ca)을 나타내고 있다.
부가 용량은 화소 전극을 주사선(Gn+1) 위에 연장하여 설치함으로써 형성할 수 있다. 또는, 신호선층의 형성에 있어서 주사선(Gn+1)에 오버랩하는 부가적 도체를 형성하고, 그 부가적 도체를 화소 전극(B11)과 접속함으로써 형성할 수 있다.
예컨대, TN 타입으로서, 하부 ·게이트의 TFT 구조를 갖는 LCD는 주사선층을 하층으로서, 화소 전극층을 상층으로서 갖고 있다. 또, 이 LCD의 화소 구조는 주사선 선층과 화소 전극층 사이에 신호선층(소스/드레인층)을 갖고 있다고 한다. 주사선 선층의 위에는 게이트 절연층 등의 절연층이 형성된다. 화소 전극을 주사선의 위에 연장하여 설치함으로써 화소 전극, 주사선, 절연층에 의해서 구성되는 용량을 형성할 수 있다. 또는, 주사선과 절연층을 통해 중복되는 도체부를 신호선층으로 형성하여, 그 도체부를 화소 전극과 접속한다. 화소 전극, 신호선층 도체부, 절연층, 및 주사선으로 구성되는 부가 용량을 형성할 수 있다.
부가 용량의 형성은 화소 구조에 따라서 적합한 구조가 선택되고, 상기한 것에 한정되지 아니다. 중요한 것은 화소 전극과 그 화소의 선택에 사용되는 주사선 사이에 용량을 추가하는 것이다. 또한, 축적 용량과 대비하면 주사선과 화소 전극에 의해서 축적 용량을 형성하는 LCD에서는 화소의 선택에 사용되지 않는 주사선과 화소 전극 사이에 축적 용량이 형성된다.
실시예 3에서 설명한 기술에 의해 본 형태의 전위 변동의 차이를 보상할 수 있다. 실시예 3에서는 Vlow2 값을 Vlow3 값보다 낮게 설정한다. Vlow2가 가장 낮은비선택 전위이며, Vlow1이 가장 큰 비선택 전위이며, Vlow3은 Vlow1와 Vlow2의 사이의 값이다.
화소 전극(A11)의 화소 전위 상승은 (Vlow1-Vlow2)에 기초하여 결정되고, 화소 전극(B11)의 화소 전위 상승은 (Vlow1-Vlow3)에 기초하여 결정된다. 본 실시예에 있어서는 화소 전극(A11)의 전위 강하(ΔVP1+ΔVP2)가 화소 전극(B11)의 전위 강하(ΔVP3)보다 크다. (Vlow1-Vlow2)가 (Vlow1-Vlow3)보다 크기 때문에 적절한 3가지의 비선택 전위를 설정함으로써 화소 전극(A11, B11)간의 화소 전위 변동의 차이를 감소시켜, 2개의 전위 변동량을 거의 동일하게 할 수 있다.
또, 축적 용량의 크기를 화소(A)와 화소(B)에서 다른 값으로 설정함으로써 화소 전위 변동을 보상할 수 있다. 실시예 3에서 설명한 바와 같이, 축적 용량을 통한 보상 전압은 축적 용량의 크기와 주사선의 전위 변화량에 의존한다. 화소(A)의 축적 용량을 화소(B)의 축적 용량보다 크게 함으로써 화소 전위 변동의 차이를 감소시킨다.
또한, 이상에서는 TN(Twisted Nematic) 타입의 액정 표시 장치에 관해서 설명하였지만, 본 발명을 IPS(In Plane Switching) 타입의 액정 표시 장치 등 여러 가지 타입의 표시 장치에 적용할 수도 있다. 또한, 2개의 화소가 다중화된 2다중 타입의 표시 장치에 한정되지 않고, 3다중 이상의 다중화 표시 장치에 본 발명을 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 신호선, 나아가서는 데이터 ·드라이버의 수를 저감할 수 있고, 고선명화를 실현하는 동시에, 화소 전극과 선택 주사선간의 기생 용량에 기인하는 화소 전극의 전위 변동의 차를 보상할 수 있다. 전위 변동의 차가 작아짐으로써 표시 화면의 균일성을 향상시킬 수 있다.

Claims (27)

  1. 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과,
    상기 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는 표시 장치로서,
    상기 제1 화소 전극은 제1 TFT(Thin Fi1m Transistor) 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속되고,
    상기 제2 화소 전극은 상기 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속되며,
    상기 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 상기 제1 주사선군에 제1 주사 신호를 출력하고,
    상기 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력하며,
    상기 제1 주사 신호와 상기 제2 주사 신호는 전위가 다른 것인 표시 장치.
  2. 제1항에 있어서, 상기 제1 TFT 회로는 소스/드레인 전극이 상기 제1 화소 전극에 접속된 제1 TFT와, 상기 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT를 가지며,
    상기 제1 주사 신호를 출력하는 데 있어서, 상기 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 상기 제2 TFT를 통해 상기 제1 TFT의 게이트 전극에 부여되고,
    상기 제2 주사 신호를 출력하는 데 있어서, 상기 제2 주사선에 제2 주사선 전위가 출력되며,
    상기 출력된 제1 주사선 전위는 상기 출력된 제2 주사선 전위보다 큰 것인 표시 장치.
  3. 제2항에 있어서, 상기 제1 TFT의 소스/드레인 전극은 상기 신호선에 접속되고,
    상기 제2 TFT의 소스/드레인 전극은 상기 제1 주사선에 접속되며, 상기 제2 TFT의 게이트 전극은 상기 제1 주사선군에 포함되는 다른 주사선에 접속되고,
    상기 제3 TFT의 소스/드레인 전극은 상기 신호선에 접속되는 것인 표시 장치.
  4. 제1항에 있어서, 상기 제1 TFT 회로는, 소스/드레인 전극이 상기 제1 화소 전극에 접속되며 게이트 전극은 상기 제1 주사선군에 포함되는 제1 주사선에 접속된 제1 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제2 TFT를 가지며,
    상기 제1 화소 전극에 표시 신호가 부여된 후에 상기 제2 화소 전극에 표시 신호가 부여되고,
    상기 제1 주사선에 출력되는 주사선 전위는 상기 제2 주사선에 출력되는 주사선 전위보다 작은 것인 표시 장치.
  5. 제1항에 있어서, 상기 제1 주사 신호와 상기 제2 주사 신호는 주사선 전위 변동에 의한 상기 제1 화소 전극이 갖는 화소 전위의 변동량과 상기 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위해서 다른 전위를 갖는 것인 표시 장치.
  6. 제4항에 있어서, 상기 제1 TFT 회로는 제3 TFT를 더 갖고,
    상기 제3 TFT의 소스/드레인 전극 각각은 상기 신호선과 상기 제1 TFT의 소스/드레인 전극과 접속되고,
    상기 제3 TFT의 게이트 전극은 상기 제1 주사선군에 포함되는 제3 주사선에 접속되며,
    상기 제2 주사선과 상기 제3 주사선은 공통의 주사선인 것인 표시 장치.
  7. 제1항에 있어서, 상기 제1 TFT 회로는 제1 및 제2 TFT를 갖고,
    상기 제2 TFT 회로는 제3 TFT를 가지며,
    상기 제1 주사선군은 제1 및 제2 주사선으로 구성되고,
    상기 제2 주사선군은 상기 제2 주사선으로 구성되며,
    상기 제1 및 제2 주사선이 선택 상태가 되면 상기 제1 화소 전극에 표시 신호가 부여되고,
    상기 제1 주사선이 비선택 상태이고 상기 제2 주사선이 선택 상태가 되면 상기 제2 화소 전극에 표시 신호가 부여되는 것인 표시 장치.
  8. 스위칭 소자를 갖는 복수의 화소가 매트릭스형으로 배치되고, 복수의 주사선에 의해 상기 복수의 화소의 스위칭 소자의 온/오프가 제어되는 액티브 ·매트릭스 ·타입의 표시 장치에 사용되는 주사선용 드라이버 회로로서, 상기 드라이버 회로는,
    복수의 주사 전위 출력 단자와,
    상기 복수의 주사 전위 출력 단자 각각에 선택 전위를 공급하는 선택 전위 공급 회로를 갖고,
    상기 선택 전위 공급 회로는 적어도 하나의 상기 주사 전위 출력 단자에 제1 선택 전위와 제2 선택 전위를 순차 공급하는 것인 주사선용 드라이버 회로.
  9. 제8항에 있어서, 상기 선택 전위 공급 회로는 상기 제1 선택 전위에 대응하는 전위를 공급하는 제1 선택 전위 공급선과, 상기 제2 선택 전위에 대응하는 전위를 공급하는 제2 선택 전위 공급선과, 상기 제1 또는 제2 선택 전위 공급선의 한쪽을 선택하여 상기 하나의 주사 전위 출력 단자에 회로적으로 접속하는 선택 회로를 갖는 것인 주사선용 드라이버 회로.
  10. 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과,
    상기 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는 표시 장치로서,
    상기 제1 화소 전극은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속되고,
    상기 제2 화소 전극은 상기 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속되며,
    상기 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 상기 제1 주사선군에 제1 주사 신호를 출력하고,
    상기 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력하며,
    상기 제1 TFT 회로에 포함되는 적어도 하나의 TFT의 크기는 상기 제2 TFT 회로에 포함되는 적어도 하나의 TFT의 크기와 다른 것인 표시 장치.
  11. 제10항에 있어서, 상기 제1 TFT 회로는 소스/드레인 전극이 상기 제1 화소 전극에 접속된 제1 TFT와, 상기 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT를 가지며,
    상기 제1 주사 신호를 출력하는 데 있어서, 상기 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 상기 제2 TFT를 통해 상기 제1 TFT의 게이트 전극에 부여되고,
    상기 제2 주사 신호를 출력하는 데 있어서, 상기 제2 주사선에 제2 주사선 전위가 출력되고,
    상기 제1 TFT는 상기 제3 TFT보다 큰 것인 표시 장치.
  12. 제11항에 있어서, 상기 제2 TFT는 상기 제3 TFT보다 작은 것인 표시 장치.
  13. 제10항에 있어서, 주사선 전위 변동에 의한 상기 제1 화소 전극이 갖는 화소 전위의 변동량과 상기 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위해, 상기 제1 TFT 회로에 포함되는 적어도 하나의 TFT의 크기는 상기 제2 TFT 회로에 포함되는 적어도 하나의 TFT의 크기와 다른 것인 표시 장치.
  14. 제10항에 있어서, 상기 제1 TFT 회로는, 소스/드레인 전극이 상기 제1 화소 전극에 접속되며 게이트 전극은 상기 제1 주사선군에 포함되는 제1 주사선에 접속된 제1 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되고 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제2 TFT를 가지며,
    상기 제1 주사선군과 제2 주사선군은 공통의 주사선을 갖고, 상기 제1 화소 전극에 표시 신호가 부여된 후에 상기 제2 화소 전극에 표시 신호가 부여되고,
    상기 제2 TFT는 상기 제1 TFT보다 큰 것인 표시 장치.
  15. 제10항에 있어서, 상기 제1 TFT 회로는 상기 제1 화소 전극에 접속된 제1 TFT와, 상기 제1 TFT에 접속된 제2 TFT를 갖고,
    상기 제2 TFT 회로는 제3 TFT를 가지며,
    상기 제1 주사선군은 제1 및 제2 주사선으로 구성되고,
    상기 제2 주사선군은 상기 제2 주사선으로 구성되며,
    상기 제1 및 제2 주사선이 선택 상태가 되면 상기 제1 화소 전극에 표시 신호가 부여되고,
    상기 제1 주사선이 비선택 상태이고 상기 제2 주사선이 선택 상태가 되면 상기 제2 화소 전극에 표시 신호가 부여되며,
    상기 제3 TFT는 상기 제1 TFT보다 큰 것인 표시 장치.
  16. 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과,
    상기 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는 표시 장치로서,
    상기 제1 화소 전극은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속되고,
    상기 제2 화소 전극은 상기 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속되며,
    상기 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 상기 제1 주사선군에 제1 주사 신호를 출력하고,
    상기 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력하며,
    상기 제1 화소 전극과 상기 제1 주사선군에 포함되는 하나의 주사선 사이에는 상기 제2 화소 전극과 상기 제2 주사선군에 포함되는 주사선 사이에는 형성되지 않은 부가적 용량이 형성되는 것인 표시 장치.
  17. 제16항에 있어서, 상기 제1 TFT 회로는 소스/드레인 전극이 상기 제1 화소 전극에 접속된 제1 TFT와, 상기 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT를 가지며,
    상기 제1 주사 신호를 출력하는 데 있어서, 상기 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 상기 제2 TFT를 통해 상기 제1 TFT의 게이트 전극에 부여되고,
    상기 제2 주사 신호를 출력하는 데 있어서, 상기 제2 주사선에 제2 주사선 전위가 출력되는 것인 표시 장치.
  18. 제16항에 있어서, 주사선 전위 변동에 의한 상기 제1 화소 전극이 갖는 화소 전위의 변동량과 상기 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위하여, 상기 제1 화소 전극과 상기 제1 주사선군에 포함되는 주사선의 사이에는 부가적 용량이 형성되어 있는 것인 표시 장치.
  19. 제16항에 있어서, 상기 제1 TFT 회로는, 소스/드레인 전극이 상기 제1 화소 전극에 접속되며 게이트 전극은 상기 제1 주사선군에 포함되는 제1 주사선에 접속된 제1 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제2 TFT를 가지며,
    상기 제1 주사선군과 제2 주사선군은 공통의 주사선을 갖고, 상기 제2 화소 전극에 표시 신호가 부여된 후에 상기 제1 화소 전극에 표시 신호가 부여되는 것인 표시 장치.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서, 상기 부가적 용량은 상기 제1 화소 전극의 일부 또는 상기 제1 화소 전극과 접속된 도체부가 상기 하나의 주사선과 절연층을 통해 중복됨으로써 형성되는 것인 표시 장치.
  21. 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과,
    상기 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는 표시 장치로서,
    상기 제1 화소 전극은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속되고,
    상기 제2 화소 전극은 상기 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속되며,
    상기 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 상기 제1 주사선군에 제1 주사 신호를 출력하고,
    상기 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력하며,
    상기 제1 화소 전극은 제1 축적 용량의 하나의 전극으로서 작용하고,
    상기 제2 화소 전극은 제2 축적 용량의 하나의 전극으로서 작용하며,
    상기 제1 축적 용량은 상기 제2 축적 용량보다 작은 것인 표시 장치.
  22. 복수의 화소 전극에 화상 표시를 위한 표시 신호를 전송하는 신호선과,
    상기 신호선으로부터 1 주사 주기 동안에 순차적으로 표시 신호가 각각 부여되는 제1 및 제2 화소 전극을 갖는 표시 장치로서,
    상기 제1 화소 전극은 제1 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제1 주사선군에 접속되고,
    상기 제2 화소 전극은 상기 제1 TFT 회로와 다른 제2 TFT 회로를 통해 하나 이상의 주사선으로 구성되는 제2 주사선군에 접속되며,
    상기 제1 화소 전극에 제1 표시 신호가 부여될 때, 드라이버 회로는 상기 제1 주사선군에 제1 주사 신호를 출력하고,
    상기 제2 화소 전극에 제2 표시 신호가 부여될 때, 드라이버 회로는 상기 제2 주사선군에 제2 주사 신호를 출력하며,
    상기 제1 및 제2 화소 전극은 n번째 주사선과 n+1번째 주사선 사이에 형성되고, 상기 n번째 주사선과 상기 제1 및 제2 화소 전극 사이에는 축적 용량이 형성되며,
    상기 제1 주사선군과 제2 주사선군은 상기 n번째 이후의 주사선으로 구성되고,
    상기 제1 화소 전극에 표시 전위가 부여되는 제1 기간의 상기 n번째 주사선의 주사선 전위값과, 상기 제2 화소 전극에 표시 신호가 부여되는 제2 기간의 상기 n번째 주사선의 주사선 전위값은 다른 것인 표시 장치.
  23. 제22항에 있어서, 상기 제1 TFT 회로는 소스/드레인 전극이 상기 제1 화소 전극에 접속된 제1 TFT와, 상기 제1 TFT의 게이트 전극에 소스/드레인 전극이 접속된 제2 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제3 TFT를 가지며,
    상기 제1 주사 신호를 출력하는 데 있어서, 상기 제1 주사선군에 포함되는 제1 주사선에 출력된 제1 주사선 전위는 상기 제2 TFT를 통해 상기 제1 TFT의 게이트 전극에 부여되고,
    상기 제2 주사 신호를 출력하는 데 있어서, 상기 제2 주사선에 제2 주사선 전위가 출력되고,
    상기 제1 기간에서 상기 n번째 주사선의 주사선 전위는 상기 제2 기간의 주사선 전위보다 큰 것인 표시 장치.
  24. 제23항에 있어서, 상기 제1 TFT의 소스/드레인 전극은 상기 신호선에 접속되고,
    상기 제2 TFT의 소스/드레인 전극은 상기 제1 주사선에 접속되며, 상기 제2 TFT의 게이트 전극은 상기 제1 주사선군에 포함되는 다른 주사선에 접속되고,
    상기 제3 TFT의 소스/드레인 전극은 상기 신호선에 접속되는 것인 표시 장치.
  25. 제22항에 있어서, 주사선 전위 변동에 의한 상기 제1 화소 전극이 갖는 화소 전위의 변동량과 상기 제2 화소 전극이 갖는 화소 전위의 변동량간의 차이를 작게 하기 위해서, 상기 제1 화소 전극에 표시 전위가 부여되는 제1 기간과, 상기 제2 화소 전극에 표시 신호가 부여되는 제2 기간 동안에, 상기 n번째의 주사선의 주사선 전위값이 다른 것인 표시 장치.
  26. 제22항에 있어서, 상기 제1 TFT 회로는, 소스/드레인 전극이 상기 제1 화소 전극에 접속되며 게이트 전극은 상기 제1 주사선군에 포함되는 제1 주사선에 접속된 제1 TFT를 갖고,
    상기 제2 TFT 회로는, 소스/드레인 전극이 상기 제2 화소 전극에 접속되며 게이트 전극은 상기 제2 주사선군에 포함되는 제2 주사선에 접속된 제2 TFT를 가지며,
    상기 제1 화소 전극에 표시 신호가 부여된 후에, 상기 제2 화소 전극에 표시 신호가 부여되고,
    상기 제1 기간에서 상기 n번째 주사선의 주사선 전위는 상기 제2 기간의 주사선 전위보다 작은 것인 표시 장치.
  27. 제26항에 있어서, 상기 제1 TFT 회로는 제3 TFT를 더 갖고,
    상기 제3 TFT 회로의 소스/드레인 전극의 각각은 상기 신호선과 상기 제1TFT의 소스/드레인 전극과 접속되고,
    상기 제3 TFT 회로의 게이트 전극은 상기 제1 주사선군에 포함되는 제3 주사선에 접속되며,
    상기 제2 주사선과 상기 제3 주사선은 동일한 주사선인 것인 표시 장치.
KR1020047002782A 2002-01-17 2002-12-19 표시 장치 및 주사선용 드라이버 회로 KR100757766B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00009143 2002-01-17
JP2002009143 2002-01-17
PCT/JP2002/013328 WO2003060868A1 (fr) 2002-01-17 2002-12-19 Dispositif d'affichage, circuit d'attaque a ligne de balayage

Publications (2)

Publication Number Publication Date
KR20040083051A true KR20040083051A (ko) 2004-09-30
KR100757766B1 KR100757766B1 (ko) 2007-09-12

Family

ID=19191488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002782A KR100757766B1 (ko) 2002-01-17 2002-12-19 표시 장치 및 주사선용 드라이버 회로

Country Status (9)

Country Link
US (1) US7221352B2 (ko)
EP (1) EP1469451A4 (ko)
JP (1) JPWO2003060868A1 (ko)
KR (1) KR100757766B1 (ko)
CN (1) CN100399400C (ko)
AU (1) AU2002357625A1 (ko)
CA (1) CA2476750A1 (ko)
TW (1) TWI224768B (ko)
WO (1) WO2003060868A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901684B1 (ko) * 2007-09-07 2009-06-08 한국전기연구원 출력편차 제어를 이용한 매트릭스 구동회로

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184334B2 (ja) * 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
TWI387800B (zh) 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
KR20060089829A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101240642B1 (ko) * 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
TWI301961B (en) * 2005-02-17 2008-10-11 Au Optronics Corp Liquid crystal display, timing crontroller and scan method
JP4710422B2 (ja) * 2005-06-03 2011-06-29 カシオ計算機株式会社 表示駆動装置及び表示装置
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI289284B (en) * 2005-12-09 2007-11-01 Innolux Display Corp Driving circuit for liquid crystal display panel and liquid crystal display
KR101253273B1 (ko) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN100445819C (zh) * 2006-03-28 2008-12-24 友达光电股份有限公司 低色偏的液晶显示器及其驱动方法
TWI326068B (en) * 2006-03-31 2010-06-11 Au Optronics Corp Pixel drive method and flat panel display
CN100414365C (zh) * 2006-04-25 2008-08-27 友达光电股份有限公司 扫描驱动方法及其平面显示器
KR101245944B1 (ko) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
CN101510030B (zh) * 2008-02-15 2012-07-18 奇美电子股份有限公司 液晶显示面板及其制造方法
JP5266574B2 (ja) * 2008-03-19 2013-08-21 Ｎｌｔテクノロジー株式会社 液晶表示装置
JP4682279B2 (ja) * 2008-03-21 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
TWI381358B (zh) * 2008-03-31 2013-01-01 Au Optronics Corp 液晶顯示面板之驅動方法及其液晶顯示器
JP4775407B2 (ja) * 2008-05-30 2011-09-21 カシオ計算機株式会社 表示装置
JP5211972B2 (ja) * 2008-09-17 2013-06-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
TWI398849B (zh) * 2008-12-10 2013-06-11 Au Optronics Corp 顯示面板的驅動方法
KR101765726B1 (ko) * 2010-02-01 2017-08-08 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2016163299A1 (ja) * 2015-04-07 2016-10-13 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
KR102088683B1 (ko) 2015-09-04 2020-03-13 삼성전자주식회사 영상표시장치 및 영상표시장치의 구동 방법
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
KR20200034055A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 표시 장치
CN109709732A (zh) * 2019-01-09 2019-05-03 惠科股份有限公司 一种显示面板及其驱动方法和显示装置
CN110136630B (zh) * 2019-06-18 2022-10-04 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232404A (ja) * 1985-04-08 1986-10-16 Sumitomo Electric Ind Ltd 光フアイバ切断方法及び切断装置
JPS61232494A (ja) * 1985-04-09 1986-10-16 松下電器産業株式会社 表示方法
KR900004989B1 (en) * 1986-09-11 1990-07-16 Fujitsu Ltd Active matrix type display and driving method
JPH07113722B2 (ja) * 1986-09-11 1995-12-06 富士通株式会社 アクテイブマトリクス型表示装置及びその駆動方法
JPS6468792A (en) * 1987-09-10 1989-03-14 Fujitsu Ltd Driving of active matrix type display device
JPH01147434A (ja) * 1987-12-02 1989-06-09 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH01170918A (ja) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2573730B2 (ja) * 1990-07-09 1997-01-22 シャープ株式会社 アクティブマトリクス表示装置
US5206634A (en) * 1990-10-01 1993-04-27 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JPH04338729A (ja) * 1991-05-16 1992-11-26 Seiko Epson Corp 液晶表示装置
JPH05188395A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 液晶表示素子
JP3091300B2 (ja) * 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
JPH05303114A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 液晶表示素子
JPH07152013A (ja) * 1993-11-29 1995-06-16 Nippondenso Co Ltd 液晶表示素子
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP2943665B2 (ja) * 1994-09-21 1999-08-30 松下電器産業株式会社 液晶表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP2937129B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
US5798745A (en) * 1996-09-30 1998-08-25 Rockwell International LCD panel having tailored pushdown voltages
JP3092537B2 (ja) * 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置
JP4013293B2 (ja) * 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
US6476787B1 (en) * 1998-11-04 2002-11-05 International Business Machines Corporation Multiplexing pixel circuits
US6310594B1 (en) 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4395921B2 (ja) * 1999-05-27 2010-01-13 ソニー株式会社 表示装置及びその駆動方法
KR100291770B1 (ko) 1999-06-04 2001-05-15 권오경 액정표시장치
JP2001147448A (ja) * 1999-11-22 2001-05-29 Alps Electric Co Ltd アクティブマトリクス型液晶表示装置
EP1069463A3 (en) * 1999-07-15 2004-08-04 Alps Electric Co., Ltd. Active matrix type liquid crystal display
TW479216B (en) * 2000-08-08 2002-03-11 Au Optronics Corp Liquid crystal display panel and the control method thereof
JP4540219B2 (ja) * 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション 画像表示素子、画像表示装置、画像表示素子の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901684B1 (ko) * 2007-09-07 2009-06-08 한국전기연구원 출력편차 제어를 이용한 매트릭스 구동회로

Also Published As

Publication number Publication date
US7221352B2 (en) 2007-05-22
EP1469451A1 (en) 2004-10-20
TWI224768B (en) 2004-12-01
EP1469451A4 (en) 2009-04-01
JPWO2003060868A1 (ja) 2005-05-19
AU2002357625A1 (en) 2003-07-30
KR100757766B1 (ko) 2007-09-12
CN100399400C (zh) 2008-07-02
WO2003060868A1 (fr) 2003-07-24
TW200401250A (en) 2004-01-16
CA2476750A1 (en) 2003-07-24
CN1620682A (zh) 2005-05-25
US20040263760A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
KR100757766B1 (ko) 표시 장치 및 주사선용 드라이버 회로
JP4232227B2 (ja) 表示装置
US8665199B2 (en) Liquid crystal display device, liquid crystal display device drive method, and television receiver
US8698724B2 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
KR100239092B1 (ko) 액정표시장치의 구동방법
US6806862B1 (en) Liquid crystal display device
US5739802A (en) Staged active matrix liquid crystal display with separated backplane conductors and method of using the same
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
US20050024316A1 (en) Liquid crystal display device
KR20020009900A (ko) 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법
KR20020060161A (ko) 액티브 매트릭스형 표시장치, 그 구동방법 및 표시소자
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
JPH11102172A (ja) ドットマトリクス表示装置
US20110267323A1 (en) Electro-optical apparatus and electronics device
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
JP3366437B2 (ja) 液晶表示装置の駆動方法
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
JP5789354B2 (ja) 電気光学装置及び電子機器
JP2010102217A (ja) 電気光学装置及び電子機器
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
JPH11119742A (ja) マトリクス表示装置
US6219018B1 (en) Active matrix type display device
JP3587829B2 (ja) 液晶表示装置およびその駆動方法
JP2000035560A (ja) アクティブマトリクス型表示装置
KR20080048880A (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120614

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee