JP3091300B2 - アクティブマトリクス型液晶表示装置及びその駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＴＦＴ（薄膜トランジス
タ）アレイからなるアクティブマトリクス型液晶表示装
置に係り、特に、データ電極側の駆動回路数を減少させ
ることにより低コストを図り、また回路とパネル端子電
極の接続が容易で、接続の歩留りを向上させたアクティ
ブマトリクス型液晶表示装置に関する。

【０００２】近年のコンピュータの普及に伴って、コン
ピュータシステムの小型化が進み、その表示装置に対し
ては省消費電力、薄型、軽量という要求が生じてきてお
り、これらの要求を満たすために、画質の優れたアクテ
ィブマトリクス型カラー液晶表示装置が製品化されてい
る。また今後は、高精細のカラー液晶表示装置が要求さ
れることが予想できる。

【０００３】

【従来の技術】従来のアクティブマトリクス型液晶表示
装置の構成図を図３０に示す。

【０００４】従来のアクティブマトリクス型液晶表示装
置では、例えば６４０×４００ドットの表示容量を実現
するために、ドット数分の画素電極（液晶セル）と、Ｔ
ＦＴゲートＴとで表示パネル１０１を構成し、走査ライ
ン８の行数分の出力ドライバを備える走査電極ドライバ
１０４と、データライン６の列数分の出力ドライバを備
えるデータ電極ドライバ１０２とを具備している。

【０００５】ある走査ライン８−ｉに選択電圧を印加す
ることにより、その行のＴＦＴゲートＴを導通状態にし
て、その行の画素電極にデータライン６によりそれぞれ
のデータ電極の電圧を印加して電圧に応じた表示を実現
する。

【０００６】この従来のアクティブマトリクス型液晶表
示装置で階調表示を実現する場合には、液晶セルに対し
て階調に対応した電圧レベルを印加するために、データ
電極ドライバ１０２は複数レベルの電圧を出力できる構
成である必要がある。このため、２レベルの電圧出力で
ある走査電極ドライバ１０４に比べてデータ電極ドライ
バ１０２は高価となり、表示可能な階調数に応じてコス
トが増すこととなる。

【０００７】また、この従来のアクティブマトリクス型
液晶表示装置を、カラー表示で高精細なアクティブマト
リクス型液晶表示装置として構成した場合には、表示ラ
インが、例えばデータ側で１１２０×３＝３３６０本、
走査側で７８０本と、標準のデータ側：６４０×３＝１
９２０本、走査側：７８０本に比べて非常に多くなり、
駆動回路数の増大に伴う回路コストが高くなること、並
びに、回路とパネル電極の接続ピッチが、特にデータ側
で標準：０．２ｍｍに比べて高精細：０．１ｍｍと小さ
くなり、接続の歩留りが低下すること等の問題がある。

【０００８】

【発明が解決しようとする課題】上述のように、従来の
アクティブマトリクス型液晶表示装置では、 （１）階調表示を実現する場合には、液晶セルに対して
階調に対応した電圧レベルを印加するために、走査電極
ドライバに比べてデータ電極ドライバは高価となり、表
示可能な階調数に応じてコストが増す、 （２）カラー表示で高精細なアクティブマトリクス型液
晶表示装置として構成した場合には、表示ラインが非常
に多くなり、駆動回路数の増大に伴う回路コストが高く
なり、また、回路とパネル電極の接続ピッチが小さくな
り、接続の歩留りが低下する、という問題があった。

【０００９】本発明は、上記問題点を解決するもので、 （１）データ電極側または走査電極側の駆動回路数を減
少させることにより低コストを図った、 （２）駆動回路とパネル電極の接続ピッチを大きくする
ことにより、回路とパネル端子電極の接続を容易とし、
接続の歩留りを向上させた、アクティブマトリクス型液
晶表示装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴のアクティブマトリクス型液晶
表示装置は、図３に示す如く、画素電極をＭ×Ｎ（Ｍ，
Ｎは任意の正整数）のマトリクス状に配置して成るアク
ティブマトリクス型液晶表示装置であって、Ｎ＋１本の
走査ライン８−１〜８−Ｎ＋１と、Ｍ本のデータライン
６−１〜６−Ｍとを有し、走査方向の第ｉ番目（ｉ＝１
〜Ｎ）の表示ライン上の各画素電極１（ｉ，ｊ）（ｊ＝
１〜Ｍ）において、制御端子を第ｉ番目の走査ライン８
−ｉに、一方の端子をデータライン６−ｊに接続した第
１のＴＦＴゲートＱ１と、制御端子を第ｉ＋１番目の走
査ライン８−ｉ＋１に、一方の端子を該画素電極１
（ｉ，ｊ）に、他方の端子を前記第１のＴＦＴゲートＱ
１の他方の端子に接続した第２のＴＦＴゲートＱ２とを
有して構成する。

【００１１】本発明の第２の特徴のアクティブマトリク
ス型液晶表示装置は、請求項１に記載のアクティブマト
リクス型液晶表示装置において、前記画素電極１（ｉ，
ｊ）（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）は、赤画素電極Ｒ、緑
画素電極Ｇ、或いは青画素電極Ｂであって、横方向に赤
画素電極Ｒ、緑画素電極Ｇ、及び青画素電極Ｂを順に配
列して１カラー画素を構成し、カラー表示する。

【００１２】また、本発明の第１の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図２３または図
２５に示す如く、請求項１または２に記載のアクティブ
マトリクス型液晶表示装置を駆動するアクティブマトリ
クス型液晶表示装置の駆動回路であって、Ｋ（Ｋ＜Ｎ＋
１）個のドライバ出力を備えて前記走査ライン８−１〜
８−Ｎ＋１を駆動する走査電極ドライバ４と、Ｍ本のデ
ータライン６−１〜６−Ｍを駆動するデータ電極ドライ
バ２と、前記第ｉ番目（ｉ＝１〜Ｎ）の走査ライン８−
ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋１の双方によ
り同時に選択された第ｉ番目の表示ライン上の画素電極
１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示データを印加するよ
う前記データ電極ドライバ２を制御する制御手段１６と
を有して構成する。

【００１３】本発明の第２の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、図２３に示す如く、請
求項３に記載のアクティブマトリクス型液晶表示装置の
駆動回路において、前記走査電極ドライバ４は、２Ｌ
（２Ｌ＝Ｋ＜Ｎ＋１）個のドライバ出力Ｏ１，Ｅ１，Ｏ
２，Ｅ２，…，ＯＬ，ＥＬを備え、前記走査ライン８−
１〜８−Ｎ＋１の奇数番目に対しては、前記ドライバ出
力の奇数番目の出力Ｏ１，Ｏ２，…，ＯＬを順に接続
し、前記走査ライン８−１〜８−Ｎ＋１の偶数番目に対
しては、前記ドライバ出力の偶数番目の出力Ｅ１，Ｅ
２，…，ＥＬを１周期毎に２つずらしながら（Ｅ１，Ｅ
２，…，ＥＬ，Ｅ３，…，ＥＬ，Ｅ５，…）接続する。

【００１４】本発明の第３の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、請求項３に記載のアク
ティブマトリクス型液晶表示装置の駆動回路において、
図２５に示す如く、前記走査電極ドライバ４は、２Ｌ＋
１（２Ｌ＋１＝Ｋ＜Ｎ＋１）個のドライバ出力を備え、
前記走査ライン８−１〜８−Ｎ＋１に対して、第ｉ番目
（ｉ＝１〜Ｎ）の走査ライン８−ｉ及び第ｉ＋１番目の
走査ライン８−ｉ＋１に２Ｌ＋１個のドライバ出力から
異なる２出力の組み合わせ（（２Ｌ＋１）×２Ｌ／２
個）の内、１つずつが接続される。

【００１５】本発明の第３の特徴のアクティブマトリク
ス型液晶表示装置は、図５（１）に示す如く、画素電極
をＭ×Ｎ（Ｍ，Ｎは任意の正整数）のマトリクス状に配
置して成るアクティブマトリクス型液晶表示装置であっ
て、Ｎ＋１本の走査ライン８−１〜８−Ｎ＋１と、Ｍ／
２本のデータライン６−１〜６−Ｍ／２とを有し、走査
方向の第ｉ番目（ｉ＝１〜Ｎ）の表示ライン上の奇数番
目の各画素電極１（ｉ，ｋ）（ｋ＝１〜Ｍの奇数）にお
いて、制御端子を第ｉ＋１番目の走査ライン８−ｉ＋１
に、一方の端子を該画素電極１（ｉ，ｋ）に接続した第
２のＴＦＴゲートＰ２と、制御端子を第ｉ＋２番目の走
査ライン８−ｉ＋２に、一方の端子をデータライン６−
ｊ（ｊはｋ／２＋１以下の最大の整数）に、他方の端子
を前記第２のＴＦＴゲートＰ２の他方の端子に接続した
第１のＴＦＴゲートＰ１とを有し、走査方向の第ｉ番目
の表示ライン上の偶数番目の各画素電極１（ｉ，ｋ＋
１）において、制御端子を第ｉ番目の走査ライン８−ｉ
に、一方の端子を該画素電極１（ｉ，ｋ＋１）に、他方
の端子をデータライン６−ｊに接続した第３のＴＦＴゲ
ートＰ３を有して構成する。

【００１６】本発明の第４の特徴のアクティブマトリク
ス型液晶表示装置は、図５（１）に示す如く、画素電極
をＭ×Ｎ（Ｍ，Ｎは任意の正整数）のマトリクス状に配
置して成るアクティブマトリクス型液晶表示装置であっ
て、Ｎ＋１本の走査ライン８−１〜８−Ｎ＋１と、Ｍ／
２＋１本のデータライン６−１〜６−Ｍ／２＋１とを有
し、走査方向の第ｉ番目（ｉ＝１〜Ｎ）の表示ライン上
の偶数番目の各画素電極１（ｉ，ｈ）（ｈ＝１〜Ｍの偶
数）において、制御端子を第ｉ＋１番目の走査ライン８
−ｉ＋１に、一方の端子を該画素電極１（ｉ，ｈ）に接
続した第２のＴＦＴゲートＰ２と、制御端子を第ｉ＋２
番目の走査ライン８−ｉ＋２に、一方の端子をデータラ
イン６−ｊ（ｊ＝ｈ／２＋１）に、他方の端子を前記第
２のＴＦＴゲートＰ２の他方の端子に接続した第１のＴ
ＦＴゲートＰ１とを有し、走査方向の第ｉ番目の表示ラ
イン上の偶数番目の各画素電極１（ｉ，ｈ＋１）におい
て、制御端子を第ｉ番目の走査ライン８−ｉに、一方の
端子を該画素電極１（ｉ，ｈ＋１）に、他方の端子をデ
ータライン６−ｊに接続した第３のＴＦＴゲートＰ３を
有して構成する。

【００１７】本発明の第５の特徴のアクティブマトリク
ス型液晶表示装置は、請求項６または７に記載のアクテ
ィブマトリクス型液晶表示装置において、図５（２）に
示す如く、前記第１のＴＦＴトランジスタＰ１または第
２のＴＦＴトランジスタＰ２は、走査ライン８−ｉ上に
構成される。

【００１８】本発明の第６の特徴のアクティブマトリク
ス型液晶表示装置は、請求項６、７、または８に記載の
アクティブマトリクス型液晶表示装置において、図５
（３）に示す如く、前記第３のＴＦＴトランジスタＰ３
と該画素電極１（ｉ，ｋ＋１）または１（ｉ，ｈ＋１）
の間に、制御端子を第ｉ番目の走査ライン８−ｉに接続
した第４のＴＦＴゲートＰ４を有して構成する。

【００１９】本発明の第７の特徴のアクティブマトリク
ス型液晶表示装置は、請求項６、７、８、または９に記
載のアクティブマトリクス型液晶表示装置において、前
記画素電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）
は、赤画素電極Ｒ、緑画素電極Ｇ、或いは青画素電極Ｂ
であって、横方向に赤画素電極Ｒ、緑画素電極Ｇ、及び
青画素電極Ｂを順に配列して１カラー画素を構成し、カ
ラー表示する。

【００２０】また、本発明の第４の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図２７に示す如
く、請求項６、７、８、９、または１０に記載のアクテ
ィブマトリクス型液晶表示装置を駆動するアクティブマ
トリクス型液晶表示装置の駆動回路であって、前記走査
ライン８−１〜８−Ｎ＋１を駆動する走査電極ドライバ
４及び５と、前記Ｍ／２またはＭ／２＋１本のデータラ
イン６−１〜６−Ｍ／２または６−Ｍ／２＋１を駆動す
るデータ電極ドライバ２と、所定のタイミングで、前記
第ｉ番目の走査ライン８−ｉ及び第ｉ＋１番目の走査ラ
イン８−ｉ＋１に選択電圧を印加し、次のタイミング
で、前記第ｉ番目の走査ライン８−ｉに選択電圧を、前
記第ｉ＋１番目の走査ライン８−ｉ＋１に非選択電圧を
それぞれ印加し、更に次のタイミングで、前記第ｉ番目
の走査ライン８−ｉに非選択電圧を印加するという一連
の動作を、ｉの昇順に繰り返すよう前記走査電極ドライ
バ４及び５を制御する制御手段１６とを有して構成す
る。

【００２１】本発明の第５の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、請求項１１に記載のア
クティブマトリクス型液晶表示装置の駆動回路におい
て、図２７に示す如く、前記走査電極ドライバ４及び５
は、前記制御手段１６の制御の下、当該走査電極ドライ
バ４及び５の選択電圧入力の切り換え、またはイネーブ
ル制御により、前記偶数番目或いは奇数番目の走査ライ
ン８−ｉを強制的に非選択電圧にするシフトレジスタを
有して構成する。

【００２２】また、本発明の第８の特徴のアクティブマ
トリクス型液晶表示装置は、図７（１）に示す如く、画
素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整
数）のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、３Ｎまたは３Ｎ＋２本の走
査ライン８−１〜８−３Ｎまたは３Ｎ＋２と、Ｍ／２ま
たはＭ／２＋１本のデータライン６−１〜６−Ｍ／２ま
たはＭ／２＋１とを有し、走査方向の第ｉ番目（ｉ＝１
〜２Ｎまたは２Ｎ＋１の奇数）の表示ライン上の偶数番
目または奇数番目の各画素電極１（ｉ，ｋ＋１）または
１（ｉ，ｈ＋１）（ｋ＝１〜Ｍの奇数、ｈ＝１〜Ｍの偶
数）において、制御端子を第ｘ番目の走査ライン８−ｘ
（ｘは３ｉ／２以下の最大の整数）に、一方の端子を該
画素電極１（ｉ，ｋ＋１）または１（ｉ，ｈ＋１）に、
他方の端子をデータライン６−ｊ（ｊはｋ／２＋１以下
の最大の整数、またはｊ＝ｈ／２＋１）に接続した第１
のＴＦＴゲートＦ１と、走査方向の第ｉ番目の表示ライ
ン上の奇数番目または偶数番目の各画素電極１（ｉ，
ｋ）または１（ｉ，ｈ）において、制御端子を第ｘ＋１
番目の走査ライン８−ｘ＋１に、一方の端子を該画素電
極１（ｉ，ｋ）または１（ｉ，ｈ）に、他方の端子を前
記第１のＴＦＴゲートＦ１の一方の端子に接続した第２
のＴＦＴゲートＦ２と、走査方向の第ｉ＋１番目の表示
ライン上の偶数番目または奇数番目の各画素電極１（ｉ
＋１，ｋ＋１）または１（ｉ＋１，ｈ＋１）において、
制御端子を第ｘ＋２番目の走査ライン８−ｘ＋２に、一
方の端子を該画素電極１（ｉ＋１，ｋ＋１）または１
（ｉ＋１，ｈ＋１）に、他方の端子をデータライン６−
ｊに接続した第３のＴＦＴゲートＦ３と、走査方向の第
ｉ＋１番目の表示ライン上の奇数番目または偶数番目の
各画素電極１（ｉ＋１，ｋ）または１（ｉ＋１，ｈ）に
おいて、制御端子を第ｘ＋１番目の走査ライン８−ｘ＋
１に、一方の端子を該画素電極１（ｉ＋１，ｋ）または
１（ｉ＋１，ｈ）に、他方の端子を前記第３のＴＦＴゲ
ートＦ３の一方の端子に接続した第４のＴＦＴゲートＦ
４とを有して構成する。

【００２３】また、本発明の第９の特徴のアクティブマ
トリクス型液晶表示装置は、図８（１）に示す如く、画
素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整
数）のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、３Ｎまたは３Ｎ＋２本の走
査ライン８−１〜８−３Ｎまたは３Ｎ＋２と、Ｍ／２ま
たはＭ／２＋１本のデータライン６−１〜６−Ｍ／２ま
たはＭ／２＋１とを有し、走査方向の第ｉ番目（ｉ＝１
〜２Ｎまたは２Ｎ＋１の奇数）の表示ライン上の偶数番
目または奇数番目の各画素電極１（ｉ，ｋ＋１）または
１（ｉ，ｈ＋１）（ｋ＝１〜Ｍの奇数、ｈ＝１〜Ｍの偶
数）において、制御端子を第ｘ番目の走査ライン８−ｘ
（ｘは３ｉ／２以下の最大の整数）に、一方の端子を該
画素電極１（ｉ，ｋ＋１）または１（ｉ，ｈ＋１）に、
他方の端子をデータライン６−ｊ（ｊはｋ／２＋１以下
の最大の整数、またはｊ＝ｈ／２＋１）に接続した第１
のＴＦＴゲートＦ１と、走査方向の第ｉ番目の表示ライ
ン上の奇数番目または偶数番目の各画素電極１（ｉ，
ｋ）または１（ｉ，ｈ）において、制御端子を第ｘ＋１
番目の走査ライン８−ｘ＋１に、一方の端子を該画素電
極１（ｉ，ｋ）または１（ｉ，ｈ）に、他方の端子を前
記第１のＴＦＴゲートＦ１の一方の端子に接続した第２
のＴＦＴゲートＦ２と、走査方向の第ｉ＋１番目の表示
ライン上の偶数番目または奇数番目の各画素電極１（ｉ
＋１，ｋ＋１）または１（ｉ＋１，ｈ＋１）において、
制御端子を第ｘ＋１番目の走査ライン８−ｘ＋１に、一
方の端子を該画素電極１（ｉ＋１，ｋ＋１）または１
（ｉ＋１，ｈ＋１）に、他方の端子をデータライン６−
ｊに接続した第３のＴＦＴゲートＦ３と、走査方向の第
ｉ＋１番目の表示ライン上の奇数番目または偶数番目の
各画素電極１（ｉ＋１，ｋ）または１（ｉ＋１，ｈ）
に、他方の端子を前記第３のＴＦＴゲートＦ３の一方の
端子に接続した第４のＴＦＴゲートＦ４とを有して構成
する。

【００２４】本発明の第１０の特徴のアクティブマトリ
クス型液晶表示装置は、図９（１）に示す如く、画素電
極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して成るアクティブマトリクス型
液晶表示装置であって、３Ｎまたは３Ｎ＋２本の走査ラ
イン８−１〜８−３Ｎ＋３Ｎ＋２と、Ｍ／２本のデータ
ライン６−１〜６−Ｍ／２とを有し、走査方向の第ｉ番
目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇数）の表示ライン
上の奇数番目の各画素電極１（ｉ，ｋ）（ｋ＝１〜Ｍの
偶数）において、制御端子を第ｘ番目の走査ライン８−
ｘに、一方の端子を該画素電極１（ｉ，ｋ）に、他方の
端子をデータライン６−ｊ（ｊはｋ／２＋１以下の最大
の整数）に接続した第１のＴＦＴゲートＦ１と、走査方
向の第ｉ番目の表示ライン上の偶数番目の各画素電極１
（ｉ，ｋ＋１）において、制御端子を第ｘ＋１番目の走
査ライン８−ｘ＋１に、一方の端子を該画素電極１
（ｉ，ｋ＋１）に、他方の端子を前記奇数番目の画素電
極１（ｉ，ｋ）に接続した第２のＴＦＴゲートＦ２と、
走査方向の第ｉ＋１番目の表示ライン上の奇数番目の各
画素電極１（ｉ＋１，ｋ）において、制御端子を第ｘ＋
２番目の走査ライン８−ｘ＋２に、一方の端子を該画素
電極１（ｉ＋１，ｋ）に、他方の端子をデータライン６
−ｊに接続した第３のＴＦＴゲートＦ３と、走査方向の
第ｉ＋１番目の表示ライン上の偶数番目の各画素電極１
（ｉ＋１，ｋ＋１）において、制御端子を第ｘ＋１番目
の走査ライン８−ｘ＋１に、一方の端子を該画素電極１
（ｉ＋１，ｋ＋１）に、他方の端子を前記奇数番目の画
素電極１（ｉ＋１，ｋ）に接続した第４のＴＦＴゲート
Ｆ４とを有して構成する。

【００２５】本発明の第１１の特徴のアクティブマトリ
クス型液晶表示装置は、図１０（１）に示す如く、画素
電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整
数）のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、３Ｎまたは３Ｎ＋２本の走
査ライン８−１〜８−３Ｎまたは３Ｎ＋２と、Ｍ／２本
のデータライン６−１〜６−Ｍ／２とを有し、走査方向
の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇数）の表
示ライン上の奇数番目の各画素電極１（ｉ，ｋ）（ｋ＝
１〜Ｍの奇数）において、制御端子を第ｘ番目の走査ラ
イン８−ｘ（ｘとは３ｉ／２以下の最大の整数）に、一
方の端子を該画素電極１（ｉ，ｋ）に、他方の端子をデ
ータライン６−ｊ（ｊはｋ／２＋１以下の最大の整数）
に接続した第１のＴＦＴゲートＦ１と、走査方向の第ｉ
番目の表示ライン上の偶数番目の各画素電極１（ｉ，ｋ
＋１）において、制御端子を第ｘ＋１番目の走査ライン
８−ｘ＋１に、一方の端子を該画素電極１（ｉ，ｋ＋
１）に、他方の端子を前記奇数番目の画素電極１（ｉ，
ｋ）に接続した第２のＴＦＴゲートＦ２と、走査方向の
第ｉ番目の表示ライン上の奇数番目の各画素電極１（ｉ
＋１，ｋ）において、制御端子を第ｘ＋１番目の走査ラ
イン８−ｘ＋１に、一方の端子を該画素電極１（ｉ＋
１，ｋ）に、他方の端子をデータライン６−ｊに接続し
た第３のＴＦＴゲートＦ３と、走査方向の第ｉ＋１番目
の表示ライン上の偶数番目の各画素電極１（ｉ＋１，ｋ
＋１）において、制御端子を第ｘ＋２番目の走査ライン
８−ｘ＋２に、一方の端子を該画素電極１（ｉ＋１，ｋ
＋１）に、他方の端子を前記奇数番目の画素電極１（ｉ
＋１，ｋ）に接続した第４のＴＦＴゲートＦ４とを有し
て構成する。

【００２６】本発明の第１２の特徴のアクティブマトリ
クス型液晶表示装置は、請求項１３、１４、１５、また
は１６に記載のアクティブマトリクス型液晶表示装置に
おいて、図１１（１）に示す如く、前記第１、第２、第
３及びまたは第４のＴＦＴゲートＦ１、Ｆ２、Ｆ３、及
びまたはＦ４は、複数個のＴＦＴゲートを並列接続して
構成される。

【００２７】本発明の第１３の特徴のアクティブマトリ
クス型液晶表示装置は、請求項１３、１４、１５、１
６、または１７に記載のアクティブマトリクス型液晶表
示装置において、前記画素電極１（ｉ，ｊ）（ｉ＝１〜
２Ｎまたは２Ｎ＋１，ｊ＝１〜Ｍ）は、赤画素電極Ｒ、
緑画素電極Ｇ、或いは青画素電極Ｂであって、横方向に
赤画素電極Ｒ、緑画素電極Ｇ、及び青画素電極Ｂを順に
配列して１カラー画素を構成し、カラー表示する。

【００２８】更に、本発明の第６の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図２９に示す如
く、請求項１３、１４、１５、１６、１７、または１８
に記載のアクティブマトリクス型液晶表示装置を駆動す
るアクティブマトリクス型液晶表示装置の駆動回路であ
って、前記走査ライン８−１〜８−３Ｎまたは３Ｎ＋２
を駆動する走査電極ドライバ４と、前記データライン６
−１〜６−Ｍ／２またはＭ／２＋１を駆動するデータ電
極ドライバ２と、前記第ｘ番目（表示ラインを第ｉ番目
とすれば；ｘは２ｉ／２以下の最大の整数）の走査ライ
ン８−ｘ及び第ｘ＋１番目の走査ライン８−ｘ＋１の双
方により同時に選択された第ｉ番目の表示ライン上の画
素電極１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示データを印加
するよう前記データ電極ドライバ２を制御する制御手段
１６とを有して構成する。

【００２９】

【作用】本発明の第１及び第２の特徴のアクティブマト
リクス型液晶表示装置では、図３に示す如く、画素電極
をＭ×Ｎ（Ｍ，Ｎは任意の正整数）のマトリクス状に配
置して、Ｎ＋１本の走査ライン８−１〜８−Ｎ＋１の
内、走査方向の１表示ラインに対して２本ずつ割り当
て、各表示ラインにおいて、Ｍ本のデータライン６−１
〜６−Ｍの内、任意のデータライン６−ｊに第１のＴＦ
ＴゲートＱ１及び第２のＴＦＴゲートＱ２を直列に接続
すると共に、各ＴＦＴゲートＱ１及びＱ２をそれぞれ１
表示ラインに対して割り当てられた２本の走査ライン８
−ｉ及び走査ライン８−ｉ＋１に独立に接続して、１個
の表示画素を構成し、カラー表示を行なう場合には、画
素電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）とし
て、横方向に赤画素電極Ｒ、緑画素電極Ｇ、及び青画素
電極Ｂを順に配列して１カラー画素を構成する。

【００３０】本発明の第１及び第２の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路では、図２３に示
す如く、走査電極ドライバ４は、２Ｌ（２Ｌ＝Ｋ＜Ｎ＋
１）個のドライバ出力Ｏ１，Ｅ１，Ｏ２，Ｅ２，…，Ｏ
Ｌ，ＥＬを備え、走査ライン８−１〜８−Ｎ＋１の奇数
番目に対しては、ドライバ出力の奇数番目の出力Ｏ１，
Ｏ２，…，ＯＬを順に接続し、走査ライン８−１〜８−
Ｎ＋１の偶数番目に対しては、ドライバ出力の偶数番目
の出力Ｅ１，Ｅ２，…，ＥＬを１周期毎に２つずらしな
がら（Ｅ１，Ｅ２，…，ＥＬ，Ｅ３，…，ＥＬ，Ｅ５，
…）接続し、制御手段１６により、第ｉ番目（ｉ＝１〜
Ｎ）の走査ライン８−ｉ及び第ｉ＋１番目の走査ライン
８−ｉ＋１の双方が同時に選択された第ｉ番目の表示ラ
イン上の画素電極１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示デ
ータを印加するようデータ電極ドライバ２を制御する。

【００３１】従って、Ｎ本の表示ラインに対して２×
（ルートＮ）個のドライバ出力を備える走査電極ドライ
バ４を構成すればよく、ドライバ出力数を大幅に低減で
き、アクティブマトリクス型液晶表示装置の低コスト化
が実現できる。

【００３２】本発明の第１及び第３の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路では、図２５に示
す如く、走査電極ドライバ４は、２Ｌ＋１（２Ｌ＋１＝
Ｋ＜Ｎ＋１）個のドライバ出力を備え、走査ライン８−
１〜８−Ｎ＋１に対して、第ｉ番目（ｉ＝１〜Ｎ）の走
査ライン８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋
１に２Ｌ＋１個のドライバ出力から異なる２出力の組み
合わせ（（２Ｌ＋１）×２Ｌ／２個）の内、１つずつを
接続し、制御手段１６により、第ｉ番目（ｉ＝１〜Ｎ）
の走査ライン８−ｉ及び第ｉ＋１番目の走査ライン８−
ｉ＋１の双方が同時に選択された第ｉ番目の表示ライン
上の画素電極１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示データ
を印加するようデータ電極ドライバ２を制御する。

【００３３】従って、２Ｌ＋１個のドライバ出力を備え
る走査電極ドライバ４により、（２Ｌ＋１）×Ｌ本の表
示ラインを駆動することができ、ドライバ出力数を大幅
に低減できるので、アクティブマトリクス型液晶表示装
置の低コスト化が実現できる。

【００３４】本発明の第３及び第４の特徴のアクティブ
マトリクス型液晶表示装置では、図５（１）に示す如
く、画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整数）のマト
リクス状に配置して、Ｎ＋１本の走査ライン８−１〜８
−Ｎ＋１の内、走査方向の１表示ラインに対して走査ラ
インを２本ずつ割り当て、Ｍ／２本のデータライン６−
１〜６−Ｍ／２の内、任意のデータライン６−ｊに接続
される第１のＴＦＴゲートＰ１及び第２のＴＦＴゲート
Ｐ２を、１表示ラインに対して割り当てられた２本の走
査ライン８−ｉ及び８−ｉ＋１（ｉ＝１〜Ｎ）に独立に
接続し、またデータライン６−ｊに接続される第３のＴ
ＦＴゲートＰ３を、走査ライン８−ｉに独立に接続し
て、２個の表示画素を構成すると共に、第２のＴＦＴゲ
ートＰ２を第ｉ番目の走査ライン８−ｉに、第１のＴＦ
ＴゲートＰ１を第ｉ＋１番目の走査ライン８−ｉ＋１に
それぞれ接続する。

【００３５】本発明の第５の特徴のアクティブマトリク
ス型液晶表示装置では、図５（２）に示す如く、第３ま
たは第４の特徴のアクティブマトリクス型液晶表示装置
において、第１のＴＦＴトランジスタＰ１または第２の
ＴＦＴトランジスタＰ２を、走査ライン８−ｉ上に構成
する。この構成でもデータライン６−１〜６−Ｍ／２に
印加する電圧のタイミングが多少異なるのみで、同様の
動作が行なえ、更にＴＦＴゲートを構成する面積を小さ
くすることができ、画素電極を大きくとることができ
る。

【００３６】本発明の第６の特徴のアクティブマトリク
ス型液晶表示装置では、図５（３）に示す如く、第３、
第４、または第５の特徴のアクティブマトリクス型液晶
表示装置において、第３のＴＦＴトランジスタＰ３と画
素電極１（ｉ，ｋ＋１）または１（ｉ，ｈ＋１）の間
に、制御端子を第ｉ番目の走査ライン８−ｉに接続した
第４のＴＦＴゲートＰ４を構成する。これにより、全て
の画素電極に対して２つのＴＦＴゲートが接続されるこ
とになり、書き込みの特性を均一にすることができる。

【００３７】第３、第４、第５、または第６の特徴のア
クティブマトリクス型液晶表示装置において、カラー表
示を行なう場合には、画素電極１（ｉ，ｊ）（ｉ＝１〜
Ｎ，ｊ＝１〜Ｍ）として、横方向に赤画素電極Ｒ、緑画
素電極Ｇ、及び青画素電極Ｂを順に配列して１カラー画
素を構成する。

【００３８】また、本発明の第３、第４、第５、第６、
または第７の特徴のアクティブマトリクス型液晶表示装
置、並びに第４及び第５の特徴のアクティブマトリクス
型液晶表示装置の駆動回路では、図２７に示す如く、制
御手段１６により、所定のタイミングで、第ｉ番目の走
査ライン８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋
１に選択電圧を印加し、次のタイミングで、第ｉ番目の
走査ライン８−ｉに選択電圧を、第ｉ＋１番目の走査ラ
イン８−ｉ＋１に非選択電圧をそれぞれ印加し、更に次
のタイミングで、第ｉ番目の走査ライン８−ｉに非選択
電圧を印加するという一連の動作を、ｉの昇順に繰り返
すよう走査電極ドライバ４及び５を制御する。尚、走査
電極ドライバ４及び５はシフトレジスタによって構成
し、制御手段１６の制御の下、走査電極ドライバ４及び
５の選択電圧入力の切り換え、またはイネーブル制御に
より、偶数番目或いは奇数番目の走査ライン８−ｉを強
制的に非選択電圧にする。

【００３９】つまり、図６に示す如く、第ｉ番目の走査
ライン８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋１
に選択電圧を印加することにより、第１〜第３のＴＦＴ
ゲートＰ１〜Ｐ３は全て導通状態となり、この時データ
ライン６−１〜６−Ｍ／２には、奇数番目の画素電極に
対応した奇数ラインデータが印加される。次に、第ｉ番
目の走査ライン８−ｉに選択電圧を、第ｉ＋１番目の走
査ライン８−ｉ＋１に非選択電圧をそれぞれ印加するこ
とにより、第２のＴＦＴゲートＰ２は非導通状態とな
り、これに接続された画素電極の電圧は液晶セルの容量
によって保持される。この時、第３のＴＦＴゲートＰ３
は導通状態を保っており、ここでデータライン６−１〜
６−Ｍ／２には、偶数番目の画素電極に対応した偶数ラ
インデータが印加されているので、この電圧が新たに画
素電極に印加される。次に、第ｉ番目の走査ライン８−
ｉに非選択電圧を印加することにより、第１及び第２の
ＴＦＴゲートＰ１及びＰ３は非導通状態となり、第３の
ＴＦＴゲートに接続された画素電極の電圧はその画素の
液晶セルの容量によりやはり保持され、次の書き込みま
で液晶セルの印加電圧が保たれる。

【００４０】以上のように、表示ライン上の２個の画素
電極がＴＦＴゲートＰ１〜Ｐ３またはＰ１〜Ｐ４を介し
て１本のデータライン６−ｊに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ２のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。

【００４１】また、本発明の第８の特徴のアクティブマ
トリクス型液晶表示装置では、図７（１）に示す如く、
画素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正
整数）のマトリクス状に配置して、３Ｎまたは３Ｎ＋２
本の走査ライン８−１〜８−３Ｎまたは３Ｎ＋２の内、
走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
数）の表示ラインに対して走査ライン８−ｘ及び８−ｘ
＋１（ｘは３ｉ／２以下の最大の整数）を割り当て、Ｍ
／２本のデータライン６−１〜６−Ｍ／２の内、任意の
データライン６−ｊに接続される第１のＴＦＴゲートＦ
１及び第２のＴＦＴゲートＦ２を、それぞれ走査ライン
８−ｘ及び８−ｘ＋１に独立に接続し、また、走査方向
の第ｉ＋１番目の表示ラインに対して走査ライン８−ｘ
＋１及び８−ｘ＋２を割り当て、任意のデータライン６
−ｊに接続される第３のＴＦＴゲートＦ３及び第４のＴ
ＦＴゲートＦ４を、それぞれ走査ライン８−ｘ＋２及び
８−ｘ＋１に独立に接続して、４個の表示画素を構成す
る。

【００４２】図７（２）に示す如く、先ず、走査ライン
８−ｘ及び８−ｘ＋１を選択電圧とすると共に、データ
ライン６−１〜６−Ｍ／２に第ｉ番目の表示ラインの奇
数ラインデータを印加し、第ｉ番目の表示ラインの奇数
番目の画素電極１（ｉ，ｋ）に映像信号が印加される。
次に、走査ライン８−ｘ＋１及び８−ｘ＋２を選択電圧
とすると共に、データライン６−１〜６−Ｍ／２に第ｉ
＋１番目の表示ラインの奇数ラインデータを印加し、第
ｉ＋１番目の表示ラインの奇数番目の画素電極１（ｉ＋
１，ｋ）に映像信号が印加される。次に、走査ライン８
−ｘ＋２を選択電圧とすると共に、データライン６−１
〜６−Ｍ／２に第ｉ＋１番目の表示ラインの偶数ライン
データを印加し、第ｉ＋１番目の表示ラインの偶数番目
の画素電極１（ｉ＋１，ｋ＋１）に映像信号が印加され
る。更に、走査ライン８−ｉを選択電圧とすると共に、
データライン６−１〜６−Ｍ／２に第ｉ番目の表示ライ
ンの偶数ラインデータを印加し、第ｉ番目の表示ライン
の偶数番目の画素電極１（ｉ，ｋ＋１）に映像信号が印
加される。

【００４３】従って、表示ライン上の４個の画素電極が
ＴＦＴゲートＦ１〜Ｆ４を介して１本のデータライン６
−ｊに接続されており、データラインを従来の半分と
し、データ電極ドライバ２のドライバ出力数も半分にす
ることができ、回路コストを低減することができる。

【００４４】本発明の第９の特徴のアクティブマトリク
ス型液晶表示装置では、図８（１）に示す如く、画素電
極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して、３Ｎまたは３Ｎ＋２の走査
ライン８−１〜８−３Ｎまたは３Ｎ＋２の内、走査方向
の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇数）の表
示ラインに対して走査ライン８−ｘ及び８−ｘ＋１（ｘ
は３ｉ／２以下の最大の整数）を割り当て、Ｍ／２本の
データライン６−１〜６−Ｍ／２の内、任意のデータラ
イン６−ｊに接続される第１のＴＦＴゲートＦ１及び第
２のＴＦＴゲートＦ２を、それぞれ走査ライン８−ｘ及
び８−ｘ＋１に独立に接続して、また、走査方向の第ｉ
＋１番目の表示ラインに対して走査ライン８−ｘ＋１及
び８−ｘ＋２を割り当て、任意のデータライン６−ｊに
接続される第３のＴＦＴゲートＦ３及び第４のＴＦＴゲ
ートＦ４を、それぞれ走査ライン８−ｘ＋１及び８−ｘ
＋２に独立に接続し、４個の表示画素を構成する。

【００４５】図８（２）に示す如く、先ず、走査ライン
８−ｘ及び８−ｘ＋１を選択電圧とすると共に、データ
ライン６−１〜６−Ｍ／２に第ｉ番目の表示ラインの奇
数ラインデータを印加し、第ｉ番目の表示ラインの奇数
番目の画素電極１（ｉ，ｋ）に映像信号が印加される。
次に、走査ライン８−ｘ＋１及び８−ｘ＋２を選択電圧
とすると共に、データライン６−１〜６−Ｍ／２に第ｉ
＋１番目の表示ラインの奇数ラインデータを印加し、第
ｉ＋１番目の表示ラインの奇数番目の画素電極１（ｉ＋
１，ｋ）に映像信号が印加される。次に、走査ライン８
−ｘを選択電圧とすると共に、データライン６−１〜６
−Ｍ／２に第ｉ番目の表示ラインの偶数ラインデータを
印加し、第ｉ番目の表示ラインの偶数番目の画素電極１
（ｉ，ｋ＋１）に映像信号が印加される。更に、走査ラ
イン８−ｘ＋１を選択電圧とすると共に、データライン
６−１〜６−Ｍ／２に第ｉ＋１番目の表示ラインの偶数
ラインデータを印加し、第ｉ＋１番目の表示ラインの偶
数番目の画素電極１（ｉ＋１，ｋ＋１）に映像信号が印
加される。

【００４６】本発明の第１０の特徴のアクティブマトリ
クス型液晶表示装置では、図９（１）に示す如く、画素
電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整
数）のマトリクス状に配置して、３Ｎ＋３Ｎ＋２本の走
査ライン８−１〜８−３Ｎ＋３Ｎ＋２の内、走査方向の
第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇数）の表示
ラインに対して走査ライン８−ｘ及び８−ｘ＋１（ｘは
３ｉ／２以下の最大の整数）を割り当て、Ｍ／２本のデ
ータライン６−１〜６−Ｍ／２の内、任意のデータライ
ン６−ｊ及び走査ライン８−ｘに第１のＴＦＴゲートＦ
１を、奇数番目の画素電極１（ｉ，ｋ）と偶数番目の画
素電極１（ｉ，ｋ＋１）間で走査ライン８−ｘ＋１に第
２のＴＦＴゲートＦ２を、それぞれ独立に接続し、ま
た、走査方向の第ｉ＋１番目の表示ラインに対して走査
ライン８−ｘ＋１及び８−ｘ＋２を割り当て、任意のデ
ータライン６−ｊ及び走査ライン８−ｘ＋２に第３のＴ
ＦＴゲートＦ３を、奇数番目の画素電極１（ｉ＋１，
ｋ）と偶数番目の画素電極１（ｉ＋１，ｋ＋１）間で走
査ライン８−ｘ＋１に第４のＴＦＴゲートＦ４を、それ
ぞれ独立に接続して、４個の表示画素を構成する。

【００４７】図９（２）に示す如く、先ず、走査ライン
８−ｘ及び８−ｘ＋１を選択電圧とすると共に、データ
ライン６−１〜６−Ｍ／２に第ｉ番目の表示ラインの偶
数ラインデータを印加し、第ｉ番目の表示ラインの偶数
番目の画素電極１（ｉ，ｋ＋１）に映像信号が印加され
る。次に、走査ライン８−ｘ＋１及び８−ｘ＋２を選択
電圧とすると共に、データライン６−１〜６−Ｍ／２に
第ｉ＋１番目の表示ラインの偶数ラインデータを印加
し、第ｉ＋１番目の表示ラインの偶数番目の画素電極１
（ｉ＋１，ｋ＋１）に映像信号が印加される。次に、走
査ライン８−ｘを選択電圧とすると共に、データライン
６−１〜６−Ｍ／２に第ｉ番目の表示ラインの奇数ライ
ンデータを印加し、第ｉ番目の表示ラインの奇数番目の
画素電極１（ｉ，ｋ）に映像信号が印加される。更に、
走査ライン８−ｘ＋２を選択電圧とすると共に、データ
ライン６−１〜６−Ｍ／２に第ｉ＋１番目の表示ライン
の奇数ラインデータを印加し、第ｉ＋１番目の表示ライ
ンの奇数番目の画素電極１（ｉ＋１，ｋ）に映像信号が
印加される。

【００４８】本発明の第１１の特徴のアクティブマトリ
クス型液晶表示装置では、図１０（１）に示す如く、画
素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎは任意の正整
数）のマトリクス状に配置して、３Ｎまたは３Ｎ＋２本
の走査ライン８−１〜８−３Ｎまたは３Ｎ＋２の内、走
査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
数）の表示ラインに対して走査ライン８−ｘ及び８−ｘ
＋１（ｘは３ｉ／２以下の最大の整数）を割り当て、Ｍ
／２本のデータライン６−１〜６−Ｍ／２の内、任意の
データライン６−ｊ及び走査ライン８−ｘに第１のＴＦ
ＴゲートＦ１を、奇数番目の画素電極１（ｉ，ｋ）と偶
数番目の画素電極１（ｉ，ｋ＋１）間で走査ライン８−
ｘ＋１に第２のＴＦＴゲートＦ２を、それぞれ独立に接
続し、また、走査方向の第ｉ＋１番目の表示ラインに対
して走査ライン８−ｘ＋１及び８−ｘ＋２を割り当て、
任意のデータライン６−ｊ及び走査ライン８−ｘ＋１に
第３のＴＦＴゲートＦ３を、奇数番目の画素電極１（ｉ
＋１，ｋ）と偶数番目の画素電極１（ｉ＋１，ｋ＋１）
間で走査ライン８−ｘ＋２に第４のＴＦＴゲートＦ４
を、それぞれ独立に接続して、４個の表示画素を構成す
る。

【００４９】図１０（２）に示す如く、先ず、走査ライ
ン８−ｘ及び８−ｘ＋１を選択電圧とすると共に、デー
タライン６−１〜６−Ｍ／２に第ｉ番目の表示ラインの
偶数ラインデータを印加し、第ｉ番目の表示ラインの偶
数番目の画素電極１（ｉ，ｋ＋１）に映像信号が印加さ
れる。次に、走査ライン８−ｘ＋１及び８−ｘ＋２を選
択電圧とすると共に、データライン６−１〜６−Ｍ／２
に第ｉ＋１番目の表示ラインの偶数ラインデータを印加
し、第ｉ＋１番目の表示ラインの偶数番目の画素電極１
（ｉ＋１，ｋ＋１）に映像信号が印加される。次に、走
査ライン８−ｘ＋１を選択電圧とすると共に、データラ
イン６−１〜６−Ｍ／２に第ｉ＋１番目の表示ラインの
奇数ラインデータを印加し、第ｉ＋１番目の表示ライン
の奇数番目の画素電極１（ｉ＋１，ｋ）に映像信号が印
加される。更に、走査ライン８−ｘを選択電圧とすると
共に、データライン６−１〜６−Ｍ／２に第ｉ番目の表
示ラインの奇数ラインデータを印加し、第ｉ番目の表示
ラインの奇数番目の画素電極１（ｉ，ｋ）に映像信号が
印加される。

【００５０】本発明の第１２の特徴のアクティブマトリ
クス型液晶表示装置では、第８、第９、第１０、または
第１１の特徴のアクティブマトリクス型液晶表示装置に
おいて、図１１（１）に示す如く、第１、第２、第３及
びまたは第４のＴＦＴゲートＦ１、Ｆ２、Ｆ３、及びま
たはＦ４を、２個のＴＦＴゲートを並列接続して構成す
る。

【００５１】図１１（２）に示す如く、先ず、走査ライ
ン８−ｘ及び８−ｘ＋１（ｘは表示ラインをｉとする
と、３ｉ／２以下の最大の整数）を選択電圧とすると共
に、データライン６−１〜６−Ｍ／２に第ｉ番目の表示
ラインの偶数ラインデータを印加し、第ｉ番目の表示ラ
インの偶数番目の画素電極１（ｉ，ｋ＋１）に映像信号
が印加される。次に、走査ライン８−ｘ＋１及び８−ｘ
＋２を選択電圧とすると共に、データライン６−１〜６
−Ｍ／２に第ｉ＋１番目の表示ラインの偶数ラインデー
タを印加し、第ｉ＋１番目の表示ラインの偶数番目の画
素電極１（ｉ＋１，ｋ＋１）に映像信号が印加される。
次に、走査ライン８−ｘ＋１を選択電圧とすると共に、
データライン６−１〜６−Ｍ／２に第ｉ番目の表示ライ
ンの奇数ラインデータを印加し、第ｉ番目の表示ライン
の奇数番目の画素電極１（ｉ，ｋ）に映像信号が印加さ
れる。更に、走査ライン８−ｘ＋２を選択電圧とすると
共に、データライン６−１〜６−Ｍ／２に第ｉ＋１番目
の表示ラインの奇数ラインデータを印加し、第ｉ＋１番
目の表示ラインの奇数番目の画素電極１（ｉ＋１，ｋ）
に映像信号が印加される。

【００５２】これにより、ＴＦＴゲートの冗長構成にな
りながら、並列につながれたＴＦＴゲートに欠陥が無い
場合には、より大きな電流を液晶セルに供給できるの
で、高速な駆動が可能となる。

【００５３】本発明の第１３の特徴のアクティブマトリ
クス型液晶表示装置では、第８、第９、第１０、第１
１、または第１２の特徴のアクティブマトリクス型液晶
表示装置において、カラー表示を行なう場合には、画素
電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）として、
横方向に赤画素電極Ｒ、緑画素電極Ｇ、及び青画素電極
Ｂを順に配列して１カラー画素を構成する。

【００５４】更に、本発明の第６の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路では、図２９に示す
如く、制御手段１６によって、第ｉ番目（ｉ＝１〜２Ｎ
または２Ｎ＋２）の走査ライン８−ｘ及び第ｘ＋１番目
の走査ライン８−ｘ＋１の双方が同時に選択された第ｉ
番目の表示ライン上の画素電極１（ｉ，ｊ）（ｊ＝１〜
Ｍ）に表示データを印加するようデータ電極ドライバ２
を制御する。

【００５５】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。 第１実施例 図１２に本発明の第１実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【００５６】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図１に示すような構成のアクテ
ィブマトリクス型液晶表示パネル１を駆動対象としてい
る。即ち、画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して、２Ｎ本の走査ライン８−１
〜８−２Ｎの内、走査方向の１表示ラインに対して走査
ラインを２本ずつ割り当て、Ｍ／２本のデータライン６
−１〜６−Ｍ／２の内、任意のデータライン６−ｊに接
続される第１のＴＦＴゲートＧ１及び第２のＴＦＴゲー
トＧ２を、１表示ラインに対して割り当てられた２本の
走査ライン８−ｉ及び８−ｉ＋１（ｉ＝１〜２Ｎ）に独
立に接続して、２個の表示画素を構成し、カラー表示を
行なう場合には、画素電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，
ｊ＝１〜Ｍ）として、横方向に赤画素電極Ｒ、緑画素電
極Ｇ、及び青画素電極Ｂを順に配列して１カラー画素を
構成するものである。

【００５７】本実施例では、その一例として、１１２０
×７８０のカラー画素（画素数：１１２０×３×７８
０）を備えるアクティブマトリクス型液晶表示パネル１
を駆動対象としている。

【００５８】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図１２に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２及び３、走査電極ドライバ４、データ処
理回路１５、並びにタイミング発生回路１６から構成さ
れている。

【００５９】データ電極ドライバ２及び３は、それぞれ
データライン６−１〜６−１６８０の奇数番目及び偶数
番目のデータラインを駆動し、それぞれ８４０出力を備
える。

【００６０】走査電極ドライバ４は、走査ライン８−１
〜８−１５６０を駆動し、１５６０（＝７８０×２）出
力を備える。

【００６１】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２及び３に必要なタイミングに変換する回路であり、
１走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力する。

【００６２】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、走査ドラ
イバ制御信号Ｓｃｏｎを出力して、任意の表示ラインに
対する２本の走査ライン８−ｉ及び８−ｉ＋１（ｉ＝１
〜１５５９の奇数）を１水平走査期間内に時分割に駆動
するよう走査電極ドライバ４を制御し、また、データド
ライバ制御信号Ｄｃｏｎを出力して、一方の走査ライン
８−ｉの駆動期間中はデータライン６−１〜６−１６７
９（奇数）に奇数ラインデータを、他方の走査ライン８
−ｉ＋１の駆動期間中はデータライン６−１〜６−１６
８０（偶数）に偶数ラインデータを印加するようデータ
電極ドライバ２及び３を制御する。

【００６３】図１３及び１４に、本実施例の駆動回路の
動作を説明するタイミングチャートを示す。

【００６４】同図に示すように、本実施例では、１ライ
ン分の表示データを奇数ラインデータ及び偶数ラインデ
ータに分割して、１水平期間に時分割で書き込む。ま
た、これに同期して走査電極ドライバ４から走査電圧を
出力する。つまり、１ライン（奇数）データに対して１
走査ライン目、１ライン（偶数）データに対して２走査
ライン目にそれぞれ走査電圧を出力する。これを繰り返
し行なって、１フレーム期間（１垂直期間）で１５６０
本の走査ラインを駆動する。 第２実施例 図１２に本発明の第２実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。第
２実施例の構成は第１実施例の構成と同等である。

【００６５】即ち、図１の構成を有するアクティブマト
リクス型液晶表示パネル１を駆動する駆動回路として、
データ電極ドライバ２及び３、走査電極ドライバ４、デ
ータ処理回路１５、並びにタイミング発生回路１６から
構成されている。

【００６６】データ電極ドライバ２及び３、走査電極ド
ライバ４、並びにデータ処理回路１５の機能は、第１実
施例と同等である。

【００６７】タイミング発生回路１６は、１垂直走査期
間を第１の期間（奇数フレーム）及び第２の期間（偶数
フレーム）に分け、奇数フレームでは、データライン６
−１〜６−１６７９（奇数）に奇数ラインデータを印加
して、各表示ラインに対して一方の走査ライン８−ｉ
（ｉ＝１〜１５５９の奇数）のみを順に駆動し、偶数フ
レームでは、データライン６−１〜６−１６８０（偶
数）に偶数ラインデータを印加して、各表示ラインに対
して他方の走査ライン８−ｉ＋１のみを順に駆動するよ
うに、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙ
ｎｃから、走査ドライバ制御信号Ｓｃｏｎ及びデータド
ライバ制御信号Ｄｃｏｎを出力して、データ電極ドライ
バ２及び３、並びに走査電極ドライバ４を制御する。

【００６８】図１５及び１６に、本実施例の駆動回路の
動作を説明するタイミングチャートを示す。

【００６９】同図に示すように、本実施例では、先ず奇
数フレームでは、１ライン分の表示データの内、奇数ラ
インデータのデータを１水平期間に書き込み、これに同
期して奇数ラインの走査電極ドライバ４から走査電圧を
出力する。そして次の偶数フレームでは、１ライン分の
表示データの内、偶数ラインデータを１水平期間に書き
込み、これに同期して走査電極ドライバ４から走査電圧
を出力する。つまり、１フレーム期間（奇数フレーム）
で７８０本（奇数走査ライン）、次のフレーム期間（偶
数フレーム）で７８０本（偶数走査ライン）の走査を行
なう、所謂インタレース走査を行なう。

【００７０】以上のように、第１及び第２の実施例で
は、アクティブマトリクス回路構成において、走査方向
の１表示ラインを２本の走査ライン（ゲートバス）で構
成すると共に、同一のデータラインに接続された２個の
ＴＦＴゲートＧ１及びＧ２を２本の走査ラインに独立に
接続して、２個の表示画素を構成し、カラー表示を行な
う場合には、横方向に赤画素電極Ｒ、緑画素電極Ｇ、及
び青画素電極Ｂを順に配列して１カラー画素を構成し、
２本の走査ラインを時分割で駆動して表示を行なう。

【００７１】これにより、図１７に示すように、駆動回
路数が走査電極側で２倍になるものの、データ電極側で
２分の１になり、全体として約４分の３になる。回路コ
ストは現状の技術ではデータ電極側：走査電極側＝３：
１であるため、全体としてコストの低減率は約５分の３
となる。また、接続ピッチは、走査電極側で２分の１に
なるものの、データ電極側で２倍になる。ＯＡ用途の表
示パネルでは画素構成が縦ストライプであるため、画素
ピッチは例えばデータ電極側で０．１ｍｍ、走査電極側
で０．３ｍｍとなり、走査側が２分の１となっても特に
接続の歩留りが低下することはない。 第３実施例 図１８に本発明の第３実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【００７２】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図２に示すような構成のアクテ
ィブマトリクス型液晶表示パネル１を駆動対象としてい
る。即ち、画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して、２Ｎ本の走査ラインの内、
走査方向の１表示ラインに対して第１走査ライン８−１
〜８−Ｎ及び第２走査ライン９−１〜９−Ｎの２本ずつ
割り当て、各表示ラインにおいて、Ｍ本のデータライン
６−１〜６−Ｍの内、任意のデータライン６−ｊに第１
のＴＦＴゲートＴ１及び第２のＴＦＴゲートＴ２を直列
に接続すると共に、各ＴＦＴゲートＴ１及びＴ２をそれ
ぞれ第１走査ライン８−１〜８−Ｎ及び第２走査ライン
９−１〜９−Ｎに独立に接続して、１個の表示画素を構
成し、カラー表示を行なう場合には、画素電極１（ｉ，
ｊ）（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）として、横方向に赤画
素電極Ｒ、緑画素電極Ｇ、及び青画素電極Ｂを順に配列
して１カラー画素を構成するものである。

【００７３】例えば、図１９に示すように、走査方向に
Ｎ＝１６本の表示ラインを持つ表示パネルにおいては、
１６×２本の走査ラインを第１走査ライン８−１〜８−
１６及び第２走査ライン９−１〜９−１６とし、それぞ
れルートＮ本＝４本ずつのグループ（１０−１〜１０−
４及び１１−１〜１１−４）に分けられて、各グループ
は共通接続される。

【００７４】このアクティブマトリクス型液晶表示装置
においては、第１走査ライン８−１〜８−Ｎのグループ
の１つと第２走査ライン９−１〜９−Ｎのグループの１
つが時分割に選択され、第１走査ライン８−ｉ及び第２
走査ライン９−ｉの双方が同時に選択された表示ライン
上の画素電極１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示データ
を書き込み、線順次走査して表示する。

【００７５】本実施例では、その一例として、６４０×
４００のカラー画素（画素数６４２０×３×４００）を
備えるアクティブマトリクス型液晶表示パネル１を駆動
対象としている。

【００７６】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図１８に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２及び３、走査電極ドライバ４及び５、デ
ータ処理回路１５、並びにタイミング発生回路１６から
構成されている。

【００７７】第１走査電極ドライバ４は、第１走査ライ
ン８−１〜８−４００の各グループ１０−１〜１０−２
０を駆動し、第２走査電極ドライバ５は、第２走査ライ
ン９−１〜９−２００の各グループ１１−１〜１１−２
０を駆動する。

【００７８】データ電極ドライバ２及び３は、それぞれ
データライン６−１〜６−１９２０の奇数番目及び偶数
番目のデータラインを駆動し、それぞれ９６０出力を備
える。

【００７９】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２及び３に必要なタイミングに変換する回路であり、
１走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力する。

【００８０】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、走査ドラ
イバ制御信号Ｓｃｏｎ及びデータドライバ制御信号Ｄｃ
ｏｎを出力して、第１走査ラインのグループ１０−１〜
１０−２０の１つと第２走査ラインのグループ１１−１
〜１１−２０の１つが時分割に駆動するよう第１走査電
極ドライバ４及び第２走査電極ドライバ５を制御し、第
１走査ライン８−ｉ及び第２走査ライン９−ｉの双方が
同時に選択された表示ライン上の画素電極１（ｉ，ｊ）
（ｊ＝１〜１９２０）に表示データを印加するようデー
タ電極ドライバ２及び３を制御する。

【００８１】本実施例の動作原理を、表示ラインが１６
本の場合（図１９）を例に説明する。

【００８２】例えば走査電極ドライバ４の出力ドライバ
Ｄａ１と走査電極ドライバ５の出力ドライバＤｂ１から
駆動電圧を出力することにより、走査ライングループ１
０−１及び１１−１に駆動電圧が印加される。その結
果、１ライン目の表示ラインでは、上下２個のＴＦＴゲ
ートＴ１及びＴ２が共にオンになり画素電極にデータ信
号が書き込まれるが、２、３、４ライン目の表示ライン
ではＴＦＴゲートＴ１のみがオン、５、９、１３ライン
目の表示ラインではＴＦＴゲートＴ２のみがオンになる
ため、その他の表示ラインの画素電極にはデータ信号は
書き込まれない。つまり、２個のＴＦＴゲートＴ１及び
Ｔ２が同時にオンになる時のみ書き込みが行なわれる。

【００８３】図２０に、表示ラインが１６本の場合の動
作を説明するタイミングチャートを示す。同図に示すよ
うに、走査電極ドライバ４の出力ドライバＤａ１〜Ｄａ
４と走査電極ドライバ５の出力ドライバＤｂ１〜Ｄｂ４
から駆動電圧出力が同時にオンになるタイミングで１本
の表示ラインが選択されて、１〜１６ラインまで線順次
で走査される。

【００８４】以上のように、本実施例の走査側の表示ラ
イン数が４００本の場合には、２０個の出力ドライバを
備える２個の走査電極ドライバ４及び５を構成すればよ
く、出力ドライバ数を大幅に低減できる。

【００８５】また、図２１に示すように、本実施例の実
装として、共通接続する第１走査ライン８−１〜８−Ｎ
及び第２走査ライン９−１〜９−Ｎの配線を、表示パネ
ル１の基板上に設けた場合には、表示パネル基板と駆動
回路（例えばＴＡＢ−ＩＣ）の接続点数を大幅に減らす
ことができる。

【００８６】更に、図２２に示すように、本実施例の実
装として、共通接続する第１走査ライン８−１〜８−Ｎ
及び第２走査ライン９−１〜９−Ｎの配線を、駆動回路
基板上（例えばＦＰＣ：フレキシブルプリント回路基
板）に設けた場合には、表示パネル基板内部での配線ク
ロスオーバーが無くなり、表示パネルの歩留りが向上す
る。 第４実施例 図２３に本発明の第４実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【００８７】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図３に示すような構成のアクテ
ィブマトリクス型液晶表示パネル１を駆動対象としてい
る。即ち、画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して、Ｎ＋１本の走査ライン８−
１〜８−Ｎ＋１の内、走査方向の１表示ラインに対して
２本ずつ割り当て、各表示ラインにおいて、Ｍ本のデー
タライン６−１〜６−Ｍの内、任意のデータライン６−
ｊに第１のＴＦＴゲートＱ１及び第２のＴＦＴゲートＱ
２を直列に接続すると共に、各ＴＦＴゲートＱ１及びＱ
２をそれぞれ１表示ラインに対して割り当てられた２本
の走査ライン８−ｉ及び走査ライン８−ｉ＋１に独立に
接続して、１個の表示画素を構成し、カラー表示を行な
う場合には、画素電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，ｊ＝
１〜Ｍ）として、横方向に赤画素電極Ｒ、緑画素電極
Ｇ、及び青画素電極Ｂを順に配列して１カラー画素を構
成するものである。

【００８８】本実施例では、その一例として、８×１６
の画素電極を備えるアクティブマトリクス型液晶表示パ
ネル１を駆動対象としている。

【００８９】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図２３に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２、走査電極ドライバ４、データ処理回路
１５、及びタイミング発生回路１６から構成されてい
る。

【００９０】走査電極ドライバ４は、走査ライン８−１
〜８−１７をドライバ出力１０−１〜１０−８で駆動す
る。つまり、８個のドライバ出力１０−１〜１０−８を
備え、走査ライン８−１〜８−１７の奇数番目に対して
は、ドライバ出力の奇数番目の出力１０−１，１０−
３，１０−５，１０−７を順に接続し、走査ライン８−
１〜８−１７の偶数番目に対しては、ドライバ出力の偶
数番目の出力１０−２，１０−４，１０−６，１０−８
を１周期毎に２つずらしながら、即ち、１０−１，１０
−２，…，１０−８，１０−１，１０−６，１０−３，
１０−８，１０−５，１０−２，１０−７，１０−４，
１０−１と接続する。

【００９１】データ電極ドライバ２は、データライン６
−１〜６−８を駆動する。

【００９２】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２に必要なタイミングに変換する回路である。

【００９３】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、走査ドラ
イバ制御信号Ｓｃｏｎ及びデータドライバ制御信号Ｄｃ
ｏｎを出力して、第ｉ番目（ｉ＝１〜１６）の走査ライ
ン８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋１の双
方が同時に選択された第ｉ番目の表示ライン上の画素電
極１（ｉ，ｊ）（ｊ＝１〜８）に表示データを印加する
よう制御する。

【００９４】図２４に本実施例の動作を説明するタイミ
ングチャートを示す。

【００９５】本実施例では、上述のようなドライバ出力
１０−１〜１０−８と走査ライン８−１〜８−１７の接
続関係とすることにより、隣接する走査ラインに印加さ
れるドライバ出力１０−１〜１０−８が同じ組み合わせ
になることを防止することができ、図２４に示すよう
に、第１番目から第１６番目の表示ラインを順に駆動さ
せていく。

【００９６】また、走査電極ドライバ４が１６個のドラ
イバ出力１０−１〜１０−１６を備える場合には、奇数
番目のドライバ出力は同じ順番で４回ずつ接続し、偶数
番目の出力ドライバは２つずつ順番をずらしながら４回
ずつ走査電極に接続することで、容易に６４行の表示ラ
インを備える表示パネルを駆動することができる。但
し、偶数番目のドライバ出力を６つずつずらしながら接
続してもよいし、また不規則な接続をしてもよい。

【００９７】以上のように本実施例によれば、例えば、
４００本の表示ラインに対して２×２０＝４０個のドラ
イバ出力を備える走査電極ドライバ４を構成すればよ
く、ドライバ出力数を１０分の１と大幅に低減でき、ア
クティブマトリクス型液晶表示装置の低コスト化が実現
できる。 第５実施例 図２５に本発明の第５実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【００９８】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、第４実施例と同様に、図３に示
すような構成のアクティブマトリクス型液晶表示パネル
１を駆動対象としている。

【００９９】本実施例では、その一例として、８×２１
の画素電極を備えるアクティブマトリクス型液晶表示パ
ネル１を駆動対象としている。

【０１００】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図２５に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２、走査電極ドライバ４、データ処理回路
１５、及びタイミング発生回路１６から構成されてい
る。

【０１０１】走査電極ドライバ４は、走査ライン８−１
〜８−２２をドライバ出力１０−１〜１０−７で駆動す
る。つまり、７個のドライバ出力１０−１〜１０−７を
備え、走査ライン８−１〜８−２２に対して、第ｉ番目
（ｉ＝１〜２１）の走査ライン８−ｉ及び第ｉ＋１番目
の走査ライン８−ｉ＋１に７個のドライバ出力から異な
る２出力の組み合わせの内、１つずつが接続されてい
る。

【０１０２】データ電極ドライバ２は、データライン６
−１〜６−８を駆動する。

【０１０３】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２に必要なタイミングに変換する回路である。

【０１０４】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、走査ドラ
イバ制御信号Ｓｃｏｎ及びデータドライバ制御信号Ｄｃ
ｏｎを出力して、第ｉ番目（ｉ＝１〜２１）の走査ライ
ン８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋１の双
方が同時に選択された第ｉ番目の表示ライン上の画素電
極１（ｉ，ｊ）（ｊ＝１〜８）に表示データを印加する
よう制御する。

【０１０５】図２６に本実施例の動作を説明するタイミ
ングチャートを示す。

【０１０６】本実施例では、上述のようなドライバ出力
１０−１〜１０−７と走査ライン８−１〜８−２２の接
続関係とすることにより、隣接する走査ラインに印加さ
れるドライバ出力１０−１〜１０−７が同じ組み合わせ
になることを防止することができ、図２６に示すよう
に、第１番目から第２１番目の表示ラインを順に駆動さ
せていく。

【０１０７】以上のように本実施例によれば、例えば３
１個のドライバ出力を備える走査電極ドライバ４によ
り、４６５本の表示ラインを駆動することができ、ドラ
イバ出力数を大幅に低減できるので、アクティブマトリ
クス型液晶表示装置の低コスト化が実現できる。更に、
表示ライン数が２倍となった場合でも必要なドライバ出
力数は１．５倍以下にしか増加せず、特に高精細表示で
コスト低減の効果が大きい。

【０１０８】尚、第４及び第５実施例では、全ての行の
画素電極に２つのＴＦＴゲートＱ１及びＱ２を設けてい
るが、従来または他の実施例のアクティブマトリクス型
液晶表示装置の構成としてもよく、また、２つのＴＦＴ
ゲートＱ１及びＱ２のどちらを上下の走査ラインに接続
するかは、基本的な動作には影響しない。 第６実施例 図２７に本発明の第６実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【０１０９】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図４に示すような構成のアクテ
ィブマトリクス型液晶表示パネル１を駆動対象としてい
る。即ち、画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整数）
のマトリクス状に配置して、Ｎ＋１本の走査ライン８−
１〜８−Ｎ＋１の内、走査方向の１表示ラインに対して
走査ラインを２本ずつ割り当て、Ｍ／２本のデータライ
ン６−１〜６−Ｍ／２の内、任意のデータライン６−ｊ
に接続される第１のＴＦＴゲートＰ１及び第２のＴＦＴ
ゲートＰ２を、１表示ラインに対して割り当てられた２
本の走査ライン８−ｉ及び８−ｉ＋１（ｉ＝１〜Ｎ）に
独立に接続し、またデータライン６−ｊに接続される第
３のＴＦＴゲートＰ３を、走査ライン８−ｉに独立に接
続して、２個の表示画素を構成し、カラー表示を行なう
場合には、画素電極１（ｉ，ｊ）（ｉ＝１〜Ｎ，ｊ＝１
〜Ｍ）として、横方向に赤画素電極Ｒ、緑画素電極Ｇ、
及び青画素電極Ｂを順に配列して１カラー画素を構成す
るものである。

【０１１０】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図２７に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２、第１走査電極ドライバ４、第２走査電
極ドライバ５、データ処理回路１５、及びタイミング発
生回路１６から構成されている。

【０１１１】第１走査電極ドライバ４は走査ライン８−
１〜８−Ｎ＋１の内奇数番目を、第２走査電極ドライバ
５は走査ライン８−１〜８−Ｎ＋１の内偶数番目をそれ
ぞれ駆動する。第１走査電極ドライバ４及び第２走査電
極ドライバ５の内部構成は、タイミング発生回路１６の
制御の下、第１走査電極ドライバ４及び第２走査電極ド
ライバ５の出力イネーブル制御により、偶数番目或いは
奇数番目の走査ライン８−ｉを強制的に非選択電圧にす
るシフトレジスタを備えた一般的な構成である。

【０１１２】データ電極ドライバ２は、データライン６
−１〜６−Ｍ／２を駆動する。

【０１１３】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２に必要なタイミングに変換する回路であり、１走査
ライン分の表示データを、奇数番目の画素電極に対応し
た奇数ラインデータと、偶数番目の画素電極に対応した
偶数ラインデータとに分割して出力する。

【０１１４】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、第１走査
ドライバ制御信号Ｓｃｏｎ１、第２走査ドライバ制御信
号Ｓｃｏｎ２、及びデータドライバ制御信号Ｄｃｏｎを
出力して、所定のタイミングで、第ｉ番目の走査ライン
８−ｉ及び第ｉ＋１番目の走査ライン８−ｉ＋１に選択
電圧を印加し、次のタイミングで、第ｉ番目の走査ライ
ン８−ｉに選択電圧を、第ｉ＋１番目の走査ライン８−
ｉ＋１に非選択電圧をそれぞれ印加し、更に次のタイミ
ングで、第ｉ番目の走査ライン８−ｉに非選択電圧を印
加するという一連の動作を、ｉの昇順に繰り返すよう制
御する。

【０１１５】つまり、第ｉ番目の走査ライン８−ｉ及び
第ｉ＋１番目の走査ライン８−ｉ＋１に選択電圧を印加
することにより、第１〜第３のＴＦＴゲートＰ１〜Ｐ３
は全て導通状態となり、この時データライン６−１〜６
−Ｍ／２には、奇数番目の画素電極に対応した奇数ライ
ンデータが印加される。次に、第ｉ番目の走査ライン８
−ｉに選択電圧を、第ｉ＋１番目の走査ライン８−ｉ＋
１に非選択電圧をそれぞれ印加することにより、第２の
ＴＦＴゲートＰ２は非導通状態となり、これに接続され
た画素電極の電圧は液晶セルの容量によって保持され
る。この時、第３のＴＦＴゲートＰ３は導通状態を保っ
ており、ここでデータライン６−１〜６−Ｍ／２には、
偶数番目の画素電極に対応した偶数ラインデータが印加
されているので、この電圧が新たに画素電極に印加され
る。次に、第ｉ番目の走査ライン８−ｉに非選択電圧を
印加することにより、第１及び第２のＴＦＴゲートＰ１
及びＰ３は非導通状態となり、第３のＴＦＴゲートに接
続された画素電極の電圧はその画素の液晶セルの容量に
よりやはり保持され、次の書き込みまで液晶セルの印加
電圧が保たれる。

【０１１６】図２８に、本実施例の駆動回路の動作を説
明するタイミングチャートを示す。タイミング発生回路
１６からの第１走査ドライバ制御信号Ｓｃｏｎ１及び第
２走査ドライバ制御信号Ｓｃｏｎ２には、シフト入力Ｓ
Ｉ１及びＳＩ２と出力イネーブル信号ＯＥ１及びＯＥ２
があり、これら制御信号により、同図に示すような走査
ライン８−１〜８−Ｎ＋１の電圧波形を生成して、各表
示ラインの奇数ドット及び偶数ドットの液晶セルに順次
電圧を印加して行く。

【０１１７】以上のように本実施例によれば、表示ライ
ン上の２個の画素電極がＴＦＴゲートＰ１〜Ｐ３を介し
て１本のデータライン６−ｊに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ２のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。

【０１１８】また、本実施例の変形例として以下のよう
な構成が考えられる。 （１）アクティブマトリクス型液晶表示装置の構成を、
図５（１）に示す構成とする。即ち、第２のＴＦＴゲー
トＰ２を第ｉ番目の走査ライン８−ｉに、第１のＴＦＴ
ゲートＰ１を第ｉ＋１番目の走査ライン８−ｉ＋１にそ
れぞれ接続した構成である。 （２）アクティブマトリクス型液晶表示装置の構成を、
図５（２）に示す如く、第１のＴＦＴトランジスタＰ１
または第２のＴＦＴトランジスタＰ２を、走査ライン８
−ｉ上に構成する。この構成でもデータライン６−１〜
６−Ｍ／２に印加する電圧のタイミングが多少異なるの
みで、上記実施例と同様の動作が行なえ、更にＴＦＴゲ
ートを構成する面積を小さくすることができ、画素電極
を大きくとれる効果がある。 （３）アクティブマトリクス型液晶表示装置の構成を、
図５（３）に示す如く、第３のＴＦＴトランジスタＰ３
と画素電極１（ｉ，ｋ＋１）または１（ｉ，ｈ＋１）の
間に、制御端子を第ｉ番目の走査ライン８−ｉに接続し
た第４のＴＦＴゲートＰ４を構成する。この構成によれ
ば、全ての画素電極に対して２つのＴＦＴゲートが接続
されることになり、書き込みの特性を均一にすることが
できる。 （４）以上の実施例及びその変形例において、走査ライ
ン上の奇数番目の画素電極と偶数番目の画素電極を逆に
して、アクティブマトリクス型液晶表示装置を構成す
る。 （５）１つの表示パネル内で、以上の実施例並びに変形
例の構成を混在させる、或いは、従来の１画素電極に対
して１個のＴＦＴゲートの構成と混在させる。 第７実施例 図２９に本発明の第７実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。

【０１１９】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図７（１）に示すような構成の
アクティブマトリクス型液晶表示パネル１を駆動対象と
している。即ち、画素電極をＭ×２Ｎまたは２Ｎ＋１
（Ｍ，Ｎは任意の正整数）のマトリクス状に配置して、
３Ｎまたは３Ｎ＋２本の走査ライン８−１〜８−３Ｎま
たは３Ｎ＋２の内、走査方向の第ｉ番目（ｉ＝２Ｎまた
は２Ｎ＋１の奇数）の表示ラインに対して走査ライン８
−ｘ及び８−ｘ＋１（ｘは３ｉ／２以下の最大の整数）
を割り当て、Ｍ／２本のデータライン６−１〜６−Ｍ／
２の内、任意のデータライン６−ｊに接続される第１の
ＴＦＴゲートＦ１及び第２のＴＦＴゲートＦ２を、それ
ぞれ走査ライン８−ｘ及び８−ｘ＋１に独立に接続し、
また、走査方向の第ｉ＋１番目の表示ラインに対して走
査ライン８−ｘ＋１及び８−ｘ＋２を割り当て、任意の
データライン６−ｊに接続される第３のＴＦＴゲートＦ
３及び第４のＴＦＴゲートＦ４を、それぞれ走査ライン
８−ｘ＋２及び８−ｘ＋１に独立に接続して、４個の表
示画素を構成し、カラー表示を行なう場合には、画素電
極１（ｉ，ｊ）（ｉ＝１〜２Ｎまたは２Ｎ＋１，ｊ＝１
〜Ｍ）として、横方向に赤画素電極Ｒ、緑画素電極Ｇ、
及び青画素電極Ｂを順に配列して１カラー画素を構成す
るものである。

【０１２０】このような構成のアクティブマトリクス型
液晶表示パネル１を駆動する駆動回路として、本実施例
では図２７に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ２、走査電極ドライバ４、データ処理回路
１５、及びタイミング発生回路１６から構成されてい
る。

【０１２１】走査電極ドライバ４は走査ライン８−１〜
８−３Ｎまたは３Ｎ＋２を駆動する。

【０１２２】データ電極ドライバ２は、データライン６
−１〜６−Ｍ／２を駆動する。

【０１２３】データ処理回路１５は、データ信号Ｒｄａ
ｔａ、Ｇｄａｔａ、及びＢｄａｔａをデータ電極ドライ
バ２に必要なタイミングに変換する回路であり、１走査
ライン分の表示データを、奇数番目の画素電極に対応し
た奇数ラインデータと、偶数番目の画素電極に対応した
偶数ラインデータとに分割して出力する。

【０１２４】タイミング発生回路１６は、水平同期信号
Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃから、走査ドラ
イバ制御信号Ｓｃｏｎ及びデータドライバ制御信号Ｄｃ
ｏｎを出力して、第ｘ番目（ｘ＝１〜３Ｎ、ｘは表示ラ
インをｉ番目とし、３ｉ／２以下の最大の整数）の走査
ライン８−ｘ及び第ｘ＋１番目の走査ライン８−ｘ＋１
の双方が同時に選択された第ｉ番目の表示ライン上の画
素電極１（ｉ，ｊ）（ｊ＝１〜Ｍ）に表示データを印加
するよう制御する。

【０１２５】図７（２）に示すタイミングチャートを参
照して本実施例の駆動回路の動作を説明する。

【０１２６】先ず、走査ライン８−ｘ及び８−ｘ＋１を
選択電圧とすると共に、データライン６−１〜６−Ｍ／
２に第ｉ番目の表示ラインの奇数ラインデータを印加
し、第ｉ番目の表示ラインの奇数番目の画素電極１
（ｉ，ｋ）に映像信号が印加される。次に、走査ライン
８−ｘ＋１及び８−ｘ＋２を選択電圧とすると共に、デ
ータライン６−１〜６−Ｍ／２に第ｉ＋１番目の表示ラ
インの奇数ラインデータを印加し、第ｉ＋１番目の表示
ラインの奇数番目の画素電極１（ｉ＋１，ｋ）に映像信
号が印加される。次に、走査ライン８−ｘ＋２を選択電
圧とすると共に、データライン６−１〜６−Ｍ／２に第
ｉ＋１番目の表示ラインの偶数ラインデータを印加し、
第ｉ＋１番目の表示ラインの偶数番目の画素電極１（ｉ
＋１，ｋ＋１）に映像信号が印加される。更に、走査ラ
イン８−ｘを選択電圧とすると共に、データライン６−
１〜６−Ｍ／２に第ｉ番目の表示ラインの偶数ラインデ
ータを印加し、第ｉ番目の表示ラインの偶数番目の画素
電極１（ｉ，ｋ＋１）に映像信号が印加される。

【０１２７】以上のように本実施例によれば、表示ライ
ン上の４個の画素電極がＴＦＴゲートＦ１〜Ｆ４を介し
て１本のデータライン６−ｊに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ２のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。

【０１２８】尚、アクティブマトリクス型液晶表示装置
を、データライン６−ｊに対して左右対象とした構成で
も、走査ライン８−ｘ＋１に対して上下対象とした構成
でも、同様な制御方法により駆動できる。また、図７
（２）とは異なる電圧波形により、画素電極１（ｉ，
ｋ）、１（ｉ，ｋ＋１）、１（ｉ＋１，ｋ）、及び１
（ｉ＋１，ｋ＋１）の駆動順序を変更することも可能で
ある。

【０１２９】また、本実施例の変形例として以下のよう
な構成が考えられる。 （１）第１の変形例 アクティブマトリクス型液晶表示装置を、図８（１）に
示す如く、画素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎ
は任意の正整数）のマトリクス状に配置して、３Ｎまた
は３Ｎ＋２本の走査ライン８−１〜８−３Ｎまたは３Ｎ
＋２の内、走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２
Ｎ＋１の奇数）の表示ラインに対して、走査ライン８−
ｘ及び８−ｘ＋１（ｘは３ｉ／２以下の最大の整数）を
割り当て、Ｍ／２本のデータライン６−１〜６−Ｍ／２
の内、任意のデータライン６−ｊに接続される第１のＴ
ＦＴゲートＦ１及び第２のＴＦＴゲートＦ２を、それぞ
れ走査ライン８−ｘ及び８−ｘ＋１に独立に接続し、ま
た、走査方向の第ｉ＋１番目の表示ラインに対して走査
ライン８−ｘ＋１及び８−ｘ＋２を割り当て、任意のデ
ータライン６−ｊに接続される第３のＴＦＴゲートＦ３
及び第４のＴＦＴゲートＦ４を、それぞれ走査ライン８
−ｘ＋１及び８−ｘ＋２に独立に接続して、４個の表示
画素を構成する。

【０１３０】図８（２）に示すタイミングチャートを参
照して動作を説明する。

【０１３１】先ず、走査ライン８−ｘ及び８−ｘ＋１を
選択電圧とすると共に、データライン６−１〜６−Ｍ／
２に第ｉ番目の表示ラインの奇数ラインデータを印加
し、第ｉ番目の表示ラインの奇数番目の画素電極１
（ｉ，ｋ）に映像信号が印加される。次に、走査ライン
８−ｘ＋１及び８−ｘ＋２を選択電圧とすると共に、デ
ータライン６−１〜６−Ｍ／２に第ｉ＋１番目の表示ラ
インの奇数ラインデータを印加し、第ｉ＋１番目の表示
ラインの奇数番目の画素電極１（ｉ＋１，ｋ）に映像信
号が印加される。次に、走査ライン８−ｘを選択電圧と
すると共に、データライン６−１〜６−Ｍ／２に第ｉ番
目の表示ラインの偶数ラインデータを印加し、第ｉ番目
の表示ラインの偶数番目の画素電極１（ｉ，ｋ＋１）に
映像信号が印加される。更に、走査ライン８−ｘ＋１を
選択電圧とすると共に、データライン６−１〜６−Ｍ／
２に第ｉ＋１番目の表示ラインの偶数ラインデータを印
加し、第ｉ＋１番目の表示ラインの偶数番目の画素電極
１（ｉ＋１，ｋ＋１）に映像信号が印加される。

【０１３２】尚、アクティブマトリクス型液晶表示装置
を、データライン６−ｊに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図８
（２）とは異なる電圧波形により、画素電極１（ｉ，
ｋ）、１（ｉ，ｋ＋１）、１（ｉ＋１，ｋ）、及び１
（ｉ＋１，ｋ＋１）の駆動順序を変更することも可能で
ある。 （２）第２の変形例 アクティブマトリクス型液晶表示装置を、図９（１）に
示す如く、画素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，Ｎ
は任意の正整数）のマトリクス状に配置して、３Ｎまた
は３Ｎ＋２本の走査ライン８−１〜８−３Ｎまたは３Ｎ
＋２の内、走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２
Ｎ＋１の奇数）の表示ラインに対して走査ライン８−ｘ
及び８−ｘ＋１（ｘは３ｉ／２以下の最大の整数）を割
り当て、Ｍ／２本のデータライン６−１〜６−Ｍ／２の
内、任意のデータライン６−ｊと奇数番目の画素電極１
（ｉ，ｋ）間で走査ライン８−ｘに第１のＴＦＴゲート
Ｆ１を、奇数番目の画素電極１（ｉ，ｋ）と偶数番目の
画素電極１（ｉ，ｋ＋１）間で走査ライン８−ｘ＋１に
第２のＴＦＴゲートＦ２を、それぞれ独立に接続し、ま
た、走査方向の第ｉ＋１番目の表示ラインに対して走査
ライン８−ｘ＋１及び８−ｘ＋２を割り当て、任意のデ
ータライン６−ｊと奇数番目の画素電極１（ｉ＋１，
ｋ）間で走査ライン８−ｘ＋２に第３のＴＦＴゲートＦ
３を、奇数番目の画素電極１（ｉ＋１，ｋ）と偶数番目
の画素電極１（ｉ＋１，ｋ＋１）間で走査ライン８−ｘ
＋１に第４のＴＦＴゲートＦ４を、それぞれ独立に接続
して、４個の表示画素を構成する。

【０１３３】図９（２）に示すタイミングチャートを参
照して動作を説明する。

【０１３４】先ず、走査ライン８−ｘ及び８−ｘ＋１を
選択電圧とすると共に、データライン６−１〜６−Ｍ／
２に第ｉ番目の表示ラインの偶数ラインデータを印加
し、第ｉ番目の表示ラインの偶数番目の画素電極１
（ｉ，ｋ＋１）に映像信号が印加される。次に、走査ラ
イン８−ｘ＋１及び８−ｘ＋２を選択電圧とすると共
に、データライン６−１〜６−Ｍ／２に第ｉ＋１番目の
表示ラインの偶数ラインデータを印加し、第ｉ＋１番目
の表示ラインの偶数番目の画素電極１（ｉ＋１，ｋ＋
１）に映像信号が印加される。次に、走査ライン８−ｘ
を選択電圧とすると共に、データライン６−１〜６−Ｍ
／２に第ｉ番目の表示ラインの奇数ラインデータを印加
し、第ｉ番目の表示ラインの奇数番目の画素電極１
（ｉ，ｋ）に映像信号が印加される。更に、走査ライン
８−ｘ＋２を選択電圧とすると共に、データライン６−
１〜６−Ｍ／２に第ｉ＋１番目の表示ラインの奇数ライ
ンデータを印加し、第ｉ＋１番目の表示ラインの奇数番
目の画素電極１（ｉ＋１，ｋ）に映像信号が印加され
る。

【０１３５】尚、アクティブマトリクス型液晶表示装置
を、データライン６−ｊに対して左右対象とした構成で
も、走査ライン８−ｘ＋１に対して上下対象とした構成
でも、同様な制御方法により駆動できる。また、図９
（２）とは異なる電圧波形により、画素電極１（ｉ，
ｋ）、１（ｉ，ｋ＋１）、１（ｉ＋１，ｋ）、及び１
（ｉ＋１，ｋ＋１）の駆動順序を変更することも可能で
ある。 （３）第３の変形例 アクティブマトリクス型液晶表示装置を、図１０（１）
に示す如く、画素電極をＭ×２Ｎまたは２Ｎ＋１（Ｍ，
Ｎは任意の正整数）のマトリクス状に配置して、３Ｎま
たは３Ｎ＋２本の走査ライン８−１〜８−３Ｎまたは３
Ｎ＋２の内、走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは
２Ｎ＋１の奇数）の表示ラインに対して走査ライン８−
ｘ及び８−ｘ＋１（ｘは３ｉ／２以下の最大の整数）を
割り当て、Ｍ／２本のデータライン６−１〜６−Ｍ／２
の内、任意のデータライン６−ｊと奇数番目の画素電極
１（ｉ，ｋ）間で走査ライン８−ｘに第１のＴＦＴゲー
トＦ１を、奇数番目の画素電極１（ｉ，ｋ）と偶数番目
の画素電極１（ｉ，ｋ＋１）間で走査ライン８−ｘ＋１
に第２のＴＦＴゲートＦ２を、それぞれ独立に接続し、
また、走査方向の第ｉ＋１番目の表示ラインに対して走
査ライン８−ｘ＋１及び８−ｘ＋２割り当て、任意のデ
ータライン６−ｊと奇数番目の画素電極１（ｉ＋１，
ｋ）間で走査ライン８−ｘ＋１に第３のＴＦＴゲートＦ
３を、奇数番目の画素電極１（ｉ＋１，ｋ）と偶数番目
の画素電極１（ｉ＋１，ｋ＋１）間で走査ライン８−ｘ
＋２に第４のＴＦＴゲートＦ４を、それぞれ独立に接続
して、４個の表示画素を構成する。

【０１３６】図１０（２）に示すタイミングチャートを
参照して動作を説明する。

【０１３７】先ず、走査ライン８−ｘ及び８−ｘ＋１を
選択電圧とすると共に、データライン６−１〜６−Ｍ／
２に第ｉ番目の表示ラインの偶数ラインデータを印加
し、第ｉ番目の表示ラインの偶数番目の画素電極１
（ｉ，ｋ＋１）に映像信号が印加される。次に、走査ラ
イン８−ｘ＋１及び８−ｘ＋２を選択電圧とすると共
に、データライン６−１〜６−Ｍ／２に第ｉ＋１番目の
表示ラインの偶数ラインデータを印加し、第ｉ＋１番目
の表示ラインの偶数番目の画素電極１（ｉ＋１，ｋ＋
１）に映像信号が印加される。次に、走査ライン８−ｘ
＋１を選択電圧とすると共に、データライン６−１〜６
−Ｍ／２に第ｉ＋１番目の表示ラインの奇数ラインデー
タを印加し、第ｉ＋１番目の表示ラインの奇数番目の画
素電極１（ｉ＋１，ｋ）に映像信号が印加される。更
に、走査ライン８−ｘを選択電圧とすると共に、データ
ライン６−１〜６−Ｍ／２に第ｉ番目の表示ラインの奇
数ラインデータを印加し、第ｉ番目の表示ラインの奇数
番目の画素電極１（ｉ，ｋ）に映像信号が印加される。

【０１３８】尚、アクティブマトリクス型液晶表示装置
を、データライン６−ｊに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図１０
（２）とは異なる電圧波形により、画素電極１（ｉ，
ｋ）、１（ｉ，ｋ＋１）、１（ｉ＋１，ｋ）、及び１
（ｉ＋１，ｋ＋１）の駆動順序を変更することも可能で
ある。 （４）第４の変形例 上記実施例、並びに第１、第２、及び第３の変形例にお
いて、図１１（１）に示す如く、第１、第２、第３及び
または第４のＴＦＴゲートＦ１、Ｆ２、Ｆ３、及びまた
はＦ４を、２個のＴＦＴゲートを並列接続して構成す
る。

【０１３９】図１１（２）に示すタイミングチャートを
参照して動作を説明する。

【０１４０】先ず、走査ライン８−ｘ及び８−ｘ＋１
（ｘは表示ラインをｘ番目とすると、３ｉ／２以下の最
大の整数）を選択電圧とすると共に、データライン６−
１〜６−Ｍ／２に第ｉ番目の表示ラインの偶数ラインデ
ータを印加し、第ｉ番目の表示ラインの偶数番目の画素
電極１（ｉ，ｋ＋１）に映像信号が印加される。次に、
走査ライン８−ｘ＋１及び８−ｘ＋２を選択電圧とする
と共に、データライン６−１〜６−Ｍ／２に第ｉ＋１番
目の表示ラインの偶数ラインデータを印加し、第ｉ＋１
番目の表示ラインの偶数番目の画素電極１（ｉ＋１，ｋ
＋１）に映像信号が印加される。次に、走査ライン８−
ｘ＋１を選択電圧とすると共に、データライン６−１〜
６−Ｍ／２に第ｉ番目の表示ラインの奇数ラインデータ
を印加し、第ｉ番目の表示ラインの奇数番目の画素電極
１（ｉ，ｋ）に映像信号が印加される。更に、走査ライ
ン８−ｘ＋２を選択電圧とすると共に、データライン６
−１〜６−Ｍ／２に第ｉ＋１番目の表示ラインの奇数ラ
インデータを印加し、第ｉ＋１番目の表示ラインの奇数
番目の画素電極１（ｉ＋１，ｋ）に映像信号が印加され
る。

【０１４１】本変形例では、ＴＦＴゲートの冗長構成に
なりながら、並列につながれたＴＦＴゲートに欠陥が無
い場合には、より大きな電流を液晶セルに供給できるの
で、高速な駆動が可能となる。

【０１４２】尚、アクティブマトリクス型液晶表示装置
を、データライン６−ｊに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図１１
（２）とは異なる電圧波形により、画素電極１（ｉ，
ｋ）、１（ｉ，ｋ＋１）、１（ｉ＋１，ｋ）、及び１
（ｉ＋１，ｋ＋１）の駆動順序を変更することも可能で
ある。

【０１４３】

【発明の効果】以上説明したように、本発明の第１及び
第２の特徴のアクティブマトリクス型液晶表示装置、並
びに第１及び第２の特徴のアクティブマトリクス型液晶
表示装置の駆動回路によれば、Ｎ×Ｍのアクティブマト
リクス回路構成において、走査方向の１表示ラインに対
して２本ずつ割り当て、各表示ラインにおいて、任意の
データラインに第１のＴＦＴゲート及び第２のＴＦＴゲ
ートを直列に接続すると共に、各ＴＦＴゲートをそれぞ
れ１表示ラインに対して割り当てられた２本の走査ライ
ンに独立に接続して、１個の表示画素を構成し、走査電
極ドライバのドライバ出力（Ｏ１，Ｅ１，Ｏ２，Ｅ２，
…，ＯＬ，ＥＬ）を、走査ラインの奇数番目に対して
は、ドライバ出力の奇数番目の出力（Ｏ１，Ｏ２，…，
ＯＬ）を順に接続し、走査ラインの偶数番目に対して
は、ドライバ出力の偶数番目の出力（Ｅ１，Ｅ２，…，
ＥＬ）を１周期毎に２つずらしながら（Ｅ１，Ｅ２，
…，ＥＬ，Ｅ３，…，ＥＬ，Ｅ５，…）接続し、制御手
段により、第ｉ番目の走査ライン及び第ｉ＋１番目の走
査ラインの双方が同時に選択された第ｉ番目の表示ライ
ン上の画素電極に表示データを印加するようデータ電極
ドライバ２を制御することとしたので、Ｎ本の表示ライ
ンに対して２×（ルートＮ）個のドライバ出力を備える
走査電極ドライバを構成すればよく、ドライバ出力数を
大幅に低減でき、低コストなアクティブマトリクス型液
晶表示装置及びその駆動回路を提供することができる。

【０１４４】本発明の第１及び第２の特徴のアクティブ
マトリクス型液晶表示装置、並びに第１及び第３の特徴
のアクティブマトリクス型液晶表示装置の駆動回路によ
れば、走査電極ドライバのドライバ出力を、第ｉ番目の
走査ライン及び第ｉ＋１番目の走査ラインに、ドライバ
出力から異なる２出力の組み合わせの内１つずつを接続
し、制御手段により、第ｉ番目の走査ライン及び第ｉ＋
１番目の走査ラインの双方が同時に選択された第ｉ番目
の表示ライン上の画素電極に表示データを印加するよう
データ電極ドライバを制御することとしたので、走査電
極ドライバのドライバ出力数を大幅に低減でき、低コス
トなアクティブマトリクス型液晶表示装置及びその駆動
回路を提供することができる。

【０１４５】また、本発明の第３、第４、第５、第６、
及び第７の特徴のアクティブマトリクス型液晶表示装
置、並びに第４及び第５の特徴のアクティブマトリクス
型液晶表示装置の駆動回路によれば、Ｎ×Ｍのアクティ
ブマトリクス回路構成において、走査方向の１表示ライ
ンに対して走査ラインを２本ずつ割り当て、任意のデー
タラインに接続される第１のＴＦＴゲート及び第２のＴ
ＦＴゲートを、１表示ラインに対して割り当てられた２
本の走査ラインに独立に接続し、またデータラインに接
続される第３のＴＦＴゲートを、一方の走査ラインに独
立に接続するか、或いは第２のＴＦＴゲートを第ｉ番目
の走査ラインに、第１のＴＦＴゲートを第ｉ＋１番目の
走査ラインにそれぞれ接続して、２個の表示画素を構成
し、制御手段により、所定のタイミングで、第ｉ番目の
走査ライン及び第ｉ＋１番目の走査ラインに選択電圧を
印加し、次のタイミングで、第ｉ番目の走査ラインに選
択電圧を、第ｉ＋１番目の走査ラインに非選択電圧をそ
れぞれ印加し、更に次のタイミングで、第ｉ番目の走査
ラインに非選択電圧を印加するという一連の動作を、ｉ
の昇順に繰り返すよう走査電極ドライバを制御すること
としたので、表示ライン上の２個の画素電極がＴＦＴゲ
ートを介して１本のデータラインに接続されてデータラ
インを従来の半分とし、データ電極ドライバのドライバ
出力数を半分にすることができ、低コストなアクティブ
マトリクス型液晶表示装置及びその駆動回路を提供する
ことができる。

【０１４６】本発明の第５の特徴のアクティブマトリク
ス型液晶表示装置によれば、第１のＴＦＴトランジスタ
または第２のＴＦＴトランジスタを、走査ライン上に構
成することとしたので、ＴＦＴゲートを構成する面積を
小さくすることができ、画素電極を大きくとることがで
きる。

【０１４７】本発明の第６の特徴のアクティブマトリク
ス型液晶表示装置によれば、第３のＴＦＴトランジスタ
と画素電極の間に、制御端子を第ｉ番目の走査ラインに
接続した第４のＴＦＴゲートを構成することとしたの
で、全ての画素電極に対して２つのＴＦＴゲートが接続
されることになり、書き込みの特性を均一にすることが
できる。

【０１４８】また、本発明の第８の特徴のアクティブマ
トリクス型液晶表示装置によれば、２Ｎまたは２Ｎ＋１
×Ｍのアクティブマトリクス回路構成において、走査方
向の第ｉ番目の表示ラインに対してｘ番目及びｘ＋１番
目（ｘは３ｉ／２以下の最大の整数）の２本の走査ライ
ンを割り当て、任意のデータライン６−ｊに接続される
第１のＴＦＴゲート及び第２のＴＦＴゲートを、それぞ
れｘ番目及びｘ＋１番目の走査ラインに独立に接続し、
また、走査方向の第ｉ＋１番目の表示ラインに対してｘ
＋１番目及びｘ＋２番目の走査ラインを割り当て、任意
のデータラインに接続される第３のＴＦＴゲート及び第
４のＴＦＴゲートを、それぞれｘ＋２番目及びｘ＋１番
目の走査ラインに独立に接続して、４個の表示画素を構
成することとしたので、２本の表示ライン上の４個の画
素電極がＴＦＴゲートを介して１本のデータラインに接
続されており、データラインを従来の半分とし、データ
電極ドライバのドライバ出力数を半分にすることがで
き、低コストなアクティブマトリクス型液晶表示装置を
提供することができる。

【０１４９】本発明の第９の特徴のアクティブマトリク
ス型液晶表示装置によれば、２Ｎまたは２Ｎ＋１×Ｍの
アクティブマトリクス回路構成において、走査方向の第
ｉ番目の表示ラインに対してｘ番目及びｘ＋１番目（ｘ
は３ｉ／２以下の最大の整数）の２本の走査ラインを割
り当て、任意のデータライン６−ｊに接続される第１の
ＴＦＴゲート及び第２のＴＦＴゲートを、それぞれｘ目
及びｘ＋１番目の走査ラインに独立に接続し、また、走
査方向の第ｉ＋１番目の表示ラインに対してｘ＋１番目
及びｘ＋２番目の走査ラインを割り当て、任意のデータ
ラインに接続される第３のＴＦＴゲート及び第４のＴＦ
Ｔゲートを、それぞれｘ＋１番目及びｘ＋２番目の走査
ラインに独立に接続して、４個の表示画素を構成するこ
ととしたので、２本の表示ライン上の４個の画素電極が
ＴＦＴゲートを介して１本のデータラインに接続されて
おり、データラインを従来の半分とし、データ電極ドラ
イバのドライバ出力数を半分にすることができ、低コス
トなアクティブマトリクス型液晶表示装置を提供するこ
とができる。

【０１５０】本発明の第１０の特徴のアクティブマトリ
クス型液晶表示装置によれば、２Ｎまたは２Ｎ＋１×Ｍ
のアクティブマトリクス回路構成において、走査方向の
第ｉ番目の表示ラインに対してｘ番目及びｘ＋１番目の
２本の走査ラインを割り当て、任意のデータライン及び
ｘ番目（ｘは３ｉ／２以下の最大の整数）の走査ライン
に第１のＴＦＴゲートを、奇数番目の画素電極と偶数番
目の画素電極間でｘ＋１番目の走査ラインに第２のＴＦ
Ｔゲートを、それぞれ独立に接続し、また、走査方向の
第ｉ＋１番目の表示ラインに対してｘ＋１番目及びｘ＋
２番目の走査ラインを割り当て、任意のデータライン及
びｘ＋２番目の走査ラインに第３のＴＦＴゲートを、奇
数番目の画素電極と偶数番目の画素電極間でｘ＋１番目
の走査ラインに第４のＴＦＴゲートを、それぞれ独立に
接続して、４個の表示画素を構成することとしたので、
２本の表示ライン上の４個の画素電極がＴＦＴゲートを
介して１本のデータラインに接続されており、データラ
インを従来の半分とし、データ電極ドライバのドライバ
出力数を半分にすることができ、低コストなアクティブ
マトリクス型液晶表示装置を提供することができる。

【０１５１】本発明の第１１の特徴のアクティブマトリ
クス型液晶表示装置によれば、２Ｎまたは２Ｎ＋１×Ｍ
のアクティブマトリクス回路構成において、走査方向の
第ｉ番目の表示ラインに対してｘ番目及びｘ＋１番目
（ｘは３ｉ／２以下の最大の整数）の２本の走査ライン
を割り当て、任意のデータライン及びｘ番目の走査ライ
ンに第１のＴＦＴゲートを、奇数番目の画素電極と偶数
番目の画素電極間でｘ＋１番目の走査ラインに第２のＴ
ＦＴゲートを、それぞれ独立に接続し、また、走査方向
の第ｉ＋１番目の表示ラインに対してｘ＋１番目及びｘ
＋２番目の走査ラインを割り当て、任意のデータライン
及びｘ＋１番目の走査ラインに第３のＴＦＴゲートを、
奇数番目の画素電極と偶数番目の画素電極間でｘ＋２番
目の走査ラインに第４のＴＦＴゲートを、それぞれ独立
に接続して、４個の表示画素を構成する事としたので、
２本の表示ライン上の４個の画素電極がＴＦＴゲートを
介して１本のデータラインに接続されており、データラ
インを従来の半分とし、データ電極ドライバのドライバ
出力数を半分にすることができ、低コストなアクティブ
マトリクス型液晶表示装置を提供することができる。

【０１５２】本発明の第１２の特徴のアクティブマトリ
クス型液晶表示装置によれば、第１、第２、第３及びま
たは第４のＴＦＴゲートＦ１、Ｆ２、Ｆ３、及びまたは
Ｆ４を、２個のＴＦＴゲートを並列接続して構成するこ
ととしたので、ＴＦＴゲートの冗長構成になりながら、
並列につながれたＴＦＴゲートに欠陥が無い場合には、
より大きな電流を液晶セルに供給できるので、高速な駆
動が可能となる。

【０１５３】また、本発明の第８、第９、第１０、第１
１、第１２、及び第１３の特徴のアクティブマトリクス
型液晶表示装置、並びに第６の特徴のアクティブマトリ
クス型液晶表示装置の駆動回路によれば、制御手段によ
って、第ｘ番目の走査ライン及び第ｘ＋１番目の走査ラ
インの双方が同時に選択された第ｉ番目の表示ライン上
の画素電極に表示データを印加するようデータ電極ドラ
イバを制御することとしたので、データ電極ドライバの
ドライバ出力数を低減させることができ、低コストなア
クティブマトリクス型液晶表示装置及びその駆動装置を
提供することができる。

【０１５４】更に、本発明のアクティブマトリクス型液
晶表示装置では、カラー表示を行なう場合には、画素電
極として、横方向に赤画素電極、緑画素電極、及び青画
素電極を順に配列して１カラー画素を構成することとし
たので、カラー表示に対応できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の原理説明図である。

【図３】本発明（請求項１または２）の原理説明図であ
る。

【図４】本発明の原理説明図である。

【図５】本発明の原理説明図であり、図５（１）は請求
項６または７に、図５（２）は請求項８に、図５（３）
は請求項９にそれぞれ対応する。

【図６】本発明（請求項６、７、８、または９）の作用
説明図である。

【図７】図７（１）は本発明（請求項１３）の原理説明
図、図７（２）は作用説明図である。

【図８】図８（１）は本発明（請求項１４）の原理説明
図、図８（２）は作用説明図である。

【図９】図９（１）は本発明（請求項１５）の原理説明
図、図９（２）は作用説明図である。

【図１０】図１０（１）は本発明（請求項１６）の原理
説明図、図１０（２）は作用説明図である。

【図１１】図１１（１）は本発明（請求項１７）の原理
説明図、図１１（２）は作用説明図である。

【図１２】本発明の第１実施例及び第２実施例に係るア
クティブマトリクス型液晶表示装置及びその駆動回路の
構成図である。

【図１３】第１実施例の動作を説明するタイミングチャ
ートである。

【図１４】第１実施例の動作を説明するタイミングチャ
ートである。

【図１５】第２実施例の動作を説明するタイミングチャ
ートである。

【図１６】第２実施例の動作を説明するタイミングチャ
ートである。

【図１７】従来例と第１及び第２実施例のアクティブマ
トリクス型液晶表示装置の回路数及びコストの比較図で
ある。

【図１８】本発明の第３実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。

【図１９】第３実施例の動作説明図である。

【図２０】第３実施例の動作を説明するタイミングチャ
ートである。

【図２１】第３実施例の実装配線図である。

【図２２】第３実施例の実装配線図である。

【図２３】本発明の第４実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。

【図２４】第４実施例の動作を説明するタイミングチャ
ートである。

【図２５】本発明の第５実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。

【図２６】第５実施例の動作を説明するタイミングチャ
ートである。

【図２７】本発明の第６実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。

【図２８】第６実施例の動作を説明するタイミングチャ
ートである。

【図２９】本発明の第７実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。

【図３０】従来のアクティブマトリクス型液晶表示装置
及びその駆動回路の構成図である。

【符号の説明】

１，１０１…液晶表示パネル ２，１０２…（第１）データ電極ドライバ ３…（第２）データ電極ドライバ ４，１０４…（第１）走査電極ドライバ ５…（第２）走査電極ドライバ ６，６−１，…，６−ｊ，…６−Ｍ／２，６−Ｍ／２＋
１，…，６−Ｍ…データライン ８，８−１，…，８−ｉ，８−ｉ＋１，８−ｉ＋２，
…，８−Ｎ，８−Ｎ＋１，…，８−２Ｎ…走査ライン １０，１１…走査ラインのグループ １５…データ処理回路 １６…タイミング発生回路（制御手段） １（ｉ，ｋ），１（ｉ，ｋ＋１），１（ｉ＋１，ｋ），
１（ｉ＋１，ｋ＋１）…画素電極 Ｒ…赤画素電極 Ｇ…緑画素電極 Ｂ…青画素電極 Ｔ，Ｔ１，Ｔ２，Ｇ１，Ｇ２，Ｑ１，Ｑ２，Ｐ１〜Ｐ
４，Ｆ１〜Ｆ４…ＴＦＴゲート Ｄａ１〜Ｄａ４，Ｄｂ１〜Ｄｂ４…出力ドライバ Ｒｄａｔａ，Ｇｄａｔａ，Ｂｄａｔａ…データ信号 ＤＡＴＡ…入力データ Ｈｓｙｎｃ…水平同期信号 Ｖｓｙｎｃ…垂直同期信号 Ｓｃｏｎ，Ｓｃｏｎ１，Ｓｃｏｎ２…走査ドライバ制御
信号 Ｄｃｏｎ…データドライバ制御信号 ＣＬＫ…クロック ＳＩ１，ＳＩ２…シフト入力 ＯＥ１，ＯＥ２…出力イネーブル信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田 政美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星屋 隆之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村上 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−42420（ＪＰ，Ａ) 特開 昭61−290490（ＪＰ，Ａ) 特開 平５−188395（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G02F 1/133 550

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】 画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整
   数）のマトリクス状に配置して成るアクティブマトリク
   ス型液晶表示装置であって、 Ｎ＋１本の走査ラインと、 Ｍ本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜Ｎ）の表示ライン上の各
   画素電極において、制御端子を第ｉ番目の走査ライン
   に、一方の端子をデータラインに接続した第１のＴＦＴ
   ゲートと、 制御端子を第ｉ＋１番目の走査ラインに、一方の端子を
   該画素電極に、他方の端子を前記第１のＴＦＴゲートの
   他方の端子に接続した第２のＴＦＴゲートと、 を有することを特徴とするアクティブマトリクス型液晶
   表示装置。
2. 【請求項２】 前記画素電極は、赤画素電極、緑画素電
   極、或いは青画素電極であって、横方向に赤画素電極、
   緑画素電極、及び青画素電極を順に配列して１カラー画
   素を構成し、カラー表示することを特徴とする請求項１
   に記載のアクティブマトリクス型液晶表示装置。
3. 【請求項３】 請求項１または２に記載のアクティブマ
   トリクス型液晶表示装置を駆動するアクティブマトリク
   ス型液晶表示装置の駆動回路であって、 Ｋ（Ｋ＜Ｎ＋１）個のドライバ出力を備えて前記走査ラ
   インを駆動する走査電極ドライバと、 Ｍ本のデータラインを駆動するデータ電極ドライバと、 前記第ｉ番目（ｉ＝１〜Ｎ）の走査ライン及び第ｉ＋１
   番目の走査ラインの双方が同時に選択された第ｉ番目の
   表示ライン上の画素電極に表示データを印加するよう前
   記データ電極ドライバを制御する制御手段と、 を有することを特徴とするアクティブマトリクス型液晶
   表示装置の駆動回路。
4. 【請求項４】 前記走査電極ドライバは、２Ｌ（２Ｌ＝
   Ｋ＜Ｎ＋１）個のドライバ出力を備え、 前記走査ラインの奇数番目に対しては、前記ドライバ出
   力の奇数番目の出力を順に接続し、 前記走査ラインの偶数番目に対しては、前記ドライバ出
   力の偶数番目の出力を１周期毎に２つずらしながら接続
   することを特徴とする請求項３に記載のアクティブマト
   リクス型液晶表示装置の駆動回路。
5. 【請求項５】 前記走査電極ドライバは、２Ｌ＋１（２
   Ｌ＋１＝Ｋ＜Ｎ＋１）個のドライバ出力を備え、前記走
   査ラインに対して、第ｉ番目（ｉ＝１〜Ｎ）の走査ライ
   ン及び第ｉ＋１番目の走査ラインに２Ｌ＋１個のドライ
   バ出力から異なる２出力の組み合わせ（（２Ｌ＋１）×
   ２Ｌ／２個）の内、１つずつが接続されることを特徴と
   する請求項３に記載のアクティブマトリクス型液晶表示
   装置の駆動回路。
6. 【請求項６】 画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整
   数）のマトリクス状に配置して成るアクティブマトリク
   ス型液晶表示装置であって、 Ｎ＋１本の走査ラインと、 Ｍ／２本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜Ｎ）の表示ライン上の奇
   数番目の各画素電極において、制御端子を第ｉ＋１番目
   の走査ラインに、一方の端子を該画素電極に接続した第
   ２のＴＦＴゲートと、 制御端子を第ｉ＋２番目の走査ラインに、一方の端子を
   データラインに、他方の端子を前記第２のＴＦＴゲート
   の他方の端子に接続した第１のＴＦＴゲートと、 を有し、 走査方向の第ｉ番目の表示ライン上の偶数番目の各画素
   電極において、制御端子を第ｉ番目の走査ラインに、一
   方の端子を該画素電極に、他方の端子をデータラインに
   接続した第３のＴＦＴゲートを有することを特徴とする
   アクティブマトリクス型液晶表示装置。
7. 【請求項７】 画素電極をＭ×Ｎ（Ｍ，Ｎは任意の正整
   数）のマトリクス状に配置して成るアクティブマトリク
   ス型液晶表示装置であって、 Ｎ＋１本の走査ラインと、 Ｍ／２＋１本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜Ｎ）の表示ライン上の偶
   数番目の各画素電極において、制御端子を第ｉ＋１番目
   の走査ラインに、一方の端子を該画素電極に接続した第
   ２のＴＦＴゲートと、 制御端子を第ｉ＋２番目の走査ラインに、一方の端子を
   データラインに、他方の端子を前記第２のＴＦＴゲート
   の他方の端子に接続した第１のＴＦＴゲートと、 を有し、 走査方向の第ｉ番目の表示ライン上の偶数番目の各画素
   電極において、制御端子を第ｉ番目の走査ラインに、一
   方の端子を該画素電極に、他方の端子をデータラインに
   接続した第３のＴＦＴゲートを有することを特徴とする
   アクティブマトリクス型液晶表示装置。
8. 【請求項８】 前記第１のＴＦＴトランジスタまたは第
   ２のＴＦＴトランジスタは、走査ライン上に構成される
   ことを特徴とする請求項６または７に記載のアクティブ
   マトリクス型液晶表示装置。
9. 【請求項９】 前記第３のＴＦＴトランジスタと該画素
   電極の間に、制御端子を第ｉ番目の走査ラインに接続し
   た第４のＴＦＴゲートを有することを特徴とする請求項
   ６、７、または８に記載のアクティブマトリクス型液晶
   表示装置。
10. 【請求項１０】 前記画素電極は、赤画素電極、緑画素
    電極、或いは青画素電極であって、横方向に赤画素電
    極、緑画素電極、及び青画素電極を順に配列して１カラ
    ー画素を構成し、カラー表示することを特徴とする請求
    項６、７、８、または９に記載のアクティブマトリクス
    型液晶表示装置。
11. 【請求項１１】 請求項６、７、８、９、または１０に
    記載のアクティブマトリクス型液晶表示装置を駆動する
    アクティブマトリクス型液晶表示装置の駆動回路であっ
    て、 前記走査ラインを駆動する走査電極ドライバと、前記Ｍ
    ／２またはＭ／２＋１本のデータラインを駆動するデー
    タ電極ドライバと、 所定のタイミングで、前記第ｉ番目の走査ライン及び第
    ｉ＋１番目の走査ラインに選択電圧を印加し、次のタイ
    ミングで、前記第ｉ番目の走査ラインに選択電圧を、前
    記第ｉ＋１番目の走査ラインに非選択電圧をそれぞれ印
    加し、更に次のタイミングで、前記第ｉ番目の走査ライ
    ンに非選択電圧を印加するという一連の動作を、ｉの昇
    順に繰り返すよう前記走査電極ドライバを制御する制御
    手段とを有することを特徴とするアクティブマトリクス
    型液晶表示装置の駆動回路。
12. 【請求項１２】 前記走査電極ドライバは、前記制御手
    段の制御の下、当該走査電極ドライバの選択電圧入力の
    切り換え、またはイネーブル制御により、前記偶数番目
    或いは奇数番目の走査ラインを強制的に非選択電圧にす
    るシフトレジスタを有することを特徴とする請求項１１
    に記載のアクティブマトリクス型液晶表示装置の駆動回
    路。
13. 【請求項１３】 画素電極をＭ×２Ｎまたは２Ｎ＋１
    （Ｍ，Ｎは任意の正整数）のマトリクス状に配置して成
    るアクティブマトリクス型液晶表示装置であって、 ３Ｎまたは３Ｎ＋２本の走査ラインと、 Ｍ／２またはＭ／２＋１本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
    数）の表示ライン上の偶数番目または奇数番目の各画素
    電極において、制御端子を第ｘ番目の走査ラインに、一
    方の端子を該画素電極に、他方の端子をデータラインに
    接続した第１のＴＦＴゲートと、 走査方向の第ｉ番目の表示ライン上の奇数番目または偶
    数番目の各画素電極において、制御端子を第ｘ＋１番目
    の走査ラインに、一方の端子を該画素電極に、他方の端
    子を前記第１のＴＦＴゲートの一方の端子に接続した第
    ２のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の偶数番目また
    は奇数番目の各画素電極において、制御端子を第ｘ＋２
    番目の走査ラインに、一方の端子を該画素電極に、他方
    の端子をデータラインに接続した第３のＴＦＴゲート
    と、 走査方向の第ｉ＋１番目の表示ライン上の奇数番目また
    は偶数番目の各画素電極において、制御端子を第ｘ＋１
    番目の走査ラインに、一方の端子を該画素電極に、他方
    の端子を前記第３のＴＦＴゲートの一方の端子に接続し
    た第４のＴＦＴゲートと、 を有することを特徴とするアクティブマトリクス型液晶
    表示装置。
14. 【請求項１４】 画素電極をＭ×２Ｎまたは２Ｎ＋１
    （Ｍ，Ｎは任意の正整数）のマトリクス状に配置して成
    るアクティブマトリクス型液晶表示装置であって、 ３Ｎまたは３Ｎ＋２本の走査ラインと、 Ｍ／２またはＭ／２＋１本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
    数）の表示ライン上の偶数番目または奇数番目の各画素
    電極において、制御端子を第ｘ番目の走査ラインに、一
    方の端子を該画素電極に、他方の端子をデータラインに
    接続した第１のＴＦＴゲートと、 走査方向の第ｉ番目の表示ライン上の奇数番目または偶
    数番目の各画素電極において、制御端子を第ｘ＋１番目
    の走査ラインに、一方の端子を該画素電極に、他方の端
    子を前記第１のＴＦＴゲートの一方の端子に接続した第
    ２のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の偶数番目また
    は奇数番目の各画素電極において、制御端子を第ｘ＋１
    番目の走査ラインに、一方の端子を該画素電極に、他方
    の端子をデータラインに接続した第３のＴＦＴゲート
    と、 走査方向の第ｉ＋１番目の表示ライン上の奇数番目また
    は偶数番目の各画素電極において、制御端子を第ｘ＋２
    番目の走査ラインに、一方の端子を該画素電極に、他方
    の端子を前記第３のＴＦＴゲートの一方の端子に接続し
    た第４のＴＦＴゲートと、 を有することを特徴とするアクティブマトリクス型液晶
    表示装置。
15. 【請求項１５】 画素電極をＭ×２Ｎまたは２Ｎ＋１
    （Ｍ，Ｎは任意の正整数）のマトリクス上に配置して成
    るアクティブマトリクス型液晶表示装置であって、 ３Ｎまたは３Ｎ＋２本の走査ラインと、 Ｍ／２本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
    数）の表示ライン上の奇数番目の各画素電極において、
    制御端子を第ｘ番目の走査ラインに、一方の端子を該画
    素電極に、他方の端子をデータラインに接続した第１の
    ＴＦＴゲートと、 走査方向の第ｉ番目の表示ライン上の偶数番目の各画素
    電極において、制御端子を第ｘ＋１番目の走査ライン
    に、一方の端子を該画素電極に、他方の端子を前記奇数
    番目の画素電極に接続した第２のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の奇数番目の各
    画素電極において、制御端子を第ｘ＋２番目の走査ライ
    ンに、一方の端子を該画素電極に、他方の端子をデータ
    ラインに接続した第３のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の偶数番目の各
    画素電極において、制御端子を第ｘ＋１番目の走査ライ
    ンに、一方の端子を該画素電極に接続した第４のＴＦＴ
    ゲートと、 を有することを特徴とするアクティブマトリクス型液晶
    表示装置。
16. 【請求項１６】 画素電極をＭ×２Ｎまたは２Ｎ＋１
    （Ｍ，Ｎは任意の正整数）のマトリクス上に配置して成
    るアクティブマトリクス型液晶表示装置であって、 ３Ｎまたは３Ｎ＋２本の走査ラインと、 Ｍ／２本のデータラインと、 を有し、 走査方向の第ｉ番目（ｉ＝１〜２Ｎまたは２Ｎ＋１の奇
    数）の表示ライン上の奇数番目の各画素電極において、
    制御端子を第ｘ番目の走査ラインに、一方の端子を該画
    素電極に、他方の端子をデータラインに接続した第１の
    ＴＦＴゲートと、 走査方向の第ｉ番目の表示ライン上の偶数番目の各画素
    電極において、制御端子を第ｘ＋１番目の走査ライン
    に、一方の端子を該画素電極に、他方の端子を前記奇数
    番目の画素電極に接続した第２のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の奇数番目の各
    画素電極において、制御端子を第ｘ＋１番目の走査ライ
    ンに、一方の端子を該画素電極に、他方の端子をデータ
    ラインに接続した第３のＴＦＴゲートと、 走査方向の第ｉ＋１番目の表示ライン上の偶数番目の各
    画素電極において、制御端子を第ｘ＋２番目の走査ライ
    ンに、一方の端子を該画素電極に接続した第４のＴＦＴ
    ゲートと、 を有することを特徴とするアクティブマトリクス型液晶
    表示装置。
17. 【請求項１７】 前記第１、第２、第３及びまたは第４
    のＴＦＴゲートは、複数個のＴＦＴゲートを並列接続し
    て構成されることを特徴とする請求項１３、１４、１
    ５、または１６に記載のアクティブマトリクス型液晶表
    示装置。
18. 【請求項１８】 前記画素電極は、赤画素電極、緑画素
    電極、或いは青画素電極であって、横方向に赤画素電
    極、緑画素電極、及び青画素電極を順に配列して１カラ
    ー画素を構成し、カラー表示することを特徴とする請求
    項１３、１４、１５、１６、または１７に記載のアクテ
    ィブマトリクス型液晶表示装置。
19. 【請求項１９】 請求項１３、１４、１５、１６、１
    ７、または１８に記載のアクティブマトリクス型液晶表
    示装置を駆動するアクティブマトリクス型液晶表示装置
    の駆動回路であって、 前記走査ラインを駆動する走査電極ドライバと、 前記データラインを駆動するデータ電極ドライバと、 前記第ｘ番目（表示ラインを第１番目とし、ｘは３ｉ／
    ２以下の最大の整数）の走査ライン及び第ｘ＋１番目の
    走査ラインの双方が同時に選択された第ｉ番目の表示ラ
    イン上の画素電極に表示データを印加するよう前記デー
    タ電極ドライバを制御する制御手段と、 を有することを特徴とするアクティブマトリクス型液晶
    表示装置の駆動回路。