JP2005321658A - 回路検査方法、液晶表示装置の製造方法および回路検査装置 - Google Patents

Abstract

【課題】多重画素構造を採用した液晶表示装置におけるアレイ基板上の電気回路に備わる複数の電荷保持電極のそれぞれに保持された電荷量を正確に検出可能な技術を実現すること。
【解決手段】電気回路１に対する電荷の供給および検出を行う電荷供給・検出部２１と、第１走査線１２、第２走査線１３の電位を変化させる走査線駆動回路２２と、電荷保持電極にかかる電荷書き込みおよび保持機能を判定する判定部２３と、供給制御部２４ａおよび検出制御部２４ｂを備えた制御部２４とを備える。走査線駆動回路２２によって第１走査線１２および第２走査線１３の電位を別個独立に駆動電位に変化させて第１電荷保持電極３と第３電荷保持電極５に保持された電荷を出力させた後、第１走査線１２および第２走査線１３の電位を同時に駆動電位に変化させることによって、第２電荷保持電極４に保持された電荷量を検出する。
【選択図】 図１

Description

本発明は、いわゆる多重画素構造を採用したアレイ基板上に形成される電気回路およびこれと同等の電気回路に対する回路検査装置、回路検査方法および多重画素構造を採用した液晶表示装置の製造方法に関するものである。

液晶表示装置として、スイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いたアクティブマトリックス方式の液晶表示装置が知られている。このアクティブマトリックス方式の液晶表示装置は、走査線と信号線とをマトリックス状に配設し、その交点に薄膜トランジスタが配設されたＴＦＴアレイ基板と、その基板と所定の間隔を隔てて配置される対向基板との間に液晶材料を封入し、この液晶材料に与える電圧を薄膜トランジスタによって制御して、液晶の電気光学的効果を利用して表示を可能としている。薄膜トランジスタのオン・オフは、走査線と信号線とによって与えられる電位によって制御され、かかる走査線および信号線は、それぞれ駆動回路に接続されている。

液晶表示装置の近年の高精細化の傾向に鑑みて、画素の増大に伴って信号線および走査線の本数が増大し、駆動ＩＣの数も増大する傾向がある。かかる傾向は製造コストの上昇と共に歩留まりの悪化を招くため、異なる複数の列に属する画素電極群に対して１本の信号線によって時分割で電位を与えることで信号線の本数および信号線に接続する駆動ＩＣの数を低減する構造（以下において、「多重画素構造」と称する）が提案されている。

図１４は、かかる多重画素構造を有する液晶表示装置を構成するＴＦＴアレイ基板の構造の一例について示す等価回路図である。図１４に示すように、例えば画素電極Ａ１は、第１の薄膜トランジスタＭ１および第２の薄膜トランジスタＭ２を介して走査線Ｇｎ＋１および走査線Ｇｎ＋２に接続され、信号線Ｄｍから表示信号を供給される。また、画素電極Ｂ１は、第３の薄膜トランジスタＭ３を介して走査線Ｇｎ＋１に接続され、同じく信号線Ｄｍから表示信号を供給される。他の画素電極も同様の回路構造と接続されることで、例えば同一の信号線Ｄｍから順次画素電極Ａ１、Ｂ１、Ｃ１、Ｄ１と表示信号が供給され、画像を表示する。かかる構造を採用することで、図１４でも示すように信号線の本数を低減し、ひいては信号線に接続する駆動ＩＣの数を低減することが可能となるため、製造コストを低減できる等の利点を有する（例えば、特許文献１、特許文献２参照。）。

ところで、一般に液晶表示装置は、表示画素に対応して設けられる画素電極に蓄積される電荷量に応じて各表示画素における階調表示が行われる。従って、かかる画素電極に対して表示階調に応じた適切な電荷が供給され、かつ供給された電荷を一定時間に渡って保持することは、表示画像特性の品位を維持する観点から重要であり、製造工程中に行われる、アレイ基板上に形成された回路構造の検査時には、特に画素電極にかかる電荷書込みおよび保持機能について重点的な検査が行われる。

アレイ基板上に形成された回路構造に関する従来の検査方法は次の通りである。まず、一般的には画像表示の際と同様に各画素電極に対応した薄膜トランジスタをオン状態とし、オン状態の薄膜トランジスタを介して信号線より既知の電荷を供給する。そして、一定時間が経過した後、再び薄膜トランジスタをオン状態にし、画素電極に保持された電荷を、信号線を介して外部に出力し、例えば供給時の電荷の値と出力時の電荷の値とを比較することによって、表示画素ごとに回路構造の良否を判定する。

回路構造に対する検査はあらゆる表示画素に対して行うことが望ましいため、従来の検査方法では、例えば画像表示の際と同様に各画素電極に対して所定電荷を供給した後、再び画像表示の際と同じように走査線を順次スキャンすることによって電荷を取り出し、各表示画素について良否を判定することとしている。

特開２００２−１９６３５７号公報 特開２００３−３３００３４号公報

しかしながら、上記の多重画素構造を採用した液晶表示装置は、アレイ基板上に形成された回路構造に対して検査を行った際に不良画素の特定が困難であるという問題を有する。以下、かかる問題について詳細に説明する。

図１４にも示したように、多重画素構造を採用した液晶表示装置は、例えば画素電極Ａ１について、第１薄膜トランジスタＭ１と、第２薄膜トランジスタＭ２とがオン状態になった際に信号線Ｄｍと導通する構造を有する。従って、画素電極Ａ１に蓄積された電荷を外部に出力する際には、図１４における走査線Ｇｎ＋１および走査線Ｇｎ＋２は、薄膜トランジスタが駆動するために必要な電位（以下、「駆動電位」と称する）を供給し、第１薄膜トランジスタＭ１および第２薄膜トランジスタＭ２をオン状態とする必要がある。

一方で、画素電極Ｂ１に対応して設けられた第３薄膜トランジスタＭ３は、図１４にも示すようにゲート電極が走査線Ｇｎ＋１に接続された構成を有する。従って、走査線Ｇｎ＋１によって駆動電位が供給された際には第３薄膜トランジスタＭ３もオン状態に制御され、画素電極Ａ１と信号線Ｄｍとが導通するのと同時に画素電極Ｂ１と信号線Ｄｍとが導通することとなる。

また、画素電極Ｄ１に対応した薄膜トランジスタは、ゲート電極が走査線Ｇｎ＋２と電気的に接続された構造を有する。従って、画素電極Ａ１に蓄積された電荷を信号線Ｄｍを介して外部に出力するために走査線Ｇｎ＋２が駆動電位を供給した際には、同時に画素電極Ｄ１と信号線Ｄｍとが電気的に接続することとなる。

以上のことから明らかなように、蓄積した電荷を外部に出力するために画素電極Ａ１と信号線Ｄｍとを電気的に導通させた際には、必然的に画素電極Ｂ１および画素電極Ｄ１についても信号線Ｄｍに対して電気的に導通することとなる。従って、多重画素構造を採用した液晶表示装置を検査する場合には、画素電極Ａ１に蓄積された電荷のみならず、画素電極Ｂ１、Ｄ１に蓄積された電荷についても信号線Ｄｍを介して外部に出力されることとなり、複数の画素電極に蓄積された電荷の和のみが把握されることとなり、回路構造の良否を正確に特定することがきわめて困難なものとなる。

本発明は、上記に鑑みてなされたものであって、多重画素構造を採用した液晶表示装置におけるアレイ基板上の電気回路のように、画素電極等の複数の電荷保持電極のそれぞれに保持された電荷量を正確に検出可能な技術を実現することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる回路検査方法は、出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査方法であって、前記第２電荷保持電極を含む複数の電荷保持電極に対して電荷を供給する電荷供給工程と、前記電荷供給工程から所定時間経過後、前記電荷供給工程において電荷を供給された電荷保持電極のうち、前記第２電荷保持電極を除く電荷保持電極に保持された電荷を出力させる第１電荷出力工程と、前記第１、第２走査線の電位を駆動電位に変化させることによって、前記第２電荷保持電極に保持された電荷を出力させる第２電荷出力工程と、前記電荷供給工程において前記第２電荷保持電極に供給した電荷の量またはそれと擬制される量と、前記第２電荷出力工程において前記第２電荷保持電極から出力された電荷の量とに基づいて前記第２電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定する判定工程と、を含むことを特徴とする。ここで、「電荷の量と擬制される量」とは、例えば、他電極の平均出力電荷量などの代用特性に関する量のことを言う。

この請求項１の発明によれば、第２電荷保持電極に保持された電荷を、他の電荷保持電極に保持された電荷と別個独立に出力させることが可能であるため、第２電荷保持電極にかかる電荷書き込みおよび保持機能を正確に判定することができる。

また、請求項２にかかる回路検査方法は、上記の発明において、前記電荷供給工程に関してあらかじめ定めた量の電荷を前記第１、第２および第３電荷保持電極に対して供給し、前記第１電荷出力工程において、前記第１走査線の電位を駆動電位に変化させるタイミングと前記第２走査線の電位を駆動電位に変化させるタイミングとをずらすことにより前記第１、第３電荷保持電極に保持された電荷を別個独立に検出し、前記電荷供給工程において供給された電荷の量またはそれと擬制される量と比較することによって前記第１、第２および第３電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定することを特徴とする。

また、請求項３にかかる回路検査方法は、上記の発明において、前記電荷供給工程に関して前記第３電荷保持電極に対して０電荷を供給し、前記第１電荷出力工程において、前記第３電荷保持電極からの電荷の出力を行わないことを特徴とする。

また、請求項４にかかる回路検査方法は、上記の発明において、前記電荷供給工程に関して電荷の絶対値を制御することなく前記第３電荷保持電極に対して供給することを特徴とする。

また、請求項５にかかる回路検査方法は、出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査方法であって、前記第１電荷保持電極と前記第３電荷保持電極との少なくとも一方の電荷量を検出し、記憶する電荷量記憶工程と、前記第１電荷保持電極と前記第３電荷保持電極との少なくとも一方と、前記第２電荷保持電極とに対してあらかじめ定めた量の電荷を供給する電荷供給工程と、前記電荷供給工程から所定時間経過後、前記第１、第２走査線を駆動電位に変化させることによって前記第１〜第４スイッチング素子を駆動し、前記電荷供給工程において電荷が供給された電荷保持電極に保持された電荷量を出力させる電荷出力工程と、前記記憶工程において記憶された電荷量と、前記電荷供給工程において供給された電荷の量またはそれと擬制される量と、前記電荷出力工程において出力された電荷量とに基づいて前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を判定する機能判定工程とを含むことを特徴とする。

この請求項５の発明によれば、第２電荷保持電極に保持された電荷を他の電荷保持電極に保持された電荷と同時に出力させた場合であっても、他の電荷保持電極の電荷量をあらかじめ記憶しておき、記憶した電荷量を用いることによって第２電荷保持電極にかかる電荷書き込みおよび保持機能を正確に判定することができる。

また、請求項６にかかる液晶表示装置の製造方法は、所定の基板上に出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路を形成する回路形成工程と、前記電気回路に対して請求項１〜５のいずれか一つに記載の回路検査方法を用いた検査を行う検査工程と、前記基板と対向する位置に対向基板を固定する組立工程と、前記基板および前記対向基板の間に液晶材料を封入する液晶封入工程とを含むことを特徴とする。

また、請求項７にかかる回路検査装置は、出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査装置であって、前記第１、第２走査線の電位を変化させる走査線駆動手段と、前記第２電荷保持電極を含む複数の電荷保持電極に対して電荷を供給する電荷供給手段と、前記電荷供給手段による電荷供給から所定時間経過後、前記電荷供給手段によって電荷を供給された電荷保持電極のうち、前記第２電荷保持電極を除く電荷保持電極に保持された電荷を出力させ、前記走査線駆動手段によって前記第１、第２走査線の電位を駆動電位に変化させて前記第２、第３スイッチング素子を駆動した際に前記第２電荷保持電極に保持された電荷を検出する電荷検出手段と、前記電荷供給工程において前記第２電荷保持電極に供給した電荷の量またはそれと擬制される量と、前記第２電荷出力工程において前記第２電荷保持電極から出力された電荷の量とに基づいて前記第２電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定する判定手段とを備えたことを特徴とする。

本発明によれば、第２電荷保持電極に保持された電荷を、他の電荷保持電極に保持された電荷と別個独立に出力させることが可能であるため、第２電荷保持電極にかかる電荷書き込みおよび保持機能を正確に判定することができるという効果を奏する。

また、本発明によれば、第２電荷保持電極に保持された電荷を他の電荷保持電極に保持された電荷と同時に出力させた場合であっても、他の電荷保持電極の電荷量をあらかじめ記憶しておき、記憶した電荷量を用いて第２電荷保持電極にかかる電荷書込みおよび保持機能を正確に判定することができるという効果を奏する。

以下に、本発明にかかる回路検査方法、回路検査装置および液晶表示装置の製造方法を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであって現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下で言及するスイッチング素子を形成する薄膜トランジスタはｎ型の導電性を有することを前提として説明を行うが、ｐ型のものでも良いことはもちろんである。ｐ型の薄膜トランジスタを用いてスイッチング素子を形成する場合には、印加電圧の極性を反転させれば同様に動作することとなる。

（実施の形態１）
まず、実施の形態１にかかる回路検査装置について説明する。図１は、検査対象たる電気回路１および本実施の形態１にかかる回路検査装置２の全体構成を示す模式図である。以下では、まず検査対象たる電気回路１について説明した後に回路検査装置２の説明を行い、回路検査装置２を用いた検査方法の説明を行うこととする。

図１に示すように、検査対象たる電気回路１は、それぞれ電荷書き込みおよび保持機能を有する第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５と、出力配線６と、第１電荷保持電極３と出力配線６との間の導通状態を制御する第１スイッチング素子８と、第２電荷保持電極４と出力配線６との間の導通状態を制御する第２スイッチング素子９と、第２スイッチング素子９の駆動状態を制御する第３スイッチング素子１０と、第３電荷保持電極５と出力配線との間の導通状態を制御する第４スイッチング素子１１と、第１スイッチング素子８および第３スイッチング素子１０の駆動状態を制御する第１走査線１２と、第４スイッチング素子１１の駆動状態の制御および第３スイッチング素子１０が駆動している際に（すなわち、オン状態の際に）、第２スイッチング素子の駆動状態を制御する第２走査線１３とを備える。

また、検査対象たる電気回路１は、第１電荷保持電極３、第２電荷保持電極４、第３電荷保持電極５のそれぞれを一方の電極とした蓄積容量１５〜１７を備える。なお、後述する実施の形態２において説明するように、蓄積容量１５〜１７は、例えば電荷保持電極（画素電極）と走査線との重なり合いによって生じるものである。このため、電気回路１においても蓄積容量１５、１６を実現するため、第１走査線１２および第２走査線１３とは別に、走査線１８が備えられている。さらに、電気回路１は、走査線１８、第１走査線１２および第２走査線１３と外部機器とを電気的に接続するための接続端子２０ａ〜２０ｃと、出力配線６と外部機器とを電気的に接続するための接続端子２０ｄとを備える。

電気回路１は、例えば多重画素構造の液晶表示装置を実現するために、液晶表示装置の構成要素たるアレイ基板上に形成された回路と同様のものである。なお、アレイ基板上に形成される回路の場合には、電気回路１上に形成される第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５は、画素電極として機能し、出力配線６は画素電極に対して表示階調に応じた電荷（直接的には電位）を供給する信号線として機能する。また、液晶表示装置を構成するアレイ基板上に電気回路１が形成された場合には、複数の出力配線６（信号線）および走査線がマトリックス状に配置され、第１電荷保持電極３（第３電荷保持電極５）および第２電荷保持電極４とが表示画素に応じて多数配置された構成を有することとなる。

第１電荷保持電極３〜第３電荷保持電極５は、それぞれ供給された電荷を一定時間保持するためのものである。例えば液晶表示装置を構成するアレイ基板上に電気回路１が形成されている場合には、第１電荷保持電極３〜第３電荷保持電極５によって一定時間に渡って表示階調に応じた電荷を保持することでアレイ基板上に配置される液晶層に対して表示階調に応じた電界を印加することとなり、画像表示が行われる。なお、液晶表示装置に使用した際における電荷保持機能は、蓄積容量１５〜１７のみによるのではなく、電荷保持電極（画素電極）と、例えばアレイ基板と対向して配置される対向基板上に形成される共通電極との間に形成される容量との容量和によって実現される。

第１スイッチング素子８〜第４スイッチング素子１１は、それぞれ薄膜トランジスタによって形成され、ゲート電極に駆動電圧が印加されることによって、２つのソース・ドレイン電極間が導通する構造を有する。すなわち、第１スイッチング素子８、第２スイッチング素子９および第４スイッチング素子１１は、ゲート電極に駆動電圧が印加されることによって、それぞれ対応する電荷保持電極と出力配線との間を電気的に導通する機能を有する。また、第３スイッチング素子１０は、駆動電圧が印加されることによって第２走査線１３と第２スイッチング素子９との間を電気的に導通する機能を有する。

第１走査線１２および第２走査線１３は、第１スイッチング素子８等の駆動状態を制御するためのものである。具体的には、第１走査線１２は、外部から供給される電位に基づいて第１スイッチング素子８および第３スイッチング素子１０のゲート電極に電位を印加する機能を有する。また、第２走査線１３は、外部から供給される電位に基づいて第４スイッチング素子１１のゲート電極に電位を印加する機能と、第３スイッチング素子１０の一方のソース／ドレイン電極に対して電位を印加する機能とを有する。ここで、第３スイッチング素子１０の他方のソース／ドレイン電極は第２スイッチング素子９のゲート電極と接続されている。従って、第３スイッチング素子１０が駆動して２つのソース／ドレイン電極間が導通している際には、第２走査線１３と第２スイッチング素子９のゲート電極とが導通することとなり、第２走査線１３は、第３スイッチング素子１０が駆動している際に第２スイッチング素子９の駆動状態を制御することが可能である。

次に、本実施の形態１にかかる回路検査装置２について説明する。本実施の形態１にかかる回路検査装置２は、検査対象たる電気回路１に備わる電荷保持電極に対して電荷を供給すると共に、一定時間に渡って電荷保持電極に保持された電荷を検出し、供給した電荷と検出した電荷とに基づいて各電荷保持電極にかかる電荷書込みおよび保持機能の良否を判定するためのものである。

回路検査装置２は、図１にも示すように、検査時に出力配線６と電気的に接続され、出力配線６に対して電荷の供給および検出を行う電荷供給・検出部２１と、少なくとも第１走査線１２および第２走査線１３の電位を制御する走査線駆動回路２２と、供給した電荷と検出した電荷とに基づいて電荷書き込みおよび保持機能の良否を判定する判定部２３と、電荷供給・検出部２１、走査線駆動回路２２および判定部２３の動作を制御する制御部２４とを備える。

電荷供給・検出部２１は、使用時に出力配線６に対して電荷の供給および検出を行うものであり、特許請求の範囲における電荷供給手段及び電荷検出手段の一例として機能するものである。上記したように、出力配線６は、第１スイッチング素子８等の駆動状態に応じて第１電荷保持電極３等と電気的に導通する。従って、電荷供給・検出部２１は、第１スイッチング素子８等の駆動状態と連動して個々の電荷保持電極に対して電荷の供給・検出を行うこととなる。

図２は、電荷供給・検出部２１の具体的な構成を示す回路図である。図２に示すように、電荷供給・検出部２１は、非反転入力側がアースされたオペアンプ２６と、オペアンプ２６の反転入力側と出力側との間に配置されたコンデンサ２７と、コンデンサ２７に対して並列に接続され、コンデンサ２７に蓄積された電荷をリセットするためのリセットスイッチ２８および電圧源２９と、出力配線６に対する電荷供給の際に用いられる電圧源３０と、出力配線６との接続先を電圧源３０とオペアンプ２６の反転入力側との間で切り替える切替スイッチ３１とを備える。また、オペアンプ２６の出力側は制御部２４と電気的に接続されており、電荷検出時にオペアンプ２６とコンデンサ２７とによって形成される積分器によって得られた電圧値を制御部２４に対して出力する機能を有する。

走査線駆動回路２２は、第１走査線１２および第２走査線１３の電位を制御する機能を有し、電位を制御することによって、第１スイッチング素子８〜第４スイッチング素子１１の駆動状態を制御する機能を有する。走査線駆動回路２２の具体的な構成としては、液晶表示装置における既知の走査線駆動回路と同様のものであれば十分であることから、詳細については説明を省略する。

判定部２３は、第１電荷保持電極３〜第３電荷保持電極５のそれぞれにかかる電荷書込みおよび保持機能の良否を判定するためのものである。具体的には、判定部２３は、電荷供給・検出部２１によってそれぞれの電荷保持電極に対して供給された電荷の量と検出された電荷の量とを比較することによって、電荷保持電極にかかる電荷書込みおよび保持機能の良否を判定する。例えば、判定部２３は、供給された電荷の量と検出された電荷の量との差分値が所定の閾値よりも小さい場合には電荷書き込みおよび保持機能が良好であるものと判定し、差分値が閾値以上の場合には電荷書き込みまたは保持機能に問題があると判定する。

制御部２４は、回路検査装置２に備わる各構成要素の動作を制御するためのものである。具体的には、制御部２４は、各構成要素に対して一般的な制御を行うのみならず、特に電気回路１に対する電荷の供給動作を行う際に電荷供給・検出部２１および走査線駆動回路２２が連動して動作するよう制御を行う供給制御部２４ａと、電荷の検出動作を行う際に電荷供給・検出部２１および走査線駆動回路２２とが連動して動作するよう制御を行う検出制御部２４ｂとを備える。

次に、供給制御部２４ａおよび検出制御部２４ｂによって行われる制御動作の詳細について説明する。以下では、まず供給制御部２４ａの動作について説明した後に、検出制御部２４ｂの動作について説明を行う。なお、電荷の供給動作および検出動作が行われる間を通じて、走査線１８の電位は走査線駆動回路２２によって一定の値Ｖ_gLに保持されているものとし、第１走査線１２、１３の電位についてもスイッチング素子を駆動させない際には一定の値Ｖ_gLに維持されることとする。

図３は、供給制御部２４ａの制御動作を説明するためのフローチャートであり、図４は、供給制御部２４ａの制御によって変化する出力配線６、第１走査線１２および第２走査線１３の電位変動を示すタイムチャートである。以下、図３および図４を適宜参照しつつ供給制御部２４ａの制御動作について説明する。

まず、供給制御部２４ａは、電荷供給・検出部２１に対して、動作モードを電荷供給モードに切り替えるよう指示する（ステップＳ１０１）。かかる指示を受けて電荷供給・検出部２１は、図４に示すように自己に備わる切替スイッチ３１を電圧源３０側に切り替え、リセットスイッチ２８をオンする。この結果、出力配線６に対しては電圧源３０の電位Ｖ_dが供給される。

そして、供給制御部２４ａは、走査線駆動回路２２に対して、第１スイッチング素子８、第２スイッチング素子９および第３スイッチング素子１０を駆動するよう指示する（ステップＳ１０２）。かかる指示を受けて走査線駆動回路２２は、図４に示すように、第１走査線１２および第２走査線１３に対して薄膜トランジスタの駆動に十分な電位Ｖ_gH（＞Ｖ_gL）を供給する。従って、第１電荷保持電極３に対しては、第１スイッチング素子８を介して出力配線６の電位Ｖ_dが供給される。

また、第２電荷保持電極４に対しては、オン状態の第３スイッチング素子１０を介して第２走査線１３の電位Ｖ_gHが供給されることによって第２スイッチング素子９が駆動し、オン状態の第２スイッチング素子９を介して出力配線６の電位Ｖ_dが供給される。なお、本ステップにおいて第２走査線１３の電位がＶ_gHになることによって第４スイッチング素子１１も駆動し、第３電荷保持電極５に電位が供給される。しかしながら、供給された電位は周囲の電位変動等の影響を受けて変動することから、後述するように第３電荷保持電極５に対する電荷供給は後のステップにおいて改めて行われる。

そして、供給制御部２４ａは、走査線駆動回路２２に対して、第２スイッチング素子９の駆動を停止するよう指示する（ステップＳ１０３）。かかる指示を受けて走査線駆動回路２２は、図４に示すように、第１走査線１２に対する電位Ｖ_gHの供給を維持しつつ、第２走査線１３の電位をＶ_gLに変化させる。第１走査線１２の電位が保持されることによって第３スイッチング素子１０はオン状態を維持するため、第２スイッチング素子９のゲート電極に対して第２走査線１３の電位Ｖ_gLが供給され、第２スイッチング素子９の駆動が停止されることとなり、第２電荷保持電極４が周囲の配線構造から絶縁される。第２スイッチング素子９がオフ状態になる直前には、走査線１８の電位はＶ_gLであり、第２電荷保持電極４に与えられている電位はＶ_dであり、かつ蓄積容量１５の容量をＣｓとすると、蓄積容量１５における一方の電極である第２電荷保持電極４に蓄積された電荷Ｑ₂は、

Ｑ₂＝Ｃｓ（Ｖ_d−Ｖ_gL） ・・・（１）

となる。

その後、供給制御部２４ａは、走査線駆動回路２２に対して、第１スイッチング素子８および第３スイッチング素子１０の駆動を停止するよう指示する（ステップＳ１０４）。かかる指示を受けて、走査線駆動回路２２は、図４に示すように、第１走査線１２の電位をＶ_gHからＶ_gLに変化させる。第１スイッチング素子８のゲート電極および第３スイッチング素子１０のゲート電極は第１走査線１２に電気的に接続されているため、第１走査線１２の電位がＶ_gLに変化することによって、第１スイッチング素子８および第３スイッチング素子１０の駆動は停止し、新たに第１電荷保持電極３が周囲の配線構造から絶縁される。絶縁される直前には第１電荷保持電極３の電位はＶ_dであり、走査線１８の電位はＶ_gLであることから、蓄積容量１６の容量をＣｓとすると、第１電荷保持電極３に蓄積された電荷Ｑ₁は、Ｑ₂と同様に、

Ｑ₁＝Ｃｓ（Ｖ_d−Ｖ_gL） ・・・（２）

で与えられることとなる。

そして、供給制御部２４ａは、走査線駆動回路２２に対して、第４スイッチング素子１１を駆動させるよう指示する（ステップＳ１０５）。かかる指示を受けて、走査線駆動回路２２は、図４に示すように、第１走査線１２の電位をＶ_gLに維持しつつ第２走査線１３の電位をＶ_gLからＶ_gHに変化させる。これにより第４スイッチング素子１１が駆動し、第３電荷保持電極５と出力配線６とが電気的に導通することとなり、第３電荷保持電極５に対して電位Ｖ_dが供給される。なお、本ステップにおいて第１走査線１２の電位はＶ_gLに維持されることにより第３スイッチング素子１０の駆動は停止していることから、第２走査線１３の電位が第２スイッチング素子９の駆動に影響を及ぼすことはない。

最後に、供給制御部２４ａは、走査線駆動回路２２に対して、第４スイッチング素子１１の駆動を停止するよう指示する（ステップＳ１０６）。かかる指示を受けて、走査線駆動回路２２は、図４に示すように、第２走査線１３の電位をＶ_gHからＶ_gLに変化させ、第４スイッチング素子１１の駆動を停止する。この結果、第３電荷保持電極５と出力配線６との間が絶縁される。この時点において、第１走査線１２の電位はＶ_gL、第３電荷保持電極５の電位はＶ_dであり、蓄積容量１７の容量をＣｓとすると、第３電荷保持電極５に蓄積される電荷Ｑ₃は、Ｑ₁、Ｑ₂と同様に、

Ｑ₃＝Ｃｓ（Ｖ_d−Ｖ_gL） ・・・（３）

となる。以上で第１電荷保持電極３〜第３電荷保持電極５に対する電荷供給が完了し、（１）〜（３）式に示すようにいずれの電荷保持電極に対してもＣｓ（Ｖ_d−Ｖ_gL）の電荷が蓄積される。

次に、検出制御部２４ｂによる検出制御動作について説明する。図５は、検出制御部２４ｂによる検出制御動作を説明するためのフローチャートであり、図６は、検出制御部２４ｂの制御に伴う電荷供給・検出部２１および走査線駆動回路２２から電気回路１に対して供給される電位の変動を示すタイムチャートである。

まず、検出制御部２４ｂは、電荷供給・検出部２１に対して、動作モードを電荷検出モードに切り替えるよう指示する（ステップＳ２０１）。かかる指示を受けて電荷供給・検出部２１は、切替スイッチ３１を切り替えることによって、出力配線６を電圧源３０に接続していた状態から、オペアンプ２６の反転入力側と接続する状態に切り替える。これにより、電荷供給・検出部２１から出力配線６に対して供給される電位は、図６に示すように０電位となる。また、電荷供給・検出部２１は、検出制御部２４ｂの指示に基づき、電荷供給動作の際にオン状態となっていたリセットスイッチ２８をオフ状態に変化させる。

そして、所定時間経過後、検出制御部２４ｂは、走査線駆動回路２２に対して、第１スイッチング素子８を一定時間に渡って駆動するよう指示する（ステップＳ２０２）。かかる指示に対して、走査線駆動回路２２は、図６に示すように、第２走査線１３の電位をＶ_gLに維持しつつ、第１走査線１２の電位を一定時間に渡ってＶ_gLからＶ_gHに変化させる。従って、ゲート電極が第１走査線１２と電気的に接続された第１スイッチング素子８は駆動を開始し、第１電荷保持電極３と出力配線６とが電気的に導通する。

出力配線６の電位は０電位に維持されることから、第１電荷保持電極３の電位も０電位に変化する。一方で走査線１８の電位はＶ_gLに維持されていることから、第１電荷保持電極３に保持される電荷Ｑ₁’は、

Ｑ₁’＝Ｃｓ（０−Ｖ_gL） ・・・（２）’

となる。このため、出力配線６と電気的に導通する直前まで第１電荷保持電極３に保持されていた電荷量と電荷Ｑ₁’との差に相当する電荷が出力配線６を介して電荷供給・検出部２１に対して出力される。電荷供給・検出部２１は、出力された電荷に対応した電位信号を導出し、デジタル変換処理を行った上で電位データを制御部２４に対して出力する。なお、本ステップにおいて、第１走査線１２の電位がＶ_gHに変化することによって第３スイッチング素子１０もあわせて駆動状態となるが、第２走査線１３の電位がＶ_gLに維持されていることから第２スイッチング素子９が駆動することはなく、第２電荷保持電極４と出力配線６との間は絶縁状態に維持されている。

その後、検出制御部２４ｂは、リセットスイッチ２８のオン、オフを指示し、コンデンサ２７に蓄積された電荷をリセットする。また、走査線駆動回路２２に対して、第４スイッチング素子１１を一定時間に渡って駆動するよう指示する（ステップＳ２０３）。かかる指示に対して、走査線駆動回路２２は、図６に示すように、第１走査線１２の電位をＶ_gLに維持しつつ、第２走査線１３の電位を一定時間に渡ってＶ_gLからＶ_gHに変化させる。従って、第４スイッチング素子１１は一定時間に渡って駆動し、第３電荷保持電極５と出力配線６とが電気的に導通する。

出力配線６は電位０を供給することから、第３電荷保持電極５の電位も０に変化し、第１走査線１２の電位はＶ_gLに維持されている。従って、出力配線６との導通後に第３電荷保持電極５に保持される電荷Ｑ₃’は、

Ｑ₃’＝Ｃｓ（０−Ｖ_gL） ・・・（３）’

となる。このため、出力配線６と導通している間に、導通直前に第３電荷保持電極５に保持されていた電荷とＱ₃’との差分値に相当する電荷が出力配線６を介して電荷供給・検出部２１に出力され、かかる電荷に対応した電位のデジタルデータが制御部２４に出力される。

その後、検出制御部２４ｂは、リセットスイッチ２８のオン、オフを指示し、コンデンサ２７に蓄積された電荷をリセットする。また、走査線駆動回路２２に対して、第２スイッチング素子９および第３スイッチング素子１０を駆動するよう指示する（ステップＳ２０４）。かかる指示に対して、走査線駆動回路２２は、図６に示すように、第１走査線１２および第２走査線１３の電位をＶ_gLからＶ_gHに変化させ、第２スイッチング素子９および第３スイッチング素子１０を駆動する。この結果、第２電荷保持電極４は出力配線６と電気的に導通し、第２電荷保持電極４の電位は、出力配線６の電位０と等しい値となる。走査線１８の電位はＶ_gLに維持されていることから、出力配線６と導通した後に第２電荷保持電極４に保持される電荷Ｑ₂’は、

Ｑ₂’＝Ｃｓ（０−Ｖ_gL） ・・・（１）’

となる。このため、出力配線６と導通している間に、導通直前に第２電荷保持電極４に保持されていた電荷とＱ₂’との差分値に相当する電荷が出力配線６を介して電荷供給・検出部２１に対して出力される。

その後、電荷供給・検出部２１は、走査線駆動回路２２に対して、第２スイッチング素子９および第３スイッチング素子１０を順次停止するよう指示する（ステップＳ２０５）。かかる指示に対して、走査線駆動回路２２は、図６に示すように、まず第１走査線１２の電位をＶ_gHからＶ_gLに変化した後、第２走査線１３の電位をＶ_gHからＶ_gLに変化させる。電位変動をかかる順序としたのは、容量結合による第３電荷保持電極５の電位変動の影響を排除するためである。

以上の工程を経ることによって、電荷供給から一定時間だけ経過後の時点における第１電荷保持電極３〜第３電荷保持電極５に保持されていた電荷量が別個独立に電荷供給・検出部２１に対して出力される。出力された電荷量については、電荷供給・検出部２１によって対応する電位に変換された後に制御部２４に対して出力され、制御部２４は、電荷保持電極ごとに、供給した電荷量と検出した電荷量とに応じた値を判定部２３に出力する。判定部２３は、電荷保持電極ごとに両者を比較し、例えば供給した電荷量に対する検出した電荷量の比が所定の閾値以下である場合には、電荷保持電極にかかる電荷書込みおよび保持機能不良である旨の判定を行い、制御部２４に対して判定結果を出力する。

次に、本実施の形態１にかかる回路検査装置の利点について説明する。本実施の形態１にかかる回路検出装置では、多重画素構造の液晶表示装置のアレイ基板上に形成されるような電気回路１における電荷保持電極（画素電極）にかかる電荷書込みおよび保持機能機能を判定するにあたって、電荷供給時と異なる順序で走査線をスキャンさせることによって、第１電荷保持電極３〜第３電荷保持電極５に蓄積された電荷を別個独立に検出することを可能としている。従って、多重画素構造の液晶表示装置のアレイ基板上に形成される電気回路１のような回路構造であっても、それぞれの電荷保持電極にかかる電荷書き込みおよび保持機能を直接検出することが可能である。従って、例えば多重画素構造の液晶表示装置のアレイ基板の特性検査を行う場合に、不良箇所の特定を正確に行うことが可能であり、正確な特定に基づき実際には良品であるにもかかわらず不良品として破棄される等の弊害を防止することが可能である。

（変形例１）
次に、実施の形態１にかかる回路検査装置の変形例１について説明する。本変形例１では、第３電荷保持電極５に対してあらかじめ０電位に対応した電荷を供給しておくことにより、電荷検出時に第３電荷保持電極５に蓄積された電荷の出力動作を省略する構成を有する。なお、以下の議論は第３電荷保持電極５にかかる電荷書き込みおよび保持機能に問題が無いことを前提としており、本変形例１は、例えば第１電荷保持電極３と第２電荷保持電極４とのいずれかにかかる電荷書込みおよび保持機能に疑いがもたれている場合や、第３電荷保持電極５について別途検査が行われる場合に適用することが好ましい。

図７は、本変形例１において電荷の供給時および検出時における出力配線６、第１走査線１２および第２走査線１３の電位変化を示すタイムチャートである。なお、図７において、実施の形態１との比較のために、実施の形態１におけるステップＳ１０１〜１０６およびステップＳ２０１〜２０５と対応する部分にステップ番号を付している。

図７に示すように、本変形例１では、実施の形態１のステップＳ１０５、Ｓ１０６に対応した期間において、電荷供給・検出部２１によって出力配線６には０電位が供給されている。ステップＳ１０５、Ｓ１０６について説明したように、かかる期間において第４スイッチング素子１１が駆動していることから、第３電荷保持電極５に対して出力配線６を介して０電位が供給され、かかる０電位に対応した電荷が蓄積される。

一方で、本変形例１では、図７に示すように、検出制御動作に対応する期間において、実施の形態１におけるステップＳ２０３に対応した工程が省略されている。実施の形態１におけるステップＳ２０３は、第３電荷保持電極５に蓄積された電荷を、出力配線６を介して電荷供給・検出部２１に対して出力するための工程であり、実施の形態１ではかかる工程を省略することは適切ではない。すなわち、実施の形態１においてステップＳ２０３を省略した場合は、ステップＳ２０４において第２電荷保持電極４に保持された電荷と第３電荷保持電極５に保持された電荷とが同時に出力配線６を介して電荷供給・検出部２１に対して出力されることとなり、第２電荷保持電極４にかかる電荷書込みおよび保持機能を正確に検出することができなくなる。

しかしながら、本変形例１では、ステップＳ１０５、Ｓ１０６において０電位を供給することから、第３電荷保持電極５に保持される電荷は０電位に対応したものとなり、出力配線６が０電位となった際に第３電荷保持電極５と出力配線６とが導通した場合であっても、両者間に電位差は生じず、第３電荷保持電極５から電荷が出力されることもない。このことから、本変形例１の場合には、ステップＳ２０３を省略しても、ステップＳ２０４において出力される電荷は第２電荷保持電極４のもののみとなり、第２電荷保持電極４にかかる電荷書込みおよび保持機能を正確に検出することが可能である。従って、本変形例１では、ステップＳ２０３に相当する工程を省略し、かかる工程の省略によって、検査時間を短縮化し、迅速な回路検査を実現することが可能である。

（変形例２）
次に、実施の形態１にかかる回路検査装置の変形例２について説明する。本変形例２では、実施の形態１におけるステップＳ１０５、Ｓ１０６に対応した動作を行わないこととし、その分だけ検査に要する時間を短縮化することとしている。なお、本変形例２では、第１電荷保持電極３および／または第２電荷保持電極４にかかる電荷書込みおよび保持機能を検査対象とした場合を想定している。

図８は、本変形例２に関する電荷の供給時および検出時における出力配線６、第１走査線１２および第２走査線１３の電位変化を示すタイムチャートである。図８に示すように、本変形例２では、実施の形態１におけるステップＳ１０４の後にステップＳ１０５、Ｓ１０６に対応した第２走査線１３の電位変動が行われておらず、第３電荷保持電極５に対して特定電荷の供給が行われないこととなる。すなわち、ステップＳ１０２、Ｓ１０３が行われた際に第２走査線１３の電位はＶ_gHに変化することから、第４スイッチング素子１１が駆動し、第３電荷保持電極５に対して電位供給が行われ、ある程度の電荷が蓄積される。しかしながら、ステップＳ１０２、Ｓ１０３のみでは第３電荷保持電極５に保持される電荷の量を特定することはできず、ステップＳ１０２、Ｓ１０３以降における周辺配線構造の電位変動等により蓄積電荷が変動することとなる。

しかしながら、第３電荷保持電極５にかかる電荷書込みおよび保持機能を検査の対象としない場合には、第３電荷保持電極５に対して供給される電荷量を特定する必要性は存在しない。すなわち、第１電荷保持電極３および／または第２電荷保持電極４にかかる電荷書込みおよび保持機能を検査する場合には、第３電荷保持電極５は他の電荷保持電極にかかる測定に対して悪影響を及ぼさなければ充分であることから、本変形例２では、第３電荷保持電極５に対して供給される電荷量を特定する工程を省略することとしている。

一方で、本変形例２のように第３電荷保持電極５にかかる電荷書込みおよび保持機能を検査しない場合であっても、第３電荷保持電極５に蓄積された電荷が第１電荷保持電極３および第２電荷保持電極４に蓄積された電荷検出に悪影響を及ぼすことを避ける必要がある。従って、本変形例２では、変形例１とは異なり、実施の形態１におけるステップＳ２０３に対応する工程を行うこととし、第３電荷保持電極５に保持された電荷が他の電荷保持電極にかかる測定に悪影響を及ぼすことを防止している。

具体的には、ステップＳ２０３に対応する工程を行うことによって、第１スイッチング素子８、第２スイッチング素子９および第３スイッチング素子１０の駆動を停止した状態を維持しつつ第４スイッチング素子１１が駆動される。従って、ステップＳ２０３に対応する期間には出力配線６と電気的に導通しているのは第３電荷保持電極５のみとなり、第３電荷保持電極５に保持された電荷のみが電荷供給・検出部２１に出力される。このため、引き続いて行われるステップＳ２０４の工程において再び第４スイッチング素子１１が駆動して第３電荷保持電極５と出力配線６とが導通した際には、もはや出力される電荷は第３電荷保持電極５上に存在せず、第２電荷保持電極４に保持された電荷量の検出に悪影響を及ぼすことが防止される。以上のことから、本変形例２に示すように、ステップＳ１０５、Ｓ１０６に対応する動作を行わなくとも第１電荷保持電極３および第２電荷保持電極４にかかる電荷書き込みおよび保持機能を検査することは可能であり、ステップＳ１０５、Ｓ１０６を省略した構成とすることによって、電荷保持電極にかかる電荷書込みおよび保持機能の検査を迅速に行うことができる。

（実施の形態２）
次に、実施の形態２にかかる回路検査装置について説明する。本実施の形態２にかかる回路検査装置は、実施の形態１と同様に多重画素構造に対応した電気回路１に備わる電荷保持電極にかかる電荷書込みおよび保持機能を検査するためのものであり、基本的には実施の形態１にかかる回路検査装置２と同様の構成を有する。

図９は、本実施の形態２にかかる回路検査装置の構成を示すブロック図である。本実施の形態２にかかる回路検査装置３２は、実施の形態１と同様に電荷供給・検出部２１と、走査線駆動回路２２と、判定部２３と、制御部２４を備える一方、さらに記憶部３３および演算部３４を備えた構成を有する。記憶部３３は、過去に検出された電荷保持電極における電荷量等を記憶するためのものであり、演算部は、記憶部３３に記憶された電荷量等を用いた演算を行うためのものである。

次に、本実施の形態２にかかる回路検査装置による電気回路１の検査時における制御部２４の動作について説明する。図１０は、本実施の形態２における電気回路１の検査時の制御部２４の動作を説明するためのフローチャートであり、以下、図１０を参照しつつ検査方法について説明する。

まず、制御部２４は、供給制御部２４ａによって、第１スイッチング素子８を駆動させて第１電荷保持電極３に電荷を蓄積させる（ステップＳ３０１）。具体的には、供給制御部２４ａは、電荷供給・検出部２１に対して動作モードを電荷供給モードに変化させると共に、走査線駆動回路２２に対して、第１スイッチング素子８を駆動させるよう指示する。かかる指示を受けて、走査線駆動回路２２は、一定期間に渡って第１走査線１２の電位をＶ_gLからＶ_gHに変化させ、第１スイッチング素子８を駆動させる。一方で電荷供給・検出部２１は、電荷供給モードに変化していることから出力配線６の電位はＶ_dとなり、第１電荷保持電極３に電位Ｖ_dに対応した電荷が蓄積される。

そして、制御部２４は、検出制御部２４ｂによって、第１電荷保持電極３に保持された電荷を検出し、検出結果を記憶部３３に記憶させる（ステップＳ３０２）。具体的には、検出制御部２４ｂは、ステップＳ３０１終了から所定時間だけ経過した後、電荷供給・検出部２１に対して検出モードで動作するよう指示すると共に、走査線駆動回路２２に対して、第２スイッチング素子８を駆動させるよう指示する。かかる動作により第１電荷保持電極に蓄積された電荷は第１スイッチング素子８および出力配線６を介して電荷供給・検出部２１に対して出力され、電荷供給・検出部２１は、検出結果を制御部２４を介して記憶部３３に出力し、記憶部３３によって検出結果が記憶される。

かかるプロセスが第３電荷保持電極５に対しても行われる。すなわち、制御部２４は、供給制御部２４ａによって第４スイッチング素子１１を駆動させると共に第３電荷保持電極５に対して電荷供給を行う（ステップＳ３０３）と共に、所定時間経過後、検出制御部２４ｂによって第３電荷保持電極５に蓄積された電荷を検出し、検出結果を記憶部３３に記憶させる（ステップＳ３０４）。以上のプロセスにより、第１電荷保持電極３および第３電荷保持電極５にかかる電荷書き込みおよび保持機能があらかじめ検出され、保持される電荷量が記憶部３３に記憶されることとなる。

その後、制御部２４は、供給制御部２４ａの指示によって、第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５のすべてに対して電荷を蓄積させる（ステップＳ３０５）。具体的には、供給制御部２４ａは、電荷供給・検出部２１に対して電荷供給モードで動作するよう指示すると共に、走査線駆動回路２２に対して第１スイッチング素子８〜第４スイッチング素子１１のすべてを駆動するよう指示する。かかる指示に対して走査線駆動回路２２は、第１走査線１２および第２走査線１３の電位を一定期間に渡ってＶ_gLからＶ_gHに変化させ、第１スイッチング素子８〜第４スイッチング素子１１のすべてを駆動させる。電荷供給・検出部２１は、電荷供給モードに移行することで出力配線６の電位をＶ_dに変化させることから、第１電荷保持電極３〜第３電荷保持電極５には、電位Ｖ_dに対応した電荷が蓄積される。

そして、制御部２４は、検出制御部２４ｂの指示によって、第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５に蓄積された電荷を検出させる（ステップＳ３０６）。具体的には、検出制御部２４ｂは、ステップＳ３０５が行われてから所定時間が経過した後に、電荷供給・検出部２１に対して電荷検出モードで動作するよう指示すると共に、走査線駆動回路２２に対して第１スイッチング素子８〜第４スイッチング素子１１のすべてを駆動させるよう指示する。かかる指示を受けて、走査線駆動回路２２は、ステップＳ３０５と同様に第１走査線１２および第２走査線１３の電位を一定期間に渡ってＶ_gLからＶ_gHに変化させ、第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５に蓄積された電荷を同時に電荷供給・検出部２１に出力させる。

最後に、制御部２４は、検出制御部２４ｂによって、演算部３４に対して検出結果と記憶部３３に記憶した値とに基づいて第２電荷保持電極に保持された電荷量を導出するよう指示する（ステップＳ３０７）。上述したように、ステップＳ３０２において第１電荷保持電極３に保持される電荷量が記憶部３３に記憶され、ステップＳ３０４において第３電荷保持電極５に保持される電荷量が記憶部３３に記憶されている。従って、ステップＳ３０６において得られた、第１電荷保持電極３〜第３電荷保持電極５に保持された電荷量の総量から第１電荷保持電極３および第３電荷保持電極５に保持される電荷量を差分演算することによって、第２電荷保持電極４に保持された電荷量が導出される。

以上の工程を行うことによって、所定時間に渡って第１電荷保持電極３、第２電荷保持電極４および第３電荷保持電極５に保持された電荷量がそれぞれ導出されることとなる。従って、各電荷保持電極に関して、蓄積されるべき電荷量またはそれと擬制される量（例えば、他電極の平均出力電荷量などの代用特性）と保持された電荷量とを比較することで、電荷書き込みおよび保持機能を検出することが可能である。

このように、各電荷保持電極に保持される電荷量を直接検出するのではなく、ステップＳ３０６に示すように複数の電荷保持電極に保持された電荷量を検出する構成を採用した場合であっても各電荷保持電極にかかる電荷書込みおよび保持機能を導出することが可能である。すなわち、あらかじめ第１電荷保持電極３および第３電荷保持電極５にかかる電荷書込みおよび保持機能を把握しておくことによって、第２電荷保持電極４にかかる電荷書込みおよび保持機能を導出することが可能である。

なお、本実施の形態２において、ステップＳ３０５、Ｓ３０６において第１電荷保持電極３〜第３電荷保持電極５のすべてに対して電荷供給・検出動作を行うこととしている。しかしながら、第２電荷保持電極４を少なくとも含むのであれば、第１電荷保持電極３または第３電荷保持電極５のいずれかに対する電荷供給・検出を省略することとしても良い。かかる省略を行った場合には、ステップＳ３０１、Ｓ３０２またはステップＳ３０３、Ｓ３０４のいずれかの工程についても省略することが可能となるため、電気回路１の検査に要する時間を短縮することができる。

（実施の形態３）
次に、実施の形態３にかかる液晶表示装置の製造方法について説明する。本実施の形態３にかかる液晶表示装置の製造方法は、実施の形態１または実施の形態２における電気回路の検査方法を用いることによって、製造歩留まりの低減を抑制した製造方法を実現している。

図１１は、本実施の形態３にかかる液晶表示装置の製造方法を説明するためのフローチャートであり、図１２、図１３は、製造方法を説明するための参考図である。以下、図１１〜図１３を適宜参照しつつ本実施の形態３にかかる液晶表示装置の製造方法について説明する。

まず、ガラス等の透明基板によって形成されるアレイ基板上に多重画素構造に対応した電気回路の作成を行う（ステップＳ４０１）。具体的には、アレイ基板上に半導体プロセスを用いて所定パターンの多層構造を形成することによって多重画素構造に対応した電気回路の作成が行われる。

図１２は、アレイ基板上に形成される多重画素構造に対応した電気回路の各構成要素の具体的構造を示す断面図である。図１２に示すように、例えば第３スイッチング素子１０は、アレイ基板３５上に順次第１走査線１２（ゲート電極３６）、ゲート絶縁層３７およびチャネル形成領域３８が所定パターンで順次積層された構造を有する。また、チャネル形成領域３８上にはエッチングストッパー層３９およびソース電極４０、ドレイン電極４１が積層され、さらに上面には保護層４２が積層されている。これらの層構造は、まず、各層についてそれぞれＣＶＤ（Chemical Vapor Deposition）法、蒸着、スパッタリング法等によって層構造を形成する材料が一様に積層される。その後、フォトレジストが均一に塗布された後、写真蝕刻法（フォトリソグラフィ法）によって層構造のパターンに対応したマスクパターンが形成される。かかるマスクパターンをマスクとしてケミカルエッチング等のエッチング処理を行うことにより不要部分を除去することによって層構造は形成され、各層について上記のプロセスが繰り返されることにより、図１２に示すような構造が形成される。

その後、アレイ基板上に形成された電気回路にかかる電荷書込みおよび保持機能の検査が行われる（ステップＳ４０２）。本ステップにおける具体的な検査の内容としては、実施の形態１または実施の形態２に示したものが行われることとし、検査の詳細については既に説明したために個々では省略する。

そして、アレイ基板に対して対向する位置に対向基板を固定し、アレイ基板と対向基板との間の領域を、アレイ基板周縁部にシール部材を配置することによって覆う（ステップＳ４０３）。液晶表示装置は、アレイ基板上に形成された電気回路の影響がおよぶ領域に液晶材料を配置した構成を有することから、アレイ基板と対向基板とを所定間隔だけあけた状態で相対的な位置関係を固定すると共に、周縁部をシール部材によって覆うことで、液晶材料が封入される領域を確保している。なお、シール部材はアレイ基板と対向基板との間の領域を完全な閉空間とするのではなく、液晶材料を封入させるために一部に外部と通ずる穴構造を有するよう配置されている。

その後、アレイ基板と対向基板との間に液晶材料を封入する（ステップＳ４０４）。本工程は、例えばアレイ基板と対向基板との間に形成される領域を真空状態とした後に、液晶材料が保持された容器内にステップＳ４０３で形成された部材を浸すことによって液晶材料の封入を行っている。その後、偏光板およびバックライト等を組み合わせることによって、液晶表示装置が製造される。図１３は、液晶表示装置の構造を示す模式図であり、本実施の形態３にかかる液晶表示装置の製造方法によって作成される液晶表示装置の構造の一例を示すものである。

図１３に示すように、液晶表示装置は、アレイ基板３５と対向基板４４との間に液晶材料によって形成される液晶層４５が配置された構造を有する。なお、図１３では図示が省略されているが、液晶層４５を構成する液晶材料の漏出を防止するため、実際には液晶層４５の周囲にはシール部材が配置されている。また、より好ましい形態としては、アレイ基板３５の内表面上には配向膜４７が配置され、対向基板４４の内表面上には共通電極４６および配向膜４８が配置されている。また、アレイ基板３５の外表面上には偏光板４９が配置され、対向基板４４の外表面上には偏光板５０が配置されている。さらに、アレイ基板３５上には、例えばステップＳ４０４の後、走査線駆動回路５１および信号線駆動回路５２が配置され、アレイ基板３５上に形成された電気回路と電気的に接続されている。

本実施の形態３にかかる液晶表示装置の製造方法では、実施の形態１または実施の形態２における電気回路の検査方法を用いることによって、アレイ基板３５上に形成される画素電極（電荷保持電極）のそれぞれに関する電荷書き込みおよび保持機能を正確に検出することが可能である。従って、例えば良好な電荷書き込みおよび保持機能を有するにもかかわらず不良と判定されたり、逆に不良の画素電極が見逃されたりといった問題の発生が抑制され、製造工程のすべてが完了した後に不良箇所が明らかになるといった不具合の発生が抑制される。

なお、ステップＳ４０２に示す検査工程について、液晶材料の封入が終了した後等に行うことも可能である。しかしながら、組み立て工程が完了した後に検査を行い、不良が発見された場合には、それまでの工程が無駄になると共に、組み立てに用いられた対向基板４４等の部品についても破棄せざるを得ない。従って、望ましい形態としては、アレイ基板３５上に電気回路が形成された直後に検査が行われる。

実施の形態１にかかる回路検査装置の構成を示すブロック図である。 電荷供給・検出部の構成を示す回路図である。 供給制御部の動作を説明するためのフローチャートである。 供給制御部の動作に伴って変動する出力配線、第１走査線および第２走査線の電位のタイムチャートである。 検出制御部の動作を説明するためのフローチャートである。 検出制御の動作に伴って変動する出力配線、第１走査線および第２走査線の電位のタイムチャートである。 変形例１における出力配線、第１走査線および第２走査線の電位変動を示すタイムチャートである。 変形例２における出力配線、第１走査線および第２走査線の電位変動を示すタイムチャートである。 実施の形態２にかかる回路検査装置の構成を示すブロック図である。 実施の形態２にかかる制御部の動作を説明するためのフローチャートである。 実施の形態３にかかる液晶表示装置の製造方法を説明するためのフローチャートである。 アレイ基板上に形成される電気回路の断面構造の一例を示す模式図である。 液晶表示装置の構造を示す模式図である。 多重画素構造を有する液晶表示装置を構成するＴＦＴアレイ基板の構造の一例について示す等価回路図である。

符号の説明

１ 電気回路
２ 回路検査装置
３ 第１電荷保持電極
４ 第２電荷保持電極
５ 第３電荷保持電極
６ 出力配線
８ 第１スイッチング素子
９ 第２スイッチング素子
１０ 第３スイッチング素子
１１ 第４スイッチング素子
１２ 第１走査線
１３ 第２走査線
１５〜１７ 蓄積容量
１８ 走査線
２０ａ〜２０ｄ 接続端子
２１ 電荷供給・検出部
２２ 走査線駆動回路
２３ 判定部
２４ 制御部
２４ａ 供給制御部
２４ｂ 検出制御部
２６ オペアンプ
２７ コンデンサ
２８ リセットスイッチ
２９、３０ 電圧源
３１ 切替スイッチ
３２ 回路検査装置
３３ 記憶部
３４ 演算部
３５ アレイ基板
３６ ゲート電極
３７ ゲート絶縁層
３８ チャネル形成領域
３９ エッチングストッパー層
４０ ソース電極
４１ ドレイン電極
４２ 保護層
４４ 対向基板
４５ 液晶層
４６ 共通電極
４７、４８ 配向膜
４９、５０ 偏光板
５１ 走査線駆動回路
５２ 信号線駆動回路

Claims (7)

1. 出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査方法であって、
   前記第２電荷保持電極を含む複数の電荷保持電極に対して電荷を供給する電荷供給工程と、
   前記電荷供給工程から所定時間経過後、前記電荷供給工程において電荷を供給された電荷保持電極のうち、前記第２電荷保持電極を除く電荷保持電極に保持された電荷を出力させる第１電荷出力工程と、
   前記第１、第２走査線の電位を駆動電位に変化させることによって、前記第２電荷保持電極に保持された電荷を出力させる第２電荷出力工程と、
   前記電荷供給工程において前記第２電荷保持電極に供給した電荷の量またはそれと擬制される量と、前記第２電荷出力工程において前記第２電荷保持電極から出力された電荷の量とに基づいて前記第２電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定する判定工程と、
   を含むことを特徴とする回路検査方法。
2. 前記電荷供給工程において、あらかじめ定めた量の電荷を前記第１、第２および第３電荷保持電極に対して供給し、
   前記第１電荷出力工程において、前記第１走査線の電位を駆動電位に変化させるタイミングと前記第２走査線の電位を駆動電位に変化させるタイミングとをずらすことにより前記第１、第３電荷保持電極に保持された電荷を別個独立に検出し、前記電荷供給工程において供給された電荷の量またはそれと擬制される量と比較することによって前記第１、第２および第３電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定することを特徴とする請求項１に記載の回路検査方法。
3. 前記電荷供給工程において、前記第３電荷保持電極に対して０電荷を供給し、
   前記第１電荷出力工程において、前記第３電荷保持電極からの電荷の出力を行わないことを特徴とする請求項１に記載の回路検査方法。
4. 前記電荷供給工程において、電荷の絶対値を制御することなく前記第３電荷保持電極に対して供給することを特徴とする請求項１に記載の回路検査方法。
5. 出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査方法であって、
   前記第１電荷保持電極と前記第３電荷保持電極との少なくとも一方の電荷量を検出し、記憶する電荷量記憶工程と、
   前記第１電荷保持電極と前記第３電荷保持電極との少なくとも一方と、前記第２電荷保持電極とに対してあらかじめ定めた量の電荷を供給する電荷供給工程と、
   前記電荷供給工程から所定時間経過後、前記第１、第２走査線を駆動電位に変化させることによって前記第１〜第４スイッチング素子を駆動し、前記電荷供給工程において電荷が供給された電荷保持電極に保持された電荷量を出力させる電荷出力工程と、
   前記記憶工程において記憶された電荷量と、前記電荷供給工程において供給された電荷の量またはそれと擬制される量と、前記電荷出力工程において出力された電荷量とに基づいて前記第２電荷保持電極にかかる電荷書き込み保持機能を判定する機能判定工程と、
   を含むことを特徴とする回路検査方法。
6. 所定の基板上に出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路を形成する回路形成工程と、
   前記電気回路に対して請求項１〜５のいずれか一つに記載の回路検査方法を用いた検査を行う検査工程と、
   前記基板と対向する位置に対向基板を固定する組立工程と、
   前記基板および前記対向基板の間に液晶材料を封入する液晶封入工程と、
   を含むことを特徴とする液晶表示装置の製造方法。
7. 出力配線、第１走査線および第２走査線と、前記第１走査線に所定の駆動電位が供給された際に前記出力配線と導通する第１電荷保持電極と、前記第１、第２走査線の双方に所定の駆動電位が供給された際に前記出力配線と導通する第２電荷保持電極と、前記第２走査線に所定の駆動電位が供給された際に前記出力配線と導通する第３電荷保持電極とを備えた電気回路に対して、少なくとも前記第２電荷保持電極にかかる電荷書き込みおよび保持機能を検査する回路検査装置であって、
   前記第１、第２走査線の電位を変化させる走査線駆動手段と、
   前記第２電荷保持電極を含む複数の電荷保持電極に対して電荷を供給する電荷供給手段と、
   前記電荷供給手段による電荷供給から所定時間経過後、前記電荷供給手段によって電荷を供給された電荷保持電極のうち、前記第２電荷保持電極を除く電荷保持電極に保持された電荷を出力させ、前記走査線駆動手段によって前記第１、第２走査線の電位を駆動電位に変化させて前記第２、第３スイッチング素子を駆動した際に前記第２電荷保持電極に保持された電荷を検出する電荷検出手段と、
   前記電荷供給手段によって前記第２電荷保持電極に供給された電荷の量またはそれと擬制される量と、前記第２電荷出力工程において前記第２電荷保持電極から出力された電荷の量とに基づいて前記第２電荷保持電極にかかる電荷書き込みおよび保持機能の良否を判定する判定手段と、
   を備えたことを特徴とする回路検査装置。

Images