JPWO2004109374A1 - アレイ基板の検査方法およびアレイ基板の検査装置 - Google Patents

Abstract

本発明は、液晶表示パネルの構成部品であるアレイ基板の検査方法・検査装置に関する。本発明のアレイ基板の検査方法・検査装置は、検査時間の短縮や設備の減縮を行うことができる。本発明の検査方法・検査装置では、アレイ基板をテスタチャンバ内に配置した状態で、走査線駆動回路と信号線駆動回路の少なくとも一方を含む駆動回路部に電気信号を供給し（Ｓ１）、この駆動回路部を流れた電気信号を検出することにより前記駆動回路部を検査する（Ｓ２）。電荷がチャージされた画素電極に対して電子ビームを照射し、画素電極から放出される２次電子の情報によって画素電極に関する検査を行う（Ｓ５）。

Description

この発明は、液晶表示パネルの構成部品であるアレイ基板を検査するアレイ基板の検査方法およびアレイ基板の検査装置に関する。

液晶表示パネルは、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。液晶表示パネルは、複数の画素電極がマトリクス状に配置されるアレイ基板と、複数の画素電極に対向する対向電極を有した対向基板と、アレイ基板と対向基板との間に保持される液晶層と、を有する。
アレイ基板は、マトリクス状に配列される複数の画素電極、複数の画素電極の行に沿って配置される複数の走査線、複数の画素電極の列に沿って配列される複数の信号線、およびこれら走査線と信号線の交差位置近傍に配置される複数のスイッチング素子を有する。
アレイ基板のタイプとして、２つのタイプがある。即ち、スイッチング素子が、アモルファスシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板と、スイッチング素子が、ポリシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板とがある。ポリシリコンは、アモルファスシリコンより高いキャリア移動度を持つ。ここで、ポリシリコンタイプのアレイ基板では、画素電極用のスイッチング素子だけでなく、走査線駆動回路および信号線駆動回路をアレイ基板に組み込むことができる。
上記のアレイ基板は、その製造過程において欠陥品を検出するために、検査工程を通ることになる。検査方法および検査装置としては、特開平１１−２７１１７７号公報、特開２０００−３１４２号公報、Ｕ．Ｓ．Ｐ．５，２６８，６３８に開示された技術がある。
特開平１１−２７１１７７号公報は、アモルファスタイプのＬＣＤ基板の検査において、点欠陥検査プロセスに特徴を持たせた技術が開示されている。ここでは、ＬＣＤ基板の全面に直流成分の直射光を当て、アモルファスシリコン膜が光感応して導通状態となることを利用する。補助容量に蓄積された電荷のリーク量を検出することで、欠陥の状況を判断できる。特開２０００−３１４２号公報に開示された技術では、電子ビームを画素電極に照射したとき、放出される２次電子は、薄膜トランジスタにかかっている電圧に比例することを利用している。Ｕ．Ｓ．Ｐ．５，２６８，６３８の技術でも、電子ビームを画素電極に照射したときに放出される２次電子を利用するものである。

ところで液晶表示パネルの製品価格は、その製造設備のコスト、製造時間にも大きな影響を受ける。製造設備には、上記した検査方法および検査装置が必須であるが、検査装置の検査時間も製品価格に影響を与えることは無論である。
この発明は以上の点に鑑みなされたもので、その目的は、検査時間の短縮および設備の減縮が可能なアレイ基板の検査方法およびアレイ基板の検査装置を提供することにある。
上記課題を解決するため、本発明の態様に係るアレイ基板の検査方法は、基板と、前記基板上に形成された走査線と、前記走査線と交差して形成された信号線と、前記走査線と信号線との交差部近傍に形成されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記基板上に作り込まれ、前記走査線に駆動信号を供給する走査線駆動回路および前記信号線に駆動信号を供給する信号線駆動回路の少なくとも一方の駆動回路を含む駆動回路部と、を備えたアレイ基板の検査方法において、前記アレイ基板をテスタチャンバ内に配置した状態で、前記駆動回路部に対し電気信号を供給し前記駆動回路部を流れた電気信号を検出することにより前記駆動回路部を検査し、電荷がチャージされた前記画素電極に対して電子ビームを照射し前記画素電極から放出される２次電子の情報によって前記画素電極に関して検査する。
また、本発明の他の態様に係るアレイ基板の検査装置は、検査対象となるアレイ基板が配置され得る検査チャンバと、前記アレイ基板に対し電子ビームを照射する電子ビーム照射手段と、前記アレイ基板から放出される２次電子を検出する電子検出手段と、前記アレイ基板に対し電気信号を供給する電気信号供給手段と、前記アレイ基板を流れた電気信号を検出する電気信号検出手段と、を備えている。

図１はアレイ基板の検査方法を説明するためのフローチャートである。
図２はアレイ基板を備えた液晶表示パネルの概略断面図である。
図３は図２に示した液晶表示パネルの一部を示す斜視図である。
図４はマザー基板を利用して構成されたアレイ基板の配列例を示す平面図である。
図５は図４に示したアレイ基板のアレイ基板メイン領域の概略平面図である。
図６は図５に示したアレイ基板の画素領域の一部を拡大して示す概略平面図である。
図７は図６に示したアレイ基板を備えた液晶表示パネルの概略断面図である。
図８は電気的テスタおよび電子ビームテスタを含むアレイ基板の検査装置の概略構成図である。
図９は検査対象となるアレイ基板の端部の例を示す平面図である。
図１０はアレイ基板のアレイ基板メイン領域の変形例を示す概略平面図である。

以下、図面を参照しながらこの発明の実施の形態に係るアレイ基板の検査方法およびアレイ基板の検査装置について詳細に説明する。始めに、ポリシリコンタイプのアレイ基板を備えた液晶表示パネルについて説明する。本実施の形態において、ポリシリコンタイプのアレイ基板を、アレイ基板１０１として説明する。
図２および図３に示すように、液晶表示パネルは、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３とを備えている。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合され、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。
次に、図４を参照して、アレイ基板１０１について詳述する。図４には、アレイ基板より大きな寸法の基板としてのマザー基板１００を示し、このマザー基板を利用して４つのアレイ基板１０１が構成された例を示している。このように、アレイ基板１０１を形成する際、一般に、マザー基板１００を用いて形成されている。
次に、図４に示した１つのアレイ基板１０１を代表してその構成を説明する。アレイ基板１０１は、アレイ基板メイン領域１０１ａおよびアレイ基板サブ領域１０１ｂを有するが、ここではアレイ基板メイン領域１０１ａについて詳しく説明する。なお、アレイ基板サブ領域１０１ｂについては、後で詳しく説明する。
図５に示すように、アレイ基板１０１上の画素領域３０には、複数の画素電極Ｐがマトリクス状に配置されている。アレイ基板１０１は、画素電極Ｐに加えて、これら画素電極Ｐの行に沿って配置された複数の走査線Ｙ、これら画素電極Ｐの列に沿って配置された複数の信号線Ｘを備えている。アレイ基板１０１は、走査線Ｙおよび信号線Ｘの交差部近傍に配置されたスイッチング素子としての薄膜トランジスタ（以下、ＴＦＴと称する）ＳＷを有している。アレイ基板１０１は、駆動回路部として、複数の走査線Ｙを駆動する走査線駆動回路４０を有している。
各ＴＦＴＳＷは、走査線Ｙを介して駆動された時に信号線Ｘの信号電圧を画素電極Ｐに印加する。走査線駆動回路４０はアレイ基板１０１上に作り込まれ、画素領域３０の外側領域に配置されている。また、走査線駆動回路４０は、ＴＦＴＳＷと同様にポリシリコンの半導体膜を有したＴＦＴを用いて構成されている。
更に、アレイ基板１０１は、アレイ基板メイン領域１０１ａのエッジラインの一側に沿って並ぶとともに、走査線駆動回路４０および信号線Ｘに接続される複数の端子からなるパッド群ＰＤｐを備えている。パッド群ＰＤｐは、それぞれ異なる信号を入力するために用いられる他、検査用の信号を入出力するために用いられる。アレイ基板１０１は、マザー基板１００を、例えばアレイ基板のエッジｅ（図４）に沿って切断することにより互いに分離され切出される。
次に、図６および図７を参照して、液晶表示パネルの画素領域３０の一部をとり出して更に説明する。図６はアレイ基板の画素領域３０を拡大して示す平面図、図７は液晶表示パネルの画素領域を拡大して示す断面図である。アレイ基板１０１はガラス基板等の透明な絶縁基板としての基板１１１を有している。基板１１１上には、複数の信号線Ｘおよび複数の走査線Ｙがマトリクス状に配置され、信号線と走査線との各交差部近傍にＴＦＴＳＷ（図６の円１７１で囲む部分参照）が設けられている。
ＴＦＴＳＷは、ポリシリコンで形成されソース／ドレイン領域１１２ａ、１１２ｂを有した半導体膜１１２と、走査線Ｙの一部を延在したゲート電極１１５ｂと、を有している。
また、基板１１１上には、補助容量素子１３１を形成するストライプ状の補助容量線１１６が複数形成され、走査線Ｙと平行に延びている。この部分に画素電極Ｐが形成されている（図６の円１７２で囲む部分と図７参照）。
詳細に述べると、基板１１１上には、半導体膜１１２と、補助容量下部電極１１３と、が形成され、これら半導体膜および補助容量下部電極を含む基板上にゲート絶縁膜１１４が成膜されている。ここで、補助容量下部電極１１３は、半導体膜１１２と同様ポリシリコンで形成されている。ゲート絶縁膜１１４上に、走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６が配設されている。補助容量線１１６および補助容量下部電極１１３はゲート絶縁膜１１４を介して対向配置されている。走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６を含むゲート絶縁膜１１４上には層間絶縁膜１１７が成膜されている。
層間絶縁膜１１７上には、コンタクト電極１２１および信号線Ｘが形成されている。コンタクト電極１２１は、それぞれコンタクトホールを介して半導体膜１１２のソース／ドレイン領域１１２ａおよび画素電極Ｐにそれぞれ接続されている。コンタクト電極１２１は補助容量下部電極１１３に接続されている。信号線Ｘはコンタクトホールを介して半導体膜１１２のソース／ドレイン領域１１２ｂと接続されている。
コンタクト電極１２１、信号線Ｘ、および層間絶縁膜１１７に重ねて保護絶縁膜１２２が形成されている。保護絶縁膜１２２上には、それぞれストライプ状の緑色の着色層１２４Ｇ、赤色の着色層１２４Ｒ、および青色の着色層１２４Ｂが隣接し交互に並んで配設されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂはカラーフィルタを構成している。
着色層１２４Ｇ、１２４Ｒ、１２４Ｂ上には、ＩＴＯ（インジウム・すず酸化物）等の透明な導電膜により画素電極Ｐがそれぞれ形成されている。各画素電極Ｐは、着色層および保護絶縁膜１２２に形成されたコンタクトホール１２５を介してコンタクト電極１２１に接続されている。画素電極Ｐの周縁部は、補助容量線１１６および信号線Ｘに重なっている。ここで、画素電極Ｐに接続された補助容量素子１３１は、電荷を蓄積する補助容量として機能する。
着色層１２４Ｒ、１２４Ｇ上には、柱状スペーサ１２７（図６参照）が形成されている。全てを図示しないが、柱状スペーサ１２７は各着色層上に所望の密度で複数本形成されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂおよび画素電極Ｐ上には、配向膜１２８が形成されている。
対向基板１０２は、透明な絶縁基板として基板１５１を有している。この基板１５１上には、ＩＴＯ等の透明材料で形成された対向電極１５２および配向膜１５３が順次形成されている。
図８を参照して、電子ビームテスタ（以下、ＥＢテスタと称する）および電気的テスタを用いたアレイ基板１０１の検査方法およびアレイ基板の検査装置について説明する。この検査は、基板上に画素電極Ｐを形成した後に行なわれる。
まず、アレイ基板１０１の検査に用いる検査装置の構成を説明する。この検査装置には、電気的テスタとＥＢテスタとが一体化して設けられている。検査チャンバとしての真空チャンバ３１０には、電子ビーム走査器３００が設けられている。電子ビーム走査器３００はアレイ基板に対し電子ビームを照射する電子ビーム照射手段として機能する。真空チャンバ３１０内には、検査対象となるアレイ基板１０１を収容することができ、また取り出すこともできる。さらに真空チャンバ３１０には、電子検出器３５０が設けられている。電子検出器３５０はアレイ基板から放出される２次電子を検出する電子検出手段として機能する。真空チャンバ３１０内には、プローブユニット３４０が配置され、プローブユニット３４０は、その複数のプローブをアレイ基板１０１の対応するパッドに接触させることができる。このコントロールは、図示しないがロボットにより精度良く行なわれる。
真空チャンバ３１０の側壁には、封止コネクタ３１１が設けられている。この封止コネクタ３１１は、真空チャンバ３１０内部を気密状態に維持しながら、内部のプローブユニット３４０、電子検出器３５０などを外部の各対応するユニットに接続するためのものである。真空チャンバ３１０の外側には制御装置３２０が配置されている。制御装置３２０は、信号源部３２１、駆動回路制御部３２２、信号解析部３２３、これらを制御する制御部３２４、および入出力部３２５を有している。信号源部３２１はアレイ基板に対し電気信号を供給する電気信号供給手段として機能する。信号解析部３２３はアレイ基板を流れた電気信号を検出する電気信号検出手段として機能する。
制御部３２４は、駆動回路制御部３２２を制御し、プローブユニット３４０を介してアレイ基板１０１上の走査線駆動回路４０の検査を行うことができる。走査線駆動回路４０をテストする検出情報が駆動回路制御部３２２から制御部３２４に取り込まれ、入出力部３２５を介して外部の例えば表示装置に出力される。駆動回路制御部３２２は、アレイ基板１０１上の走査線駆動回路４０を介して、アレイ基板１０１上の素子を駆動することができる。このとき、信号源部３２１からの信号はアレイ基板上の信号線Ｘに与えられ、各画素部２００の補助容量に対する電荷チャージを実現することもできる。
制御部３２４は、電子ビーム走査器３００を制御し、アレイ基板１０１の画素部２００を走査させることができる。このとき画素部２００から放出される２次電子は、電子検出器３５０によって検出され、その検出情報は、信号解析部３２３に送られる。信号解析部３２３は、電子検出器３５０からの検出情報を解析し、また制御部３２４からの位置情報（検出した画素部のアドレス）を参照し、画素部２００の状態を判断する。
上記の検査装置がアレイ基板１０１を検査する場合、まず、真空チャンバ３１０内にアレイ基板１０１が配置される。プローブユニット３４０のプローブは、後述する接続パッド群ＣＰＤｐに接続される。信号源部３２１から出力される電気信号としての駆動信号はプローブユニット３４０を介して接続パッド群ＣＰＤｐに供給される。これにより、接続パッド群ＣＰＤｐに接続された走査線駆動回路４０および信号線Ｘに駆動信号が供給される。走査線駆動回路４０を流れた駆動信号を検出および解析することにより走査線駆動回路４０に対して電気的な検査を行う。さらに、走査線駆動回路４０および信号線Ｘに駆動信号を供給して、画素電極Ｐに電荷をチャージする。そして電荷がチャージされた画素電極Ｐに対し電子ビーム走査器３００から電子ビームを照射し、画素電極Ｐから放出される２次電子を検出および解析することによりこの画素電極Ｐが正常に電荷を保持しているか否かの検査を行う。このため、駆動回路部としての走査線駆動回路４０の検査と、画素電極Ｐに関する検査とは、独立した時間に行われる。この検査は画素電極Ｐ自体の不良だけではなく、画素電極Ｐに接続されているＴＦＴＳＷの不良、画素電極Ｐを含む補助容量素子１３１の不良等々、画素電極に関する素子の検査を意味する。
また、駆動回路部としての走査線駆動回路４０の電気的検査と画素電極Ｐへの電荷のチャージを同時に行ってもよい。すなわち、走査線駆動回路４０を検査する際は、画素電極Ｐに電荷をチャージするための電気信号を利用して行われる。
図１には、上記したアレイ基板１０１を検査するときのプロセスを概略的に示している。真空チャンバ３１０内で走査線駆動回路４０に駆動信号が入力される（ステップＳ１）。電気的テスタにより走査線駆動回路４０が検査される（ステップＳ２）。検査項目としては、走査線駆動回路４０にスタートパルスを供給し、シリアルアウトが正常かどうかで走査線駆動回路４０の動作が正常かどうかが判断される検査などがある（ステップＳ３）。この時点で不良が発見された場合は、リペアまたは破棄されることになる。
次に、走査線駆動回路４０の動作が正常と判断されると、各画素部２００のテストが開始される。まず、各画素部２００の補助容量素子１３１に対して電荷がチャージされる（ステップＳ４）。これは電気的テスタにより信号源部３２１からの駆動信号が供給されることで得られる。また、電子ビーム走査器３００が駆動される。これにより電子検出器３５０からの検出情報が信号解析部３２３に送られ、各画素部２００の検査が実行される（ステップＳ５）。放出された２次電子を測定し、各画素部２００の電圧が正常であるかどうか判断する（ステップＳ６）。不備のアレイ基板が検出された場合は、リペアまたは破棄されることになる。
図９には、検査対象となるアレイ基板１０１の端部の例を示している。アレイ基板１０１はアレイ基板メイン領域１０１ａと、このアレイ基板メイン領域１０１ａの外側であるアレイ基板サブ領域１０１ｂとを有している。なお、アレイ基板サブ領域１０１ｂは、検査後、切り取り線ｅ２に沿って例えばスクライブラインを引くことにより切り取られる。
アレイ基板メイン領域１０１ａのパッド群ＰＤｐは、配線を介して図５に示した走査線駆動回路４０および信号線Ｘにそれぞれ接続されている。この領域に配置されたパッド群ＰＤｐを構成する端子の種類を分類した場合、ロジック端子、電源端子、検査端子、および信号入力端子に分類される。
ロジック端子は、端子ＣＬＫおよび端子ＳＴを有している。これら端子ＣＬＫ、および端子ＳＴに入力される信号は、クロック信号、およびスタートパルス信号である。クロック信号およびスタートパルス信号は、走査線駆動回路４０に入力する信号である。
検査端子は、シリアルアウト端子ｓ／ｏである。このシリアルアウト端子ｓ／ｏから出力される信号は、スタートパルスに応答する走査線駆動回路４０のシフトレジスタ（ｓ／ｒ）から出力されるシリアル出力である。
電源端子としては、例えば端子ＶＤＤ、および端子ＶＳＳ等、複数の種類の端子がある。端子ＶＤＤおよび端子ＶＳＳに入力される信号は、ハイレベル用の電源およびロウレベル用の電源である。信号入力端子としては、端子ＶＩＤＥＯである。端子ＶＩＤＥＯに入力される信号は、例えば映像信号である。ここで、端子ＶＩＤＥＯは、数百から数千の端子であり、パッド群ＰＤｐの大きな割合を占めている。
一方、アレイ基板サブ領域１０１ｂのエッジには接続パッド群ＣＰＤｐが設けられている。この接続パッド群ＣＰＤｐは、配線を介してアレイ基板メイン領域１０１ａ側のパッド群ＰＤｐと接続されている。図９は、パッド群ＰＤｐと接続パッド群ＣＰＤｐとの関係の概略を示したものである。簡単のため、走査線駆動回路４０への入力パッドと映像信号が入力される走査線Ｘへの入力パッドを示している。
接続パッド群ＣＰＤｐの端子は、クロック用の従属端子ｄＣＬＫ、ハイレベル用の従属端子ｄＶＤＤ、ロウレベル用の従属端子ｄＶＳＳ、および映像信号用の共通端子ｃＶＩＤＥＯ等である。これらの従属端子ｄＣＬＫ、従属端子ｄＶＤＤ、従属端子ｄＶＳＳ、および共通端子ｃＶＩＤＥＯ等は、アレイ基板サブ領域１０１ｂのエッジｅに配列されており、対応するアレイ基板メイン領域１０１ａのパッド群ＰＤｐに配線を介して接続されている。
複数の端子ＶＩＤＥＯは１つの共通端子ｃＶＩＤＥＯに接続される構成としたが、少数の共通端子に接続される構成であれば良い。これにより、アレイ基板サブ領域１０１ｂに設けられた接続パッド群ＣＰＤｐのパッド数は、アレイ基板メイン領域１０１ａに設けられたパッド群ＰＤｐのパッド数に比べて格段と低減される。
以上のように構成されたアレイ基板１０１に対し、まず走査線駆動回路４０の電気的な検査について説明する。走査線駆動回路４０に接続された従属端子ｄＣＬＫからクロック信号が、従属端子ｄＳＴからスタートパルスがそれぞれ走査線駆動回路４０に入力されると、走査線駆動回路４０を構成するシフトレジスタが駆動し、シフトレジスタからの出力が従属端子ｄｓ／ｏに出力される。この従属端子ｄｓ／ｏからの出力を解析することによって走査線駆動回路４０が正常か否かを判別する。
次に、画素部２００に対する電子ビームによる検査を行うために、画素電極Ｐに電荷をチャージする。走査線駆動回路４０にクロック信号、スタートパルスを上記のように入力する他、ハイレベル用の電源およびロウレベル用の電源も入力し、通常表示時と同様に走査線駆動回路４０を動作させる。さらに信号線Ｘに端子ＶＩＤＥＯから映像信号を入力することにより、画素電極Ｐに電荷をチャージする。その状態で前述したように電子ビームによる検査を行う。
以上のように構成された、アレイ基板の検査方法およびアレイ基板の検査装置によれば、走査線駆動回路４０が作り込まれたアレイ基板１０１に対し、走査線駆動回路４０の電気的検査と画素部２００の電子ビームによる検査とを同一チャンバ内で行うため、検査時間の短縮および設備の減縮を行うことが可能となる。
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、図１０に示すように、アレイ基板１０１上の画素領域３０の外側領域に、駆動回路部として、走査線駆動回路４０および複数の信号線を駆動する信号線駆動回路５０を作り込んでも良い。信号線駆動回路５０は、ＴＦＴＳＷと同様にポリシリコンの半導体膜を有したＴＦＴを用いて構成されている。
信号線駆動回路５０はパッド群ＰＤｐを介して接続パッド群ＣＰＤｐに接続されている。接続パッド群ＣＰＤｐは信号線駆動回路５０に接続されるロジック端子や検査端子等を含んでいる。映像信号、クロック信号、およびスタートパルス信号がそれぞれ信号線駆動回路５０に入力されると、信号線駆動回路５０を構成するシフトレジスタが駆動し、シフトレジスタから出力される。この出力を解析することによって信号線駆動回路５０が正常か否かを判別する。
上記したことから、制御部３２４は、駆動回路制御部３２２を制御し、プローブユニット３４０を介してアレイ基板１０１上の走査線駆動回路４０および信号線駆動回路５０の検査を行うことができる。走査線駆動回路４０および信号線駆動回路５０を流れた駆動信号を検出および解析することにより、走査線駆動回路４０および信号線駆動回路５０を電気的に検査することができる。
走査線駆動回路４０および信号線駆動回路５０に駆動信号を供給することにより、画素電極Ｐに電荷をチャージすることができ、上記したように電子ビームによる検査を行うことができる。
検査対象となるアレイ基板１０１は、基板上に作り込まれ、走査線Ｙに駆動信号を供給する走査線駆動回路４０および信号線Ｘに駆動信号を供給する信号線駆動回路５０の少なくとも一方の駆動回路を含む駆動回路部を有していれば良い。走査線駆動回路４０および信号線駆動回路５０を構成するＴＦＴはポリシリコンを用いたものでなくても良い。

この発明によれば、検査時間の短縮および設備の減縮を行うことが可能なアレイ基板の検査方法およびアレイ基板の検査装置を提供することができる。

Claims (5)

1. 基板と、前記基板上に形成された走査線と、前記走査線と交差して形成された信号線と、前記走査線と信号線との交差部近傍に形成されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記基板上に作り込まれ、前記走査線に駆動信号を供給する走査線駆動回路および前記信号線に駆動信号を供給する信号線駆動回路の少なくとも一方の駆動回路を含む駆動回路部と、を備えたアレイ基板の検査方法において、
   前記アレイ基板をテスタチャンバ内に配置した状態で、前記駆動回路部に対し電気信号を供給し前記駆動回路部を流れた電気信号を検出することにより前記駆動回路部を検査し、
   電荷がチャージされた前記画素電極に対して電子ビームを照射し前記画素電極から放出される２次電子の情報によって前記画素電極に関して検査するアレイ基板の検査方法。
2. 前記駆動回路部の検査と、前記画素電極に関する検査とは、独立した時間に行う請求項１に記載のアレイ基板の検査方法。
3. 前記駆動回路部を検査する際は、前記画素電極に電荷をチャージするための電気信号を利用して行う請求項１に記載のアレイ基板の検査方法。
4. 前記スイッチング素子および前記駆動回路部は、ポリシリコンを用いたトランジスタを含んで構成される請求項１に記載のアレイ基板の検査方法。
5. 検査対象となるアレイ基板が配置され得る検査チャンバと、
   前記アレイ基板に対し電子ビームを照射する電子ビーム照射手段と、
   前記アレイ基板から放出される２次電子を検出する電子検出手段と、
   前記アレイ基板に対し電気信号を供給する電気信号供給手段と、
   前記アレイ基板を流れた電気信号を検出する電気信号検出手段と、
   を備えたアレイ基板の検査装置。

Images