JP2003050380A - アレイ基板の検査方法 - Google Patents
アレイ基板の検査方法Info
- Publication number
- JP2003050380A JP2003050380A JP2001239645A JP2001239645A JP2003050380A JP 2003050380 A JP2003050380 A JP 2003050380A JP 2001239645 A JP2001239645 A JP 2001239645A JP 2001239645 A JP2001239645 A JP 2001239645A JP 2003050380 A JP2003050380 A JP 2003050380A
- Authority
- JP
- Japan
- Prior art keywords
- column electrode
- pixel
- electrodes
- video signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 駆動回路を内蔵したｐ−ｓｉアレイ基板の検
査では、読み取り信号に駆動回路のドライバ成分が含ま
れてしまうため、検査精度が低下する。 【解決手段】 第１回目の測定として、行電極駆動回路
１５と列電極駆動回路１６を通常表示時と同様に動作さ
せながら補助容量１３へのテスト用ビデオ信号の書き込
み／読み出しを行い、次に第２回目の測定として、画素
部１８のＴＦＴ１１と列電極駆動回路１６のアナログス
イッチ１６２をオフ状態として、ビデオバス１６３への
テスト用ビデオ信号の書き込み／読み出しを行う。そし
て、第１回目の測定結果と第２回目の測定結果の差を求
めることにより、ドライバ成分を取り除いた画素成分と
列電極成分のみを抽出し、これをもとにして画素部１８
における電気的不良の有無を判定する。
査では、読み取り信号に駆動回路のドライバ成分が含ま
れてしまうため、検査精度が低下する。 【解決手段】 第１回目の測定として、行電極駆動回路
１５と列電極駆動回路１６を通常表示時と同様に動作さ
せながら補助容量１３へのテスト用ビデオ信号の書き込
み／読み出しを行い、次に第２回目の測定として、画素
部１８のＴＦＴ１１と列電極駆動回路１６のアナログス
イッチ１６２をオフ状態として、ビデオバス１６３への
テスト用ビデオ信号の書き込み／読み出しを行う。そし
て、第１回目の測定結果と第２回目の測定結果の差を求
めることにより、ドライバ成分を取り除いた画素成分と
列電極成分のみを抽出し、これをもとにして画素部１８
における電気的不良の有無を判定する。
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示装置に用いられるアレイ基板の検査
方法に関する。
リクス型の液晶表示装置に用いられるアレイ基板の検査
方法に関する。
【０００２】
【従来の技術】一般に、液晶表示装置は軽量で薄型、低
消費電力であるため、テレビ、携帯型情報端末、或いは
グラフィックディスプレイなどの表示素子として利用さ
れている。特に、画素スイッチング素子として薄膜トラ
ンジスタ（以下、ＴＦＴ）を用いたアクティブマトリク
ス型の液晶表示装置（以下、ＴＦＴ−ＬＣＤ）は、高速
応答性に優れ、高精細化に適しているため、ディスプレ
イ画面の高画質化、大型化及びカラー画像化を実現する
ものとして注目されている。
消費電力であるため、テレビ、携帯型情報端末、或いは
グラフィックディスプレイなどの表示素子として利用さ
れている。特に、画素スイッチング素子として薄膜トラ
ンジスタ（以下、ＴＦＴ）を用いたアクティブマトリク
ス型の液晶表示装置（以下、ＴＦＴ−ＬＣＤ）は、高速
応答性に優れ、高精細化に適しているため、ディスプレ
イ画面の高画質化、大型化及びカラー画像化を実現する
ものとして注目されている。
【０００３】図２は、従来の一般的なＴＦＴ−ＬＣＤに
用いられるアレイ基板の回路構成図である。アレイ基板
１０上には、マトリクス状に配線された走査用の行電極
Ｇ１，Ｇ２，…Ｇｍ（以下、総称Ｇ）、及びビデオ信号
用の列電極Ｄ１，Ｄ２，…Ｄｎ−１，Ｄｎ（以下、総称
Ｄ）が形成され、これら行電極Ｇと列電極Ｄの各交差部
分には、画素スイッチング素子としてのＴＦＴ１１が設
けられている。これらＴＦＴ１１のゲートは行毎に共通
に行電極Ｇに接続され、ソースは列毎に共通に列電極Ｄ
に接続されている。またドレインは画素電極１２に接続
されると共に、この画素電極１２と電気的に接続された
補助容量１３に接続されている。各補助容量１３は補助
容量電極１４に共通に接続され、所定の電位が与えられ
る。
用いられるアレイ基板の回路構成図である。アレイ基板
１０上には、マトリクス状に配線された走査用の行電極
Ｇ１，Ｇ２，…Ｇｍ（以下、総称Ｇ）、及びビデオ信号
用の列電極Ｄ１，Ｄ２，…Ｄｎ−１，Ｄｎ（以下、総称
Ｄ）が形成され、これら行電極Ｇと列電極Ｄの各交差部
分には、画素スイッチング素子としてのＴＦＴ１１が設
けられている。これらＴＦＴ１１のゲートは行毎に共通
に行電極Ｇに接続され、ソースは列毎に共通に列電極Ｄ
に接続されている。またドレインは画素電極１２に接続
されると共に、この画素電極１２と電気的に接続された
補助容量１３に接続されている。各補助容量１３は補助
容量電極１４に共通に接続され、所定の電位が与えられ
る。
【０００４】以下の説明において、画素電極１２の大き
さで区画される表示単位を画素と呼び、この画素が複数
配置された領域を画素部と呼ぶ。
さで区画される表示単位を画素と呼び、この画素が複数
配置された領域を画素部と呼ぶ。
【０００５】図２は、液晶パネルとして組み立てる前の
アレイ基板での電極構造を示したものであるために図示
していないが、このアレイ基板１０と所定間隔をもって
対向配置される図示しない対向基板上には全面に対向電
極が形成され、両基板間には液晶層が挟持される。
アレイ基板での電極構造を示したものであるために図示
していないが、このアレイ基板１０と所定間隔をもって
対向配置される図示しない対向基板上には全面に対向電
極が形成され、両基板間には液晶層が挟持される。
【０００６】また図２において、行電極Ｇ１，Ｇ２，…
Ｇｍの一端は行電極駆動回路１５に接続され、列電極Ｄ
１，Ｄ２，…Ｄｎ−１，Ｄｎの一端は列電極駆動回路１
６に接続されている。行電極駆動回路１５、列電極駆動
回路１６及び補助容量電極１４には、図示しない外部駆
動回路基板から各種タイミング信号、映像信号及び電源
電圧などが入出力端子群（以下、プロービングパッド）
１７を通じて供給される。
Ｇｍの一端は行電極駆動回路１５に接続され、列電極Ｄ
１，Ｄ２，…Ｄｎ−１，Ｄｎの一端は列電極駆動回路１
６に接続されている。行電極駆動回路１５、列電極駆動
回路１６及び補助容量電極１４には、図示しない外部駆
動回路基板から各種タイミング信号、映像信号及び電源
電圧などが入出力端子群（以下、プロービングパッド）
１７を通じて供給される。
【０００７】上記アレイ基板１０を用いて構成された液
晶パネルにおいて、行電極駆動回路１５から行電極Ｇ
１，Ｇ２，…Ｇｍに対し、図の上方から下方に向かって
順に水平走査周期に同期した行選択信号が印加される
と、ＴＦＴ１１は行電極Ｇからの行選択信号が印加され
たタイミングでオン状態となる。これと同期して列電極
駆動回路１６から列電極Ｄ１，Ｄ２，…Ｄｎ−１，Ｄｎ
にビデオ信号が印加されると、列電極Ｄからのビデオ信
号がＴＦＴ１１を介して画素電極１２に書き込まれる。
このため、両基板間に挟持された図示しない液晶層に
は、画素電極１２に書き込まれたビデオ信号の信号電圧
と、図示しない対向電極に与えられた対向電圧との差分
に応じた電圧が印加されることになり、このときの電圧
の大きさに応じて液晶層が光学応答することで表示がな
される。
晶パネルにおいて、行電極駆動回路１５から行電極Ｇ
１，Ｇ２，…Ｇｍに対し、図の上方から下方に向かって
順に水平走査周期に同期した行選択信号が印加される
と、ＴＦＴ１１は行電極Ｇからの行選択信号が印加され
たタイミングでオン状態となる。これと同期して列電極
駆動回路１６から列電極Ｄ１，Ｄ２，…Ｄｎ−１，Ｄｎ
にビデオ信号が印加されると、列電極Ｄからのビデオ信
号がＴＦＴ１１を介して画素電極１２に書き込まれる。
このため、両基板間に挟持された図示しない液晶層に
は、画素電極１２に書き込まれたビデオ信号の信号電圧
と、図示しない対向電極に与えられた対向電圧との差分
に応じた電圧が印加されることになり、このときの電圧
の大きさに応じて液晶層が光学応答することで表示がな
される。
【０００８】以上は、行電極及び列電極の各駆動回路が
アレイ基板（ガラス基板）上に内蔵される場合の例を示
したものであり、用いられるトランジスタの半導体材料
から、ｐ−Ｓｉ（多結晶シリコン）ＴＦＴ−ＬＣＤと呼
ばれる。一方、半導体材料としてａ−Ｓｉ（非晶質シリ
コン）を用いたものはａ−ＳｉＴＦＴ−ＬＣＤと呼ばれ
る。
アレイ基板（ガラス基板）上に内蔵される場合の例を示
したものであり、用いられるトランジスタの半導体材料
から、ｐ−Ｓｉ（多結晶シリコン）ＴＦＴ−ＬＣＤと呼
ばれる。一方、半導体材料としてａ−Ｓｉ（非晶質シリ
コン）を用いたものはａ−ＳｉＴＦＴ−ＬＣＤと呼ばれ
る。
【０００９】図３は、一般的なａ−ＳｉＴＦＴ−ＬＣＤ
に用いられるアレイ基板の回路構成図であり、図２と同
等部分を同一符号で示している。ａ−Ｓｉは、ｐ−Ｓｉ
に比べてトランジスタ特性が劣り、ＴＦＴを小さくする
ことができないため、アレイ基板上に駆動回路を内蔵す
ることは困難である。したがって、ａ−ＳｉＴＦＴ−Ｌ
ＣＤのアレイ基板２０は画素部のみで構成され、駆動回
路はドライバＩＣとして図示しない外部駆動回路基板上
に形成されている。その駆動回路とアレイ基板２０との
接続は、アレイ基板２０上に形成されたプロービングパ
ッド１８、１９にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）等の技術を用いて接続される。
に用いられるアレイ基板の回路構成図であり、図２と同
等部分を同一符号で示している。ａ−Ｓｉは、ｐ−Ｓｉ
に比べてトランジスタ特性が劣り、ＴＦＴを小さくする
ことができないため、アレイ基板上に駆動回路を内蔵す
ることは困難である。したがって、ａ−ＳｉＴＦＴ−Ｌ
ＣＤのアレイ基板２０は画素部のみで構成され、駆動回
路はドライバＩＣとして図示しない外部駆動回路基板上
に形成されている。その駆動回路とアレイ基板２０との
接続は、アレイ基板２０上に形成されたプロービングパ
ッド１８、１９にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）等の技術を用いて接続される。
【００１０】ところで、アレイ工程終了後には、製造さ
れたアレイ基板に対するアレイテストが行われる。この
アレイテストは、不良アレイのセル工程（次工程）へ
の流入防止、アレイ工程へのプロセス改善のためのフ
ィードバック、リペア装置との連動による歩留まり向
上を目的としている。上述したｐ−ｓｉのアレイ基板で
は、画素部及び内蔵された駆動回路の検査が行われ、ａ
−ｓｉのアレイ基板では画素部のみの検査が行われる。
このうち、画素部の検査方法の代表的なものとしては、
次の２つがある。
れたアレイ基板に対するアレイテストが行われる。この
アレイテストは、不良アレイのセル工程（次工程）へ
の流入防止、アレイ工程へのプロセス改善のためのフ
ィードバック、リペア装置との連動による歩留まり向
上を目的としている。上述したｐ−ｓｉのアレイ基板で
は、画素部及び内蔵された駆動回路の検査が行われ、ａ
−ｓｉのアレイ基板では画素部のみの検査が行われる。
このうち、画素部の検査方法の代表的なものとしては、
次の２つがある。
【００１１】（１）積分器方式：検査時の画素容量とな
る補助容量（以下、適宜にＣｓ容量という）を充電し、
一定時間後に放電させ、この時流れる電流を積分して、
Ｃｓ容量に蓄えられていた電荷量に変換して、画素の良
否を判定する。
る補助容量（以下、適宜にＣｓ容量という）を充電し、
一定時間後に放電させ、この時流れる電流を積分して、
Ｃｓ容量に蓄えられていた電荷量に変換して、画素の良
否を判定する。
【００１２】（２）電圧検知方式：検査時の画素容量と
なるＣｓ容量を充電し、一定時間後に放電させ、この時
に生じる電位差を測定して、画素の良否を判定する。
なるＣｓ容量を充電し、一定時間後に放電させ、この時
に生じる電位差を測定して、画素の良否を判定する。
【００１３】
【発明が解決しようとする課題】上記のような検査方法
は、原理的にはｐ−ｓｉでもａ−ｓｉでも適用すること
ができるが、実際にはａ−ｓｉに比べてｐ−ｓｉでは検
査精度が低下してしまう。この原因は、ｐ−ｓｉでは内
蔵の駆動回路を介して検査を行うことになるため、充電
したＣｓ容量の電荷量やＣｓ放電による電位差を読みと
る際に、駆動回路のアナログスイッチやビデオバスの特
性バラツキなどのドライバ成分が含まれてしまうためで
ある。
は、原理的にはｐ−ｓｉでもａ−ｓｉでも適用すること
ができるが、実際にはａ−ｓｉに比べてｐ−ｓｉでは検
査精度が低下してしまう。この原因は、ｐ−ｓｉでは内
蔵の駆動回路を介して検査を行うことになるため、充電
したＣｓ容量の電荷量やＣｓ放電による電位差を読みと
る際に、駆動回路のアナログスイッチやビデオバスの特
性バラツキなどのドライバ成分が含まれてしまうためで
ある。
【００１４】元来、わずか１ｐＦ程度のＣｓ容量が放電
する微小電流を駆動回路のシフトレジスタを動作させな
がら読み出すこと自体が困難であり、これに加えて読み
出し信号にドライバ成分が重畳されるため、検査精度が
低下することになる。したがって、従来の検査方法で
は、ｐ−ｓｉのアレイ基板についてアレイテストの３つ
の目的を十分に達成することはできなかった。
する微小電流を駆動回路のシフトレジスタを動作させな
がら読み出すこと自体が困難であり、これに加えて読み
出し信号にドライバ成分が重畳されるため、検査精度が
低下することになる。したがって、従来の検査方法で
は、ｐ−ｓｉのアレイ基板についてアレイテストの３つ
の目的を十分に達成することはできなかった。
【００１５】本発明の目的は、読み出し信号に含まれる
ドライバ成分などを取り除いて検査精度を向上させ、ア
レイテストの目的を十分に達成できるようにしたアレイ
基板の検査方法を提供することにある。
ドライバ成分などを取り除いて検査精度を向上させ、ア
レイテストの目的を十分に達成できるようにしたアレイ
基板の検査方法を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、互いに交差する複数本の列電極
及び複数本の行電極、これら両電極の各交差部に配置さ
れた画素電極、前記画素電極と電気的に接続された補助
容量、前記行電極に供給される行選択信号により前記列
電極と前記画素電極間を導通させて前記列電極に供給さ
れたビデオ信号を前記補助容量に書き込む画素スイッチ
ング素子を含む画素部と、前記行電極に行選択信号を供
給する行電極駆動回路と、前記ビデオ信号を供給するビ
デオバス、前記ビデオバスと前記列電極間を導通させて
前記ビデオバスに供給されたビデオ信号を前記列電極に
供給するアナログスイッチを含む列電極駆動回路とを備
えたアレイ基板の検査方法において、前記画素スイッチ
ング素子と前記アナログスイッチの導通を通常表示時と
同様に制御して、前記ビデオバスに供給されたテスト用
ビデオ信号を前記列電極から前記画素スイッチング素子
を介して前記補助容量に書き込み、一定時間経過後に同
じ経路から読み出す第１測定ステップと、前記画素スイ
ッチング素子と前記アナログスイッチを非導通に制御し
て、前記ビデオバスにテスト用ビデオ信号を印加し、一
定時間経過後に前記ビデオバスから読み出す第２測定ス
テップとを含み、前記第１測定ステップでの測定結果と
前記第２測定ステップでの測定結果の差から、前記画素
部と前記列電極の電気的不良を検出することを特徴とす
る。
め、請求項１の発明は、互いに交差する複数本の列電極
及び複数本の行電極、これら両電極の各交差部に配置さ
れた画素電極、前記画素電極と電気的に接続された補助
容量、前記行電極に供給される行選択信号により前記列
電極と前記画素電極間を導通させて前記列電極に供給さ
れたビデオ信号を前記補助容量に書き込む画素スイッチ
ング素子を含む画素部と、前記行電極に行選択信号を供
給する行電極駆動回路と、前記ビデオ信号を供給するビ
デオバス、前記ビデオバスと前記列電極間を導通させて
前記ビデオバスに供給されたビデオ信号を前記列電極に
供給するアナログスイッチを含む列電極駆動回路とを備
えたアレイ基板の検査方法において、前記画素スイッチ
ング素子と前記アナログスイッチの導通を通常表示時と
同様に制御して、前記ビデオバスに供給されたテスト用
ビデオ信号を前記列電極から前記画素スイッチング素子
を介して前記補助容量に書き込み、一定時間経過後に同
じ経路から読み出す第１測定ステップと、前記画素スイ
ッチング素子と前記アナログスイッチを非導通に制御し
て、前記ビデオバスにテスト用ビデオ信号を印加し、一
定時間経過後に前記ビデオバスから読み出す第２測定ス
テップとを含み、前記第１測定ステップでの測定結果と
前記第２測定ステップでの測定結果の差から、前記画素
部と前記列電極の電気的不良を検出することを特徴とす
る。
【００１７】請求項２の発明は、上記請求項１と同じ構
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子と前記アナログスイッチの導通を通常表示時と
同様に制御して、前記ビデオバスに供給されたテスト用
ビデオ信号を前記列電極から前記画素スイッチング素子
を介して前記補助容量に書き込み、一定時間経過後に同
じ経路から読み出す第１測定ステップと、前記画素スイ
ッチング素子を非導通に制御し、且つ前記アナログスイ
ッチの導通を通常表示時と同様に制御して、前記ビデオ
バスに供給されたテスト用ビデオ信号を前記列電極に印
加し、一定時間経過後に前記列電極から前記ビデオバス
を通じて読み出す第２測定ステップとを含み、前記第１
測定ステップでの測定結果と前記第２測定ステップでの
測定結果の差から、前記画素部の電気的不良を検出する
ことを特徴とする。
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子と前記アナログスイッチの導通を通常表示時と
同様に制御して、前記ビデオバスに供給されたテスト用
ビデオ信号を前記列電極から前記画素スイッチング素子
を介して前記補助容量に書き込み、一定時間経過後に同
じ経路から読み出す第１測定ステップと、前記画素スイ
ッチング素子を非導通に制御し、且つ前記アナログスイ
ッチの導通を通常表示時と同様に制御して、前記ビデオ
バスに供給されたテスト用ビデオ信号を前記列電極に印
加し、一定時間経過後に前記列電極から前記ビデオバス
を通じて読み出す第２測定ステップとを含み、前記第１
測定ステップでの測定結果と前記第２測定ステップでの
測定結果の差から、前記画素部の電気的不良を検出する
ことを特徴とする。
【００１８】請求項３の発明は、上記請求項１と同じ構
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子を非導通に制御し、且つ前記アナログスイッチ
の導通を通常表示時と同様に制御して、前記ビデオバス
に供給されたテスト用ビデオ信号を前記列電極に印加
し、一定時間経過後に前記列電極から前記ビデオバスを
通じて読み出す第１測定ステップと、前記画素スイッチ
ング素子と前記アナログスイッチを非導通に制御して、
前記ビデオバスにテスト用ビデオ信号を印加し、一定時
間経過後に前記ビデオバスを通じて読み出す第２測定ス
テップとを含み、前記第１測定ステップでの測定結果と
前記第２測定ステップでの測定結果の差から、前記列電
極の電気的不良を検出することを特徴とする。
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子を非導通に制御し、且つ前記アナログスイッチ
の導通を通常表示時と同様に制御して、前記ビデオバス
に供給されたテスト用ビデオ信号を前記列電極に印加
し、一定時間経過後に前記列電極から前記ビデオバスを
通じて読み出す第１測定ステップと、前記画素スイッチ
ング素子と前記アナログスイッチを非導通に制御して、
前記ビデオバスにテスト用ビデオ信号を印加し、一定時
間経過後に前記ビデオバスを通じて読み出す第２測定ス
テップとを含み、前記第１測定ステップでの測定結果と
前記第２測定ステップでの測定結果の差から、前記列電
極の電気的不良を検出することを特徴とする。
【００１９】請求項４の発明は、互いに交差する複数本
の列電極及び複数本の行電極、これら両電極の各交差部
に配置された画素電極、前記画素電極と電気的に接続さ
れた補助容量、前記行電極に供給される行選択信号によ
り前記列電極と前記画素電極間を導通させて前記列電極
に供給されたビデオ信号を前記補助容量に書き込む画素
スイッチング素子を含む画素部を備えたアレイ基板の検
査方法において、前記画素スイッチング素子の導通を通
常表示時と同様に制御して、前記列電極に供給されたテ
スト用ビデオ信号を前記画素スイッチング素子を介して
前記補助容量に書き込み、一定時間経過後に前記同じ経
路から読み出す第１測定ステップと、前記画素スイッチ
ング素子を非導通に制御して、前記列電極にテスト用ビ
デオ信号を印加し、一定時間経過後に前記列電極から読
み出す第２測定ステップとを含み、前記第１測定ステッ
プでの測定結果と前記第２測定ステップでの測定結果の
差から、前記画素部の電気的不良を検出することを特徴
とする。
の列電極及び複数本の行電極、これら両電極の各交差部
に配置された画素電極、前記画素電極と電気的に接続さ
れた補助容量、前記行電極に供給される行選択信号によ
り前記列電極と前記画素電極間を導通させて前記列電極
に供給されたビデオ信号を前記補助容量に書き込む画素
スイッチング素子を含む画素部を備えたアレイ基板の検
査方法において、前記画素スイッチング素子の導通を通
常表示時と同様に制御して、前記列電極に供給されたテ
スト用ビデオ信号を前記画素スイッチング素子を介して
前記補助容量に書き込み、一定時間経過後に前記同じ経
路から読み出す第１測定ステップと、前記画素スイッチ
ング素子を非導通に制御して、前記列電極にテスト用ビ
デオ信号を印加し、一定時間経過後に前記列電極から読
み出す第２測定ステップとを含み、前記第１測定ステッ
プでの測定結果と前記第２測定ステップでの測定結果の
差から、前記画素部の電気的不良を検出することを特徴
とする。
【００２０】請求項５の発明は、上記請求項４と同じ構
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子を非導通に制御して、前記列電極にテスト用ビ
デオ信号を印加し、一定時間経過後に前記列電極から読
み出す測定ステップを含み、前記測定ステップでの測定
結果から、前記列電極の電気的不良を検出することを特
徴とする。
成のアレイ基板の検査方法において、前記画素スイッチ
ング素子を非導通に制御して、前記列電極にテスト用ビ
デオ信号を印加し、一定時間経過後に前記列電極から読
み出す測定ステップを含み、前記測定ステップでの測定
結果から、前記列電極の電気的不良を検出することを特
徴とする。
【００２１】
【発明の実施の形態】以下、この発明に係わるアレイ基
板の検査方法を、ＴＦＴ−ＬＣＤのアレイ基板に適用し
た場合の実施形態について説明する。
板の検査方法を、ＴＦＴ−ＬＣＤのアレイ基板に適用し
た場合の実施形態について説明する。
【００２２】図１は、本実施形態に係わるアレイ基板３
０の回路構成図であり、図２と同等部分を同一符号で示
している。図１に示すアレイ基板３０はｐ−ｓｉのアレ
イ基板であり、行電極駆動回路１５、列電極駆動回路１
６、プロービングパッド１７及び画素部１８が形成され
ている。
０の回路構成図であり、図２と同等部分を同一符号で示
している。図１に示すアレイ基板３０はｐ−ｓｉのアレ
イ基板であり、行電極駆動回路１５、列電極駆動回路１
６、プロービングパッド１７及び画素部１８が形成され
ている。
【００２３】ここでは、画素部１８の構成は図２と同じ
であるために説明を省略し、行電極駆動回路１５と列電
極駆動回路１６の構成について簡単に説明する。
であるために説明を省略し、行電極駆動回路１５と列電
極駆動回路１６の構成について簡単に説明する。
【００２４】行電極駆動回路１５は、シフトレジスタ１
５１とバッファ１５２から構成されている。シフトレジ
スタ１５１は、後述するテスト用信号生成部４１から供
給される垂直スタート信号と垂直クロック信号に基づい
て行電極Ｇ１，Ｇ２，…Ｇｍに行選択信号を出力し、画
素スイッチング素子であるＴＦＴ１１をオン状態とす
る。オン状態となったＴＦＴ１１を通じて、列電極駆動
回路１６から供給されたテスト用ビデオ信号が補助容量
１３に書き込まれる。ＴＦＴ１１のオン・オフは短い時
間で切り替えるため、シフトレジスタ１５１と行電極Ｇ
との間には電流増幅用のバッファ１５２が設けられてい
る。
５１とバッファ１５２から構成されている。シフトレジ
スタ１５１は、後述するテスト用信号生成部４１から供
給される垂直スタート信号と垂直クロック信号に基づい
て行電極Ｇ１，Ｇ２，…Ｇｍに行選択信号を出力し、画
素スイッチング素子であるＴＦＴ１１をオン状態とす
る。オン状態となったＴＦＴ１１を通じて、列電極駆動
回路１６から供給されたテスト用ビデオ信号が補助容量
１３に書き込まれる。ＴＦＴ１１のオン・オフは短い時
間で切り替えるため、シフトレジスタ１５１と行電極Ｇ
との間には電流増幅用のバッファ１５２が設けられてい
る。
【００２５】列電極駆動回路１６は、シフトレジスタ１
６１、アナログスイッチ（ＡＳＷ）１６２、ビデオバス
１６３などで構成されている。シフトレジスタ１６１
は、後述するテスト用信号生成部４１から供給される水
平スタート信号、同クロック信号に基づいてアナログス
イッチ１６２に列選択信号を出力する。この列選択信号
により、テスト用ビデオ信号を供給すべき列電極Ｄに接
続されたアナログスイッチ１６２のみがオン状態とな
り、それ以外はオフ状態となる。そして、オン状態とな
ったアナログスイッチ１６２ではビデオバス１６３と列
電極Ｄ間が導通し、ビデオバス１６３に供給されたテス
ト用ビデオ信号が列電極Ｄに供給される。
６１、アナログスイッチ（ＡＳＷ）１６２、ビデオバス
１６３などで構成されている。シフトレジスタ１６１
は、後述するテスト用信号生成部４１から供給される水
平スタート信号、同クロック信号に基づいてアナログス
イッチ１６２に列選択信号を出力する。この列選択信号
により、テスト用ビデオ信号を供給すべき列電極Ｄに接
続されたアナログスイッチ１６２のみがオン状態とな
り、それ以外はオフ状態となる。そして、オン状態とな
ったアナログスイッチ１６２ではビデオバス１６３と列
電極Ｄ間が導通し、ビデオバス１６３に供給されたテス
ト用ビデオ信号が列電極Ｄに供給される。
【００２６】なお、液晶パネルとして組み立てられた後
は、行電極駆動回路１５や列電極駆動回路１６への垂直
／水平スタート信号、クロック信号の供給は、図示しな
い外部駆動回路より行われる。同様に、ビデオバス１６
３には図示しない外部駆動回路を経由してアナログのビ
デオ信号が供給される。
は、行電極駆動回路１５や列電極駆動回路１６への垂直
／水平スタート信号、クロック信号の供給は、図示しな
い外部駆動回路より行われる。同様に、ビデオバス１６
３には図示しない外部駆動回路を経由してアナログのビ
デオ信号が供給される。
【００２７】アレイテスタ４０は、アレイ基板３０の各
部における電気的不良を検査するために用意された付加
回路であり、テスト用信号生成部４１、テスト用信号判
定部４２及び電源電圧供給部４３により構成されてい
る。
部における電気的不良を検査するために用意された付加
回路であり、テスト用信号生成部４１、テスト用信号判
定部４２及び電源電圧供給部４３により構成されてい
る。
【００２８】テスト用信号生成部４１は、テスト用ビデ
オ信号を生成してビデオバス１６３に供給すると共に、
行電極駆動回路１５及び列電極駆動回路１６にそれぞれ
垂直／水平スタート、クロック信号を供給する。
オ信号を生成してビデオバス１６３に供給すると共に、
行電極駆動回路１５及び列電極駆動回路１６にそれぞれ
垂直／水平スタート、クロック信号を供給する。
【００２９】テスト用信号判定部４２は、補助容量１３
や列電極Ｄなどに書き込まれたテスト用ビデオ信号を読
み出し、先に説明した（１）又は（２）の検査方法（以
下、所定の検査方法という）に従って測定を行う。な
お、上記所定の検査方法は、本来は補助容量への充電を
行うものであるが、本実施形態に係わる検査方法として
用いる場合には、補助容量１３だけでなく、列電極Ｄや
ビデオバス１６３へのテスト用ビデオ信号の書き込み／
読み出しも含まれるものとする。
や列電極Ｄなどに書き込まれたテスト用ビデオ信号を読
み出し、先に説明した（１）又は（２）の検査方法（以
下、所定の検査方法という）に従って測定を行う。な
お、上記所定の検査方法は、本来は補助容量への充電を
行うものであるが、本実施形態に係わる検査方法として
用いる場合には、補助容量１３だけでなく、列電極Ｄや
ビデオバス１６３へのテスト用ビデオ信号の書き込み／
読み出しも含まれるものとする。
【００３０】そして、この書き込みと読み出しからなる
測定を計２回行い、第１回目と第２回目の測定結果の差
から、画素部１８や列電極Ｄなどの電気的不良の有無を
判定する。上記各回の測定結果は図示しない記憶手段に
記憶され、また判定結果は同じく図示しない外部回路へ
出力される。
測定を計２回行い、第１回目と第２回目の測定結果の差
から、画素部１８や列電極Ｄなどの電気的不良の有無を
判定する。上記各回の測定結果は図示しない記憶手段に
記憶され、また判定結果は同じく図示しない外部回路へ
出力される。
【００３１】なお、第１回目の測定及び第２回目の測定
は、それぞれ本実施形態における第１測定ステップ及び
第２測定ステップに相当する。
は、それぞれ本実施形態における第１測定ステップ及び
第２測定ステップに相当する。
【００３２】電源電圧出力部４３は、行電極駆動回路１
５及び列電極駆動回路１６に対し、その駆動に必要な電
源電圧を供給するほか、補助容量線１４に補助容量電圧
を供給する。また、テスト用信号生成部４１やテスト用
信号判定部４２の電源電圧をも供給している。
５及び列電極駆動回路１６に対し、その駆動に必要な電
源電圧を供給するほか、補助容量線１４に補助容量電圧
を供給する。また、テスト用信号生成部４１やテスト用
信号判定部４２の電源電圧をも供給している。
【００３３】上記アレイテスタ４０とアレイ基板３０と
の間の信号等のやりとりは、プロービングパッド１７を
通じて行われる。
の間の信号等のやりとりは、プロービングパッド１７を
通じて行われる。
【００３４】次に、上記のように構成されたアレイ基板
３０の検査方法を実施形態１、２及び３で説明する。
３０の検査方法を実施形態１、２及び３で説明する。
【００３５】［実施形態１］この実施形態１では、第１
回目の測定において、行電極駆動回路１５と列電極駆動
回路１６を通常表示時と同様に制御して、テスト用ビデ
オ信号を補助容量１３に書き込む。そして、一定時間
（例えば１フレーム期間に相当する時間）が経過した時
点で、再び行電極駆動回路１５と列電極駆動回路１６を
通常表示時と同様に制御して、補助容量１３に書き込ん
だテスト用ビデオ信号をテスト用信号判定部４２で読み
出す。テスト用信号判定部４２では、読み出した信号を
所定の検査方法に従って測定する。
回目の測定において、行電極駆動回路１５と列電極駆動
回路１６を通常表示時と同様に制御して、テスト用ビデ
オ信号を補助容量１３に書き込む。そして、一定時間
（例えば１フレーム期間に相当する時間）が経過した時
点で、再び行電極駆動回路１５と列電極駆動回路１６を
通常表示時と同様に制御して、補助容量１３に書き込ん
だテスト用ビデオ信号をテスト用信号判定部４２で読み
出す。テスト用信号判定部４２では、読み出した信号を
所定の検査方法に従って測定する。
【００３６】次に、第２回目の測定においては、画素部
１８のすべてのＴＦＴ１１と、列電極駆動回路１６のす
べてのアナログスイッチ１６２をそれぞれオフ状態とし
て、ビデオバス１６３にテスト用ビデオ信号を書き込
む。そして、第１回目の測定と同様に一定時間が経過し
た時点で、ビデオバス１６３に書き込まれたテスト用ビ
デオ信号をテスト用信号判定部４２で読み出す。テスト
用信号判定部４２では、読み出した信号を所定の検査方
法に従って測定する。
１８のすべてのＴＦＴ１１と、列電極駆動回路１６のす
べてのアナログスイッチ１６２をそれぞれオフ状態とし
て、ビデオバス１６３にテスト用ビデオ信号を書き込
む。そして、第１回目の測定と同様に一定時間が経過し
た時点で、ビデオバス１６３に書き込まれたテスト用ビ
デオ信号をテスト用信号判定部４２で読み出す。テスト
用信号判定部４２では、読み出した信号を所定の検査方
法に従って測定する。
【００３７】なお、第２回目の測定では、テスト用信号
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。また、テスト用
信号生成部４１からシフトレジスタ１６１に供給する水
平スタート信号をＬｏｗ側又はＨｉｇｈ側に固定するこ
とにより、列電極駆動回路１６のすべてのアナログスイ
ッチ１６２をオフ状態とすることができる。
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。また、テスト用
信号生成部４１からシフトレジスタ１６１に供給する水
平スタート信号をＬｏｗ側又はＨｉｇｈ側に固定するこ
とにより、列電極駆動回路１６のすべてのアナログスイ
ッチ１６２をオフ状態とすることができる。
【００３８】テスト用信号判定部４２では、上記第１回
目の測定結果と第２回目の測定結果との差から、画素部
１８の各画素と列電極Ｄにおける電気的不良の有無を判
定する。すなわち、第１回目の測定では、列電極駆動回
路１６を介しての測定となるため、先に説明したように
測定結果にはドライバ成分が含まれてしまう。しかし、
第２回目の測定において、画素部１８のＴＦＴ１１と列
電極駆動回路１６のアナログスイッチ１６２をオフ状態
として測定を行うことにより、画素成分及び列電極成分
を含まないドライバ成分のみの測定結果が得られる。し
たがって、画素成分、列電極成分及びドライバ成分を含
む第１回目の測定結果とドライバ成分のみの第２回目の
測定結果との差を求めることにより、画素成分と列電極
成分のみを抽出することができる。すなわち、（画素成
分＋列電極成分＋ドライバ成分）…第１回目の測定結果
−（ドライバ成分）…第２回目の測定結果 ＝ 画素
成分＋列電極成分となる。このようにして得られた画素
成分＋列電極成分をもとにして画素部１８における点欠
陥や線欠陥などの電気的不良の有無を判定する。この判
定はドライバ成分が含まれていない測定結果に基づいた
ものであるため、従来に比べて高い検査精度でアレイテ
ストを行うことができる。なお、本実施形態でのドライ
バ成分としては、ビデオバス１６３の特性バラツキやア
ナログスイッチ１６２と周辺配線との間に形成される寄
生容量などが含まれる。
目の測定結果と第２回目の測定結果との差から、画素部
１８の各画素と列電極Ｄにおける電気的不良の有無を判
定する。すなわち、第１回目の測定では、列電極駆動回
路１６を介しての測定となるため、先に説明したように
測定結果にはドライバ成分が含まれてしまう。しかし、
第２回目の測定において、画素部１８のＴＦＴ１１と列
電極駆動回路１６のアナログスイッチ１６２をオフ状態
として測定を行うことにより、画素成分及び列電極成分
を含まないドライバ成分のみの測定結果が得られる。し
たがって、画素成分、列電極成分及びドライバ成分を含
む第１回目の測定結果とドライバ成分のみの第２回目の
測定結果との差を求めることにより、画素成分と列電極
成分のみを抽出することができる。すなわち、（画素成
分＋列電極成分＋ドライバ成分）…第１回目の測定結果
−（ドライバ成分）…第２回目の測定結果 ＝ 画素
成分＋列電極成分となる。このようにして得られた画素
成分＋列電極成分をもとにして画素部１８における点欠
陥や線欠陥などの電気的不良の有無を判定する。この判
定はドライバ成分が含まれていない測定結果に基づいた
ものであるため、従来に比べて高い検査精度でアレイテ
ストを行うことができる。なお、本実施形態でのドライ
バ成分としては、ビデオバス１６３の特性バラツキやア
ナログスイッチ１６２と周辺配線との間に形成される寄
生容量などが含まれる。
【００３９】上記実施形態１においては、測定結果から
ドライバ成分を取り除くことにより、点欠陥や線欠陥な
どの精度良く検出することができるため、上述したアレ
イテストの目的を十分に達成することができる。
ドライバ成分を取り除くことにより、点欠陥や線欠陥な
どの精度良く検出することができるため、上述したアレ
イテストの目的を十分に達成することができる。
【００４０】［実施形態２］この実施形態２では、第１
回目の測定において、行電極駆動回路１５と列電極駆動
回路１６を通常表示時と同様に制御して、テスト用ビデ
オ信号を補助容量１３に書き込む。そして、一定時間
（例えば１フレーム期間に相当する時間）が経過した時
点で、再び行電極駆動回路１５と列電極駆動回路１６を
通常表示時と同様に制御して、補助容量１３に書き込ん
だテスト用ビデオ信号をテスト用信号判定部４２で読み
出す。テスト用信号判定部４２では、読み出した信号を
所定の検査方法に従って測定する。
回目の測定において、行電極駆動回路１５と列電極駆動
回路１６を通常表示時と同様に制御して、テスト用ビデ
オ信号を補助容量１３に書き込む。そして、一定時間
（例えば１フレーム期間に相当する時間）が経過した時
点で、再び行電極駆動回路１５と列電極駆動回路１６を
通常表示時と同様に制御して、補助容量１３に書き込ん
だテスト用ビデオ信号をテスト用信号判定部４２で読み
出す。テスト用信号判定部４２では、読み出した信号を
所定の検査方法に従って測定する。
【００４１】次に、第２回目の測定においては、画素部
１８のすべてのＴＦＴ１１をオフ状態とし、且つアナロ
グスイッチ１６２は通常表示時と同様にオン／オフ制御
して、テスト用ビデオ信号を列電極Ｄ１，Ｄ２，…Ｄｎ
に書き込む。そして、第１回目の測定と同様に一定時間
が経過した時点で、各列電極Ｄに書き込まれたテスト用
ビデオ信号をテスト用信号判定部４２で読み出す。テス
ト用信号判定部４２では、読み出した信号を所定の検査
方法に従って測定する。
１８のすべてのＴＦＴ１１をオフ状態とし、且つアナロ
グスイッチ１６２は通常表示時と同様にオン／オフ制御
して、テスト用ビデオ信号を列電極Ｄ１，Ｄ２，…Ｄｎ
に書き込む。そして、第１回目の測定と同様に一定時間
が経過した時点で、各列電極Ｄに書き込まれたテスト用
ビデオ信号をテスト用信号判定部４２で読み出す。テス
ト用信号判定部４２では、読み出した信号を所定の検査
方法に従って測定する。
【００４２】なお、第２回目の測定では、テスト用信号
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。
【００４３】テスト用信号判定部４２では、上記第１回
目の測定結果と第２回目の測定結果との差から、画素部
１８における電気的不良の有無を判定する。すなわち、
第１回目の測定では、列電極駆動回路１６を介しての測
定となるため、測定結果には画素成分と列電極成分だけ
でなくドライバ成分まで含まれてしまう。しかし、第２
回目の測定では画素部１８のＴＦＴ１１をオフ状態とし
て測定を行うことにより、画素成分を含まない列電極成
分及びドライバ成分のみの測定結果が得られる。したが
って、画素成分、列電極成分及びドライバ成分を含む第
１回目の測定結果と列電極成分及びドライバ成分のみの
第２回目の測定結果との差を求めることにより、画素成
分のみを抽出することができる。すなわち、（画素成分
＋列電極成分＋ドライバ成分）…１回目の測定結果 −
（列電極成分＋ドライバ成分）…第２回目の測定結果
＝ 画素成分となる。このようにして得られた画素成分
をもとにして画素部１８における点欠陥などの電気的不
良の有無を判定する。この判定は列電極成分とドライバ
成分が含まれていない測定結果に基づいたものであるた
め、従来に比べて高い検査精度でアレイテストを行うこ
とができる。
目の測定結果と第２回目の測定結果との差から、画素部
１８における電気的不良の有無を判定する。すなわち、
第１回目の測定では、列電極駆動回路１６を介しての測
定となるため、測定結果には画素成分と列電極成分だけ
でなくドライバ成分まで含まれてしまう。しかし、第２
回目の測定では画素部１８のＴＦＴ１１をオフ状態とし
て測定を行うことにより、画素成分を含まない列電極成
分及びドライバ成分のみの測定結果が得られる。したが
って、画素成分、列電極成分及びドライバ成分を含む第
１回目の測定結果と列電極成分及びドライバ成分のみの
第２回目の測定結果との差を求めることにより、画素成
分のみを抽出することができる。すなわち、（画素成分
＋列電極成分＋ドライバ成分）…１回目の測定結果 −
（列電極成分＋ドライバ成分）…第２回目の測定結果
＝ 画素成分となる。このようにして得られた画素成分
をもとにして画素部１８における点欠陥などの電気的不
良の有無を判定する。この判定は列電極成分とドライバ
成分が含まれていない測定結果に基づいたものであるた
め、従来に比べて高い検査精度でアレイテストを行うこ
とができる。
【００４４】上記実施形態２においては、測定結果から
列電極成分及びドライバ成分を取り除くことにより、画
素成分のみを抽出することができるため、点欠陥などを
精度良く検出することができる。したがって、プロセス
上のトラブルから点欠陥が多発するような場合にとくに
有効である。そして、本実施形態においても、上述した
アレイテストの目的を十分に達成することができる。
列電極成分及びドライバ成分を取り除くことにより、画
素成分のみを抽出することができるため、点欠陥などを
精度良く検出することができる。したがって、プロセス
上のトラブルから点欠陥が多発するような場合にとくに
有効である。そして、本実施形態においても、上述した
アレイテストの目的を十分に達成することができる。
【００４５】［実施形態３］この実施形態３では、第１
回目の測定において、画素部１８のすべてのＴＦＴ１１
をオフ状態とし、且つアナログスイッチ１６２を通常表
示時と同様に制御して、列電極Ｄ１，Ｄ２，…Ｄｎにテ
スト用ビデオ信号を書き込む。そして、一定時間（例え
ば１フレーム期間に相当する時間）が経過した時点で、
画素部１８のすべてのＴＦＴ１１をオフ状態としたまま
で、アナログスイッチ１６２を通常表示時と同様に制御
して、列電極Ｄに書き込んだテスト用ビデオ信号をテス
ト用信号判定部４２で読み出す。テスト用信号判定部４
２では、読み出した信号を所定の検査方法に従って測定
する。
回目の測定において、画素部１８のすべてのＴＦＴ１１
をオフ状態とし、且つアナログスイッチ１６２を通常表
示時と同様に制御して、列電極Ｄ１，Ｄ２，…Ｄｎにテ
スト用ビデオ信号を書き込む。そして、一定時間（例え
ば１フレーム期間に相当する時間）が経過した時点で、
画素部１８のすべてのＴＦＴ１１をオフ状態としたまま
で、アナログスイッチ１６２を通常表示時と同様に制御
して、列電極Ｄに書き込んだテスト用ビデオ信号をテス
ト用信号判定部４２で読み出す。テスト用信号判定部４
２では、読み出した信号を所定の検査方法に従って測定
する。
【００４６】なお、第１回目の測定では、テスト用信号
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。
【００４７】次に、第２回目の測定においては、画素部
１８のすべてのＴＦＴ１１と、列電極駆動回路１６のす
べてのアナログスイッチ１６２をそれぞれオフ状態とし
て、ビデオバス１６３にテスト用ビデオ信号を書き込
む。そして、第１回目の測定と同様に一定時間が経過し
た時点で、ビデオバス１６３に書き込まれたテスト用ビ
デオ信号をテスト用信号判定部４２で読み出す。テスト
用信号判定部４２では、読み出した信号を所定の検査方
法に従って測定する。
１８のすべてのＴＦＴ１１と、列電極駆動回路１６のす
べてのアナログスイッチ１６２をそれぞれオフ状態とし
て、ビデオバス１６３にテスト用ビデオ信号を書き込
む。そして、第１回目の測定と同様に一定時間が経過し
た時点で、ビデオバス１６３に書き込まれたテスト用ビ
デオ信号をテスト用信号判定部４２で読み出す。テスト
用信号判定部４２では、読み出した信号を所定の検査方
法に従って測定する。
【００４８】なお、第２回目の測定では、テスト用信号
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。また、テスト用
信号生成部４１からシフトレジスタ１６１に供給する水
平スタート信号をＬｏｗ側又はＨｉｇｈ側に固定するこ
とにより、列電極駆動回路１６のすべてのアナログスイ
ッチ１６２をオフ状態とすることができる。
生成部４１から行電極駆動回路１５のシフトレジスタ１
５１に供給する垂直スタート信号をＬｏｗ側又はＨｉｇ
ｈ側に固定することにより、画素部１８のすべてのＴＦ
Ｔ１１をオフ状態とすることができる。また、テスト用
信号生成部４１からシフトレジスタ１６１に供給する水
平スタート信号をＬｏｗ側又はＨｉｇｈ側に固定するこ
とにより、列電極駆動回路１６のすべてのアナログスイ
ッチ１６２をオフ状態とすることができる。
【００４９】テスト用信号判定部４２では、上記第１回
目の測定結果と第２回目の測定結果との差から、列電極
Ｄにおける電気的不良の有無を判定する。すなわち、第
１回目の測定では、列電極駆動回路１６を介しての測定
となるため、測定結果には列電極成分だけでなくドライ
バ成分まで含まれてしまう。しかし、第２回目の測定に
おいて、画素部１８のＴＦＴ１１と列電極駆動回路１６
のアナログスイッチ１６２をオフ状態として測定を行う
ことにより、画素成分及び列電極成分を含まないドライ
バ成分のみの測定結果が得られる。したがって、列電極
成分及びドライバ成分を含む第１回目の測定結果とドラ
イバ成分のみの第２回目の測定結果との差を求めること
により、列電極成分のみを抽出することができる。すな
わち、（列電極成分＋ドライバ成分）…第１回目の測定
結果 −（ドライバ成分）…第２回目の測定結果 ＝
列電極成分となる。このようにして得られた列電極成分
をもとにして画素部１８における線欠陥などの電気的不
良の有無を判定する。この判定はドライバ成分が含まれ
ていない測定結果に基づいたものであるため、従来に比
べて高い検査精度でアレイテストを行うことができる。
目の測定結果と第２回目の測定結果との差から、列電極
Ｄにおける電気的不良の有無を判定する。すなわち、第
１回目の測定では、列電極駆動回路１６を介しての測定
となるため、測定結果には列電極成分だけでなくドライ
バ成分まで含まれてしまう。しかし、第２回目の測定に
おいて、画素部１８のＴＦＴ１１と列電極駆動回路１６
のアナログスイッチ１６２をオフ状態として測定を行う
ことにより、画素成分及び列電極成分を含まないドライ
バ成分のみの測定結果が得られる。したがって、列電極
成分及びドライバ成分を含む第１回目の測定結果とドラ
イバ成分のみの第２回目の測定結果との差を求めること
により、列電極成分のみを抽出することができる。すな
わち、（列電極成分＋ドライバ成分）…第１回目の測定
結果 −（ドライバ成分）…第２回目の測定結果 ＝
列電極成分となる。このようにして得られた列電極成分
をもとにして画素部１８における線欠陥などの電気的不
良の有無を判定する。この判定はドライバ成分が含まれ
ていない測定結果に基づいたものであるため、従来に比
べて高い検査精度でアレイテストを行うことができる。
【００５０】上記実施形態３においては、測定結果から
ドライバ成分を取り除くことにより、列電極成分のみを
抽出することができるため、線欠陥などを精度良く検出
することができる。したがって、プロセス上のトラブル
から線欠陥が多発するような場合にとくに有効である。
そして、本実施形態においても、上述したアレイテスト
の目的を十分に達成することができる。
ドライバ成分を取り除くことにより、列電極成分のみを
抽出することができるため、線欠陥などを精度良く検出
することができる。したがって、プロセス上のトラブル
から線欠陥が多発するような場合にとくに有効である。
そして、本実施形態においても、上述したアレイテスト
の目的を十分に達成することができる。
【００５１】なお、上記実施形態１〜３において、シフ
トレジスタ１６１はアレイ基板３０上に形成されている
が、必ずしもその必要はない。例えばＴＡＢ−ＩＣの出
力をアレイ基板３０上のビデオバスラインを介して、ア
ナログスイッチを含む選択回路により複数の列電極に振
り分ける構造であっても、この発明は適用可能である。
トレジスタ１６１はアレイ基板３０上に形成されている
が、必ずしもその必要はない。例えばＴＡＢ−ＩＣの出
力をアレイ基板３０上のビデオバスラインを介して、ア
ナログスイッチを含む選択回路により複数の列電極に振
り分ける構造であっても、この発明は適用可能である。
【００５２】［実施形態４］上記実施形態１〜３では、
ｐ−ｓｉによるアレイ基板３０の検査方法について説明
したが、本発明に係わるアレイ基板の検査方法はａ−ｓ
ｉによるアレイ基板にも適用することができる。以下、
実施形態４及び５として、図３に示すようなａ−ｓｉに
よるアレイ基板２０の検査方法について説明する。
ｐ−ｓｉによるアレイ基板３０の検査方法について説明
したが、本発明に係わるアレイ基板の検査方法はａ−ｓ
ｉによるアレイ基板にも適用することができる。以下、
実施形態４及び５として、図３に示すようなａ−ｓｉに
よるアレイ基板２０の検査方法について説明する。
【００５３】この実施形態４（及び後述する実施形態
５）では、図１に示すアレイテスタ４０を用いて検査を
行うが、アレイ基板２０には駆動回路が内蔵されていな
いため、テスト用信号生成部４１では、プロービングパ
ッド１９を介して行電極Ｇ１，Ｇ２，…Ｇｍに行選択信
号を印加する。この行選択信号は、行電極Ｇ１，Ｇ２，
…Ｇｍに対し、図の上方から下方に向かって順に水平走
査周期に同期したタイミングで印加される。またテスト
用信号生成部４１では、プロービングパッド１８を介し
て列電極Ｄ１，Ｄ２，…Ｄｎにテスト用ビデオ信号を供
給する。このテスト用ビデオ信号は、前記行選択信号に
同期して、列電極Ｄ１，Ｄ２，…Ｄｎに対して一方向に
順に又はすべて同時に供給される。
５）では、図１に示すアレイテスタ４０を用いて検査を
行うが、アレイ基板２０には駆動回路が内蔵されていな
いため、テスト用信号生成部４１では、プロービングパ
ッド１９を介して行電極Ｇ１，Ｇ２，…Ｇｍに行選択信
号を印加する。この行選択信号は、行電極Ｇ１，Ｇ２，
…Ｇｍに対し、図の上方から下方に向かって順に水平走
査周期に同期したタイミングで印加される。またテスト
用信号生成部４１では、プロービングパッド１８を介し
て列電極Ｄ１，Ｄ２，…Ｄｎにテスト用ビデオ信号を供
給する。このテスト用ビデオ信号は、前記行選択信号に
同期して、列電極Ｄ１，Ｄ２，…Ｄｎに対して一方向に
順に又はすべて同時に供給される。
【００５４】この実施形態４では、第１回目の測定にお
いて、通常表示時と同様のタイミングで行電極Ｇに行選
択信号を印加し、また列電極Ｄには通常表示時と同様の
タイミングでテスト用ビデオ信号を印加することで、補
助容量１３にテスト用ビデオ信号を書き込む。そして、
一定時間（例えば１フレーム期間に相当する時間）が経
過した時点で、再び通常表示時と同様のタイミングで行
電極Ｇに行選択信号を印加して、補助容量１３に書き込
んだテスト用ビデオ信号をテスト用信号判定部４２で読
み出す。テスト用信号判定部４２では、読み出した信号
を所定の検査方法に従って測定する。
いて、通常表示時と同様のタイミングで行電極Ｇに行選
択信号を印加し、また列電極Ｄには通常表示時と同様の
タイミングでテスト用ビデオ信号を印加することで、補
助容量１３にテスト用ビデオ信号を書き込む。そして、
一定時間（例えば１フレーム期間に相当する時間）が経
過した時点で、再び通常表示時と同様のタイミングで行
電極Ｇに行選択信号を印加して、補助容量１３に書き込
んだテスト用ビデオ信号をテスト用信号判定部４２で読
み出す。テスト用信号判定部４２では、読み出した信号
を所定の検査方法に従って測定する。
【００５５】次に、第２回目の測定においては、画素部
のすべてのＴＦＴ１１をオフ状態として、テスト用ビデ
オ信号を列電極Ｄ１，Ｄ２，…Ｄｎに書き込む。そし
て、第１回目の測定と同様に一定時間が経過した時点
で、各列電極Ｄに書き込まれたテスト用ビデオ信号をテ
スト用信号判定部４２で読み出す。テスト用信号判定部
４２では、読み出した信号を所定の検査方法に従って測
定する。
のすべてのＴＦＴ１１をオフ状態として、テスト用ビデ
オ信号を列電極Ｄ１，Ｄ２，…Ｄｎに書き込む。そし
て、第１回目の測定と同様に一定時間が経過した時点
で、各列電極Ｄに書き込まれたテスト用ビデオ信号をテ
スト用信号判定部４２で読み出す。テスト用信号判定部
４２では、読み出した信号を所定の検査方法に従って測
定する。
【００５６】なお、第２回目の測定では、テスト用信号
生成部４１から行電極Ｇに行選択信号を供給しないよう
にすることで、画素部のすべてのＴＦＴ１１をオフ状態
とすることができる。
生成部４１から行電極Ｇに行選択信号を供給しないよう
にすることで、画素部のすべてのＴＦＴ１１をオフ状態
とすることができる。
【００５７】テスト用信号判定部４２では、上記第１回
目の測定結果と第２回目の測定結果との差から、画素部
における電気的不良の有無を判定する。すなわち、第１
回目の測定では、列電極Ｄを介しての測定となるため、
測定結果には画素成分だけでなく列電極成分が含まれて
しまう。しかし、第２回目の測定では画素部のＴＦＴ１
１をオフ状態として測定を行うことにより、画素成分を
含まない列電極成分のみの測定結果が得られる。したが
って、画素成分及び列電極成分を含む第１回目の測定結
果と列電極成分のみの第２回目の測定結果との差を求め
ることにより、画素成分のみを抽出することができる。
すなわち、（画素成分＋列電極成分）…第１回目の測定
結果 −（列電極成分）…第２回目の測定結果 ＝ 画
素成分となる。このようにして得られた画素成分をもと
にして画素部における点欠陥などの電気的不良の有無を
判定する。本来、ａ−ｓｉのアレイ基板では内蔵の駆動
回路を介しての検査とならないため、ｐ−ｓｉのアレイ
基板に比べて検査精度は高いが、本実施形態の判定は列
電極成分が含まれていない測定結果に基づいたものであ
るため、従来に比べてさらに高い検査精度でアレイテス
トを行うことができる。
目の測定結果と第２回目の測定結果との差から、画素部
における電気的不良の有無を判定する。すなわち、第１
回目の測定では、列電極Ｄを介しての測定となるため、
測定結果には画素成分だけでなく列電極成分が含まれて
しまう。しかし、第２回目の測定では画素部のＴＦＴ１
１をオフ状態として測定を行うことにより、画素成分を
含まない列電極成分のみの測定結果が得られる。したが
って、画素成分及び列電極成分を含む第１回目の測定結
果と列電極成分のみの第２回目の測定結果との差を求め
ることにより、画素成分のみを抽出することができる。
すなわち、（画素成分＋列電極成分）…第１回目の測定
結果 −（列電極成分）…第２回目の測定結果 ＝ 画
素成分となる。このようにして得られた画素成分をもと
にして画素部における点欠陥などの電気的不良の有無を
判定する。本来、ａ−ｓｉのアレイ基板では内蔵の駆動
回路を介しての検査とならないため、ｐ−ｓｉのアレイ
基板に比べて検査精度は高いが、本実施形態の判定は列
電極成分が含まれていない測定結果に基づいたものであ
るため、従来に比べてさらに高い検査精度でアレイテス
トを行うことができる。
【００５８】上記実施形態４においては、測定結果から
列電極成分を取り除くことにより、画素成分のみを抽出
することができるため、列電極Ｄが正常な場合の画素自
体の不良である点欠陥を精度良く検出することができ
る。したがって、プロセス上のトラブルから点欠陥が多
発するような場合にとくに有効である。そして、本実施
形態においても、上述したアレイテストの目的を十分に
達成することができる。
列電極成分を取り除くことにより、画素成分のみを抽出
することができるため、列電極Ｄが正常な場合の画素自
体の不良である点欠陥を精度良く検出することができ
る。したがって、プロセス上のトラブルから点欠陥が多
発するような場合にとくに有効である。そして、本実施
形態においても、上述したアレイテストの目的を十分に
達成することができる。
【００５９】［実施形態５］この実施形態５では、画素
部のすべてのＴＦＴ１１をオフ状態として、テスト用ビ
デオ信号を列電極Ｄ１，Ｄ２，…Ｄｎに書き込む。そし
て、一定時間（例えば１フレーム期間に相当する時間）
が経過した時点で、各列電極Ｄに書き込まれたテスト用
ビデオ信号をテスト用信号判定部４２で読み出す。テス
ト用信号判定部４２では、読み出した信号を所定の検査
方法に従って測定する。実施形態５の測定はこの一回の
みとなる。
部のすべてのＴＦＴ１１をオフ状態として、テスト用ビ
デオ信号を列電極Ｄ１，Ｄ２，…Ｄｎに書き込む。そし
て、一定時間（例えば１フレーム期間に相当する時間）
が経過した時点で、各列電極Ｄに書き込まれたテスト用
ビデオ信号をテスト用信号判定部４２で読み出す。テス
ト用信号判定部４２では、読み出した信号を所定の検査
方法に従って測定する。実施形態５の測定はこの一回の
みとなる。
【００６０】上述したように画素部のすべてのＴＦＴ１
１をオフ状態とした場合には、画素成分を含まない列電
極成分のみの測定結果が得られる。したがって、テスト
用信号判定部４２では、上記測定により得られた列電極
成分をもとにして画素部における線欠陥などの電気的不
良の有無を判定する。
１をオフ状態とした場合には、画素成分を含まない列電
極成分のみの測定結果が得られる。したがって、テスト
用信号判定部４２では、上記測定により得られた列電極
成分をもとにして画素部における線欠陥などの電気的不
良の有無を判定する。
【００６１】上記実施形態５においては、列電極成分の
みの測定結果を得ることができるため、線欠陥などを精
度良く検出することができる。したがって、プロセス上
のトラブルから線欠陥が多発するような場合にとくに有
効である。そして、本実施形態においても、上述したア
レイテストの目的を十分に達成することができる。
みの測定結果を得ることができるため、線欠陥などを精
度良く検出することができる。したがって、プロセス上
のトラブルから線欠陥が多発するような場合にとくに有
効である。そして、本実施形態においても、上述したア
レイテストの目的を十分に達成することができる。
【００６２】なお、上記実施形態４，５において、行電
極駆動回路が実施形態１〜３と同様に、アレイ基板２０
上に形成された構造であっても、この発明は適用可能で
ある。
極駆動回路が実施形態１〜３と同様に、アレイ基板２０
上に形成された構造であっても、この発明は適用可能で
ある。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
アレイ基板からの読み出し信号に含まれるドライバ成分
などを取り除いて検査精度を向上させることができるた
め、アレイテストの目的を十分に達成することが可能と
なる。
アレイ基板からの読み出し信号に含まれるドライバ成分
などを取り除いて検査精度を向上させることができるた
め、アレイテストの目的を十分に達成することが可能と
なる。
【図１】実施形態に係わるアレイ基板の回路構成図。
【図２】従来の一般的なＴＦＴ−ＬＣＤに用いられるア
レイ基板の回路構成図。
レイ基板の回路構成図。
【図３】一般的なａ−ＳｉＴＦＴ−ＬＣＤに用いられる
アレイ基板の回路構成図。
アレイ基板の回路構成図。
１０，２０，３０…アレイ基板、１１…ＴＦＴ、１２…
画素電極、１３…補助容量、１４…補助容量電極、１５
…行電極駆動回路、１６…列電極駆動回路、１７，１
８，１９…プロービングパッド、４０…アレイテスタ、
４１…テスト用信号生成部、４２…テスト用信号判定
部、４３…電源電圧出力部、１６２…アナログスイッチ
（ＡＳＷ）、１６３…ビデオバス
画素電極、１３…補助容量、１４…補助容量電極、１５
…行電極駆動回路、１６…列電極駆動回路、１７，１
８，１９…プロービングパッド、４０…アレイテスタ、
４１…テスト用信号生成部、４２…テスト用信号判定
部、４３…電源電圧出力部、１６２…アナログスイッチ
（ＡＳＷ）、１６３…ビデオバス
Claims (5)
- 【請求項１】 互いに交差する複数本の列電極及び複数
本の行電極、これら両電極の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量、前
記行電極に供給される行選択信号により前記列電極と前
記画素電極間を導通させて前記列電極に供給されたビデ
オ信号を前記補助容量に書き込む画素スイッチング素子
を含む画素部と、 前記行電極に行選択信号を供給する行電極駆動回路と、 前記ビデオ信号を供給するビデオバス、前記ビデオバス
と前記列電極間を導通させて前記ビデオバスに供給され
たビデオ信号を前記列電極に供給するアナログスイッチ
を含む列電極駆動回路と、 を備えたアレイ基板の検査方法において、 前記画素スイッチング素子と前記アナログスイッチの導
通を通常表示時と同様に制御して、前記ビデオバスに供
給されたテスト用ビデオ信号を前記列電極から前記画素
スイッチング素子を介して前記補助容量に書き込み、一
定時間経過後に同じ経路から読み出す第１測定ステップ
と、 前記画素スイッチング素子と前記アナログスイッチを非
導通に制御して、前記ビデオバスにテスト用ビデオ信号
を印加し、一定時間経過後に前記ビデオバスから読み出
す第２測定ステップと、 を含み、前記第１測定ステップでの測定結果と前記第２
測定ステップでの測定結果の差から、前記画素部と前記
列電極の電気的不良を検出することを特徴とするアレイ
基板の検査方法。 - 【請求項２】 互いに交差する複数本の列電極及び複数
本の行電極、これら両電極の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量、前
記行電極に供給される行選択信号により前記列電極と前
記画素電極間を導通させて前記列電極に供給されたビデ
オ信号を前記補助容量に書き込む画素スイッチング素子
を含む画素部と、 前記行電極に行選択信号を供給する行電極駆動回路と、 前記ビデオ信号を供給するビデオバス、前記ビデオバス
と前記列電極間を導通させて前記ビデオバスに供給され
たビデオ信号を前記列電極に供給するアナログスイッチ
を含む列電極駆動回路と、 を備えたアレイ基板の検査方法において、 前記画素スイッチング素子と前記アナログスイッチの導
通を通常表示時と同様に制御して、前記ビデオバスに供
給されたテスト用ビデオ信号を前記列電極から前記画素
スイッチング素子を介して前記補助容量に書き込み、一
定時間経過後に同じ経路から読み出す第１測定ステップ
と、 前記画素スイッチング素子を非導通に制御し、且つ前記
アナログスイッチの導通を通常表示時と同様に制御し
て、前記ビデオバスに供給されたテスト用ビデオ信号を
前記列電極に印加し、一定時間経過後に前記列電極から
前記ビデオバスを通じて読み出す第２測定ステップと、 を含み、前記第１測定ステップでの測定結果と前記第２
測定ステップでの測定結果の差から、前記画素部の電気
的不良を検出することを特徴とするアレイ基板の検査方
法。 - 【請求項３】 互いに交差する複数本の列電極及び複数
本の行電極、これら両電極の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量、前
記行電極に供給される行選択信号により前記列電極と前
記画素電極間を導通させて前記列電極に供給されたビデ
オ信号を前記補助容量に書き込む画素スイッチング素子
を含む画素部と、 前記行電極に行選択信号を供給する行電極駆動回路と、 前記ビデオ信号を供給するビデオバス、前記ビデオバス
と前記列電極間を導通させて前記ビデオバスに供給され
たビデオ信号を前記列電極に供給するアナログスイッチ
を含む列電極駆動回路と、 を備えたアレイ基板の検査方法において、 前記画素スイッチング素子を非導通に制御し、且つ前記
アナログスイッチの導通を通常表示時と同様に制御し
て、前記ビデオバスに供給されたテスト用ビデオ信号を
前記列電極に印加し、一定時間経過後に前記列電極から
前記ビデオバスを通じて読み出す第１測定ステップと、 前記画素スイッチング素子と前記アナログスイッチを非
導通に制御して、前記ビデオバスにテスト用ビデオ信号
を印加し、一定時間経過後に前記ビデオバスを通じて読
み出す第２測定ステップと、 を含み、前記第１測定ステップでの測定結果と前記第２
測定ステップでの測定結果の差から、前記列電極の電気
的不良を検出することを特徴とするアレイ基板の検査方
法。 - 【請求項４】 互いに交差する複数本の列電極及び複数
本の行電極、これら両電極の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量、前
記行電極に供給される行選択信号により前記列電極と前
記画素電極間を導通させて前記列電極に供給されたビデ
オ信号を前記補助容量に書き込む画素スイッチング素子
を含む画素部を備えたアレイ基板の検査方法において、 前記画素スイッチング素子の導通を通常表示時と同様に
制御して、前記列電極に供給されたテスト用ビデオ信号
を前記画素スイッチング素子を介して前記補助容量に書
き込み、一定時間経過後に前記同じ経路から読み出す第
１測定ステップと、 前記画素スイッチング素子を非導通に制御して、前記列
電極にテスト用ビデオ信号を印加し、一定時間経過後に
前記列電極から読み出す第２測定ステップと、 を含み、前記第１測定ステップでの測定結果と前記第２
測定ステップでの測定結果の差から、前記画素部の電気
的不良を検出することを特徴とするアレイ基板の検査方
法。 - 【請求項５】 互いに交差する複数本の列電極及び複数
本の行電極、これら両電極の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量、前
記行電極に供給される行選択信号により前記列電極と前
記画素電極間を導通させて前記列電極に供給されたビデ
オ信号を前記補助容量に書き込む画素スイッチング素子
を含む画素部を備えたアレイ基板の検査方法において、 前記画素スイッチング素子を非導通に制御して、前記列
電極にテスト用ビデオ信号を印加し、一定時間経過後に
前記列電極から読み出す測定ステップを含み、 前記測定ステップでの測定結果から、前記列電極の電気
的不良を検出することを特徴とするアレイ基板の検査方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239645A JP2003050380A (ja) | 2001-08-07 | 2001-08-07 | アレイ基板の検査方法 |
| TW091116717A TW555985B (en) | 2001-08-07 | 2002-07-26 | Testing method for array substrate |
| KR10-2002-0046262A KR100436197B1 (ko) | 2001-08-07 | 2002-08-06 | 어레이 기판의 검사 방법 |
| US10/212,273 US7023234B2 (en) | 2001-08-07 | 2002-08-06 | Testing method for array substrate |
| US11/329,124 US7212025B2 (en) | 2001-08-07 | 2006-01-11 | Testing method for array substrate |
| US11/626,530 US7388397B2 (en) | 2001-08-07 | 2007-01-24 | Testing method for array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239645A JP2003050380A (ja) | 2001-08-07 | 2001-08-07 | アレイ基板の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003050380A true JP2003050380A (ja) | 2003-02-21 |
Family
ID=19070364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001239645A Pending JP2003050380A (ja) | 2001-08-07 | 2001-08-07 | アレイ基板の検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7023234B2 (ja) |
| JP (1) | JP2003050380A (ja) |
| KR (1) | KR100436197B1 (ja) |
| TW (1) | TW555985B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951357B1 (ko) | 2003-08-19 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
| US8508123B2 (en) | 2007-09-12 | 2013-08-13 | Sony Corporation | Display panel and panel inspection apparatus |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
| TWI304964B (en) * | 2002-10-22 | 2009-01-01 | Toppoly Optoelectronics Corp | Panel of flat panel display having embedded test circuit |
| WO2004100110A1 (ja) * | 2003-05-12 | 2004-11-18 | International Business Machines Corporation | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| US7573286B2 (en) * | 2003-05-16 | 2009-08-11 | E.I. Du Pont De Nemours And Company | System and method for testing displays |
| WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
| JPWO2004109375A1 (ja) * | 2003-06-06 | 2006-07-20 | 東芝松下ディスプレイテクノロジー株式会社 | 基板の検査方法 |
| KR100964620B1 (ko) * | 2003-07-14 | 2010-06-22 | 삼성전자주식회사 | 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법 |
| JP2005043661A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
| JP2006112979A (ja) * | 2004-10-15 | 2006-04-27 | Agilent Technol Inc | アクティブマトリックスｔｆｔアレイの測定方法 |
| JP2006154310A (ja) * | 2004-11-29 | 2006-06-15 | Sanyo Electric Co Ltd | 表示パネル |
| KR101129618B1 (ko) * | 2005-07-19 | 2012-03-27 | 삼성전자주식회사 | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 |
| JP2007171428A (ja) * | 2005-12-21 | 2007-07-05 | Agilent Technol Inc | 表示パネルの製造方法、検査方法および検査装置 |
| US7696773B2 (en) * | 2008-05-29 | 2010-04-13 | Global Oled Technology Llc | Compensation scheme for multi-color electroluminescent display |
| TWI397034B (zh) * | 2008-10-29 | 2013-05-21 | Richtek Technology Corp | 改善ｌｅｄ顯示系統效能的電流調節器及方法 |
| KR101040859B1 (ko) * | 2009-09-02 | 2011-06-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| US8842105B2 (en) * | 2011-04-14 | 2014-09-23 | Novatek Microelectronics Corp. | Controller driver for driving display panel |
| US9030221B2 (en) * | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
| KR20130040483A (ko) * | 2011-10-14 | 2013-04-24 | 삼성전자주식회사 | 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 장치 |
| CN107221274B (zh) * | 2017-07-12 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | Goa测试电路及goa测试方法 |
| US10262564B2 (en) | 2017-07-12 | 2019-04-16 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Test circuit of gate driver on array and test method of gate driver on array |
| KR102408164B1 (ko) * | 2017-10-31 | 2022-06-10 | 엘지디스플레이 주식회사 | 표시 장치 및 그의 제조방법 |
| TWI653748B (zh) * | 2018-03-02 | 2019-03-11 | 友達光電股份有限公司 | 陣列基板 |
| CN109243348B (zh) * | 2018-11-09 | 2021-09-14 | 惠科股份有限公司 | 量测讯号电路及其量测方法 |
| TWI679429B (zh) * | 2018-12-26 | 2019-12-11 | 致茂電子股份有限公司 | 電容測試裝置 |
| CN111261055B (zh) * | 2020-01-21 | 2022-02-22 | 京东方科技集团股份有限公司 | Oled显示屏及oled显示装置 |
| KR20230139930A (ko) * | 2022-03-28 | 2023-10-06 | 삼성디스플레이 주식회사 | 표시 장치의 검사 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
| GB2354528B (en) * | 1999-09-25 | 2004-03-10 | Trikon Holdings Ltd | Delivery of liquid precursors to semiconductor processing reactors |
| JP2001330639A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の検査方法 |
| JP3614792B2 (ja) | 2001-04-23 | 2005-01-26 | ウインテスト株式会社 | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 |
| JP3760411B2 (ja) * | 2003-05-21 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| JP3628014B1 (ja) * | 2003-09-19 | 2005-03-09 | ウインテスト株式会社 | 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置 |
-
2001
- 2001-08-07 JP JP2001239645A patent/JP2003050380A/ja active Pending
-
2002
- 2002-07-26 TW TW091116717A patent/TW555985B/zh not_active IP Right Cessation
- 2002-08-06 KR KR10-2002-0046262A patent/KR100436197B1/ko active IP Right Grant
- 2002-08-06 US US10/212,273 patent/US7023234B2/en not_active Expired - Lifetime
-
2006
- 2006-01-11 US US11/329,124 patent/US7212025B2/en not_active Expired - Lifetime
-
2007
- 2007-01-24 US US11/626,530 patent/US7388397B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951357B1 (ko) | 2003-08-19 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
| US8508123B2 (en) | 2007-09-12 | 2013-08-13 | Sony Corporation | Display panel and panel inspection apparatus |
| US8760047B2 (en) | 2007-09-12 | 2014-06-24 | Sony Corporation | Display panel and panel inspection apparatus |
| US8963418B2 (en) | 2007-09-12 | 2015-02-24 | Sony Corporation | Display panel and panel inspection apparatus |
| US9142605B2 (en) | 2007-09-12 | 2015-09-22 | Sony Corporation | Display panel and panel inspection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US7212025B2 (en) | 2007-05-01 |
| US7388397B2 (en) | 2008-06-17 |
| TW555985B (en) | 2003-10-01 |
| US20070115021A1 (en) | 2007-05-24 |
| KR20030014124A (ko) | 2003-02-15 |
| US20030030464A1 (en) | 2003-02-13 |
| US7023234B2 (en) | 2006-04-04 |
| KR100436197B1 (ko) | 2004-06-16 |
| US20060109025A1 (en) | 2006-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003050380A (ja) | アレイ基板の検査方法 | |
| KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| JP3086936B2 (ja) | 光弁装置 | |
| US8415965B2 (en) | Method of testing a display panel and apparatus for performing the method | |
| JPH05289102A (ja) | アクティブマトリクス基板及びその製造方法 | |
| US7269051B2 (en) | Inspection method of array board and inspection equipment thereof | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| JP2004093644A (ja) | アレイ基板の検査装置および検査方法 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JP2000352706A (ja) | 液晶表示装置 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP4458786B2 (ja) | 液晶表示装置およびその検査方法 | |
| JP2012122779A (ja) | 表示パネル用基板の検査方法、検査装置および検査用基板 | |
| JP2006235165A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JPH1172525A (ja) | Ｌｃｄ基板検査方法及び装置 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP2005321658A (ja) | 回路検査方法、液晶表示装置の製造方法および回路検査装置 | |
| JP2001352072A (ja) | 薄膜トランジスタアレイ | |
| JP2008096379A (ja) | 画素アレイ基板の検査装置及び方法 |