CN107221274B - Goa测试电路及goa测试方法 - Google Patents
Goa测试电路及goa测试方法 Download PDFInfo
- Publication number
- CN107221274B CN107221274B CN201710565737.1A CN201710565737A CN107221274B CN 107221274 B CN107221274 B CN 107221274B CN 201710565737 A CN201710565737 A CN 201710565737A CN 107221274 B CN107221274 B CN 107221274B
- Authority
- CN
- China
- Prior art keywords
- cabling
- display panel
- goa
- array
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 68
- 238000010998 test method Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims description 16
- 230000002146 bilateral effect Effects 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种GOA测试电路及GOA测试方法。该GOA测试电路包括设置于多个显示面板所在区域之外的第一走线、位于相邻两个区域之间的第二走线、以及设置于第一走线和每一第二走线之间的开关单元，其中所述区域为多个显示面板所在区域进行划分所得，断开开关单元，可以仅对显示面板一侧施加Array测试信号，导通开关单元，可以对显示面板两侧施加HVA Curing制程信号。本发明既能够实现Array测试的单边驱动，还能够实现HVA Curing制程的双边驱动。
Description
技术领域
本发明涉及液晶显示技术领域，具体涉及一种GOA(Gate Driver on Array,阵列基板行驱动)测试电路及GOA测试方法。
背景技术
基于GOA技术的LCD(Liquid Crystal Display,液晶显示器)具有制程简单、成本低等优点，已逐渐成为主流显示装置。在生产过程中，LCD需要设置测试电路以进行Array测试(阵列测试)和HVA Curing(High Vertical Alignment Curing,高垂直排列固化)制程。
在当前的一种电路结构设计中，请参阅图1所示，Array测试和HVA Curing制程可以共用外围走线11，且相邻两行的显示面板10中间还设置有一条走线12，该走线12与外围走线11未连接。通过对走线12或外围走线11施加驱动信号，每一显示面板10可以通过Array测试焊盘13仅在显示面板10的一侧接收到Array测试信号，即实现Array测试的单边驱动。而在HVA Curing制程中，对外围走线11施加驱动信号，每一显示面板10通过HVA Curing焊盘14仅能在显示面板10的一侧接收到驱动信号，即只能实现HVA Curing制程的单边驱动。当显示面板10的尺寸较大或多个显示面板10所在区域的尺寸较大时，受限于线路阻抗及RC(Resistance-Capacitance)负载较重等原因，驱动信号传递越远衰减越严重，会导致显示面板10出现画面分屏或画面渐变等问题。
为了避免该问题，业界提出了图2所示的电路结构设计，将走线12的两端与外围走线11连接。对外围走线11施加驱动信号时，每一显示面板10的两侧均可以接收到驱动信号，实现HVA Curing制程的双边驱动。但是，该电路结构设计无法实现Array测试的单边驱动，当显示面板10一侧的驱动电路不能正常工作时，另外一侧的驱动电路仍然可以在驱动信号的控制下使显示面板10的像素正常工作，从而导致漏检。
发明内容
有鉴于此，本发明提供一种GOA测试电路及GOA测试方法，既能够实现Array测试的单边驱动，还能够实现HVA Curing制程的双边驱动。
本发明一实施例的GOA测试电路，用于对呈阵列排布的多个显示面板进行测试，所述GOA测试电路包括：
第一走线，设置于多个显示面板所在区域之外，并与每一显示面板的Array测试焊盘和HVA Curing焊盘连接；
至少一条与第一方向平行的第二走线，多个显示面板所在区域被至少一条第二走线划分为沿第二方向排布的至少两个区域，其中所述第二方向与所述第一方向相垂直，且每一第二走线位于相邻的两个所述区域之间，每一第二走线与位于其两侧的各个显示面板的Array测试焊盘和HVA Curing焊盘连接；
开关单元，设置于第一走线和每一第二走线的之间，用于控制第一走线和每一第二走线的导通和断开。
本发明一实施例的GOA测试方法，用于对呈阵列排布的多个显示面板进行测试，所述GOA测试方法包括：
在多个显示面板所在区域之外设置第一走线，第一走线与每一显示面板的Array测试焊盘和HVA Curing焊盘连接；
形成至少一条与第一方向平行的第二走线，多个显示面板所在区域被至少一条第二走线划分为沿第二方向排布的至少两个区域，其中所述第二方向与所述第一方向相垂直，且每一第二走线位于相邻的两个所述区域之间，每一第二走线与位于其两侧的各个显示面板的Array测试焊盘和HVA Curing焊盘连接；
在第一走线和每一第二走线的之间形成开关单元；
开关单元断开第一走线和第二走线的连接，并对第一走线和第二走线施加Array测试信号，以对多个显示面板进行Array测试；
开关单元导通第一走线和第二走线的连接，并对第一走线和第二走线施加HVACuring制程信号，以对多个显示面板进行HVA Curing制程。
有益效果：本发明在多个显示面板所在区域之外设置第一走线，并将多个显示面板所在区域划分为至少两个区域，在相邻的两个区域之间设置一条第二走线，以及在第一走线和每一第二走线之间设置开关单元，在进行Array测试时，断开开关单元，可以仅对显示面板的一侧施加Array测试信号，从而实现Array测试的单边驱动，而在进行HVA Curing制程时，导通开关单元，可以对显示面板的两侧施加HVA Curing制程信号，从而实现HVACuring制程的双边驱动。
附图说明
图1是现有技术一实施例的GOA测试电路的结构示意图；
图2是现有技术另一实施例的GOA测试电路的结构示意图；
图3是本发明一实施例的GOA测试电路的结构示意图；
图4是本发明一实施例的GOA测试方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。
图3是本发明一实施例的GOA测试电路的结构示意图。请参阅图3所示，本实施例的GOA测试电路包括第一走线31、第二走线32、以及设置于第一走线31和第二走线32之间的开关单元33。
第一走线31设置于多个显示面板40所在区域之外，具体地，多个显示面板40可以呈阵列形式排布于一玻璃基板上，而第一走线31为形成于玻璃基板上的闭合矩形结构，并围设于多个显示面板40所在区域的四周。本实施例的第一走线31可视为Array测试和HVACuring制程共用的外围走线，基于此，第一走线31与每一显示面板40的Array测试焊盘41和HVA Curing焊盘42均连接。
第二走线32与第一方向(即行方向)平行，并且设置于多个显示面板40所在区域之内。具体地，多个显示面板40所在区域被划分为沿与第一方向垂直的第二方向(即列方向)排布的两个区域，这两个区域的尺寸可以相等，第二走线32位于这两个区域之间。当然，本实施例也可以设置第一方向为列方向、第二方向为行方向，此时，多个显示面板40所在区域被划分为沿行方向排布的两个区域，第二走线32与列方向平行。继续参阅图3，第二走线32与位于其两侧的各个显示面板40的Array测试焊盘41和HVA Curing焊盘42均连接。
开关单元33设置于第一走线31和第二走线32之间，用于控制第一走线31和第二走线32之间的导通和断开。具体地，第二走线32的两端与第一走线31之间均设置有一个开关单元33，开关单元33可以设置于多个显示面板40所在区域之外，或者设置于相邻两个上述区域之间。并且，在本发明一实施例中，开关单元33可以为薄膜晶体管(Thin FilmTransistor,TFT)，该薄膜晶体管的源极和漏极分别连接于第一走线31和第二走线32，为了控制薄膜晶体管的导通和断开，本实施例可以在相邻两个上述区域之间设置第三走线34，将薄膜晶体管的栅极连接于第三走线34，并对第三走线34施加控制信号即可实现薄膜晶体管的导通和断开。其中，与同一第二走线32连接的两个薄膜晶体管的栅极可以连接同一条第三走线34，并且该第三走线34可以与第二走线32平行，当然与同一第二走线32连接的两个薄膜晶体管的栅极也可以各自连接一条第三走线34。需要说明的是，本实施例的第三走线34与各个显示面板40的Array测试焊盘41和HVA Curing焊盘42之间没有任何连接关系。
在对多个显示面板40进行Array测试时，本实施例对第三走线34施加低电平信号，薄膜晶体管断开，即开关单元33断开第一走线31和第二走线32之间的连接。此时，通过对第一走线31或者第二走线32施加Array测试信号，每一显示面板40可以通过设置其一侧(上侧或下侧)的Array测试焊盘41接收Array测试信号，即仅在其一侧接收到Array测试信号，从而实现Array测试的单边驱动。
在对多个显示面板40进行HVA Curing制程时，本实施例对第三走线34施加高电平信号，薄膜晶体管导通，即开关单元33导通第一走线31和第二走线32之间的连接。此时，第一走线31和第二走线32形成闭合的环形电路，通过对第一走线31或者第二走线32施加HVACuring制程信号，每一显示面板40均可以通过设置其两侧(上侧和下侧)的HVA Curing焊盘42接收HVA Curing制程信号，即在其两侧接收到HVA Curing制程信号，从而实现HVACuring制程的双边驱动。
由此可见，本实施例既可以实现Array测试的单边驱动，避免因Array测试的双边驱动导致的漏检问题，而且可以实现HVA Curing制程的双边驱动，避免显示面板40出现画面分屏或画面渐变等问题。
应理解，在本发明的其他实施例中，所述多个显示面板40所在区域可以被划分为两个以上的区域，并不限于上述图1所示的两个区域，对应地，GOA测试电路可以包括两条及以上的第二走线32，只需在每一条第二走线32的两端均设置开关单元，并通过开关单元控制第一走线31和每一条第二走线32之间的导通和断开，本发明即能同时实现Array测试的单边驱动和HVA Curing制程的双边驱动。
图4是本发明一实施例的GOA测试方法的流程示意图。请查阅图4，本实施例的GOA测试方法可以包括如下步骤S41～S45。
S41：在多个显示面板所在区域之外设置第一走线，第一走线与每一显示面板的Array测试焊盘和HVA Curing焊盘连接。
S42：形成至少一条与第一方向平行的第二走线，多个显示面板所在区域被至少一条第二走线划分为沿第二方向排布的至少两个区域，其中所述第二方向与所述第一方向相垂直，且每一第二走线位于相邻的两个所述区域之间，每一第二走线与位于其两侧的各个显示面板的Array测试焊盘和HVA Curing焊盘连接。
S43：在第一走线和每一第二走线的之间形成开关单元。
S44：开关单元断开第一走线和第二走线的连接，并对第一走线和第二走线施加Array测试信号，以对多个显示面板进行Array测试。
S45：开关单元导通第一走线和第二走线的连接，并对第一走线和第二走线施加HVA Curing制程信号，以对多个显示面板进行HVA Curing制程。
其中，步骤S41～S43可视为形成图1所示的GOA测试电路，步骤S44和S45可视为对GOA测试电路分别进行Array测试和HVA Curing制程。所述GOA测试方法的原理及过程可参阅图1所示实施例的描述，因此该GOA测试方法具有与其相同的有益效果。
应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种阵列基板行驱动GOA测试电路，用于对呈阵列排布的多个显示面板进行测试，其特征在于，所述GOA测试电路包括：
第一走线，设置于所述多个显示面板所在区域之外且围设于所述多个显示面板所在区域的四周，并与每一所述显示面板的Array测试焊盘和高垂直排列HVA Curing焊盘连接；
至少一条与第一方向平行的第二走线，所述多个显示面板所在区域被所述至少一条第二走线划分为沿第二方向排布的至少两个区域，其中所述第二方向与所述第一方向相垂直，且每一所述第二走线位于相邻的两个所述区域之间，每一所述第二走线与位于其两侧的各个所述显示面板的Array测试焊盘和HVA Curing焊盘连接；
开关单元，设置于所述第一走线和每一所述第二走线之间，且每一所述第二走线的两端与所述第一走线之间均设置有一个所述开关单元，用于控制所述第一走线和每一所述第二走线的导通和断开。
2.根据权利要求1所述的GOA测试电路，其特征在于，所述开关单元包括薄膜晶体管，所述GOA测试电路还包括位于相邻两个所述区域之间的第三走线，所述薄膜晶体管的栅极、源极和漏极分别连接于所述第三走线、所述第一走线和所述第二走线。
3.根据权利要求2所述的GOA测试电路，其特征在于，所述薄膜晶体管设置于所述多个显示面板所在区域之外，或者设置于相邻的两个所述区域之间。
4.根据权利要求1所述的GOA测试电路，其特征在于，所述第一方向和所述第二方向中的一者为行方向，另一者为列方向。
5.一种阵列基板行驱动GOA测试方法，用于对呈阵列排布的多个显示面板进行测试，其特征在于，所述GOA测试方法包括：
在所述多个显示面板所在区域之外设置第一走线，所述第一走线围设于所述多个显示面板所在区域的四周，且与每一显示面板的Array测试焊盘和高垂直排列HVA Curing焊盘连接；
形成至少一条与第一方向平行的第二走线，所述多个显示面板所在区域被所述至少一条第二走线划分为沿第二方向排布的至少两个区域，其中所述第二方向与所述第一方向相垂直，且每一所述第二走线位于相邻的两个所述区域之间，每一所述第二走线与位于其两侧的各个所述显示面板的Array测试焊盘和HVA Curing焊盘连接；
在所述第一走线和每一所述第二走线的之间形成开关单元，其中每一所述第二走线的两端与所述第一走线之间均设置有一个所述开关单元；
所述开关单元断开所述第一走线和所述第二走线的连接，并对所述第一走线或所述第二走线施加Array测试信号，以对所述多个显示面板进行Array测试；
所述开关单元导通所述第一走线和每一所述第二走线的连接，并对所述第一走线和所述第二走线施加HVA Curing制程信号，以对所述多个显示面板进行HVA Curing制程。
6.根据权利要求5所述的GOA测试方法，其特征在于，所述开关单元包括薄膜晶体管，所述薄膜晶体管的源极和漏极分别连接于所述第一走线和所述第二走线，所述GOA测试方法还包括：
在相邻两个所述区域之间形成第三走线，且所述第三走线连接于所述薄膜晶体管的栅极；
所述开关单元断开所述第一走线和所述第二走线的连接，包括：
对所述第三走线施加低电平信号；
所述开关单元导通所述第一走线和所述第二走线的连接，包括：
对所述第三走线施加高电平信号。
7.根据权利要求6所述的GOA测试方法，其特征在于，所述薄膜晶体管设置于所述多个显示面板所在区域之外，或者设置于相邻的两个所述区域之间。
8.根据权利要求5所述的GOA测试方法，其特征在于，所述第一方向和所述第二方向中的一者为行方向，另一者为列方向。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565737.1A CN107221274B (zh) | 2017-07-12 | 2017-07-12 | Goa测试电路及goa测试方法 |
| US15/558,542 US10262564B2 (en) | 2017-07-12 | 2017-08-21 | Test circuit of gate driver on array and test method of gate driver on array |
| PCT/CN2017/098257 WO2019010753A1 (zh) | 2017-07-12 | 2017-08-21 | Goa测试电路及goa测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565737.1A CN107221274B (zh) | 2017-07-12 | 2017-07-12 | Goa测试电路及goa测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107221274A CN107221274A (zh) | 2017-09-29 |
| CN107221274B true CN107221274B (zh) | 2018-03-13 |
Family
ID=59952196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710565737.1A Expired - Fee Related CN107221274B (zh) | 2017-07-12 | 2017-07-12 | Goa测试电路及goa测试方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107221274B (zh) |
| WO (1) | WO2019010753A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107728346A (zh) * | 2017-10-25 | 2018-02-23 | 深圳市华星光电技术有限公司 | 显示面板的走线结构及其制作方法 |
| CN107728393B (zh) * | 2017-11-07 | 2023-08-08 | 深圳市华星光电半导体显示技术有限公司 | Hva焊垫共用结构 |
| CN108010475B (zh) * | 2017-11-24 | 2021-06-22 | 苏州华星光电技术有限公司 | 一种显示面板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0182184B1 (en) * | 1996-04-24 | 1999-04-15 | Samsung Electronics Co Ltd | Disconnection/short test apparatus and its method of signal line using metrix |
| JP2003050380A (ja) * | 2001-08-07 | 2003-02-21 | Toshiba Corp | アレイ基板の検査方法 |
| KR20060042304A (ko) * | 2004-11-09 | 2006-05-12 | 삼성전자주식회사 | 표시 장치용 표시판 |
| KR20060079721A (ko) * | 2005-01-03 | 2006-07-06 | 삼성전자주식회사 | 액정 표시 장치용 표시판의 제조 방법 |
| KR101163603B1 (ko) * | 2005-08-30 | 2012-07-06 | 엘지디스플레이 주식회사 | 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치 |
| KR20080010837A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 박막 트랜지스터 기판의 불량 검사 모듈 및 방법 |
| KR101433105B1 (ko) * | 2007-10-23 | 2014-08-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 모기판 및 그 제조방법 |
| CN102331633A (zh) * | 2011-09-21 | 2012-01-25 | 深超光电（深圳）有限公司 | 一种用于检测阵列绕线的母基板及其检测方法 |
| CN102681224B (zh) * | 2012-04-25 | 2015-06-17 | 京东方科技集团股份有限公司 | 液晶屏检测装置及方法 |
| CN105549289B (zh) * | 2016-03-09 | 2018-12-21 | 武汉华星光电技术有限公司 | 一种阵列基板、显示器和测试系统 |
| CN106157858B (zh) * | 2016-08-31 | 2020-02-07 | 深圳市华星光电技术有限公司 | 液晶显示面板的栅极驱动电路的测试电路及其工作方法 |
| CN106526918B (zh) * | 2016-12-16 | 2019-05-28 | 惠科股份有限公司 | 一种显示基板及其测试方法 |
-
2017
- 2017-07-12 CN CN201710565737.1A patent/CN107221274B/zh not_active Expired - Fee Related
- 2017-08-21 WO PCT/CN2017/098257 patent/WO2019010753A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019010753A1 (zh) | 2019-01-17 |
| CN107221274A (zh) | 2017-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10416512B2 (en) | Display substrate and test method thereof | |
| US7847577B2 (en) | Active matrix substrate, display device, and active matrix substrate inspecting method | |
| CN100435014C (zh) | 液晶显示器件 | |
| CN101999095B (zh) | 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法 | |
| US9835884B2 (en) | Array substrate and method for manufacturing the same, a display panel and method for testing the same, and a display apparatus | |
| KR100277182B1 (ko) | 액정표시소자 | |
| CN107221274B (zh) | Goa测试电路及goa测试方法 | |
| CN105511136A (zh) | 具有触摸屏的液晶显示装置以及触摸面板的测试方法 | |
| US20140191930A1 (en) | Display device and inspection method thereof | |
| US10120244B2 (en) | Display device | |
| US20160343279A1 (en) | Display device | |
| CN107463041B (zh) | 阵列基板的外围电路结构 | |
| JP2009098407A (ja) | 表示装置 | |
| US10262564B2 (en) | Test circuit of gate driver on array and test method of gate driver on array | |
| CN210223519U (zh) | 一种显示装置和显示器 | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| KR101165469B1 (ko) | 액정표시장치 | |
| CN101726943A (zh) | 主动元件阵列基板、液晶显示面板及两者的检测方法 | |
| KR100517135B1 (ko) | 박막트랜지스터 기판 | |
| KR20120011711A (ko) | 액정 표시 장치용 기판 | |
| KR19990080837A (ko) | 액정표시소자 | |
| CN106125431A (zh) | 用于液晶面板的阵列基板、液晶面板及液晶显示器 | |
| KR101924180B1 (ko) | 횡전계방식 액정표시장치용 어레이기판 | |
| KR20080082145A (ko) | 액정표시장치 및 리페어 방법 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180313 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |