CN210223519U - 一种显示装置和显示器 - Google Patents

Abstract

本申请公开一种显示装置和显示器，显示装置包括输出栅极驱动信号的时序控制电路，多条栅极线，接收所述栅极驱动信号并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线的多个栅极驱动电路，以及分别连接于多条所述栅极线的多个薄膜晶体管；其中，至少一个距离所述时序控制电路较远的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比，比至少一个较近的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比大。本申请可以改善显示装置水平区块不良的问题。

Description

一种显示装置和显示器

技术领域

本申请涉及显示技术领域，尤其涉及一种显示装置和显示器。

背景技术

随着显示技术的发展，显示装置由基板上纵横交错的栅极线和数据线控制各个像素，以实现图像的显示。目前，显示装置的时序控制电路驱动多个栅极驱动电路，每个栅极驱动电路分别与基板上的扇形引线相连，并通过扇形引线连接至对应栅极线，以控制连接于栅极线的薄膜晶体管的打开或关闭。

但显示装置对应相邻两个栅极驱动电路的交界处容易出现线状的亮斑或暗斑，也就是水平区块不良(H-block，horizontal-block)，影响了显示装置的显示效果。

实用新型内容

本申请的目的是提供一种显示装置和显示器，以改善水平区块不良的问题。

为实现上述目的，本申请公开一种显示装置，包括输出栅极驱动信号的时序控制电路，多条栅极线，接收所述栅极驱动信号并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线的多个栅极驱动电路，以及分别连接于多条所述栅极线并根据所述栅极扫描信号打开或关闭的多个薄膜晶体管；其中，至少一个距离所述时序控制电路较远的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比，比至少一个较近的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比大。

可选的，连接于同一个所述栅极驱动电路的多个所述薄膜晶体管的沟道宽长比相同。

可选的，所述显示装置还包括设置在相邻两个所述栅极驱动电路之间的第一基板走线；所述栅极驱动电路包括第一栅极驱动电路和至少一个第二栅极驱动电路；所述第一栅极驱动电路接收所述栅极驱动信号，并通过所述第一基板走线将所述栅极驱动信号传递给所述第二栅极驱动电路；连接于所述第一栅极驱动电路的所述薄膜晶体管为第一薄膜晶体管，连接于所述第二栅极驱动电路的所述薄膜晶体管为第二薄膜晶体管；所述第一薄膜晶体管的沟道宽长比小于所述第二薄膜晶体管的沟道宽长比。

可选的，所述第二栅极驱动电路至少有两个，所述第二栅极驱动电路之间通过所述第一基板走线连接，以将所述栅极驱动信号从距离所述时序控制电路较近的所述第二栅极驱动电路，传递给较远的所述第二栅极驱动电路；连接于所有的所述第二栅极驱动电路的第二薄膜晶体管的沟道宽长比相同。

可选的，所述第二栅极驱动电路至少设置有两个，所述第二栅极驱动电路之间通过所述第一基板走线连接，以将所述栅极驱动信号从距离所述时序控制电路较近的所述第二栅极驱动电路，传递给距离所述时序控制电路较远的所述第二栅极驱动电路；

距离所述第一栅极驱动电路较近的所述第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比，小于距离较远的所述第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比。

可选的，还包括连接所述时序控制电路和所述第一栅极驱动电路的第二基板走线；所述时序控制电路输出的所述栅极驱动信号，通过第二基板走线输出至所述第一栅极驱动电路；所述第二栅极驱动电路每向下一个所述第二栅极驱动电路传递所述栅极驱动信号，通过的所述第一基板走线的条数每增加一条，对应的所述第二栅极驱动电路的薄膜晶体管的沟道宽长比线性递增。

可选的，所述沟道宽长比满足如下公式：

其中，所述

为所述第一栅极驱动电路对应的第一薄膜晶体管的沟道宽长比，所述

为最接近所述第一栅极驱动电路的第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比，所述X为栅极驱动信号的原始信号强度，所述XR1为第一基板走线对栅极驱动信号的阻抗损耗，所述XR2第二基板走线对栅极驱动信号的阻抗损耗。

可选的，所述薄膜晶体管包括源极，与所述源极相对设置的漏极，与所述源极和漏极部分重叠的栅极，以及形成于所述源极和所述漏极之间的沟道区；其中，所述第一薄膜晶体管的沟道区长度与所述第二薄膜晶体管的沟道区长度相同，所述第一薄膜晶体管的沟道区宽度小于所述第二薄膜晶体管的沟道区宽度；或所述第一薄膜晶体管的沟道区宽度与第二薄膜晶体管的沟道区宽度相同，所述第一薄膜晶体管的沟道区长度大于第二薄膜晶体管的沟道区长度；或所述第一薄膜晶体管的沟道区宽度小于第二薄膜晶体管的沟道区宽度，所述第一薄膜晶体管的沟道区长度大于第二薄膜晶体管的沟道区长度。

本申请公开了一种显示装置，包括输出栅极驱动信号的时序控制电路，多条栅极线，多个栅极驱动电路和多个薄膜晶体管，所述栅极驱动电路接收所述栅极驱动信号，并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线，所述薄膜晶体管分别连接于多条所述栅极线，根据所述栅极扫描信号打开或关闭；所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比，随着所述栅极驱动电路与所述时序控制电路的距离的增大，线性增大；连接于同一个所述栅极驱动电路的多个所述薄膜晶体管的沟道宽长比相同。

本申请公开了一种显示器，包括所述的显示装置。

由于时序控制电路输出的栅极驱动信号，会随着传输距离的增加而衰减，本申请通过调节连接于不同栅极驱动电路的薄膜晶体管的沟道宽长比以调节薄膜晶体管的充电速率，距离较远的栅极驱动电路对应的薄膜晶体管的沟道宽长比较大，以补偿栅极驱动信号在各栅极驱动电路之间进行传递时的信号差异，从而改善显示装置对应相邻两个栅极驱动电路的交界处的亮度差异，减少水平显示不均等情况。

附图说明

所包括的附图用来提供对本申请实施例的作为本申请的一实施方式理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请实施例一种显示器的示意图；

图2是本申请示例性一种显示装置的结构示意图；

图3是本申请实施例的显示装置及其薄膜晶体管的示意图；

图4是本申请另一实施例的显示装置及其薄膜晶体管的示意图。

其中，100、时序控制电路；101、显示面板；102、源极驱动电路；120、扇形引线；130、显示区；140、非显示区；200、栅极驱动电路；210、栅极线；211、第一栅极驱动电路；212、第二栅极驱动电路；220、薄膜晶体管；221、第一薄膜晶体管；222、第二薄膜晶体管；230、第一基板走线；240、第二基板走线；250、源极；260、漏极；270、栅极；280、沟道区；300、显示装置；400、显示器。

具体实施方式

这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。

在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

图1是本申请实施例一种显示器的示意图，图2为一种示例性的显示装置的示意图，显示装置300包括显示面板101、时序控制电路板、源极覆晶薄膜(S-COF，Source-ChipOn Film)和栅极覆晶薄膜(G-COF，Gate-Chip On Film)，其中，所述时序控制电路板上设置有时序控制电路100，源极覆晶薄膜上设置有源极驱动电路102，栅极覆晶薄膜上设置有栅极驱动电路200，所述时序控制电路板通过所述源极覆晶薄膜绑定连接于所述显示面板101，所述栅极覆晶薄膜与所述显示面板101绑定连接。

所述显示面板101划分为显示区130和非显示区140，所述显示面板101的非显示区140设置有基板走线；所述时序控制电路100输出栅极驱动信号(如可包括时钟信号和帧起始信号等)，借道源极覆晶薄膜上额外设置的走线或者覆晶薄膜上源极驱动电路的空闲引脚，以及设置在源极驱动电路102和栅极驱动电路200之间基板走线输出至栅极驱动电路200，而栅极驱动电路200之间同样设置有基板走线连接，以传递栅极驱动信号。

所述显示面板101还包括栅极线210和扇形引线120，所述栅极线210分别连接有多个薄膜晶体管220，栅极驱动电路200分别通过扇形引线120连接于多条所述栅极线210。所述栅极驱动电路200根据所述栅极驱动信号输出栅极扫描信号到栅极线210上以控制连接于栅极线的薄膜晶体管220充电。

但显示装置对应相邻两个栅极驱动电路的交界处有时会出现线状的亮斑或暗斑。经发明人研究发现，由于基板走线作为负责两个栅极驱动电路之间信号传递的走线，其本身具有一定的阻值，加上当今社会的显示装置越来越大，信号越往后传递，栅极驱动信号传输距离越远，受到的损耗越大，特别的，由于相邻两个栅极驱动电路之间充电情况不一致，而同一个栅极驱动电路之间的亮度差异反而不明显，因而，显示装置300在对应相邻两个栅极驱动电路的交界处容易因为亮度差异，而出现线状的亮斑或暗斑，也就是水平区块不良，影响了液晶显示器的显示效果。

本申请的显示器使用了本申请公开的显示装置，以改善水平区块不良的问题。下面参考附图和可选的实施例对本申请作进一步说明。

图3是本申请实施例一种显示装置的示意图，参考图3结合图1可知，本申请公开一种显示器400，所述显示器400包括显示装置300，所述显示装置300包括输出栅极驱动信号的时序控制电路100，多条栅极线210，多个栅极驱动电路200和多个薄膜晶体管220，所述栅极驱动电路200接收所述栅极驱动信号并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线210；所述薄膜晶体管220分别连接于多条所述栅极线210并根据所述栅极扫描信号打开或关闭。其中，至少一个距离所述时序控制电路100较远的所述栅极驱动电路200对应的所述薄膜晶体管220的沟道宽长比，比至少一个较近的所述栅极驱动电路200对应的所述薄膜晶体管220的沟道宽长比大。

由于时序控制电路输出的栅极驱动信号，会随着传输距离的增加而衰减，本申请通过调节连接于不同栅极驱动电路的薄膜晶体管的沟道宽长比以调节薄膜晶体管的充电速率，距离较远的栅极驱动电路对应的薄膜晶体管的沟道宽长比较大，以补偿栅极驱动信号在各栅极驱动电路之间进行传递时的信号差异，从而改善显示装置对应相邻两个栅极驱动电路的交界处的亮度差异，减少水平显示不均(H-block，horizontal-block)等情况。

具体的，连接于同一个所述栅极驱动电路200的多个所述薄膜晶体管220的沟道宽长比相同。充电差异带来的水平区块不良(H-block)更多的出现在两个栅极驱动电路的交界处，在距离时序控制电路远的栅极驱动电路连接的薄膜晶体管沟道宽长比较大以改善水平显示不均问题的同时，设置同一个栅极驱动电路对应的薄膜晶体管沟道宽长比相同，可以有利于制程的均匀性，减小工艺难度，有利于减少生产成本。当然，同一个栅极驱动电路的薄膜晶体管，根据对应的栅极线距离时序控制电路的远近，距离越远，对应的薄膜晶体管设置沟道宽长比越大也是可以的。

图4是本申请实施例一种显示装置的薄膜晶体管示意图，参考图4，结合图2和图3可知，本申请的显示装置300还包括设置在相邻两个所述栅极驱动电路200之间的第一基板走线230。所述栅极驱动电路200包括第一栅极驱动电路211和至少一个第二栅极驱动电路212；所述第一栅极驱动电路211接收所述栅极驱动信号，并通过所述第一基板走线230将所述栅极驱动信号传递给所述第二栅极驱动电路212。

连接于所述第一栅极驱动电路211的所述薄膜晶体管220为第一薄膜晶体管221，连接于所述第二栅极驱动电路212的所述薄膜晶体管220为第二薄膜晶体管222；所述第一薄膜晶体管221的沟道宽长比小于所述第二薄膜晶体管222的沟道宽长比。其中，第一栅极驱动电路作为最初接收栅极驱动信号的栅极驱动电路，与第二栅极驱动电路的交界处，最容易出现水平区块不良的问题，设置第一薄膜晶体管的沟道宽长比小于所述第二薄膜晶体管的沟道宽长比，可以较好的改善显示装置对应第一栅极驱动电路和第二栅极驱动电路交界处的水平区块不良的问题，从而改善显示装置的显示效果。

其中，由于第一栅极驱动电路211是距离时序控制电路100最近的栅极驱动电路，该第一栅极驱动电路211可以直接连接于时序控制电路100；另外，当时序控制电路100所在的时序控制电路板通过源极驱动电路102所在的源极覆晶薄膜绑定连接于显示面板101时，该第一栅极驱动电路211也可以通过源极覆晶薄膜上额外设置的走线或者源极覆晶薄膜上源极驱动电路的空闲引脚连接于该时序控制电路100。

所述栅极驱动电路可以有三个以上，即所述第二栅极驱动电路212至少有两个，所述第二栅极驱动电路212之间通过所述第一基板走线230连接，以将所述栅极驱动信号从距离所述时序控制电路100较近的所述第二栅极驱动电路212，传递给距离所述时序控制电路100较远的所述第二栅极驱动电路212。连接于所有的所述第二栅极驱动电路212的第二薄膜晶体管222的沟道宽长比相同。第二栅极驱动电路之间的亮度差异较小，在改善了第一栅极驱动电路和第二栅极驱动电路之间的水平区块不良问题的基础上，可以设置连接于所有第二栅极驱动电路的薄膜晶体管的沟道宽长比相同，这样做可以更好的减小工艺难度，有利于减少生成成本。

当然了，第二栅极驱动电路212至少设置有两个，所述第二栅极驱动电路212之间通过所述第一基板走线230连接，以将所述栅极驱动信号从距离所述时序控制电路100较近的所述第二栅极驱动电路212，传递给较远的所述第二栅极驱动电路212。也可以设置距离所述第一栅极驱动电路211较近的所述第二栅极驱动电路212对应的第二薄膜晶体管222的沟道宽长比，小于距离较远的所述第二栅极驱动电路212对应的第二薄膜晶体管222的沟道宽长比。栅极驱动信号在多个栅极驱动电路之间进行依次传递，经过的第一基板走线的数量越多，距离时序控制电路越远，栅极驱动信号收到的损耗越大，因而，距离时序控制电路越远的栅极驱动电路，对应连接的薄膜晶体管的沟道宽长依次增大，可以通过调节薄膜晶体管的充电效率，来改善亮度差异问题，从而改善显示装置对应两个栅极驱动电路交界处的水平区块不良问题。

另外，本申请的显示装置300还包括连接所述时序控制电路100和所述第一栅极驱动电路211的第二基板走线240；所述时序控制电路100输出的所述栅极驱动信号，通过第二基板走线240输出至所述第一栅极驱动电路211。可选的，所述第二栅极驱动电路每向下一个所述第二栅极驱动电路传递所述栅极驱动信号，对应的所述第二栅极驱动电路的薄膜晶体管的沟道宽长比线性递增。沟道宽长比的递增幅度保持线性关系，线性递增的幅度可根据显示面板的不同而设置，只要设置沟道宽长比不同带来的充电效率的补偿能够改善栅极驱动电路的损耗即可。

具体的，沟道宽长比的设置可以参考栅极驱动信号通过的第一基板走线和第二基板走线的阻抗进行设置，以第一栅极驱动电路和最接近第一栅极驱动电路的一个第二栅极驱动电路为例，在不考虑其他损耗的情况下，设所述栅极驱动信号的原始信号强度为X，第一基板走线的阻值为R1，对栅极驱动信号带来的阻抗损耗是X_R1，第二基板走线的阻值为R2，对栅极驱动信号带来的阻抗损耗是X_R2为例，则所述第一栅极驱动电路对应的薄膜晶体管的沟道宽长比

与最靠近所述第一栅极驱动电路的第二栅极驱动电路对应的薄膜晶体管的沟道宽长比

的关系：

则沟道宽长比为

的第二薄膜晶体管的充电效率较高，沟道宽长比为

的第一薄膜晶体管的充电效率较低，这样设置可以补偿阻抗损耗带来的亮度差异，从而改善显示装置对应不同栅极驱动电路的区块亮度差异问题，进而改善水平区块不良的问题；同理，第二栅极驱动电路对应的第二薄膜晶体管之间，沟道宽长比也根据与时序控制芯片的距离先行递增。其中，该信号强度X，阻抗损耗X_R1和阻抗损耗X_R2等可以通过实验计算得到。

当然，沟道宽长比的设计还可以考虑栅极驱动电路本身的损耗，以及各个走线直接的电容容抗等因素，另外具体实施时，薄膜晶体管的沟道宽长比还可以根据显示装置的具体情况再进行适应性调整，在此不再赘述。

本申请的显示装置300还包括连接所述时序控制电路100和所述第一栅极驱动电路211的第二基板走线240。所述时序控制电路100输出的所述栅极驱动信号，通过第二基板走线240输出至所述第一栅极驱动电路211。所述第一薄膜晶体管221的沟道宽长比小于任意一个所述第二薄膜晶体管222的沟道宽长比。其中，该时序控制电路可以通过第二基板走线直接连接于第一栅极驱动电路，也可以借道源极驱动电路所在的覆晶薄膜额外设置的走线或者芯片空闲的引脚，再通过第二基板走线连接于第二栅极驱动电路。

关于薄膜晶体管220的沟道宽长比的设计，所述薄膜晶体管220包括：源极250，与所述源极250相对设置的漏极260，与所述源极250和漏极260部分重叠的栅极270，以及形成于所述源极250和所述漏极260之间的沟道区280。

以下举例说明薄膜晶体管沟道宽长比的几种设置方式。

比如：所述第一薄膜晶体管221的沟道区长度与所述第二薄膜晶体管222的沟道区长度相同，所述第一薄膜晶体管221的沟道区宽度小于所述第二薄膜晶体管222的沟道区宽度。或者，所述第一薄膜晶体管221的沟道区宽度与第二薄膜晶体管222的沟道区宽度相同，所述第一薄膜晶体管221的沟道区长度大于第二薄膜晶体管222的沟道区长度。或者，所述第一薄膜晶体管221的沟道区宽度小于第二薄膜晶体管222的沟道区宽度，所述第一薄膜晶体管221的沟道区长度大于第二薄膜晶体管222的沟道区长度。

本方案以第一栅极驱动电路和第二栅极驱动电路为例对薄膜晶体管的沟道宽长比进行解释，具体的，设第一栅极驱动电路对应连接的第一薄膜晶体管的沟道区的宽度为W1，长度为L1，对应设第二栅极驱动电路对应连接的第二薄膜晶体管的沟道区的宽度为W2，长度为L2，当L1＝L2时，设置W2＞W1，则W2/L2＞W1/L1；同理，当W1＝W2时，设置L1＞L2，则W2/L2＞W1/L1；当然，也可以同时调整沟道区的长度和宽度，例如可以设置W1＜W2，同时设置L1＞L2甚至，可以设置W2＞W1，且L2＞L1或者W2＜W1，且L2＜L1，只要W2与W1的比值大于L2与L1的比值，即W2/W1＞L1/L2，则可以使得W2/L2＞W1/L1。同理，第二栅极驱动电路对应连接的薄膜晶体管的沟道宽长比的差异，也可以根据上述方案进行设置。

作为一具体实施例，本申请公开了一种显示装置300，所述显示装置300包括输出栅极驱动信号的时序控制电路100，多条栅极线210，多个栅极驱动电路200和多个薄膜晶体管220，所述栅极驱动电路200接收所述栅极驱动信号，并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线210，所述薄膜晶体管220分别连接于多条所述栅极线210，根据所述栅极扫描信号打开或关闭；所述栅极驱动电路200对应的所述薄膜晶体管220的沟道宽长比，随着所述栅极驱动电路220与所述时序控制电路100的距离的增大，线性增大；连接于同一个所述栅极驱动电路的多个所述薄膜晶体管的沟道宽长比相同。同一个栅极驱动电路对应的薄膜晶体管的沟道宽长比一致，使得可以利用现有的光罩，通过拼接或多次曝光等方式来形成对应的薄膜晶体管而无需另外设计光罩，由于光罩精细度要求很高，成本较高，因而，本申请可以减少生产成本。

需要说明的是，本申请涉及的实施例以及技术特征，在保证实用性的基础上，可以单独实现，也可以结合实施，只要能够实施并改善水平区块不良问题，都应当视为属于本申请的保护范围。比如薄膜晶体管220的沟道区的宽W和长L的设计可根据显示装置尺寸大小以及对应的栅极线的数量等各方面因素进行设计，此处对显示装置尺寸等没有限定。

本申请的技术方案可以广泛用于各种显示装置，如TN(Twisted Nematic，扭曲向列型)显示装置、IPS(In-Plane Switching，平面转换型)显示装置、VA(VerticalAlignment，垂直配向型)显示装置、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示装置，当然，也可以是其他类型的显示装置。

以上内容是结合具体的可选的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种显示装置，其特征在于，包括：

时序控制电路，输出栅极驱动信号；

多条栅极线；

多个栅极驱动电路，接收所述栅极驱动信号，并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线；以及

多个薄膜晶体管，分别连接于多条所述栅极线，根据所述栅极扫描信号打开或关闭；

其中，至少一个距离所述时序控制电路较远的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比，比至少一个较近的所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比大。

2.如权利要求1所述的一种显示装置，其特征在于，连接于同一个所述栅极驱动电路的多个所述薄膜晶体管的沟道宽长比相同。

3.如权利要求1所述的一种显示装置，其特征在于，所述显示装置还包括设置在相邻两个所述栅极驱动电路之间的第一基板走线；

所述栅极驱动电路包括第一栅极驱动电路和至少一个第二栅极驱动电路；所述第一栅极驱动电路接收所述栅极驱动信号，并通过所述第一基板走线将所述栅极驱动信号传递给所述第二栅极驱动电路；

连接于所述第一栅极驱动电路的所述薄膜晶体管为第一薄膜晶体管，连接于所述第二栅极驱动电路的所述薄膜晶体管为第二薄膜晶体管；所述第一薄膜晶体管的沟道宽长比小于所述第二薄膜晶体管的沟道宽长比。

4.如权利要求3所述的一种显示装置，其特征在于，所述第二栅极驱动电路至少有两个，所述第二栅极驱动电路之间通过所述第一基板走线连接，以将所述栅极驱动信号从距离所述时序控制电路较近的所述第二栅极驱动电路，传递给较远的所述第二栅极驱动电路；

连接于所有的所述第二栅极驱动电路的第二薄膜晶体管的沟道宽长比相同。

5.如权利要求3所述的一种显示装置，其特征在于，所述第二栅极驱动电路至少设置有两个，所述第二栅极驱动电路之间通过所述第一基板走线连接，以将所述栅极驱动信号从距离所述时序控制电路较近的所述第二栅极驱动电路，传递给较远的所述第二栅极驱动电路；

距离所述第一栅极驱动电路较近的所述第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比，小于距离较远的所述第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比。

6.如权利要求3所述的一种显示装置，其特征在于，还包括：

第二基板走线，连接所述时序控制电路和所述第一栅极驱动电路；

所述时序控制电路输出的所述栅极驱动信号，通过第二基板走线输出至所述第一栅极驱动电路；

所述第二栅极驱动电路每向下一个所述第二栅极驱动电路传递所述栅极驱动信号，对应的所述第二栅极驱动电路的薄膜晶体管的沟道宽长比线性递增。

7.如权利要求6所述的一种显示装置，其特征在于，所述沟道宽长比满足如下公式：

其中，所述

为所述第一栅极驱动电路对应的第一薄膜晶体管的沟道宽长比，所述

为最接近所述第一栅极驱动电路的第二栅极驱动电路对应的第二薄膜晶体管的沟道宽长比，所述X为栅极驱动信号的原始信号强度，所述X_R1为第一基板走线对栅极驱动信号的阻抗损耗，所述X_R2第二基板走线对栅极驱动信号的阻抗损耗。

8.如权利要求3所述的一种显示装置，其特征在于，所述薄膜晶体管包括：

源极；

漏极，和与所述源极相对设置；

栅极，与所述源极和漏极部分重叠；以及

沟道区，形成于所述源极和所述漏极之间；

其中，所述第一薄膜晶体管的沟道区长度与所述第二薄膜晶体管的沟道区长度相同，所述第一薄膜晶体管的沟道区宽度小于所述第二薄膜晶体管的沟道区宽度；

或所述第一薄膜晶体管的沟道区宽度与第二薄膜晶体管的沟道区宽度相同，所述第一薄膜晶体管的沟道区长度大于第二薄膜晶体管的沟道区长度；

或所述第一薄膜晶体管的沟道区宽度小于第二薄膜晶体管的沟道区宽度，所述第一薄膜晶体管的沟道区长度大于第二薄膜晶体管的沟道区长度。

9.一种显示装置，其特征在于，包括：

时序控制电路，输出栅极驱动信号；

多条栅极线；

多个栅极驱动电路，接收所述栅极驱动信号，并分别根据所述栅极驱动信号输出栅极扫描信号至对应的所述栅极线；

多个薄膜晶体管，分别连接于多条所述栅极线，根据所述栅极扫描信号打开或关闭；

所述栅极驱动电路对应的所述薄膜晶体管的沟道宽长比，随着所述栅极驱动电路与所述时序控制电路的距离的增大，线性增大；连接于同一个所述栅极驱动电路的多个所述薄膜晶体管的沟道宽长比相同。

10.一种显示器，其特征在于，包括如权利要求1至9任意一项所述的显示装置。

Images