KR20110038318A - 어레이기판 및 이를 포함하는 액정표시장치 - Google Patents

어레이기판 및 이를 포함하는 액정표시장치 Download PDF

Info

Publication number
KR20110038318A
KR20110038318A KR1020090095558A KR20090095558A KR20110038318A KR 20110038318 A KR20110038318 A KR 20110038318A KR 1020090095558 A KR1020090095558 A KR 1020090095558A KR 20090095558 A KR20090095558 A KR 20090095558A KR 20110038318 A KR20110038318 A KR 20110038318A
Authority
KR
South Korea
Prior art keywords
link
gate
wires
data
wirings
Prior art date
Application number
KR1020090095558A
Other languages
English (en)
Other versions
KR101685409B1 (ko
Inventor
고태윤
허창록
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090095558A priority Critical patent/KR101685409B1/ko
Publication of KR20110038318A publication Critical patent/KR20110038318A/ko
Application granted granted Critical
Publication of KR101685409B1 publication Critical patent/KR101685409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과; 상기 다수의 화소영역 각각에 형성되는 박막트랜지스터와; 상기 다수의 게이트 배선 및 상기 다수의 데이터 배선에 공급되는 게이트 신호 및 데이터 신호를 생성하는 구동 집적회로와; 상기 게이트 신호를 상기 다수의 게이트 배선에 전달하는 다수의 게이트링크 배선과; 상기 데이터 신호를 상기 다수의 데이터 배선에 전달하는 다수의 데이터링크 배선과; 상기 다수의 게이트링크 배선 또는 상기 다수의 데이터링크 배선의 적어도 일 측에 형성되고, 전기적으로 플로우팅(floating)되는 적어도 하나의 더미링크 배선을 포함하는 표시장치용 어레이기판을 제공한다.
링크배선, 더미링크 배선, 선폭

Description

어레이기판 및 이를 포함하는 액정표시장치 {Array Substrate And Liquid Crystal Display Device Including The Same}
본 발명은 어레이기판에 관한 것으로, 특히 게이트링크 배선과 데이터링크 배선의 최외곽에 더미링크배선을 형성함으로써 화질이 개선된 어레이기판 및 이를 포함하는 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정표시장치(liquid crystal display device)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 널리 사용되고 있다.
일반적으로 액정표시장치는 각각 전극이 형성되어 있는 두 기판을 두 전극이 서로 마주보도록 배치하고, 상기 두 전극 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.
이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유니트와, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.
통상적으로 구동부는 인쇄회로기판(printed circuit board: PCB)에 구현되는데, 액정패널의 게이트 배선과 연결되는 게이트 구동부와 데이터 배선과 연결되는 데이터 구동부로 나뉘어 게이트용 인쇄회로기판(gate PCB) 및 데이터용 인쇄회로기판(data PCB)으로 구현될 수 있으며, 이들 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판은, 액정패널의 일 측에 형성되며 게이트 배선과 연결되는 게이트 패드와, 상기 게이트 패드가 형성된 일 측과 직교하는 타 측에 형성되며 데이터 배선과 연결된 데이터 패드 각각에 테이프 캐리어 패키지(tape carrier package: TCP)와 같은 형태로 실장될 수 있다.
소형 모델의 경우 게이트 배선 및 데이터 배선의 수가 상대적으로 적으므로, 게이트 배선용 구동 집적회로(driving integrated circuit: D-IC) 및 데이터 배선용 구동 집적회로를 별도로 구성하지 않고 하나의 구동 집적회로가 게이트 배선용 게이트 신호와 데이터 배선용 데이터 신호를 모두 공급하는 형태의 액정표시장치가 개발되고 있다.
특히, 이러한 구동 집적회로를 액정패널의 기판 상부에 직접 장착하는 COG(chip on glass) 타입의 액정표시장치도 제안되고 있다.
도 1은 종래의 액정표시장치의 구조를 도시한 도면이다.
도 1에 도시한 바와 같이, 액정표시장치(10)는, 제1 및 제2기판(20, 60)과 그 사이에 형성된 액정층(미도시)을 포함한다.
제1기판(20) 상부에는 서로 교차하여 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm)과 제1 내지 제n데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(Tr)가 형성된다.
그리고, 각 화소영역(P)에는 박막트랜지스터(Tr)에 연결되는 액정 커패시터(Clc)와 스토리지 커패시터(Cst)가 형성되고, 액정 커패시터(Clc)와 스토리지 커패시터(Cst)는 제1 내지 제m공통배선(CL1 내지 CLm) 각각에 연결된다.
제1기판(20)의 일 가장자리에는 게이트 배선 및 데이터 배선에 게이트 신호 및 데이터 신호를 각각 공급하는 구동 집적회로(70)가 형성되고, 구동 집적회로(70) 바깥 부분에는 구동 집적회로와 연결되어 외부의 구동부로부터 다수의 구동신호와 전원을 입력 받는 입력패드(54)가 형성된다.
여기서, 구동 집적회로(70)는 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 통하여 제1 내지 제m게이트 배선(GL1 내지 GLm)과 연결되고, 제1 및 제2공통링크 배선(CLL1, CLL2)을 통하여 제1 내지 제m공통 배선(CL1 내지 CLm)과 연결되고, 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)을 통하여 제1 내지 제n데이터 배선(DL1 내지 DLn)과 연결된다.
구동 집적회로(70)는 외부의 구동부로부터 공급되는 다수의 구동신호를 이용하여 게이트 신호 및 데이터 신호를 생성하는데, 게이트 신호는 게이트링크 배선 및 게이트 배선을 통하여 각 화소영역(P)의 박막트랜지스터(Tr)의 게이트 전극에 인가되어 박막트랜지스터(Tr)를 스위칭하고, 데이터 신호는 데이터링크 배선 및 데이터 배선을 통하여 각 화소영역(P)의 박막트랜지스터(Tr)의 소스 전극에 공급되어 턴-온(turn-on)된 박막트랜지스터(Tr)를 통하여 액정커패시터(Clc) 및 스토리지 커패시터(Cst)에 인가된다.
여기서, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)은 짝수 번째와 홀수 번째가 분리되어 구동 집적회로(70)의 양 가장자리부에 연결되고, 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 구동 집적회로(70)의 중앙부에 연결된다.
그리고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 각각은 동일한 선폭 및 배선간격으로 형성될 수 있다.
그런데, 제1기판(20) 상부에 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 규칙적인 형태로 배치되므로, 식각 시 중앙부와 가장자리부의 식각 상태가 상이하게 되는데, 이를 도면을 참조하여 설명한다.
도 2는 도 1의 A부분에 대응되는 어레이기판을 도시한 도면으로, 횡전계(in-plane switching: IPS)방식 액정표시장치용 어레이기판을 예로 들었으며, 도 1을 함께 참조하여 설명한다.
도 2에 도시한 바와 같이, 제1기판(20) 상부에는 서로 교차하여 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm)과 제1 내지 제n데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(Tr)가 형성된다.
그리고, 각 화소영역(P)에는 박막트랜지스터(Tr)에 연결되는 화소전극(52)과, 화소전극(52)에 평행하게 이격되는 공통전극(22)이 형성되고, 공통전극은 제1 내지 제m공통배선(CL1 내지 CLm)에 연결되어 공통전압을 공급 받는다.
제1 내지 제m게이트 배선(GL1 내지 GLm)은 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 통하여 구동 집적회로(70)에 연결되고, 제1 내지 제m공통 배선(CL1 내지 CLm)은 제1 및 제2공통링크 배선(CLL1, CLL2)을 통하여 구동 집적회로(70)에 연결되고, 제1 내지 제n데이터 배선(DL1 내지 DLn)은 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)을 통하여 구동 집적회로(70)에 연결된다.
제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 구동 집적회로(70)의 중앙부에 연결되도록 배치되고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)은 짝수 번째와 홀수 번째가 나뉘어 각각 구동 집적회로(70)의 양 가장자리부에 연결되도록 배치되며, 제1 및 제2공통링크 배선(CLL1, CLL2)은 게이트링크 배선과 데이터링크 배선의 사이에 배치된다.
여기서, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 모두 동일한 선폭을 가지도록 설계되지만, 규칙적인 패턴이 촘촘하게 배치되어 하나의 무리를 이루고 있으므로, 습식 식각과 같은 식각공정에서 중앙부의 링크배선과 최외곽부의 링크배선을 식각하는 식각용액(etchant)의 상태는 서로 상이하게 된다.
즉, 중앙부의 링크배선의 경우에는 좌우 측에 동일 형상의 패턴이 배치되어 있지만, 최외곽부의 링크배선의 경우에는 좌우 측 중 하나에만 동일 형상의 패턴이 배치되어 있으므로, 상이한 식각환경이 조성된다.
이에 따라, 최외곽부의 링크배선의 선폭은 중앙부의 링크배선의 선폭과 상이하게 된다.
예를 들어, 제1데이터링크 배선(DLL1)의 제1선폭(w1)은 제2데이터링크 배선(DLL2)의 제2선폭(w2) 및 제3데이터링크 배선(DLL3)의 제3선폭(w3)보다 크거나 작게 되고, 제1게이트링크 배선(GLL1)의 제4선폭(w4)은 제3게이트링크 배선(GLL3)의 제5선폭(w5) 및 제5게이트링크 배선(GLL5)의 제6선폭(w6)보다 크거나 작게 된다.
물론, 제2 및 제3선폭(w2, w3)은 서로 동일하고, 제5 및 제6선폭(w5, w6)은 서로 동일하다. (w1 ≠ w2 = w3, w4 ≠ w5 = w6)
이러한 링크 배선의 선폭의 차이는 링크 배선의 저항 차이를 유발하고, 저항 차이는 링크 배선을 통하여 전달되는 게이트 신호 및 데이터 신호의 왜곡을 유발한다.
예를 들어, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제1데이터링크 배선(DLL1)이 다른 링크 배선보다 작은 선폭으로 형성된 경우, 제1게이트링크 배선(GLL1)과 제1데이터링크 배선(DLL1)의 저항은 다른 링크 배선보다 크게 되고, 제1게이트링크 배선(GLL1)을 통하여 제1게이트배선(GL1)으로 전달되는 게이트 신호와 제1데이터링크 배선(DLL1)을 통하여 제1데이터 배선(DL1)으로 전달되는 데이터 신호는 저항과 커패시턴스의 곱(RC)으로 표현되는 시상수(time constant)에 비례하여 지연되거나, 인가하고자 하는 전압보다 작은 전압으로 강하되어 전달될 수 있다.
이러한 게이트 신호 및 데이터 신호의 왜곡은 액정패널의 상하좌우 영상의 화질불량을 야기하는데, 예를 들어, 액정패널의 상하좌우의 빛샘(밝음) 불량이 발생하여 영상의 정상적 표시를 방해하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 액정표시장치용 어레이기판에 있어서, 다수의 게이트링크 배선 및 다수의 데이터링크 배선의 외부에 더미(dummy) 링크배선을 형성하여 다수의 게이트링크 배선 및 다수의 데이터링크 배선의 선폭을 균일하게 함으로써, 신호왜곡에 의한 불량을 방지하고 액정표시장치의 화질을 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은, 기판과; 상기 기판 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과; 상기 다수의 화소영역 각각에 형성되는 박막트랜지스터와; 상기 다수의 게이트 배선 및 상기 다수의 데이터 배선에 공급되는 게이트 신호 및 데이터 신호를 생성하는 구동 집적회로와; 상기 게이트 신호를 상기 다수의 게이트 배선에 전달하는 다수의 게이트링크 배선과; 상기 데이터 신호를 상기 다수의 데이 터 배선에 전달하는 다수의 데이터링크 배선과; 상기 다수의 게이트링크 배선 또는 상기 다수의 데이터링크 배선의 적어도 일 측에 형성되고, 전기적으로 플로우팅(floating)되는 적어도 하나의 더미링크 배선을 포함하는 표시장치용 어레이기판을 제공한다.
상기 구동 집적회로는 상기 기판의 일 가장자리에 장착되어 상기 다수의 게이트링크 배선 및 상기 다수의 데이터링크 배선에 연결될 수 있다.
여기서, 상기 다수의 게이트링크 배선은 홀수번째 배선들과 짝수번째 배선들로 분리되어 상기 구동 집적회로의 양 가장자리부에 각각 연결되고, 상기 데이터링크 배선은 상기 구동 집적회로의 중앙부에 연결될 수 있다.
그리고, 상기 적어도 하나의 더미링크 배선은, 상기 다수의 게이트링크 배선의 홀수번째 배선들의 양 측에 각각 형성되는 제1 및 제2더미링크 배선과, 상기 다수의 게이트링크 배선의 짝수번째 배선들의 양 측에 각각 형성되는 제3 및 제4더미링크 배선과, 상기 다수의 데이터링크배선의 양측에 각각 형성되는 제5 및 제6더미링크 배선을 포함할 수 있다.
상기 다수의 게이트링크 배선의 홀수번째 배선들은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제1 및 제2더미링크 배선은 상기 다수의 게이트링크 배선의 홀수번째 배선들과 동일한 선폭 및 동일한 배선간격으로 설계될 수 있으며, 상기 제1 및 제2더미링크 배선은 각각 상기 다수의 게이트링크 배선의 홀수번째 배선들 중 최외곽 배선에 대응되는 길이를 가질 수 있다.
또한, 상기 다수의 게이트링크 배선의 짝수번째 배선들은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제3 및 제4더미링크 배선은 상기 다수의 게이트링크 배선의 짝수번째 배선들과 동일한 선폭 및 동일한 배선간격으로 설계될 수 있으며, 상기 제3 및 제4더미링크 배선은 각각 상기 다수의 게이트링크 배선의 짝수번째 배선들 중 최외곽 배선에 대응되는 길이를 가질 수 있다.
그리고, 상기 다수의 데이터링크 배선은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제5 및 제6더미링크 배선은 상기 다수의 데이터링크 배선과 동일한 선폭 및 동일한 배선간격으로 설계될 수 있으며, 상기 제5 및 제6더미링크 배선은 각각 상기 다수의 데이터링크 배선 중 최외곽 배선에 대응되는 길이를 가질 수 있다.
한편, 본 발명은, 서로 마주보며 이격되는 제1 및 제2기판과; 상기 제1기판의 내면에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과; 상기 다수의 화소영역 각각에 형성되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 다수의 게이트 배선 및 상기 다수의 데이터 배선에 공급되는 게이트 신호 및 데이터 신호를 생성하는 구동 집적회로와; 상기 게이트 신호를 상기 다수의 게이트 배선에 전달하는 다수의 게이트링크 배선과; 상기 데이터 신호를 상기 다수의 데이터 배선에 전달하는 다수의 데이터링크 배선과; 상기 다수의 게이트링크 배선 또는 상기 다수의 데이터링크 배선의 적어도 일 측에 형성되고, 전기적으로 플로우팅(floating)되는 적어도 하나의 더미링크 배선과; 상기 제2기판 내면에 형성되는 컬러필터층과; 상기 제1 및 제2기판 사이에 형성되는 액정층을 포함하는 액정표시장치를 제공한다.
위에 상술한 바와 같이, 본 발명에 따른 어레이기판 및 이를 포함하는 액정표시장치에서는, 다수의 게이트링크 배선 및 다수의 데이터링크 배선의 외부에 더미(dummy) 링크배선을 형성함으로써, 다수의 게이트링크 배선 및 다수의 데이터링크 배선이 각각 균일한 선폭을 갖도록 한다. 그 결과, 다수의 게이트링크 배선 및 다수의 데이터링크 배선 각각의 저항 차이가 제거되어, 다수의 게이트링크 배선 및 다수의 데이터링크 배선을 통하여 전달되는 게이트 신호 및 데이터 신호의 왜곡 및 그에 따른 불량이 방지되고, 궁극적으로 액정표시장치의 화질이 개선된다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 도시한 도면이다.
도 3에 도시한 바와 같이, 액정표시장치(110)는, 제1 및 제2기판(120, 160)과 그 사이에 형성된 액정층(미도시)을 포함한다.
도시하지는 않았지만, 제2기판(160)에는 적색, 녹색, 청색의 컬러필터를 포함하는 컬러필터층이 형성될 수 있다.
제1기판(120) 상부에는 서로 교차하여 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm)과 제1 내지 제n데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(Tr)가 형성된다(m, n은 각각 2 이상의 자연수일 수 있다).
그리고, 각 화소영역(P)에는 박막트랜지스터(Tr)에 연결되는 액정 커패시터(Clc)와 스토리지 커패시터(Cst)가 형성되고, 액정 커패시터(Clc)와 스토리지 커패시터(Cst)는 제1 내지 제m공통배선(CL1 내지 CLm) 각각에 연결된다.
제1기판(120)의 일 가장자리에는 게이트 배선 및 데이터 배선에 게이트 신호 및 데이터 신호를 각각 공급하는 구동 집적회로(170)가 형성되고, 구동 집적회로(170) 바깥 부분에는 구동 집적회로(170)와 연결되며 외부의 구동부로부터 다수의 구동신호와 전원을 입력 받는 입력패드(154)가 형성된다.
여기서, 구동 집적회로(170)는, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 통하여 제1 내지 제m게이트 배선(GL1 내지 GLm)과 연결되고, 제1 및 제2공통링크 배선(CLL1, CLL2)을 통하여 제1 내지 제m공통 배선(CL1 내지 CLm)과 연결되고, 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)을 통하여 제1 내지 제n데이터 배선(DL1 내지 DLn)과 연결된다.
구동 집적회로(170)는 외부의 구동부로부터 공급되는 다수의 구동신호를 이용하여 게이트 신호 및 데이터 신호를 생성하는데, 게이트 신호는 게이트링크 배선 및 게이트 배선을 통하여 각 화소영역(P)의 박막트랜지스터(Tr)의 게이트 전극에 인가되어 박막트랜지스터(Tr)를 스위칭하고, 데이터 신호는 데이터링크 배선 및 데이터 배선을 통하여 각 화소영역(P)의 박막트랜지스터(Tr)의 소스 전극에 공급되어 턴-온(turn-on)된 박막트랜지스터(Tr)를 통하여 액정커패시터(Clc) 및 스토리지 커패시터(Cst)에 인가된다.
그리고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)은 짝수 번째와 홀수 번째가 분리되어 구동 집적회로(170)의 양 가장자리부에 연결되고, 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 구동 집적회로(170)의 중앙부에 연결되도록 형성될 수 있는데, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 반으로 분리하여 구동 집적회로(170)의 양 가장자리부에 연결되도록 배치하는 것은, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 구동 집적회로(170)의 일 가장자리부에 연결할 경우 화소영역(P)을 포함하는 표시영역이 액정패널의 일 측으로 치우치는 것을 방지하기 위함이며, 다른 실시예에서는 이를 감수하고 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)을 구동 집적회로(170)의 일 가장자리부에 연결할 수도 있다.
그리고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 각각을 동일한 선폭 및 배선간격으로 형성하기 위하여, 구동 집적회로(170)의 좌측 가장자리부에 연결되는 홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)의 양측 외부에는 제1 및 제2더미링크(dummy link) 배선(181, 182)이 형성되고, 구동 집적회로(170)의 우측 가장자리부에 연결되는 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)의 양측 외부에는 제3 및 제4더미링크 배선(183, 184)이 형성되고(편의상, m을 짝수로 가정하고 설명한다), 구동 집적회로(170)의 중앙부에 연결되는 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)의 양측 외부에는 제5 및 제6더미링크 배선(185, 186)이 형성된다.
홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1) 각각은 동일한 선폭 및 배선간격으로 형성되는데, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 외부에 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)과 실질적으로 동일한 선폭 및 배선간격과 대응되는 길이를 갖도록 설계된 제1 및 제2더미링크 배선(181, 182)을 각각 배치함으로써, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 식각환경을 중앙부의 제3, 제5, , 제(m-3)게이트링크 배선(GLL3, GLL5, , GLLm-3) 각각의 식각환경과 동일하게 만들어 줄 수 있다.
즉, 제1더미링크 배선(181)은 제1게이트링크 배선(GLL1)과 실질적으로 동일한 선폭 및 길이를 가지며, 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)의 배선간격과 동일한 배선간격으로 이격되어 배치될 수 있으며, 제2더미링크배선(182)은 제(m-1)게이트링크 배선(GLLm-1)과 실질적으로 동일한 선폭 및 길이를 가지며, 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)의 배선간격과 동일한 배선간격으로 이격되어 배치될 수 있다.
따라서, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 선폭을 중앙부의 제3, 제5, , 제(m-3)게이트링크 배선(GLL3, GLL5, , GLLm-3) 각각의 선폭과 동일하게 형성할 수 있다.
마찬가지로, 제3 및 제4더미링크 배선(183, 184)에 의하여 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)의 최외곽 배선인 제2게이트링크 배선(GLL2)과 제m게이트링크 배선(GLLm)의 선폭을 중앙부의 제4, 제6, , 제(m-2)게이트링크 배선(GLL4, GLL6, , GLLm-2) 각각의 선폭과 동일하게 형 성할 수 있으며, 제5 및 제6더미링크 배선(185, 186)에 의하여 제1 내지 제n데이터트링크 배선(DLL1 내지 DLLn)의 최외곽 배선인 제1데이터링크 배선(DL1)과 제n데이터링크 배선(DLn)의 선폭을 중앙부의 제2, 제3, , 제(n-1)데이터링크 배선(DL2, DL3, , DLn-1) 각각의 선폭과 동일하게 형성할 수 있다.
도 3에서는, 홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)의 양측과, 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)의 양측과, 제1 내지 제n데이터트링크 배선(DLL1 내지 DLLn)의 양측에 각각 제1 내지 제6더미링크 배선(181 내지 186)을 형성하는 것을 예로 들었으나, 다른 실시예에서는 식각공정 결과에 따라 필요한 링크배선의 적어도 일측에 형성할 수 있다.
이러한 더미링크배선을 도면을 참조하여 상세히 설명한다.
도 4는 도 3의 A부분에 대응되는 어레이기판을 도시한 도면이고, 도 5는 도 4의 절단선 V-V에 따른 단면도이며, 도 3을 함께 참조하여 설명한다.
도 4 및 도 5에서는, 횡전계(in-plane switching: IPS)방식 액정표시장치용 어레이기판을 예로 들었으나, 다른 실시예에서는 더미링크 배선을 TN(twisted nematic) 방식, VA(vertical alignment) 방식 등의 다양한 방식의 액정표시장치에 적용할 수 있으며, 유기전계발광 표시장치 등의 액정표시장치 이외의 다수의 링크배선을 포함하는 표시장치에도 적용할 수 있다.
도 4 및 도 5에 도시한 바와 같이, 제1기판(120) 상부에는 서로 교차하여 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm)과 제1 내지 제n데이 터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(Tr)가 형성된다.
박막트랜지스터(Tr)는 제1기판(120) 상부에 형성되는 게이트 전극(132), 게이트 전극(132) 상부에 형성되는 게이트 절연막(134), 게이트 절연막(134) 상부에 형성되는 반도체층(146), 반도체층(146) 상부에 서로 이격되어 형성되는 소스 및 드레인 전극(154, 156)을 포함하고, 박막트랜지스터(Tr) 상부에는 보호층(158)이 형성된다.
그리고, 각 화소영역(P)의 게이트 절연막(134)과 보호층(158) 사이에는 박막트랜지스터(Tr)에 연결되는 화소전극(152)이 형성되고, 각 화소영역(P)의 제1기판(120)과 게이트 절연막(134) 사이에는 화소전극(152)과 평행하게 이격되는 공통전극(122)이 형성된다.
공통전극(122)은 제1 내지 제m공통배선(CL1 내지 CLm)에 연결되어 공통전압을 공급 받는다.
도 4 및 도 5에서는, 화소전극(152)과 공통전극(122)공통전극이 각각 소스 및 드레인 전극(154, 156)과 게이트 전극(132)과 동일층, 동일물질로 형성되는 것으로 예로 들었으나, 다른 실시예에서는 화소전극과 공통전극을 보호층 상부에 투명도전성 물질로 형성하여 액정표시장치의 휘도를 증가시킬 수 있다.
화소전극(152)과 공통전극(122)은 화소영역(P)에 서로 교대로 배치되고, 각각 데이터 신호 및 공통전압을 인가 받아 수평 전기장을 생성하고, 액정층(미도시)의 액정분자는 수평 전기장에 의하여 재배열되어, 투과율 변화로 영상을 표시한다.
한편, 제1기판(120)과 게이트 절연막(134) 사이에는, 제1 내지 제m게이트 배선(GL1 내지 GLm)과 구동 집적회로(170)를 연결하는 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과, 제1 내지 제m공통 배선(CL1 내지 CLm)과 구동 집적회로(170)를 연결하는 제1 및 제2공통링크 배선(CLL1, CLL2)과, 제1 내지 제n데이터 배선(DL1 내지 DLn)과 구동 집적회로(170)를 연결하는 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)이, 게이트 전극(132)과 동일층, 동일물질로 형성된다.
이때, 제1 및 제2공통링크 배선(CLL1, CLL2)은 같은 층에 형성되는 제1 내지 제m게이트 배선(GL1 내지 GLm)을 통과하기 위하여 게이트 절연막(134)과 보호막(158) 사이에 형성되는 제1 및 제2점프배선(JL1, 미도시)을 통하여 제1 내지 제m공통 배선(CL1 내지 CLm)에 연결될 수 있다.
제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 구동 집적회로(170)의 중앙부에 연결되도록 배치되고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)은 짝수 번째와 홀수 번째가 나뉘어 각각 구동 집적회로(170)의 양 가장자리부에 연결되도록 배치된다.
또한, 제1공통링크 배선(CLL1)은 홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 사이에 형성되고, 제2공통링크 배선(CLL2)은 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 사이에 배치된다.
제1 및 제2공통링크 배선(CLL1, CLL2) 각각은 안정적인 공통전압 공급을 위하 여 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 각각보다 큰 선폭을 가질 수 있다.
그리고, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn) 각각을 동일한 선폭 및 배선간격으로 형성하기 위하여, 구동 집적회로(170)의 좌측 가장자리부에 연결되는 홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1)의 양측 외부에는 제1 및 제2더미링크(dummy link) 배선(181, 182)이 형성되고, 구동 집적회로(170)의 우측 가장자리부에 연결되는 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)의 양측 외부에는 제3 및 제4더미링크 배선(183, 184)이 형성되고, 구동 집적회로(170)의 중앙부에 연결되는 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)의 양측 외부에는 제5 및 제6더미링크 배선(185, 186)이 형성된다.
제1 내지 제6더미링크 배선(181 내지 186)은 섬 형상(island shape)으로 형성된 전기적으로 플로우팅(floating)된 패턴으로, 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm) 및 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)과 동일층, 동일물질로 형성되므로, 여기서는 게이트 전극(132)과 동일층, 동일물질로 형성된다.
즉, 홀수 번째 게이트링크 배선인 제1, 제3, , 제(m-1)게이트링크 배선(GLL1, GLL3, , GLLm-1) 각각이 동일한 선폭 및 배선간격으로 형성될 수 있도록, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 외부에 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)과 실질적으로 동일한 선 폭 및 배선간격과 대응되는 길이를 갖도록 설계된 제1 및 제2더미링크 배선(181, 182)을 각각 배치한다.
따라서, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 식각환경은 중앙부의 제3, 제5, , 제(m-3)게이트링크 배선(GLL3, GLL5, , GLLm-3) 각각의 식각환경과 동일하게 된다.
그러므로, 최외곽 배선인 제1게이트링크 배선(GLL1)과 제(m-1)게이트링크 배선(GLLm-1)의 선폭을 중앙부의 제3, 제5, , 제(m-3)게이트링크 배선(GLL3, GLL5, , GLLm-3) 각각의 선폭과 동일하게 형성할 수 있다.
마찬가지로, 제3 및 제4더미링크 배선(183, 184)에 의하여 짝수 번째 게이트링크 배선인 제2, 제4, , 제m게이트링크 배선(GLL2, GLL4, , GLLm)의 최외곽 배선인 제2게이트링크 배선(GLL2)과 제m게이트링크 배선(GLLm)의 선폭을 중앙부의 제4, 제6, , 제(m-2)게이트링크 배선(GLL4, GLL6, , GLLm-2) 각각의 선폭과 동일하게 형성할 수 있으며, 제5 및 제6더미링크 배선(185, 186)에 의하여 제1 내지 제n데이터트링크 배선(DLL1 내지 DLLn)의 최외곽 배선인 제1데이터링크 배선(DL1)과 제n데이터링크 배선(DLn)의 선폭을 중앙부의 제2, 제3, , 제(n-1)데이터링크 배선(DL2, DL3, , DLn-1) 각각의 선폭과 동일하게 형성할 수 있다.
예를 들어, 제1데이터링크 배선(DLL1)의 제1선폭(w1)은 제2데이터링크 배선(DLL2)의 제2선폭(w2) 및 제3데이터링크 배선(DLL3)의 제3선폭(w3)과 동일하게 형성되고, 대신에 제5더미링크 배선(185)의 제4선폭(w4)이 제1 내지 제3선폭(w1, w2, w3)보다 크거나 작게 형성된다. (w1 = w2 = w3 ≠ w4)
그리고, 제1 내지 제3데이터링크 배선(DLL1 내지 DLL3)은 제1배선간격(d1)으로 이격되고, 제5더미링크 배선(185) 역시 제1데이터링크 배선(DLL1)으로부터 제1배선간격(d1)으로 이격되도록 설계된다.
또한, 제1게이트링크 배선(GLL1)의 제5선폭(w5)은 제3게이트링크 배선(GLL3)의 제6선폭(w6) 및 제5게이트링크 배선(GLL5)의 제7선폭(w7)과 동일하게 형성되고, 대신에 제1더미링크 배선(181)의 제8선폭(w8)이 제5 내지 제7선폭(w5, w6, w7)보다 크거나 작게 형성된다. (w5 = w6 = w7 ≠ w8)
그리고, 제1, 제3 및 제5게이트링크 배선(GLL1, GLL3, GLL5)은 제2배선간격(d1)으로 이격되고, 제1더미링크 배선(181) 역시 제1게이트링크 배선(GLL1)으로부터 제2배선간격(d2)으로 이격되도록 설계된다.
따라서, 제1 내지 제6더미링크 배선(181 내지 186)에 의하여 제1 내지 제m게이트링크 배선(GLL1 내지 GLLm)과 제1 내지 제n데이터링크 배선(DLL1 내지 DLLn)은 모두 설계된 대로 동일한 선폭 및 배선간격으로 형성될 수 있다.
물론, 그 대신에 제1 내지 제6더미링크 배선(181 내지 186)은 설계된 선폭 및 배선간격을 갖지 못하게 되지만, 제1 내지 제6더미링크 배선(181 내지 186)은 전기적으로 플로우팅 되어 신호 전달에서의 왜곡이나 기생용량 생성 등의 영향을 주지 못하므로 액정표시장치의 특성에는 악영향을 끼치지 않는다.
그러므로, 본 발명의 실시예에 따른 액정표시장치에 있어서는, 다수의 게이트링크 배선과 다수의 데이터링크 배선의 외부에 더미링크 배선을 형성하여 다수의 게이트링크 배선과 다수의 데이터링크 배선 각각의 선폭 및 배선간격을 균일하게 하여 배선간 저항 차이를 저감할 수 있으며, 그 결과 다수의 게이트링크 배선과 다수의 데이터링크 배선을 통하여 전달되는 게이트 신호 및 데이터 신호에 있어서의 전압 강하 또는 지연(delay)과 같은 왜곡을 방지하고, 액정패널의 상하좌우의 빛샘(밝음)과 같은 화질불량을 방지할 수 있다.
한편, 도 4 및 도 5에서는 다수의 게이트링크 배선, 다수의 데이터링크 배선 및 다수의 더미링크 배선이 게이트 전극과 동일층, 동일물질로 형성되고, 다수의 공통링크 배선은 소스 및 드레인 전극과 동일층, 동일물질로 형성되는 점프배선을 통하여 다수의 공통배선에 연결되는 것을 예로 들어 설명하였으나, 다른 실시예에서는 다수의 게이트링크 배선, 다수의 데이터링크 배선 및 다수의 더미링크 배선이 소스 및 드레인 전극과 동일층, 동일물질로 형성될 수도 있으며, 그 경우 더미링크 배선 역시 다수의 게이트링크 배선과 다수의 데이터링크 배선과 마찬가지로 소스 및 드레인 전극과 동일층, 동일물질로 형성될 수 있으며, 이때 동일층으로 된 두 배선이 서로 교차하는 부분은 다른 도전층으로 이루어지는 점프배선을 이용하여 서로 교차되도록 구성할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 액정표시장치의 구조를 도시한 도면.
도 2는 도 1의 A부분에 대응되는 어레이기판을 도시한 도면.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 도시한 도면.
도 4는 도 3의 A부분에 대응되는 어레이기판을 도시한 도면.
도 5는 도 4의 절단선 V-V에 따른 단면도.

Claims (11)

  1. 기판과;
    상기 기판 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과;
    상기 다수의 화소영역 각각에 형성되는 박막트랜지스터와;
    상기 다수의 게이트 배선 및 상기 다수의 데이터 배선에 공급되는 게이트 신호 및 데이터 신호를 생성하는 구동 집적회로와;
    상기 게이트 신호를 상기 다수의 게이트 배선에 전달하는 다수의 게이트링크 배선과;
    상기 데이터 신호를 상기 다수의 데이터 배선에 전달하는 다수의 데이터링크 배선과;
    상기 다수의 게이트링크 배선 또는 상기 다수의 데이터링크 배선의 적어도 일 측에 형성되고, 전기적으로 플로우팅(floating)되는 적어도 하나의 더미링크 배선
    을 포함하는 표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 구동 집적회로는 상기 기판의 일 가장자리에 장착되어 상기 다수의 게이트링크 배선 및 상기 다수의 데이터링크 배선에 연결되는 표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 다수의 게이트링크 배선은 홀수번째 배선들과 짝수번째 배선들로 분리되어 상기 구동 집적회로의 양 가장자리부에 각각 연결되고, 상기 데이터링크 배선은 상기 구동 집적회로의 중앙부에 연결되는 표시장치용 어레이기판.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 더미링크 배선은, 상기 다수의 게이트링크 배선의 홀수번째 배선들의 양 측에 각각 형성되는 제1 및 제2더미링크 배선과, 상기 다수의 게이트링크 배선의 짝수번째 배선들의 양 측에 각각 형성되는 제3 및 제4더미링크 배선과, 상기 다수의 데이터링크배선의 양측에 각각 형성되는 제5 및 제6더미링크 배선을 포함하는 표시장치용 어레이기판.
  5. 제 4 항에 있어서,
    상기 다수의 게이트링크 배선의 홀수번째 배선들은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제1 및 제2더미링크 배선은 상기 다수의 게이트링크 배선의 홀수번째 배선들과 동일한 선폭 및 동일한 배선간격으로 설계되는 표시 장치용 어레이기판.
  6. 제 5 항에 있어서,
    상기 제1 및 제2더미링크 배선은 각각 상기 다수의 게이트링크 배선의 홀수번째 배선들 중 최외곽 배선에 대응되는 길이를 가지는 표시장치용 어레이기판.
  7. 제 4 항에 있어서,
    상기 다수의 게이트링크 배선의 짝수번째 배선들은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제3 및 제4더미링크 배선은 상기 다수의 게이트링크 배선의 짝수번째 배선들과 동일한 선폭 및 동일한 배선간격으로 설계되는 표시장치용 어레이기판.
  8. 제 7 항에 있어서,
    상기 제3 및 제4더미링크 배선은 각각 상기 다수의 게이트링크 배선의 짝수번째 배선들 중 최외곽 배선에 대응되는 길이를 가지는 표시장치용 어레이기판.
  9. 제 4 항에 있어서,
    상기 다수의 데이터링크 배선은 서로 동일한 선폭 및 동일한 배선간격으로 형성되고, 상기 제5 및 제6더미링크 배선은 상기 다수의 데이터링크 배선과 동일한 선폭 및 동일한 배선간격으로 설계되는 표시장치용 어레이기판.
  10. 제 9 항에 있어서,
    상기 제5 및 제6더미링크 배선은 각각 상기 다수의 데이터링크 배선 중 최외곽 배선에 대응되는 길이를 가지는 표시장치용 어레이기판.
  11. 서로 마주보며 이격되는 제1 및 제2기판과;
    상기 제1기판의 내면에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과;
    상기 다수의 화소영역 각각에 형성되는 박막트랜지스터와;
    상기 박막트랜지스터에 연결되는 화소전극과;
    상기 다수의 게이트 배선 및 상기 다수의 데이터 배선에 공급되는 게이트 신호 및 데이터 신호를 생성하는 구동 집적회로와;
    상기 게이트 신호를 상기 다수의 게이트 배선에 전달하는 다수의 게이트링크 배선과;
    상기 데이터 신호를 상기 다수의 데이터 배선에 전달하는 다수의 데이터링크 배선과;
    상기 다수의 게이트링크 배선 또는 상기 다수의 데이터링크 배선의 적어도 일 측에 형성되고, 전기적으로 플로우팅(floating)되는 적어도 하나의 더미링크 배선과;
    상기 제2기판 내면에 형성되는 컬러필터층과;
    상기 제1 및 제2기판 사이에 형성되는 액정층
    을 포함하는 액정표시장치.
KR1020090095558A 2009-10-08 2009-10-08 어레이기판 및 이를 포함하는 액정표시장치 KR101685409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090095558A KR101685409B1 (ko) 2009-10-08 2009-10-08 어레이기판 및 이를 포함하는 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095558A KR101685409B1 (ko) 2009-10-08 2009-10-08 어레이기판 및 이를 포함하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110038318A true KR20110038318A (ko) 2011-04-14
KR101685409B1 KR101685409B1 (ko) 2016-12-13

Family

ID=44045400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095558A KR101685409B1 (ko) 2009-10-08 2009-10-08 어레이기판 및 이를 포함하는 액정표시장치

Country Status (1)

Country Link
KR (1) KR101685409B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140088935A (ko) * 2012-12-31 2014-07-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판
KR20140098481A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20150030087A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210099234A (ko) 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066420A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
KR20030057141A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050032280A (ko) * 2003-10-01 2005-04-07 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060037660A (ko) * 2004-10-28 2006-05-03 엘지.필립스 엘시디 주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066420A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
KR20030057141A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050032280A (ko) * 2003-10-01 2005-04-07 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060037660A (ko) * 2004-10-28 2006-05-03 엘지.필립스 엘시디 주식회사 액정 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140088935A (ko) * 2012-12-31 2014-07-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판
KR20140098481A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20150030087A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR101685409B1 (ko) 2016-12-13

Similar Documents

Publication Publication Date Title
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
US9753346B2 (en) Horizontal stripe liquid crystal display device
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
US11796878B2 (en) Active matrix substrate and display panel
KR101910340B1 (ko) 내로우 베젤을 갖는 액정표시장치
US9875699B2 (en) Display device
US8054272B2 (en) Display apparatus
US20110007257A1 (en) Liquid crystal display
JP2007193334A5 (ko)
CN108663863B (zh) 阵列基板
JP5153011B2 (ja) 液晶表示装置
KR20090125501A (ko) 액정표시장치 및 그 제조방법
KR101685409B1 (ko) 어레이기판 및 이를 포함하는 액정표시장치
US8188951B2 (en) Chip on glass type display device
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR101427135B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판
KR20020078365A (ko) 액정표시장치용 구동 아이씨 연결부
KR102219771B1 (ko) 수평 전계형 액정 표시장치
KR100990315B1 (ko) 액정표시장치
KR20170080282A (ko) 표시장치
KR102248646B1 (ko) 연성회로기판 및 이를 포함하는 표시장치
KR100966438B1 (ko) 스토리지 배선의 저항을 감소시킨 액정표시패널
KR20060106322A (ko) 액정 표시 장치
JP2009036938A (ja) 表示装置
KR102219773B1 (ko) 수평 전계형 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4