CN112634807A - 栅极驱动电路、阵列基板和显示面板 - Google Patents

Abstract

本申请公开了一种栅极驱动电路、阵列基板和显示面板。该栅极驱动电路包括多个级联的栅极驱动单元；每级栅极驱动单元包括输出晶体管，沿第一方向，多个输出晶体管的导电沟道宽长比逐渐变大，可以使输出晶体管的等效阻抗沿第一方向逐渐减小，使每行栅极驱动单元提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换的过渡时间趋于相等，从而使得同一刷新率下像不同行的素单元的充电时间相等，改善显示面板的显示均一性。当显示面板的刷新率切换，不同行的扫描信号电平转换的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

Description

栅极驱动电路、阵列基板和显示面板

技术领域

本申请实施例涉及显示技术领域，尤其涉及一种栅极驱动电路、阵列基板和显示面板。

背景技术

显示面板包括多条信号线，在信号线为显示面板提供信号时，由于信号线上具有压降，导致信号线为显示面板不同位置的像素单元提供的信号大小不同，造成显示面板的显示均一性比较差。当显示面板采用多刷新率驱动时，不同刷新率进行切换时，显示面板中的像素电路的充电时间不同，容易导致显示面板的显示均一性的差异性被放大，进而使得显示面板在频率切换时亮度发生跳变，影响显示面板的显示效果。

发明内容

本申请提供一种栅极驱动电路、阵列基板和显示面板，以提高显示面板在频率切换时的显示均一性。

第一方面，本申请实施例提供了一种栅极驱动电路，包括多个级联的栅极驱动单元；每级所述栅极驱动单元包括输出晶体管，沿第一方向，多个所述输出晶体管的导电沟道宽长比逐渐变大；其中，所述第一方向为所述栅极驱动电路的电源信号衰减的方向。

可选地，沿所述第一方向，多个所述输出晶体管的导电沟道的长度不变，宽度逐渐变大。

可选地，所述输出晶体管包括多个子输出晶体管，多个所述子输出晶体管并联；并联的所述子输出晶体管的导电沟道的宽度变化量之和为所述输出晶体管的导通沟道的宽度变化量。

可选地，多个所述子输出晶体管的导电沟道的宽度变化量相等。

第二方面，本申请实施例还提供了一种阵列基板，包括：

基板，包括显示区和非显示区；所述非显示区围绕所述显示区；

有源层，设置于所述基板上，所述非显示区的有源层包括多个沟道区，作为栅极驱动电路的输出晶体管的导电沟道；沿第一方向，多个所述沟道区的宽长比逐渐变大，其中，所述第一方向为所述栅极驱动电路的电源信号衰减的方向。

可选地，沿所述第一方向，多个所述沟道区的长度不变，宽度逐渐变大；

每一所述沟道区包括多个子沟道区，每一所述子沟道区的宽度变化量之和为所述沟道区的宽度变化量。

可选地，阵列基板还包括：

第一导电层，设置于所述有源层远离所述基板的一侧，所述第一导电层包括多个栅极，沿所述基板的厚度方向，每个所述栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影交叠；每一所述沟道区内的多个所述子沟道区对应的所述栅极电连接。

可选地，所述有源层还包括多个第一有源区和多个第二有源区，沿所述沟道区的长度方向，所述第一有源区和所述第二有源区分别设置于所述沟道区的两侧；沿所述第一方向，多个所述第一有源区的宽度不变，多个所述第二有源区的宽度不变。

可选地，阵列基板还包括：

第二导电层，设置于所述第一导电层远离所述基板的一侧，所述第二导电层包括多个源极和多个漏极，沿所述基板的厚度方向，每个所述源极在所述基板上的正投影与所述第一有源区在所述基板上的正投影交叠，每个所述漏极在所述基板上的正投影与所述第二有源区在所述基板上的正投影交叠；每一所述第一有源区对应的所述源极电连接，每一所述第二有源区对应的所述漏极电连接。

第三方面，本申请实施例还提供了一种显示面板，包括本申请任意实施例提供的阵列基板。

本申请实施例的技术方案，通过设置沿第一方向，每级栅极驱动单元中的输出晶体管的导电沟道宽长比逐渐变大，可以使输出晶体管的等效阻抗沿第一方向逐渐减小，在每行像素单元的阻抗逐渐增大的基础上，可以使每行栅极驱动单元提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换时的过渡时间趋于相等，从而使得同一刷新率下像不同行的素单元的充电时间相等，改善显示面板的显示均一性。另外，当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

附图说明

图1为现有技术提供的一种不同刷新率下像素电路的充电时间相等的时序图；

图2为本申请实施例提供的一种显示面板的结构示意图；

图3为本申请实施例提供的一种栅极驱动电路的输出晶体管的结构示意图；

图4为本申请实施例提供的一种显示面板的不同像素行对应的输出晶体管的导电沟道宽长比的示意图；

图5为本申请实施例提供的一种显示面板的不同像素行对应的输出晶体管输出的扫描信号的下降沿时间的示意图；

图6为本申请实施例提供的另一种栅极驱动电路的输出晶体管的结构示意图；

图7为本申请实施例提供的另一种栅极驱动电路的输出晶体管的结构示意图；

图8为本申请实施例提供的一种阵列基板的结构示意图；

图9为本申请实施例提供的另一种阵列基板的结构示意图；

图10为本申请实施例提供的另一种阵列基板的结构示意图；

图11为本申请实施例提供的另一种阵列基板的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。

显示面板上设置有驱动芯片，驱动芯片与信号线连接，用于通过信号线为显示面板中的像素电路提供驱动信号，使其根据驱动信号发光。由于信号线上具有压降，当信号由信号线靠近驱动芯片的一端传输至信号线远离驱动芯片的一端时，信号线上不同位置的阻抗不相等，使得信号传输至信号线的不同位置时的负载不相等，即信号写入负载时电平变化的上升沿和下降沿的斜率不同，负载越大，信号写入负载时电平变化的上升沿和下降沿的斜率越小，导致信号写入负载的时间不同，影响显示面板的显示均一性。示例性地，当信号线为扫描信号线时，扫描信号线上的阻抗由靠近驱动芯片的一端向远离驱动芯片的方向逐渐增加，使得扫描信号线上提供的扫描信号写入像素电路时，扫描信号高低电平变化的上升沿和下降沿的斜率逐渐减小，即扫描信号的高低电平变化的过渡时间增加，导致扫描信号控制像素电路的充电时间逐渐减小，像素电路充电后的电压不同，发光亮度不同，显示面板的显示均一性比较差。例如，当像素电路中的晶体管为P型晶体管时，像素电路的充电时间越短，驱动像素电路中驱动晶体管栅极写入的数据电压越小，像素电路的发光亮度逐渐增加，即显示面板的发光亮度由靠近驱动芯片的一端向远离驱动芯片的方向逐渐增加。当显示面板采用多种刷新率驱动时，不同的刷新率切换导致显示面板的一帧时间变化，像素电路的充电时间会适应性改变。而扫描信号线上不同位置的扫描信号的电平转换时的过渡时间不会随着刷新率的改变而改变，导致扫描信号的电平转换时的过渡时间占据像素电路的整体充电时间的比例发生改变，会导致显示面板上不同位置的像素电路的充电时间差异性缩小或变大，因此在刷新率切换时，显示面板的发光亮度由靠近驱动芯片的一端向远离驱动芯片的方向会产生跳变，影响显示面板的显示效果。

现有技术中，可以通过控制不同刷新率驱动时，像素电路的充电时间不变，以解决显示面板中存在发光亮度跳变的问题。图1为现有技术提供的一种不同刷新率下像素电路的充电时间相等的时序图。如图1所示，刷新率为60Hz时的充电时间c1与刷新率为90Hz时的充电时间c2相等，避免不同刷新率切换时显示面板的发光亮度跳变。此时会使得低刷新率的充电时间减少，降低低刷新率下像素电路的补偿能力，导致低刷新率下显示面板的低灰阶显示画质质量恶化。

针对上述技术问题，本申请实施例提供了一种栅极驱动电路。图2为本申请实施例提供的一种显示面板的结构示意图，图3为本申请实施例提供的一种栅极驱动电路的输出晶体管的结构示意图。如图2和图3所示，该栅极驱动电路110包括多个级联的栅极驱动单元111；每级栅极驱动单元111包括输出晶体管T1，沿第一方向X，多个输出晶体管T1的导电沟道G宽长比逐渐变大；其中，第一方向X为栅极驱动电路110的电源信号衰减的方向。

具体地，显示面板上设置有驱动芯片120，驱动芯片120通过电源信号线121为栅极驱动电路110提供电源信号。由于电源信号线121上具有线阻，随着驱动芯片120提供的电源信号通过电源信号线121的距离增加，电源信号逐渐衰减，即第一方向X为驱动芯片120所在的显示面板一端沿电源信号线121指向与其相对的显示面板的另一端的方向。显示面板上还设置有多行像素单元，栅极驱动电路110包括多级栅极驱动单元111，多级栅极驱动单元111逐级输出扫描信号，为显示面板上的多行像素单元逐行提供扫描信号。沿第一方向X，每行像素单元的阻抗逐渐增大，此时设置沿第一方向X，每级栅极驱动单元111中的输出晶体管T1的导电沟道G宽长比逐渐变大，可以使输出晶体管T1的等效阻抗沿第一方向X逐渐减小，从而使每行栅极驱动单元111提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换时的过渡时间趋于相等，从而使得同一刷新率下像不同行的素单元的充电时间相等，改善显示面板的显示均一性。另外，当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

另外，沿第一方向X，当显示面板存在部分行的像素单元的数量逐渐增加(如图2中的A1区域)时，使得显示面板部分显示区域的连接栅极驱动单元输出端的扫描线的长度沿第一方向增加，扫描线的阻抗也逐渐增加，此时可以设置该区域的输出晶体管T1的导电沟道G的宽长比的变化量大于其他区域，总体变化趋势不变，使位于该区域的输出晶体管T1的等效阻抗沿第一方向X的部分行进一步减小，从而使每级栅极驱动单元111提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换时的过渡时间趋于相等，从而使得同一刷新率下不同行的像素单元的充电时间相等，改善显示面板的显示均一性。另外，当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

示例性地，继续参考图2，显示面板的显示区包括正常显示区和异形显示区域，异形显示区域具有倒角(如图2中的A1区域)，在本申请的其他实施例中，异形显示区域也可以包括刘海或者开孔，显示面板包括m行像素行，眼第一方向X，上述异形显示区域包括第i行到第n行像素行，每一行像素行对应连接一个栅极驱动单元，每一行像素行的像素单元数量逐渐增加，即沿第一方向X，连接第i+1个栅极驱动单元111输出端的扫描线的长度大于连接第i个栅极驱动单元111输出端的扫描线的长度，即连接第i+1个栅极驱动单元111输出端的扫描线的阻抗大于连接第i个栅极驱动单元111输出端的扫描线的的阻抗，其中，1≤i<n≤m。此时可以设置异形显示区域对应的输出晶体管T1的导电沟道宽长比的变化量大于正常显示区域对应的输出晶体管T1的导电沟道宽长比的变化量。例如，图4为本申请实施例提供的一种显示面板的不同像素行对应的输出晶体管的导电沟道宽长比的示意图，其中，横坐标为显示面板的像素行的行数，纵坐标为输出晶体管的宽长比W/L。图5为本申请实施例提供的一种显示面板的不同像素行对应的输出晶体管输出的扫描信号的下降沿时间的示意图，其中，横坐标为沿第一方向X显示面板的像素行的行数，纵坐标为输出晶体管输出扫描信号的下降沿时间Tf。如图4和图5所示，曲线01为现有技术中不同像素行对应的输出晶体管的导电沟道宽长比变化曲线，曲线02为本申请实施例提供的不同像素行对应的输出晶体管的导电沟道宽长比变化曲线。曲线03为现有技术中不同像素行对应的输出晶体管输出的扫描信号的下降时间的变化曲线，曲线04为本申请实施例提供的不同像素行对应的输出晶体管输出的扫描信号的下降时间的变化曲线。如曲线01所示，不同像素行对应的输出晶体管的导电沟道宽长比近似相等，此时，由曲线03可以看出，不同像素行对应的输出晶体管输出的扫描信号的下降时间变化比较大，导致不同行的像素单元的充电时间不相等，显示面板的显示均一性比较差。在本实施例中，结合图2和图4，不同像素行对应的输出晶体管的导电沟道宽长比如曲线02所示，沿第一方向X，显示面板的第一区域A1的像素行的像素单元数量逐渐增加，同时电源信号逐渐衰减，第一区域A1内的像素行对应的输出晶体管的导电沟道宽长比逐渐增大。同时，在第二区域A2内，沿第一方向X，电源信号逐渐衰减，第二区域A2内的像素行对应的输出晶体管的宽长比逐渐增大。由于第一区域A1内的阻抗变化包括像素单元的数量以及电源信号线的电阻，因此第一区域A1内对应的输出晶体管的导电沟道宽长比变量大于第二区域A2内对应的输出晶体管的导电沟道宽长比变量。此时，由曲线04可以看出，第一区域A1和第二区域A2内的不同像素行对应的输出晶体管输出的扫描信号的下降时间近似相等，可以使得同一刷新率下不同行的像素单元的充电时间相等，改善显示面板的显示均一性。当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

需要说明的是，显示面板还可以包括第三区域A3，在第三区域A3内，沿第一方向X，像素行的像素单元数量逐渐减小，使得像素行的阻抗逐渐减小，则第三区域A3内的像素行对应的输出晶体管的导电沟道宽长比逐渐减小，以使第三区域A3内的像素行对应的输出晶体管的负载与第一区域A1和第二区域A2内像素行对应的输出晶体管的负载趋于相等，由曲线04可以看出，第三区域A3内的不同像素行对应的输出晶体管输出的扫描信号的下降时间与第一区域A1和第二区域A1内的不同像素行对应的输出晶体管输出的扫描信号的下降时间近似相等，可以使得同一刷新率下像不同行的像素单元的充电时间相等，改善显示面板的显示均一性。

继续参考图3，沿第一方向X，多个输出晶体管T1的导电沟道G的长度不变，宽度逐渐变大。

具体地，输出晶体管T1还包括源极区S和漏极区D，分别设置于导电沟道G的两侧。源极区S指向漏极区D的方向作为导电沟道G的长度方向A，源极区S指向漏极区D的垂直方向作为导电沟道G的宽度方向B。如图3所示，沿第一方向X，每级栅极驱动单元的输出晶体管T1的导电沟道G的长度不变，有利于输出晶体管T1在显示面板上的排布。然后通过使输出晶体管T1的导电沟道G的宽度逐渐变大，从而可以使多个输出晶体管T1的导电沟道G的宽长比沿第一方向X逐渐变大，实现输出晶体管T1的等效阻抗沿第一方向X逐渐减小，从而使每行栅极驱动单元提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换时的过渡时间趋于相等，从而使得同一刷新率下像不同行的素单元的充电时间相等，改善显示面板的显示均一性。另外，当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

图6为本申请实施例提供的另一种栅极驱动电路的输出晶体管的结构示意图。如图6所示，输出晶体管T1包括多个子输出晶体管，多个子输出晶体管并联；并联的子输出晶体管的导电沟道的宽度变化量之和为输出晶体管T1的导通沟道的宽度变化量。

具体地，图6中示例性地示出了输出晶体管T1包括6个并联的子输出晶体管，分别为第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16。第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16的栅极G1均电连接，第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16的源极S1均电连接，第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16的漏极D1均电连接，实现第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16的并联。此时第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16的等效阻抗之和为输出晶体管T1的等效阻抗。在改变输出晶体管T1的导电沟道G的宽度时，可以改变第一子输出晶体管T11、第二子输出晶体管T12、第三子输出晶体管T13、第四子输出晶体管T14、第五子输出晶体管T15和第六子输出晶体管T16中的任意个子输出晶体管导电沟道G的宽度，使多个子输出晶体管的导电沟道G的宽度变化量之和为输出晶体管T1的导电沟道G的宽度变化量，不仅能够使输出晶体管T1的等效阻抗满足不同行的栅极驱动单元提供的扫描信号的等效负载趋于相等的需求，同时可以使每个子输出晶体管的导电沟道G的宽度变化量比较小，可以减小不同行的子输出晶体管的导电沟道G的宽度变化量，从而可以减小因子输出晶体管模型参数差异导致的栅极驱动单元输出扫描信号的差异，提高不同级栅极驱动单元的一致性。

需要说明的是，图6仅是示例性地示出了输出晶体管T1包括6个并联的子输出晶体管。在其他实施例中，输出晶体管T1还可以包括其他数量的并联的子输出晶体管。图7为本申请实施例提供的另一种栅极驱动电路的输出晶体管的结构示意图。如图7所示，输出晶体管T1还可以包括12个并联的子输出晶体管。并联的子输出晶体管越多，每个子输出晶体管的导电沟道的宽度变化量越小，各级栅极驱动单元的一致性越好。

继续参考图7，多个子输出晶体管的导电沟道G的宽度变化量相等。

具体地，当输出晶体管包括多个子输出晶体管时，可以使多个子输出晶体管的导电沟道G的宽度同时变化，减小每个子输出晶体管的导电沟道G的宽度变化量。而且，可以设置多个子输出晶体管的导电沟道G的宽度变化量相等，不仅在工艺上容易设置多个导电沟道G尺寸相同的子输出晶体管，同时可以保证多个子输出晶体管的导电沟道G的尺寸相同，有利于进一步地保证各级栅极驱动单元的一致性。

本申请实施例还提供了一种阵列基板。图8为本申请实施例提供的一种阵列基板的结构示意图。如图8所示，该阵列基板包括：

基板10，包括显示区101和非显示区102；非显示区102围绕显示区101；

有源层20，设置于基板10上，非显示区102的有源层20包括多个沟道区201，作为栅极驱动电路的输出晶体管的导电沟道；沿第一方向X，多个沟道区201的宽长比逐渐变大，其中，第一方向X为栅极驱动电路的电源信号衰减的方向，且所述沟道区201的宽度为沿与第一方向X垂直的方向的宽度，沟道区的长度为沿第一方向X的长度。

具体地，基板10上设置的有源层20，可以形成晶体管的导电沟道。栅极驱动电路设置于基板10的非显示区102，此时位于非显示区102的有源层20的多个沟道区201可以作为栅极驱动电路中的输出晶体管的导电沟道。栅极驱动电路可以包括多级栅极驱动单元，每级栅极驱动单元包括输出晶体管，用于输出扫描信号驱动一行像素单元。沿第一方向X，每行像素单元的阻抗逐渐增大，此时设置沿第一方向X，多个沟道区201的宽长比逐渐变大，可以使多个沟道区201形成的多级输出晶体管的宽长比沿第一方向X逐渐变大。即沿第一方向X，输出晶体管的等效阻抗逐渐减小，使得每行栅极驱动单元提供的扫描信号的等效负载趋于相等，使得扫描信号写入不同行的像素单元时，扫描信号电平转换时的过渡时间趋于相等，从而使得同一刷新率下像不同行的素单元的充电时间相等，改善显示面板的显示均一性。另外，当显示面板的刷新率切换，像素单元的充电时间变化时，不同行的扫描信号电平转换时的过渡时间仍能趋于相等，使得不同行的像素电路的充电时间相等，减小了显示面板的发光亮度产生跳变的概率，改善了显示面板的显示均一性。

继续参考图8，沿第一方向X，多个沟道区201的长度a不变，宽度b逐渐变大；每一沟道区201包括多个子沟道2011区，每一子沟道区2011的宽度变化量之和为沟道区201的宽度变化量。

可选地，每一沟道区内的多个子沟道区的宽度变化量相等，不仅在工艺上容易设置多个导电子沟道尺寸相同，同时可以保证由子导电沟道形成的多个子输出晶体管的导电沟道G的尺寸相同，有利于进一步地保证各级栅极驱动单元的一致性。

具体地，沿第一方向X，多个沟道区201的长度a不变，有利于沟道区201的排布，从而有利于沟道区201形成的输出晶体管的排布。通过设置多个沟道区201的宽度b沿第一方向X逐渐变大，可以实现多个数据晶体管的导电沟道的宽长比沿第一方向X逐渐变大，实现多级栅极驱动单元的输出晶体管的等效阻抗沿第一方向X逐渐减小，从而使每行栅极驱动单元提供的扫描信号的等效负载趋于相等。

另外，每一沟道区201可以包括多个子沟道区2011，用于形成多个子输出晶体管。当形成多个子输出晶体管时，可以使多个子输出晶体管并联，多个子输出晶体管的等效阻抗之和为输出晶体管的等效阻抗。此时可以改变多个子沟道区2011的宽度b，从而可以改变多个子输出晶体管的等效阻抗。通过设置每一子沟道区2011的宽度变化量之和为沟道区201的宽度变化量，可以使每个子沟道区2011形成的子输出晶体管的导电沟道的宽度变化量之和为输出晶体管的导电沟道的宽度变化量，不仅能够使输出晶体管的等效阻抗满足不同行的栅极驱动单元提供的扫描信号的等效负载趋于相等的需求，同时可以使每个子输出晶体管的导电沟道的宽度变化量比较小，可以减小不同行的子输出晶体管的导电沟道的宽度变化量，从而可以减小因子输出晶体管模型参数差异导致的栅极驱动单元输出扫描信号的差异，提高不同级栅极驱动单元的一致性。

图9为本申请实施例提供的另一种阵列基板的结构示意图。如图9所示，阵列基板还包括第一导电层30，设置于有源层20远离基板10的一侧，第一导电层30包括多个栅极301，沿基板10的厚度方向，每个栅极301在基板10上的正投影与沟道区201在基板10上的正投影交叠；每一沟道区201内的多个子沟道区2011对应的栅极301电连接。

具体地，第一导电层30可以为金属层，通过对第一导电层30图案化，可以形成晶体管的栅极301。当每一沟道区201包括多个子沟道区2011时，沿基板10的厚度方向，每个子沟道区2011对应的第一导电层30形成子输出晶体管的栅极301。每一沟道区201内的多个子沟道区2011对应的栅极301电连接，可以实现多个子输出晶体管的栅极301同时导通或关断，以形成一个输出晶体管。

需要说明的是，在有源层20和第一导电层30之间还可以包括栅极绝缘层，避免有源层20和第一导电层30之间短路，造成输出晶体管异常。

图10为本申请实施例提供的另一种阵列基板的结构示意图。如图10所示，有源层20还包括多个第一有源区202和多个第二有源区203，沿沟道区201的长度方向，第一有源区202和第二有源区203分别设置于沟道区201的两侧；沿第一方向X，多个第一有源区202的宽度不变，多个第二有源区203的宽度不变。

具体地，第一有源区202和第二有源区203可以分别为输出晶体管的源极区和漏极区，用于分别与输出晶体管的源极和漏极电连接。沿第一方向X，沟道区201的宽度逐渐变大，以改善显示面板的显示均一性。同时，沿第一方向X，多个第一有源区202的宽度不变，且多个第二有源区203的宽度不变，可以在后续形成输出晶体管的过程中保证不同输出晶体管中的第一有源区202和第二有源区203分别与源极和漏极的电连接面积不变，连接过程中形成的过孔的数量不变，从而可以提高工艺制程中不同输出晶体管的特性稳定性。

需要说明的是，如图10所示，当沟道区201包括多个子沟道区2011时，第一有源区202和第二有源区203包括对应数量的第一子有源区202和对应数量的第二子有源区203。每一子沟道区2011的两侧分别设置第一子有源区202和第二子有源区203，用于后续形成子输出晶体管。当第一有源区202和第二有源区203包括对应数量的第一子有源区202和对应数量的第二子有源区203时，可以保证第一子有源区202和第二子有源区203的宽度均不变，使得后续形成子输出晶体管时第一子有源区202和第二子有源区203分别与源极和漏极的电连接面积不变，连接过程中形成的过孔的数量不变，从而可以提高工艺制程中不同子输出晶体管的特性稳定性，进而提高输出晶体管的特性稳定性。

图11为本申请实施例提供的另一种阵列基板的结构示意图。如图11所示，阵列基板还包括第二导电层40，设置于第一导电层30远离基板10的一侧，第二导电层40包括多个源极401和多个漏极402，沿基板10的厚度方向，每个源极401在基板10上的正投影与第一有源区202在基板10上的正投影交叠，每个漏极402在基板10上的正投影与第二有源区203在基板10上的正投影交叠；每一第一有源区202对应的源极401电连接，每一第二有源区203对应的漏极402电连接。

具体地，第二导电层40可以为金属层，通过对第二导电层40图案化，可以作为晶体管的源极401和漏极402。在图案化第二导电层40时，可以使源极401位于第一有源区202的上方，漏极402位于第二有源区203的上方，从而形成输出晶体管。当第一有源区202包括多个第一子有源区，第二有源区203包括多个第二子有源区时，多个第一子有源区对应的源极401电连接，多个第二子有源区对应的漏极402电连接，从而可以实现多个子输出晶体管的并联，实现多个子输出晶体管的等效阻抗之和为输出晶体管的等效阻抗。

需要说明的是，基板10上还可以在第二导电层40和第一导电层30之间设置层间绝缘层，避免第一导电层30和第二导电层40之间短路。沿第一方向X，第一有源区202和第二有源区203的宽度不变，在分别与第二导电层40的源极401和漏极402连接时，可以在层间绝缘层上设置相同数量的过孔403，从而可以提高工艺制程中不同晶体管的特性稳定性。

本申请实施例还提供一种显示面板，该显示面板包括本申请任意实施例提供的阵列基板，因此具有与阵列基板相同的有益效果，此处不再赘述。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (10)

1.一种栅极驱动电路，其特征在于，包括多个级联的栅极驱动单元；每级所述栅极驱动单元包括输出晶体管，沿第一方向，多个所述输出晶体管的导电沟道宽长比逐渐变大；其中，所述第一方向为所述栅极驱动电路的电源信号衰减的方向。

2.根据权利要求1所述的栅极驱动电路，其特征在于，沿所述第一方向，多个所述输出晶体管的导电沟道的长度不变，宽度逐渐变大。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述输出晶体管包括多个子输出晶体管，多个所述子输出晶体管并联；并联的所述子输出晶体管的导电沟道的宽度变化量之和为所述输出晶体管的导通沟道的宽度变化量。

4.根据权利要求3所述的栅极驱动电路，其特征在于，多个所述子输出晶体管的导电沟道的宽度变化量相等。

5.一种阵列基板，其特征在于，包括：

基板，包括显示区和非显示区；所述非显示区围绕所述显示区；

有源层，设置于所述基板上，所述非显示区的有源层包括多个沟道区，作为栅极驱动电路的输出晶体管的导电沟道；沿第一方向，多个所述沟道区的宽长比逐渐变大，其中，所述第一方向为所述栅极驱动电路的电源信号衰减的方向。

6.根据权利要求5所述的阵列基板，其特征在于，沿所述第一方向，多个所述沟道区的长度不变，宽度逐渐变大；

每一所述沟道区包括多个子沟道区，每一所述子沟道区的宽度变化量之和为所述沟道区的宽度变化量。

7.根据权利要求6所述的阵列基板，其特征在于，还包括：

第一导电层，设置于所述有源层远离所述基板的一侧，所述第一导电层包括多个栅极，沿所述基板的厚度方向，每个所述栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影交叠；每一所述沟道区内的多个所述子沟道区对应的所述栅极电连接。

8.根据权利要求5所述的阵列基板，其特征在于，所述有源层还包括多个第一有源区和多个第二有源区，沿所述沟道区的长度方向，所述第一有源区和所述第二有源区分别设置于所述沟道区的两侧；沿所述第一方向，多个所述第一有源区的宽度不变，多个所述第二有源区的宽度不变。

9.根据权利要求8所述的阵列基板，其特征在于，还包括：

第二导电层，设置于所述第一导电层远离所述基板的一侧，所述第二导电层包括多个源极和多个漏极，沿所述基板的厚度方向，每个所述源极在所述基板上的正投影与所述第一有源区在所述基板上的正投影交叠，每个所述漏极在所述基板上的正投影与所述第二有源区在所述基板上的正投影交叠；每一所述第一有源区对应的所述源极电连接，每一所述第二有源区对应的所述漏极电连接。

10.一种显示面板，其特征在于，包括权利要求4-9任一项所述的阵列基板。

Images