KR101924180B1 - 횡전계방식 액정표시장치용 어레이기판 - Google Patents
횡전계방식 액정표시장치용 어레이기판 Download PDFInfo
- Publication number
- KR101924180B1 KR101924180B1 KR1020120024532A KR20120024532A KR101924180B1 KR 101924180 B1 KR101924180 B1 KR 101924180B1 KR 1020120024532 A KR1020120024532 A KR 1020120024532A KR 20120024532 A KR20120024532 A KR 20120024532A KR 101924180 B1 KR101924180 B1 KR 101924180B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- wirings
- connection
- inspection
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000007689 inspection Methods 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000005684 electric field Effects 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims description 79
- 238000012360 testing method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 8
- 239000000523 sample Substances 0.000 abstract description 12
- 101100121429 Arabidopsis thaliana GCL2 gene Proteins 0.000 description 41
- 102100023303 Germ cell-less protein-like 1 Human genes 0.000 description 37
- 101000830085 Homo sapiens Germ cell-less protein-like 1 Proteins 0.000 description 37
- 101150059979 DCL2 gene Proteins 0.000 description 32
- 102100025238 CD302 antigen Human genes 0.000 description 29
- 101100273718 Homo sapiens CD302 gene Proteins 0.000 description 29
- 101100496109 Mus musculus Clec2i gene Proteins 0.000 description 29
- 101150012655 dcl1 gene Proteins 0.000 description 29
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 24
- 201000001116 congenital generalized lipodystrophy type 4 Diseases 0.000 description 21
- 101100062776 Arabidopsis thaliana DCL3 gene Proteins 0.000 description 19
- 239000010408 film Substances 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 10
- 101100175448 Arabidopsis thaliana GIL1 gene Proteins 0.000 description 9
- 102100036462 Delta-like protein 1 Human genes 0.000 description 6
- 101000928537 Homo sapiens Delta-like protein 1 Proteins 0.000 description 6
- 102100036466 Delta-like protein 3 Human genes 0.000 description 5
- 101000928513 Homo sapiens Delta-like protein 3 Proteins 0.000 description 5
- 101100366528 Mus musculus Spsb3 gene Proteins 0.000 description 5
- 101100499376 Xenopus laevis dll2 gene Proteins 0.000 description 5
- 229940127276 delta-like ligand 3 Drugs 0.000 description 5
- 101100420149 Mus musculus Mrps34 gene Proteins 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 102100036966 Dipeptidyl aminopeptidase-like protein 6 Human genes 0.000 description 1
- 101000804935 Homo sapiens Dipeptidyl aminopeptidase-like protein 6 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
본 발명은 횡전계방식 액정표시장치에 관한 것으로, 특히 오토 프로브(auto prove)검사공정의 신뢰성을 향상시킬 수 있는 횡전계방식 액정표시장치용 어레이기판에 관한 것이다.
본 발명의 특징은 게이트 및 데이터연결배선 하부에 각각의 게이트 및 데이터연결배선을 각각 전기적으로 연결하기 위한 연결전극을 더욱 구비하는 것이다.
이를 통해, 접착성(admission)등의 문제로 인하여 게이트 및 데이터연결배선과 게이트 및 데이터점등검사용배선을 전기적으로 연결하는 투명연결전극의 유실이 발생하여도, 다수의 게이트연결배선을 또는 다수의 데이터연결배선을 각각 서로 전기적으로 연결되도록 할 수 있어, 게이트 및 데이터연결배선으로 신호전류를 인가할 수 없어, 검사전압의 로드가 발생하여 오토 프로브(auto prove)검사공정의 신뢰성이 저하되는 문제점이 발생하는 것을 방지할 수 있다.
본 발명의 특징은 게이트 및 데이터연결배선 하부에 각각의 게이트 및 데이터연결배선을 각각 전기적으로 연결하기 위한 연결전극을 더욱 구비하는 것이다.
이를 통해, 접착성(admission)등의 문제로 인하여 게이트 및 데이터연결배선과 게이트 및 데이터점등검사용배선을 전기적으로 연결하는 투명연결전극의 유실이 발생하여도, 다수의 게이트연결배선을 또는 다수의 데이터연결배선을 각각 서로 전기적으로 연결되도록 할 수 있어, 게이트 및 데이터연결배선으로 신호전류를 인가할 수 없어, 검사전압의 로드가 발생하여 오토 프로브(auto prove)검사공정의 신뢰성이 저하되는 문제점이 발생하는 것을 방지할 수 있다.
Description
본 발명은 횡전계방식 액정표시장치에 관한 것으로, 특히 오토 프로브(auto prove)검사공정의 신뢰성을 향상시킬 수 있는 횡전계방식 액정표시장치용 어레이기판에 관한 것이다.
동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되는 액정표시장치(liquid crystal display device : LCD)는 액정의 광학적이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.
이러한 액정표시장치는 나란한 두 기판(substrate) 사이로 액정층을 개재하여 합착시킨 액정패널(liquid crystal panel)을 필수 구성요소로 하며, 액정패널 내의 전기장으로 액정분자의 배열방향을 변화시켜 투과율 차이를 구현한다.
최근에는 상-하로 형성된 전기장으로 액정을 구동하는 능동행렬 액정표시장치가 해상도 및 동영상 구현능력이 우수하여 많이 사용되고 있으나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 떨어지는 단점을 가지고 있다.
이에, 시야각이 좁은 단점을 극복하기 위해 여러 가지 방법이 제시되고 있는데, 그 중 횡전계에 의한 액정 구동방법이 주목받고 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도이다.
도시한 바와 같이, 어레이기판인 하부기판(1)과 컬러필터기판인 상부기판(3)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(1, 3)사이에는 액정층(5)이 개재되어 있다.
하부기판(1) 상에는 공통전극(21) 및 화소전극(25)이 동일 평면상에 형성되어 있으며, 액정층(5)은 공통전극(21) 및 화소전극(25)에 의한 수평전계(L)에 의해 작동된다.
이와 같이 횡전계방식 액정표시장치는 하부기판(1) 상에 공통전극(21) 및 화소전극(25)을 형성하고, 두 전극(21, 25) 사이에 수평전계(L)를 생성하여 액정분자가 기판(1, 3)에 평행한 수평전계(L)와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
한편, 이러한 횡전계방식 액정표시장치의 제조공정은 액정패널을 완성하는 셀(cell)공정과, 액정패널 그리고 액정패널과 백라이트를 일체화시키는 모듈(module)공정으로 구분될 수 있다.
이중 셀 공정은 박막증착(thin film deposition), 포토리소그라피(photo-lithography), 식각(etching) 등의 과정을 수 차례 반복해서 각 기판에 어레이층과 컬러필터층을 구현하고, 셀공정에서는 제 1 또는 제 2 기판 중 어느 하나에 합착을 위한 씰패턴(seal pattern)을 형성한 후 액정층을 사이에 두고 양 기판을 대면 합착시켜 액정패널을 완성하며, 이렇게 완성된 액정패널은 모듈공정에서 편광판과 구동회로 등이 부착된 후 백라이트와 일체화되어 액정표시장치를 이룬다.
그리고, 이러한 횡전계방식 액정표시장치는 다양한 검사 공정을 거쳐 양질의 액정표시장치를 선별하게 되는데, 검사공정은 제 1 기판에 각종 신호배선과 화소전극 및 공통전극이 형성된 후에 실시되는 보조 검사공정과 기판 합착 및 액정주입 공정 후에 실시되는 주 검사공정을 포함한다.
여기서, 보조 검사공정과 주 검사공정은 모두 신호배선 하나하나의 일단에 검사전압을 인가한 후 화소영역의 불량 여부를 판단하는 점등 검사 및, 해당 신호배선의 타단에서 전압을 측정하여 신호배선의 단선 및 단락을 검사하거나, 현미경등으로 신호배선을 추적하여 신호배선의 단선 및 단락을 검사하는 오토 프로브(auto prove)검사로 이루어진다.
이러한 오토 프로브(auto prove)검사공정을 진행하기 위하여, 어레이기판 상에는 다수의 신호배선들로부터 연장되는 다수의 패드를 우수는 우수끼리 기수는 기수끼리 각각 검사배선을 통해 연결하는데, 이는 공정 진행 중 발생하는 정전기에 의한 소자 파괴를 방지하고, 간단하게 검사배선에 검사전압을 인가함으로써 보조 검사를 진행시키기 위함이다.
따라서, 각 패드를 통해 소정의 전압을 인가하여 표시영역 내에 구비된 모든 화소영역의 불량 여부를 판단하는 오토 프로브(auto prove)검사를 실시할 수 있다.
이때, 검사배선과 다수의 신호배선들은 인듐-틴-옥사이드(ITO)와 같은 투명한 도전성 금속을 통해 서로 전기적으로 연결되는데, 이러한 투명한 도전성 금속은 접착성(admission)등의 문제로 인하여 모서리 일부가 유실되는 문제점이 발생하게 된다.
즉, 도 2a ~ 2b에 도시한 바와 같이, 게이트 또는 데이터배선(GL, DL)과 같은 신호배선은 하부에 형성되는 검사배선(IL)과 투명한 도전성 금속(TCM)을 통해 서로 전기적으로 연결되는데, 이때, 투명 도전성 금속(TCE)의 모서리의 일부가 유실되는 것이다.
이를 통해, 유실된 영역의 신호배선으로는 검사전압을 인가할 수 없어서, 검사전압의 로드(road) 불량과 같은 검사불량이 발생하게 되며, 오토 프로브(auto prove)검사공정의 신뢰성을 저하시키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 정전기에 의한 소자의 파괴를 방지하는 동시에, 투명한 도전성 금속의 유실이 발생하여도 신호배선들로 검사전압을 안정적으로 인가하여 오토 프로브(auto prove)검사공정의 신뢰성을 향상시키고자 하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 표시영역과 비표시영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상의 상기 표시영역에 서로 교차하여 화소영역을 정의하며 형성된 다수의 게이트 및 데이터배선과; 상기 각 화소영역에 상기 게이트 및 데이터배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 각 화소영역에 상기 스위칭 박막트랜지스터의 일전극과 연결되는 제 1 투명전극과; 상기 제 1 투명전극 상부로 형성되는 제 2 투명전극과; 상기 비표시영역에 형성되며, 상기 게이트 및 데이터배선으로 검사전압을 인가하기 위한 게이트 및 데이터점등검사용배선과; 상기 게이트 및 데이터점등검사용배선과 상기 게이트 및 데이터배선 사이에 각각 구비되는 다수의 게이트 및 데이터점등검사용박막트랜지스터와; 상기 다수의 게이트 및 데이터점등검사용박막트랜지스터의 드레인전극으로부터 각각 연장되며, 상기 게이트 및 데이터배선과 각각 연결되는 다수의 게이트 및 데이터연결배선과; 상기 다수의 게이트 및 데이터연결배선을 각각 서로 전기적으로 연결하는 제 1 및 제 2 연결전극과; 상기 게이트 및 데이터연결배선과 상기 게이트 및 데이터점등검사용배선을 각각 연결하는 제 1 및 제 2 투명연결전극을 포함하는 횡전계방식 액정표시장치용 어레이기판을 제공한다.
이때, 상기 제 1 및 제 2 연결전극은 상기 제 1 전극과 동일층 동일물질로 이루어지며, 상기 제 1 투명연결전극은 상기 다수의 데이터연결배선 사이에 형성되는 제 1 콘택홀을 통해 상기 다수의 데이터연결배선과 상기 데이터점등검사용배선을 연결하며, 상기 제 2 투명연결전극은 상기 다수의 게이트연결배선 사이에 형성되는 제 2 콘택홀을 통해 상기 다수의 게이트연결배선과 상기 게이트점등검사용배선을 연결한다.
그리고, 상기 제 1 및 제 2 연결전극은 상기 제 1 및 제 2 콘택홀에 비해 평면적으로 큰 면적을 가지며, 상기 게이트 및 데이터점등검사용배선 은 상기 게이트배선과 동일층에 위치하며, 상기 게이트 및 데이터연결배선은 상기 데이터배선과 동일층에 위치한다.
또한, 상기 다수의 데이터점등검사용박막트랜지스터의 게이트전극을 모두 연결시키는 데이터인에이블배선과 이의 끝단에 형성된 데이터인에이블패드와, 상기 다수의 게이트점등검사용박막트랜지스터의 게이트전극을 모두 연결시키는 게이트인에이블배선과 이의 끝단에 형성된 게이트인에이블패드를 포함하며, 상기 게이트 및 데이터배선과 상기 게이트 및 데이터점등검사용박막트랜지스터 사이에는 각각 게이트 및 데이터패드가 위치한다.
그리고, 상기 게이트 및 데이터배선과 상기 게이트 및 데이터패드 사이에는 각각 게이트 및 데이터링크배선이 위치하며, 상기 게이트 및 데이터연결배선은 각각 점등검사용배선과 연결되며, 상기 점등검사용배선의 끝단에는 각각 점등검사용패드가 형성된다.
또한, 상기 공통전극과 연결되는 공통점등용배선 및 이의 끝단에 각각 구비된 공통패드를 포함하며, 상기 게이트배선 중 홀수번 게이트배선은 제 1 게이트연결배선과 연결되며, 상기 게이트배선 중 짝수번 게이트배선은 제 2 게이트연결배선과 연결되며, 제 1 게이트연결배선은 제 1 게이트점등검사용박막트랜지스터와 연결되며, 제 2 게이트연결배선은 제 2 게이트점등검사용박막트랜지스터와 연결된다.
그리고, 상기 데이터배선 중 적색 화소영역과 연결된 데이터배선은 제 1 데이터연결배선과 연결되며, 상기 데이터배선 중 청색 화소영역과 연결된 데이터배선은 제 2 데이터연결배선과 연결되며, 상기 데이터배선 중 녹색 화소영역과 연결된 데이터배선은 제 3 데이터연결배선과 연결되며, 제 1 데이터연결배선은 제 1 데이터점등검사용박막트랜지스터와 연결되며, 제 2 데이터연결배선은 제 2 데이터점등검사용박막트랜지스터와 연결되며, 제 3 데이터연결배선은 제 3 데이터점등검사용박막트랜지스터와 연결된다.
위에 상술한 바와 같이, 본 발명의 횡전계방식 액정표시장치용 어레이기판은, 게이트 및 데이터연결배선 하부에 각각의 게이트 및 데이터연결배선을 각각 전기적으로 연결하기 위한 연결전극을 더욱 구비함으로써, 접착성(admission)등의 문제로 인하여 게이트 및 데이터연결배선과 게이트 및 데이터점등검사용배선을 전기적으로 연결하는 투명연결전극의 유실이 발생하여도, 다수의 게이트연결배선을 또는 다수의 데이터연결배선을 각각 서로 전기적으로 연결되도록 할 수 있어, 게이트 및 데이터연결배선으로 신호전류를 인가할 수 없어, 검사전압의 로드가 발생하여 오토 프로브(auto prove)검사공정의 신뢰성이 저하되는 문제점이 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도.
도 2a ~ 2b는 투명한 도전성 금속이 유실된 모습을 개략적으로 도시한 평면도 및 주사전자현미경(scanning electron microscope : SEM)을 통해 촬영한 사진.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 평면도.
도 4는 도 3의 게이트 및 데이터연결배선과 점등검사용배선의 연결모습을 개략적으로 도시한 평면도.
도 5a ~ 5b는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 단면도.
도 2a ~ 2b는 투명한 도전성 금속이 유실된 모습을 개략적으로 도시한 평면도 및 주사전자현미경(scanning electron microscope : SEM)을 통해 촬영한 사진.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 평면도.
도 4는 도 3의 게이트 및 데이터연결배선과 점등검사용배선의 연결모습을 개략적으로 도시한 평면도.
도 5a ~ 5b는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 평면도로서, 점등 검사 실시를 위해 구성된 전등 검사용 배선과, 패드 및 박막트랜지스터를 간략히 도시한 도면이다.
이때 설명의 편의를 위해 표시영역(DA) 외측의 비표시영역(NA1, NA2, NA3)을 확대 도시하였으며, 표시영역(DA)을 기준으로 그 하측에 위치한 비표시영역을 제 1 비표시영역(NA1)이라 하고, 표시영역(DA)을 기준으로 그 좌측 및 우측에 위치한 비표시영역을 제 2 및 제 3 비표시영역(NA2, NA3)이라 정의하도록 하겠다.
도시한 바와 같이, 어레이기판(101)은 제 1 방향으로 연장되는 다수의 게이트배선(GL)이 형성되어 있으며, 다수의 게이트배선(GL)과 교차하도록 제 2 방향으로 연장되어 표시영역(DA) 내에서 다수의 화소영역(P)을 정의하는 다수의 데이터배선(DL)이 형성되어 있다.
그리고, 게이트배선(GL)과 동일한 제 1 방향으로 게이트배선(GL)과 이격된 공통배선(Vcom)이 형성된다.
또한, 각 화소영역(P)에는 게이트배선(GL) 및 데이터배선(DL)과 연결되는 스위칭 박막트랜지스터(STr)가 형성되고, 각각의 박막트랜지스터(T)와 연결되는 화소전극(121)이 형성된다.
그리고, 표시영역(DA)을 기준으로 그 좌측 및 우측의 제 2 및 제 3 비표시영역(Na2, NA3)에 는 표시영역(DA)에 구비된 다수의 게이트배선(GL)과 연결된 다수의 게이트링크배선(GLL1, GLL2, GLL3, GLL4)이 구비되고 있으며, 표시영역(DA)을 기준으로 하측에 위치하는 제 1 비표시영역(NA1)에는 표시영역(DA)에 구비된 다수의 데이터배선(DL)과 연결된 다수의 데이터링크배선(DLL1, DLL2, DLL3)이 구비되고 있다.
이때, 다수의 게이트 및 데이터링크배선(GLL1, GLL2, GLL3, GLL4, DLL1, DLL2, DLL3)의 끝단에는 각각 다수의 패드전극(GP, DP1, DP2, DP3)이 구비되고 있으며, 이러한 게이트패드(GP)와 데이터패드(DP1, DP2, DP3)는 구동회로 IC(D-IC)와 연결되고 있다.
그리고, 각각의 게이트 및 데이터패드(GP, DP1, DP2, DP3)는 끝단에 다수의 점등검사용패드(IP1, IP2, IP3, IP4, IP5, IP6, IP7, IP8, IP9, IP10, IP11, IP12)가 연결되는데, 게이트 및 데이터패드(GP, DP1, DP2, DP3)와 점등검사용패드(IP1, IP2, IP3, IP4, IP5, IP6, IP7, IP8, IP9, IP10, IP11, IP12) 사이에는 다수의 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4, ITr5, ITr6, ITr7)가 위치한다.
이때, 도면에 있어서는 표시영역(DA) 하측의 제 1 내지 제 3 비표시영역(NA1, NA2, NA3)에 구비되는 점등검사용패드(IP1, IP2, IP3, IP4, IP5, IP6, IP7, IP8, IP9, IP10, IP11, IP12)는 총 12개 정도가 형성됨을 보이고 있다.
그리고, 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4, ITr5, ITr6, ITr7)는 인에이블배선(GIL1, GIL2, DIL) 및 연결배선(CL1, CL2, CL3)과 연결되어, 온(on)/오프(off)가 콘트롤된다.
이러한, 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4, ITr5, ITr6, ITr7)는 표시영역(DA)에서 화상을 구현하는 동안에는 오프(off) 상태를 유지하여, 게이트 및 데이터신호가 표시영역(DA)으로만 인가되도록 하는 역할을 하게 된다.
이에 대해 좀더 자세히 살펴보면, 표시영역(DA)에 형성된 게이트배선(GL)은 홀수번 게이트배선(GL1, GL2)과 짝수번 게이트배선(GL3, GL4)으로 나뉘어지고 있으며, 홀수의 게이트배선(GL1, GL2)과는 표시영역(DA)의 좌측방향으로 제 1 및 제 2 게이트링크배선(GLL1, GLL2)이 교대하며 연결되고 있으며, 짝수의 게이트배선(GL3, GL4)은 표시영역(DA)의 우측방향으로 제 3 및 제 4 게이트링크배선(GLL3, GLL4)이 교대하며 연결되고 있다.
이러한 제 1 내지 제 4 게이트링크배선(GLL1, GLL2, GLL3, GLL4)의 끝단에는 다수의 게이트패드(GP)가 구비되며, 이러한 다수의 게이트패드(GP)는 구동회로 IC(D-IC)와 연결되고 있다.
그리고, 다수의 게이트패드(GP)는 제 1 내지 제 4 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4)와 연결되는데, 제 1 내지 제 4 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4)는 소스전극을 통해 다수의 게이트패드(GP)와 연결된다.
그리고, 제 1 내지 제 4 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4)에는 제 1 내지 제 4게이트연결배선(GCL1, GCL2, GCL3, GCL4)이 연결되고 있으며, 이때, 홀수번 게이트배선(GL1, GL3)과 연결되는 제 1 및 제 2 게이트연결배선(GCL1, GCL2)의 끝단에는 제 1 및 제 2 게이트점등검사용패드(IP1, IP2)가 구비되어 있으며, 짝수번 게이트배선(GL2, GL4)과 연결되는 제 3 및 제 4 게이트연결배선(GCL3, GCL4)의 끝단에는 제 3 및 제 4 게이트점등검사용패드(IP3, IP4)가 구비되어 있다. 이때, 각 제 1 및 제 2 점등검사용박막트랜지스터(ITr1, ITr2)에는 각각의 제 1 및 제 2 점등검사용박막트랜지스터(ITr1, ITr2)의 온(on)/오프(off)를 콘트롤하기 위한 제 1 게이트인에이블배선(GIL1)이 연결되며, 제 1 게이트인에이블배선(GIL1)의 끝단에는 제 1 게이트인에이블패드(IP5)가 구비된다.
이때, 제 1 게이트인에이블배선(GIL1)은 각 제 1 및 제 2 점등검사용박막트랜지스터(ITr1, ITr2) 모두의 게이트전극과 연결된다.
그리고, 제 3 및 제 4 게이트연결배선(GCL3, GCL4)과 각각 연결된 각 제 3 및 제 4 점등검사용박막트랜지스터(ITr3, ITr4)의 게이트전극 모두와 연결되며, 각 제 3 및 제 4 점등검사용박막트랜지스터(ITr3, ITr4)의 온(on)/오프(off)를 콘트롤하기 위한 제 2 게이트인에이블배선(GIL2) 및 이와 연결된 제 2 게이트인에이블패드(IP6)가 구비되고 있다.
또한, 각 제 1 및 제 2 점등검사용박막트랜지스터(ITr1, ITr2)와 연결되는 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 및 제 2 게이트점등검사용패드(IP1, IP2) 사이에는 제 1 및 제 2 게이트점등검사용배선(GILL1, GILL2)이 구비되어 있으며, 각 제 3 및 제 4 점등검사용박막트랜지스터(ITr3, ITr4)와 연결되는 제 3 및 제 4 게이트연결배선(GIL3, GIL4)과 제 3 및 제 4 게이트점등검사용패드(IP3, IP4) 사이에는 제 3 및 제 4 게이트점등검사용배선(GILL3, GILL4)이 구비되어 있다.
또한, 표시영역(DA) 하측에 위치하는 제 1 비표시영역(NA1)에는 각 데이터배선(DL) 중 적색 화소영역(R)과 연결된 모든 제 1 데이터배선(DL1)은 제 1 데이터링크배선(DLL1)과 연결되며, 제 1 데이터링크배선(DLL1)의 끝단에는 제 1 데이터패드(DP1)가 구비된다.
그리고, 제 1 데이터패드(DP1)는 구동회로 IC(D-IC)와 연결되고 있으며, 제 1 데이터패드(DP1)는 제 5 점등검사용박막트랜지스터(ITr5)와 연결되는데, 제 5 점등검사용박막트랜지스터(ITr5)의 소스전극을 통해 제 5 점등검사용박막트랜지스터(ITr5)와 제 1 데이터패드(DP1)는 서로 연결된다.
그리고, 제 5 점등검사용박막트랜지스터(ITr5)에는 제 1 데이터연결배선(DCL1)이 연결되고 있으며, 제 1 데이터연결배선(DCL1)의 끝단에는 제 1 데이터점등검사용패드(IP8)가 구비되어 있으며, 제 1 데이터연결배선(DCL1)과 제 1 데이터점등검사용패드(IP8) 사이에는 제 1 데이터점등검사용배선(DILL1)이 구비되어 있다.
그리고, 녹색 화소영역(G)과 연결된 모든 제 2 데이터배선(DL2)은 제 2 데이터링크배선(DLL2)을 통해 제 2 데이터패드(DP2)와 연결되며, 제 2 데이터패드(DP2)는 제 6 점등검사용박막트랜지스터(ITr6)와 연결되며, 제 6 점등검사용박막트랜지스터(ITr6)에는 제 2 데이터연결배선(DCL2)이 연결되며, 제 2 데이터연결배선(DCL2)의 끝단에는 제 2 데이터점등검사용패드(IP9)가 구비되어 있다.
그리고, 제 2 데이터연결배선(DCL2)과 제 2 데이터점등검사용패드(IP9) 사이에는 제 2 데이터점등검사용배선(DILL2)가 구비된다.
또한, 청색 화소영역(B)과 연결된 모든 제 3 데이터배선(DL3)은 제 3 데이터링크배선(DLL3)을 통해 제 3 데이터패드(DP3)와 연결되며, 제 3 데이터패드(DP3)는 제 7 점등검사용박막트랜지스터(ITr7)와 연결되며, 제 7 점등검사용박막트랜지스터(ITr7)에는 제 3 데이터연결배선(DCL3)이 연결되며, 제 3 데이터연결배선(DCL3)의 끝단에는 제 3 데이터점등검사용패드(IP10)가 구비되어 있다.
그리고, 제 3 데이터연결배선(DCL3)과 제 3 데이터점등검사용패드(IP10) 사이에는 제 3 데이터점등검사용배선(DILL3)이 구비되어 있다.
그리고, 제 5 내지 제 7 박막트랜지스터(ITr5, ITr6, ITr7) 모두와 연결되며 이들 제 5 내지 제 7 박막트랜지스터(ITr5, ITr6, ITr7)를 온(on)/오프(off) 콘트롤하기 위한 데이터인에이블배선(DIL) 및 이와 연결된 데이터인에이블패드(IP11)가 구비되고 있다.
그리고, 공통전극(미도시)으로 공통전압을 인가하기 위한 공통배선(Vcom)과 연결되는 제 1 및 제 2 공통링크배선(VL1, VL2)과 이의 각각의 끝단에 제 1 및 제 2 공통패드(IP7, IP12)가 구비되고 있다.
따라서, 전술한 각 점등검사용패드(IP1, IP2, IP3, IP4, IP5, IP6, IP7, IP8, IP9, IP10, IP11, IP12)를 통해 소정의 전압을 인가하여, 각 제 1 내지 제 7 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4, ITr5, ITr6, ITr7)의 온(on)/오프(off) 조절을 통하여 표시영역(DA) 내에 구비된 모든 화소영역(R, G, B)의 불량 여부를 판단하는 점등 검사를 실시할 수 있다.
이를 통해, 본 발명의 액정표시장치용 어레이기판(101)은 공정 진행 중 발생하는 정전기에 의한 소자 파괴를 방지할 수 있으며, 특히 기판 합착 공정 전에 검사공정을 진행할 수도 있어, 불량 기판을 조기에 색출할 수 있다.
따라서, 공정의 효율성을 향상시킬 수 있으며, 공정비용이 향상되었던 문제점을 방지할 수 있다.
특히, 본 발명의 횡전계방식 액정표시장치용 어레이기판(101)은 제 1 내지 제 7 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4, ITr5, ITr6, ITr7)와 제 1 내지 제 4 게이트점등검사용패드(IP1, IP2, IP3, IP4)와 제 1 내지 제 3 데이터점등검사용패드(IP8, IP9, IP10) 사이에, 서로 이웃하는 게이트 및 데이터연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)을 서로 전기적으로 연결시키는 연결전극(CL1, CL2, CL3)을 더욱 포함하는 것을 특징으로 한다.
즉, 제 1 내지 제 3 데이터연결배선(DCL1, DCL2, DCL3)을 서로 전기적으로 연결시키는 제 1 연결전극(CL1)이 구비되는 것을 특징으로 한다.
또한, 제 1 및 제 2 게이트연결배선(GCL1, GCL2)을 서로 전기적으로 연결시키는 제 2 연결전극(CL2)과, 제 3 및 제 4 게이트연결배선(GCL3, GCL4)을 서로 전기적으로 연결시키는 제 3 연결전극(CL3)이 구비되는 것을 특징으로 한다.
이를 통해, 제 1 내지 제 4 게이트연결배선(GCL1, GCL2, GCL3, GCL4)과, 제 1 내지 제 3 데이터연결배선(DCL1, DCL2, DCL3)의 검사전압의 로드(load) 불량이 발생하는 것을 방지할 수 있다.
이에 대해 좀더 자세히 살펴보면, 도 4에 도시한 바와 같이, 본 발명의 횡전계방식 액정표시장치용 어레이기판(101)은 다수의 게이트 및 데이터연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)이 모두 데이터배선(DL)과 동일층에 형성되어, 게이트배선(GL)과 동일층에 형성되는 점등검사용배선(GILL1, GILL2, GILL3, GILL4, DILL1, DILL2, DILL3)과는 점핑방식으로 투명연결전극(TCE)을 통해 서로 전기적으로 연결되게 된다.
즉, 제 1 내지 제 3 데이터점등검사용배선(DILL1, DILL2, DILL3)과 제 1 내지 제 3 데이터연결배선(DL1, DL2, DL3) 또한 각각 서로 다른 층에 형성됨에 따라, 콘택홀(CH1, CH2, CH3)을 통한 투명연결전극(TCE)을 통해 서로 전기적으로 연결된다.
또한, 제 1 내지 제 4 게이트점등검사용배선(GILL1, GILL2, GILL3, GILL4)과 제 1 내지 제 4 게이트연결배선(GCL1, GCL2, GCL3, GCL4)은 각각 서로 다른 층에 형성됨에 따라, (CH1, CH2, CH3)을 통한 투명연결전극(TCE)을 통해 서로 전기적으로 연결된다.
이때, 각 점등검사용배선(GILL1, GILL2, GILL3, GILL4, DILL1, DILL2, DILL3)과 다수의 게이트 및 데이터연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)을 연결하는 투명연결전극(TCE)은 접착성(admission)등의 문제로 인하여 모서리 일부가 유실될 수 있는데, 이러한 경우 유실된 영역의 신호배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)으로는 검사전압을 인가할 수 없어서, 검사전압의 로드(road) 불량과 같은 검사불량이 발생하게 되며, 오토 프로브(auto prove)검사공정의 신뢰성을 저하시키게 된다.
따라서, 본 발명은 다수의 게이트 및 데이터연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3) 자체가 별도의 연결전극(CL1, CL2, CL3)을 통해 서로 연결되도록 함으로써, 투명연결전극(TCE)의 일부가 유실되어도 하나의 연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)으로만 검사전압이 인가되어도 모든 연결배선(GCL1, GCL2, GCL3, GCL4, DCL1, DCL2, DCL3)으로 동일한 검사전압을 인가할 수 있도록 하는 것이다.
이를 통해, 검사전압의 로드(road) 불량과 같은 검사불량이 발생하는 것을 방지할 수 있으며, 따라서, 오토 프로브(auto prove)검사공정의 신뢰성을 향상시킬 수 있다.
이러한 본 발명의 특징적인 구성은 단면 구조를 통해 더욱 잘 표현될 수 있으므로, 이하 본 발명의 실시예에 따른 액정표시장치용 어레이기판(101)의 단면 구성을 참조하여 좀더 자세히 살펴보도록 하겠다.
도 5a ~ 5b는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 개략적으로 도시한 단면도로서, 하나의 화소영역(P)을 포함하는 표시영역(DA)과 비표시영역(NA)에 대한 단면도이다.
여기서, 설명의 편의를 위해 표시영역(DA)의 화소영역(P)과 제 1 및 제 2 비표시영역(NA1, NA2) 상에는 각각 스위칭 박막트랜지스터(STr)와 점등검사용박막트랜지스터(ITr1, ITr2) 형성되는 영역을 제 1 내지 제 3 스위칭영역(1TrA, 2TrA, 3TrA)이라 정의하도록 하겠다. 이때, 제 1 내지 제 3 스위칭영역(1TrA, 2TrA, 3TrA)에 구비되는 스위칭 및 점등검사용박막트랜지스터(STr, ITr1, ITr2)를 이루는 구성요소를 실질적으로 동일하므로 이들 박막트랜지스터(STr, ITr1, ITr2)를 이루는 구성요소에 대해서는 동일한 도면부호를 부여하도록 하겠다.
그리고, 설명의 편의를 위하여 도 3을 함께 참조하여 설명하도록 하겠다.
도시한 바와 같이, 횡전계방식 액정표시장치용 어레이기판(101)의 표시영역(DA)의 화소영역(P) 상에는 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(GL)과 게이트배선(GL)에 근접하여 게이트배선(GL)과 평행하게 구성된 공통배선(Vcom)과, 두 배선(GL, Vcom)과 교차하며 특히 게이트배선(GL)과는 교차하여 화소영역(P)을 정의하는 데이터배선(DL)이 구성되어 있다.
각 화소영역(P)의 게이트배선(GL)과 데이터배선(DL)의 교차지점인 제 1 스위칭영역(1TrA)에는 스위칭 박막트랜지스터(STr)가 형성되며, 실질적으로 화상이 구현되는 화상구동영역(AA)에는 화소전극(121)과 공통전극(125)이 형성되어 있다.
여기서, 스위칭 박막트랜지스터(STr)는 게이트전극(111), 게이트절연막(113), 액티브층(115a)과 오믹콘택층(115b)으로 이루어지는 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
이때, 게이트전극(111)은 게이트배선(GL)으로부터 분기되어 형성되며, 소스전극(117)은 데이터배선(DL)으로부터 분기하거나, 데이터배선(DL) 자체를 소스전극(117)으로 이용하여 형성된다.
그리고, 화소전극(121)은 스위칭 박막트랜지스터(STr)의 드레인전극(119)과 전기적으로 연결되는 판 형상으로 구성되며, 화소전극(121)의 상부에는 보호막(123)을 사이에 두고 공통전극(125)이 위치하는데, 공통전극(125)은 각 화상구동영역(AA)에 대응하여 다수의 이격하는 바(bar) 형태의 개구부(OP)를 구비하고 있다.
여기서, 본 발명은 화소전극(121)이 판 형상으로 형성되는 구성을 일예로 하였으나, 화소전극(121)은 바(bar) 형상으로 이루어져 공통전극(125)의 개구부에 대응하여 위치하도록 형성하는 것 또한 가능하다.
또한, 화소전극(121)과 공통전극(125)의 위치 또한 변경 가능하다. 즉, 공통전극(125) 상부에 보호막(123)을 사이에 두고 화소전극(121)이 형성되도록 할 수 있다.
따라서, 화소전극(121)과 공통전극(125)에 전압이 인가됨으로써 두 전극(121, 125) 사이에 수평전계를 형성하게 된다.
이와 같이 횡전계방식 액정표시장치용 어레이기판(101)은 액정분자가 기판(101)에 평행한 수평전계와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
그리고, 어레이기판(101)의 표시영역(DA) 외곽의 데이터패드(DP1, DP2, DP3)가 구비되는 제 1 비표시영역(NA1)에는, 다수의 데이터배선(DL)으로부터 연장되는 다수의 데이터링크배선(DLL1, DLL2, DLL3)이 형성되어 있으며, 다수의 데이터링크배선(DLL1, DLL2, DLL3)의 끝단에는 다수의 데이터패드(DP1, DP2, DP3)가 형성되어 있다.
또한, 다수의 데이터패드(DP1, DP2, DP3)와 연결되는 다수의 데이터연결배선(DCL1-1, DCL1-2, DCL2, DCL3)과 데이터인에이블배선(DIL) 그리고 다수의 데이터점등검사용배선(DILL1, DILL2, DILL3)이 형성되어 있으며, 다수의 데이터전등검사용배선(DILL1, DILL2, DILL3)의 끝단에는 다수의 데이터점등검사용패드(IP8, IP9, IP10)가 형성되어 있다.
여기서, 다수의 데이터연결배선(DCL1, DCL2, DCL3) 중 적색(R) 화소영역과 연결되는 제 1 데이터연결배선(DCL1)과 데이터인에이블배선(DIL)의 교차지점인 제 2 스위칭영역(2TrA)에는 제 1 스위칭영역(1TrA)의 스위칭 박막트랜지스터(STr)와 동일한 구성을 갖는 제 5 점등검사용박막트랜지스터(ITr5)가 형성되어 있다.
즉, 제 5 점등검사용박막트랜지스터(ITr5)는 스위칭 박막트랜지스터(STr)와 같이 데이터전극(111), 데이터절연막(113), 액티브층(115a)과 오믹콘택층(115b)으로 이루어지는 반도체층(115) 그리고 소스 및 드레인전극(117, 119)으로 이루어진다
여기서, 제 5 점등검사용박막트랜지스터(ITr)의 게이트전극(111)은 데이터인에이블배선(DIL)으로부터 분기하거나, 데이터인에이블배선(DIL) 자체를 게이트전극(111)으로 이용하여 형성되며, 소스전극(117)은 제 1 데이터패드(DP1)와 연결되며, 드레인전극(119)은 제 1 데이터연결배선(DCL1)과 연결된다.
그리고, 제 2 데이터패드(DP2)와 연결되는 제 6 점등검사용박막트랜지스터(ITr6)의 드레인전극(미도시)은 제 2 데이터연결배선(DCL2)과 연결되며, 제 3 데이터패드(DP3)와 연결되는 제 7 점등검사용박막트랜지스터(ITr7)의 드레인전극(미도시)은 제 3 데이터연결배선(DCL3)과 연결된다. 이때, 제 1 비표시영역(NA1)에 형성된 데이터링크배선(DLL1, DLL2, DLL3), 데이터패드(DP1, DP2, DP3), 데이터연결배선(DCL1, DCL2, DCL3)는 표시영역(DA)의 소스 및 드레인전극(117, 119) 그리고 데이터배선(DL)과 동일층 동일물질로 이루어지며, 데이터인에이블배선(DIL), 데이터점등검사용배선(DILL1, DILL2, DILL3), 데이터점등검사용패드(IP8, IP9, IP10)는 표시영역(DA)의 게이트전극(111) 및 게이트배선(GL)과 동일층 동일물질로 이루어진다.
그리고, 제 1 점등검사용박막트랜지스터(ITr1) 상부로 보호막(123)이 형성되며, 보호막(123)은 제 1 데이터점등검사용배선(DILL1)과 제 1 및 제 2 데이터연결배선(DCL1, DCL2)을 각각 노출하는 다수의 콘택홀(CH1, CH2, CH3)을 포함한다.
즉, 보호막(123)은 제 1 데이터점등검사용배선(DILL1)을 노출하는 제 1 콘택홀(CH1)과 제 1 및 2 데이터연결배선(DCL1, DCL2)을 노출하는 제 2 및 제 3 콘택홀(CH2, CH3)을 포함한다.
그리고, 이러한 보호막(123) 상부에는 표시영역(DA)의 화소영역(P) 상에 형성된 공통전극(125)과 동일층 동일물질로 이루어지는 제 1 투명연결전극(TCE1)이 제 1 내지 제 3 콘택홀(CH1, CH2, CH3)을 통해 서로 동일한 검사전압이 인가되는 제 1 및 2 데이터연결배선(DCL1, DCL2)과 제 1 데이터점등검사용배선(DILL1)을 전기적으로 연결하며 위치한다.
그리고, 어레이기판(101)의 표시영역(DA) 외곽의 게이트패드(GP)가 구비되는 제 2 비표시영역(NA)에는, 다수의 게이트배선(GL)으로부터 연장되는 다수의 게이트링크배선(GLL1, GLL2, GLL3, GLL4)이 형성되어 있으며, 다수의 게이트링크배선(GLL1, GLL2, GLL3, GLL4)의 끝단에는 다수의 게이트패드(GP)가 형성되어 있다.
또한, 다수의 게이트패드(GP)와 연결되는 다수의 게이트연결배선(GCL1, GCL2, GCL2, GCL3, GCL4)과 게이트인에이블배선(GIL1, GIL2) 그리고 다수의 게이트점등검사용배선(GILL1, GILL2, GILL3, GILL4)이 형성되어 있으며, 다수의 게이트전등검사용배선(GILL1, GILL2, GILL3, GILL4)의 끝단에는 다수의 게이트점등검사용패드(IP1, IP2, IP3, IP4)가 형성되어 있다.
여기서, 다수의 게이트연결배선(GCL1, GCL2, GCL2, GCL3, GCL4) 중 홀수번 게이트배선(GL1, GL3)과 연결되는 제 1 게이트연결배선(GCL1)과 게이트인에이블배선(GIL1)의 교차지점인 제 3 스위칭영역(3TrA)에는 제 1 스위칭영역(1TrA)의 스위칭 박막트랜지스터(STr) 및 제 2 스위칭영역(2TrA)의 제 1 점등검사용박막트랜지스터(ITr1)와 동일한 구성을 갖는 제 2 점등검사용박막트랜지스터(ITr2)가 형성되어 있다.
즉, 제 2 점등검사용박막트랜지스터(ITr2)는 스위칭 박막트랜지스터(STr) 및 제 1 점등검사용박막트랜지스터(ITr1)와 같이 게이트전극(111), 게이트절연막(113), 액티브층(115a)과 오믹콘택층(115b)으로 이루어지는 반도체층(115) 그리고 소스 및 드레인전극(117, 119)으로 이루어진다
여기서, 제 2 점등검사용박막트랜지스터(ITr2)의 게이트전극(111)은 게이트인에이블배선(GIL1)으로부터 분기하거나, 게이트인에이블배선(GIL1) 자체를 게이트전극(111)으로 이용하여 형성되며, 소스전극(117)은 제 1 게이트연결배선(GCL1)과 연결된다.
이때, 비표시영역(NA)에 형성된 게이트링크배선(GLL1, GLL2, GLL3, GLL4), 게이트패드(GP), 게이트인에이블배선(GIL1, GIL2), 게이트점등검사용배선(GILL1, GILL2, GILL3, GILL4), 게이트점등검사용패드(IP1, IP2, IP3, IP4)는 표시영역(DA)의 게이트전극(111) 및 게이트배선(GL)과 동일층 동일물질로 이루어지며, 게이트연결배선(GCL1, GCL2, GCL2, GCL3, GCL4)은 표시영역(DA)의 소스 및 드레인전극(117, 119)과 데이터배선(DL)과 동일층 동일물질로 이루어진다.
그리고, 제 2 점등검사용박막트랜지스터(ITr2) 상부로 보호막(123)이 형성되며, 보호막(123)은 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 게이트점등검사용배선(GILL1)을 각각 노출하는 다수의 콘택홀(CH1, CH2, CH3)을 포함한다.
즉, 보호막(123)은 제 1 게이트점등검사용배선(GILL1)을 노출하는 제 1 콘택홀(CH1)과 제 1 및 제 2 게이트연결배선(GCL1, GCL2)을 노출하는 제 2 및 제 3 콘택홀(CH2, CH3)을 포함한다.
그리고, 이러한 보호막(123) 상부에는 표시영역(DA)의 화소영역(P) 상에 형성된 공통전극(125)과 동일층 동일물질로 이루어지는 제 2 투명연결전극(TCE2)이 제 1 내지 제 3 콘택홀(CH1, CH2, CH3)을 통해 서로 동일한 검사전압이 인가되는 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 게이트점등검사용배선(GILL1)을 전기적으로 연결하며 위치한다.
여기서, 본 발명의 횡전계방식 액정표시장치용 어레이기판(101)은 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 및 제 2 데이터연결배선(DCL1, DCL2) 하부에 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 및 제 2 데이터연결배선(DCL1, DCL2)을 각각 전기적으로 연결하기 위한 제 1 및 제 2 연결전극(CL1, CL2)이 더욱 구비되는 것을 특징으로 한다.
즉, 제 1 및 제 2 데이터연결배선(DCL1, DCL2)은 제 1 투명연결전극(TCE1)을 통해 제 1 데이터점등검사용배선(DILL1)과 전기적으로 연결되는 동시에 제 1 및 제 2 데이터연결배선(DCL1, DCL2)은 제 1 및 제 2 데이터연결배선(DCL1, DCL2)의 하부에 위치하는 제 1 연결전극(CL1)을 통해 서로 전기적으로 연결되는 것이다.
또한, 게이트배선(GL1, GL3)으로 오토 프로브(auto prove)검사공정의 검사신호를 전달하는 제 1 및 제 2 게이트연결배선(GCL1, GCL2)은 제 2 투명연결전극(TCE2)을 통해 제 1 게이트점등검사용배선(GILL1)과 전기적으로 연결되는 동시에 제 1 및 제 2 게이트연결배선(GCL1, GCL2)은 제 1 및 제 2 게이트연결배선(GCL1, GCL2)의 하부에 위치하는 제 2 연결전극(CL2)을 통해 서로 전기적으로 연결되는 것이다.
이를 통해, 접착성(admission)등의 문제로 인하여 제 1 및 제 2 투명연결전극(TCE1, TCE2)의 유실이 발생하여도, 제 1 및 제 2 게이트연결배선(GCL1, GCL2)을 또는 제 1 및 제 2 데이터연결배선(DCL1, DCL2)을 각각 서로 전기적으로 연결되도록 할 수 있다.
따라서, 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 1 및 제 2 데이터연결배선(DCL1, DCL2)으로 신호전류를 인가할 수 없어, 검사전압의 로드가 발생하여 오토 프로브(auto prove)검사공정의 신뢰성이 저하되는 문제점이 발생하는 것을 방지할 수 있다.
여기서, 제 1 및 제 2 연결전극(CL1, CL2)은 표시영역(DA)의 화소전극(121)과 동일층에서 동일물질로 이루어지므로, 제 1 및 제 2 연결전극(CL1, CL2) 형성을 위한 별도의 공정을 생략할 수 있다.
한편, 제 1 및 제 2 연결전극(CL1, CL2)은 서로 동일한 검사전압이 인가되는 모든 게이트연결배선(GCL1, GCL2, GCL3, GCL4) 또는 데이터연결배선(DCL1, DCL2, DCL3)을 전기적으로 연결할 수도 있으며, 최외각에 위치하는 제 1 게이트연결배선(GCL1)과 이에 이웃하는 제 2 게이트연결배선(GCL2) 만을 연결할 수도 있으며, 최외각에 위치하는 제 1 데이터연결배선(DCL1)과 이에 이웃하는 제 2 데이터연결배선(DCL2) 만을 연결할 수도 있다.
이후에는 전술한 구성을 갖는 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판(101)의 오토 프로브(auto prove)검사공정을 실시하는 방법에 대해 간단히 설명한다.
우선, 제 1 및 제 2 게이트인에이블패드(IP5, IP6)를 통해 소정의 전압(제 1 내지 제 4 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4)의 문턱전압 보다 큰 전압)을 인가함으로써 제 1 내지 제 4 점등검사용박막트랜지스터(ITr1, ITr2, ITr3, ITr4)를 온(on) 상태로 한 후, 제 1 내지 제 4 게이트점등검사용패드(IP1, IP2, IP3, IP4)에 소정의 전압(각 화소영역(R, G, B) 내의 스위칭 박막트랜지스터(STr)의 문턱전압보다 큰 전압)을 인가하여 게이트배선(GL1, GL2, GL3, GL4)과 연결된 모든 스위칭 박막트랜지스터(STr)를 온(on) 상태로 한다. 이때, 제 1 내지 제 4 게이트점등검사용패드(IP1, IP2, IP3, IP4)로 인가되는 전압은 제 1 내지 제 4 게이트점등검사용배선(GILL1, GILL2, GILL3, GILL4), 제 1 내지 제 4 게이트연결배선(GCL1, GCL2, GCL3, GCL4), 게이트패드(GP) 그리고 제 1 내지 제 4 게이트링크배선(GLL1, GLL2, GLL3, GLL4)을 통해 모든 게이트배선(GL1, GL2, GL3, GL4)으로 전달된다.
이때, 제 1 및 제 2 게이트점등검사용배선(GILL1, GILL2)과 제 1 및 제 2 게이트연결배선(GCL1, GCL2) 그리고 제 3 및 제 4 게이트점등검사용배선(GILL3, GILL4)과 제 3 및 제 4 게이트연결배선(GCL3, GCL4)은 각각 제 2 투명연결전극(TCE2)을 통해 서로 전기적으로 연결되며, 제 1 및 제 2 게이트연결배선(GCL1, GCL2)과 제 3 및 제 4 게이트연결배선(GCL3, GCL4)은 각각 제 2 연결전극(CL2)을 통해 서로 전기적으로 연결된다.
이후, 제 1 데이터인에이블패드(IP11)를 통해 소정의 전압(제 5 내지 제 7 점등검사용박막트랜지스터(ITr5, ITr6, ITr7)의 문턱전압 보다 큰 전압)을 인가함으로써, 제 5 내지 제 7 점등검사용박막트랜지스터(ITr5, ITr6, ITr7)를 온(on) 상태로 한다.
이후, 제 1 공통패드(IP7)를 통해 공통전극(125)에 공통전압을 인가하고, 연속하여 순차적으로 제 1 내지 제 3 데이터점등검사용패드(IP8, IP9, IP10)를 통해 소정의 전압을 인가하여 게이트배선(GL1, GL2, GL3, GL4)과 연결된 모든 화소영역(R, G, B) 내의 화소전극(미도시)에 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)을 통해 소정의 화소전압이 인가되도록 한다.
이때, 제 1 내지 제 3 데이터점등검사용패드(IP8, IP9, IP10)로 인가되는 전압은 제 1 내지 제 3 데이터점등검사용배선(DILL1, DILL3, DILL3), 제 1 내지 제 3 데이터연결배선(DCL1, DCL2, DCL3), 데이터패드(DP1, DP2, DP3) 그리고 제 1 내지 제 3 데이터링크배선(DLL1, DLL2, DLL3)을 통해 게이트배선(GL1, GL2, GL3, GL4)과 연결된 모든 화소영역(R, G, B)으로 전달된다.
그리고, 제 1 내지 제 3 데이터점등검사용배선(DILL1, DILL3, DILL3)과 제 1 내지 제 3 데이터연결배선(DCL1, DCL2, DCL3)은 각각 제 1 투명연결전극(TCE1)을 통해 서로 전기적으로 연결되며, 제 1 내지 제 3 데이터연결배선(DCL1, DCL2, DCL3)은 제 1 연결전극(CL1)을 통해 서로 전기적으로 연결된다.
이러한 과정에 의해 화소영역(R, G, B)의 불량 여부를 판단하는 점등 검사를 진행하거나, 해당 신호배선의 타단에서 전압을 측정하여 신호배선의 단선 및 단락을 검사하거나, 현미경등으로 신호배선을 추적하여 신호배선의 단선 및 단락을 검사하게 된다.
이를 통해, 불량 여부를 판단할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
101 : 어레이기판, 111 : 게이트전극, 113 : 게이트절연막
115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층)
117 : 소스전극, 119 : 드레인전극
121 : 화소전극, 123 : 보호막
125 : 공통전극
DILL1 : 데이터점등검사용배선, DCL1-1, DCL1-2 : 데이터연결배선
CL1 : 제 1 연결전극, TCE1 : 제 1 투명연결전극
CH1, CH2, CH3 : 제 1 내지 제 3 콘택홀
STr :스위칭박막트랜지스터, 1TrA, 2TrA : 제 1 및 제 2 스위칭영역,
ITr1 : 제 1 점등검사용박막트랜지스터
P : 화소영역, DA : 표시영역, NA1 : 제 1 비표시영역, OP : 개구부
115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층)
117 : 소스전극, 119 : 드레인전극
121 : 화소전극, 123 : 보호막
125 : 공통전극
DILL1 : 데이터점등검사용배선, DCL1-1, DCL1-2 : 데이터연결배선
CL1 : 제 1 연결전극, TCE1 : 제 1 투명연결전극
CH1, CH2, CH3 : 제 1 내지 제 3 콘택홀
STr :스위칭박막트랜지스터, 1TrA, 2TrA : 제 1 및 제 2 스위칭영역,
ITr1 : 제 1 점등검사용박막트랜지스터
P : 화소영역, DA : 표시영역, NA1 : 제 1 비표시영역, OP : 개구부
Claims (15)
- 표시영역과 비표시영역이 정의(定義)된 제 1 기판과;
상기 제 1 기판 상의 상기 표시영역에 서로 교차하여 화소영역을 정의하며 형성된 다수의 게이트배선 및 데이터배선과;
상기 각 화소영역에 상기 게이트배선 및 상기 데이터배선과 연결되며 형성된 스위칭 박막트랜지스터와;
상기 각 화소영역에 상기 스위칭 박막트랜지스터의 일전극과 연결되는 제 1 투명전극과;
상기 제 1 투명전극 상부로 형성되는 제 2 투명전극과;
상기 비표시영역에 형성되며, 상기 게이트배선 중 홀수번 게이트배선으로 검사전압을 인가하기 위한 제 1 게이트점등검사용배선 및 상기 게이트배선 중 짝수번 게이트배선으로 검사전압을 인가하기 위한 제 2 게이트점등검사용배선과;
상기 비표시영역에 형성되며, 상기 데이터배선 중 홀수번 데이터배선으로 검사전압을 인가하기 위한 제 1 데이터점등검사용배선 및 상기 데이터배선 중 짝수번 데이터배선으로 검사전압을 인가하기 위한 제 2 데이터점등검사용배선과;
상기 제 1 및 제 2 게이트점등검사용배선 및 상기 제 1 및 제 2 데이터점등검사용배선과 상기 게이트배선 및 상기 데이터배선 사이에 각각 구비되는 다수의 게이트점등검사용박막트랜지스터 및 데이터점등검사용박막트랜지스터와;
상기 다수의 게이트점등검사용박막트랜지스터 및 상기 다수의 데이터점등검사용박막트랜지스터의 각 드레인전극으로부터 각각 연장되며, 상기 게이트 배선 및 상기 데이터배선과 각각 연결되는 다수의 게이트연결배선 및 다수의 데이터연결배선과;
상기 다수의 데이터연결배선 및 상기 다수의 게이트연결배선을 각각 서로 전기적으로 연결하는 제 1 연결전극 및 제 2 연결전극과; 상기 다수의 데이터연결배선과 상기 제 1 및 제 2 데이터점등검사용배선을 연결하는 제 1 투명연결전극과, 상기 다수의 게이트연결배선과 상기 제 1 및 제 2 게이트점등검사용배선을 연결하는 제 2 투명연결전극
을 포함하며,
상기 다수의 게이트연결배선 및 상기 다수의 데이터연결배선은 상기 게이트점등검사용박막트랜지스터 및 상기 데이터점등검사용박막트랜지스터와 상기 제 1 및 제 2 게이트점등검사용배선 및 상기 제 1 및 제 2 데이터점등검사용배선 사이로 위치하며,
상기 제 1 투명연결전극은 상기 제 1 연결전극과 연결되며, 상기 제 2 투명연결전극은 상기 제 2 연결전극과 연결되는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 제 1 및 제 2 연결전극은 상기 제 1 투명전극과 동일층 동일물질로 이루어지는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 제 1 투명연결전극은 상기 다수의 데이터연결배선 사이에 형성되는 제 1 콘택홀을 통해 상기 다수의 데이터연결배선과 상기 제 1 및 제 2 데이터점등검사용배선을 연결하며, 상기 제 2 투명연결전극은 상기 다수의 게이트연결배선 사이에 형성되는 제 2 콘택홀을 통해 상기 다수의 게이트연결배선과 상기 제 1 및 제 2 게이트점등검사용배선을 연결하는 횡전계방식 액정표시장치용 어레이기판.
- 제 3 항에 있어서,
상기 제 1 및 제 2 연결전극은 상기 제 1 및 제 2 콘택홀에 비해 평면적으로 큰 면적을 갖는 횡전계방식 액정표시장치용 어레이기판. - 제 1 항에 있어서,
상기 제 1 및 제 2 게이트점등검사용배선 및 상기 제 1 및 제 2 데이터점등검사용배선은 상기 게이트배선과 동일층에 위치하며, 상기 게이트 및 데이터연결배선은 상기 데이터배선과 동일층에 위치하는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 다수의 데이터점등검사용박막트랜지스터의 게이트전극을 모두 연결시키는 데이터인에이블배선과 이의 끝단에 형성된 데이터인에이블패드와, 상기 다수의 게이트점등검사용박막트랜지스터의 게이트전극을 모두 연결시키는 게이트인에이블배선과 이의 끝단에 형성된 게이트인에이블패드를 포함하는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 게이트 및 데이터배선과 상기 게이트 및 데이터점등검사용박막트랜지스터 사이에는 각각 게이트 및 데이터패드가 위치하는 횡전계방식 액정표시장치용 어레이기판.
- 제 7 항에 있어서,
상기 게이트 및 데이터배선과 상기 게이트 및 데이터패드 사이에는 각각 게이트 및 데이터링크배선이 위치하는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 게이트연결배선은 상기 제 1 및 제 2 게이트점등검사용배선과 연결되며, 상기 데이터연결배선은 상기 제 1 및 제 2 데이터점등검사용배선과 연결되며,
상기 제 1 및 제 2 게이트점등검사용배선의 각 끝단에는 제 1 및 제 2 게이트점등검사용패드가 구비되며, 상기 제 1 및 제 2 데이터점등검사용배선의 각 끝단에는 제 1 및 제 2 데이터점등검사용패드가 구비되는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 제 2 투명전극과 연결되는 공통점등용배선 및 이의 끝단에 각각 구비된 공통패드를 포함하는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 게이트배선 중 홀수번 게이트배선은 제 1 게이트연결배선과 연결되며, 상기 게이트배선 중 짝수번 게이트배선은 제 2 게이트연결배선과 연결되며, 제 1 게이트연결배선은 제 1 게이트점등검사용박막트랜지스터와 연결되며, 제 2 게이트연결배선은 제 2 게이트점등검사용박막트랜지스터와 연결되는 횡전계방식 액정표시장치용 어레이기판.
- 제 1 항에 있어서,
상기 데이터배선 중 적색 화소영역과 연결된 데이터배선은 제 1 데이터연결배선과 연결되며, 상기 데이터배선 중 청색 화소영역과 연결된 데이터배선은 제 2 데이터연결배선과 연결되며, 상기 데이터배선 중 녹색 화소영역과 연결된 데이터배선은 제 3 데이터연결배선과 연결되며, 제 1 데이터연결배선은 제 1 데이터점등검사용박막트랜지스터와 연결되며, 제 2 데이터연결배선은 제 2 데이터점등검사용박막트랜지스터와 연결되며, 제 3 데이터연결배선은 제 3 데이터점등검사용박막트랜지스터와 연결되는 횡전계방식 액정표시장치용 어레이기판. - 제 3 항에 있어서,
상기 제 1 연결전극은 제 3 콘택홀을 통해 노출된 상기 데이터점등검사용배선과 상기 제 1 투명연결전극을 통해 연결되며,
상기 제 2 연결전극은 제 4 콘택홀을 통해 노출된 상기 게이트점등검사용배선과 상기 제 2 투명연결전극을 통해 연결되는 횡전계방식 액정표시장치용 어레이기판.
- 제 2 항에 있어서,
상기 제 1 투명전극은 상기 일전극 하부로 밀착되어 위치하며,
상기 제 1 및 제 2 투명연결전극은 상기 제 2 투명전극과 동일층에 위치하는 횡전계방식 액정표시장치용 어레이기판.
- 제 14 항에 있어서,
상기 제 1 연결전극은 상기 다수의 데이터연결배선 하부로 밀착되어 위치하며,
상기 제 2 연결전극은 상기 다수의 게이트연결배선 하부로 밀착되어 위치하는 횡전계방식 액정표시장치용 어레이기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120024532A KR101924180B1 (ko) | 2012-03-09 | 2012-03-09 | 횡전계방식 액정표시장치용 어레이기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120024532A KR101924180B1 (ko) | 2012-03-09 | 2012-03-09 | 횡전계방식 액정표시장치용 어레이기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130103136A KR20130103136A (ko) | 2013-09-23 |
| KR101924180B1 true KR101924180B1 (ko) | 2019-02-25 |
Family
ID=49452614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120024532A KR101924180B1 (ko) | 2012-03-09 | 2012-03-09 | 횡전계방식 액정표시장치용 어레이기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101924180B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102275190B1 (ko) | 2015-04-20 | 2021-07-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816336B1 (ko) * | 2001-10-11 | 2008-03-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100587369B1 (ko) * | 2003-10-20 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
| KR101305379B1 (ko) * | 2009-07-21 | 2013-09-06 | 엘지디스플레이 주식회사 | 씨오지 타입 액정표시장치 및 이의 검사방법 |
-
2012
- 2012-03-09 KR KR1020120024532A patent/KR101924180B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130103136A (ko) | 2013-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101305379B1 (ko) | 씨오지 타입 액정표시장치 및 이의 검사방법 | |
| US9097921B2 (en) | Active matrix display device | |
| KR20140084601A (ko) | 디스플레이 장치용 어레이 기판 | |
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| KR102034069B1 (ko) | 터치타입 액정표시장치 및 이의 검사방법 | |
| KR102010492B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| WO2013021992A1 (ja) | アクティブマトリクス型表示装置 | |
| US20070052896A1 (en) | TFT array substrate for inspection and method for inspection using the same | |
| KR20080052986A (ko) | 액정표시장치와 그 제조방법 | |
| KR20080062264A (ko) | 액정표시장치용 어레이 기판 | |
| KR101924180B1 (ko) | 횡전계방식 액정표시장치용 어레이기판 | |
| KR101187200B1 (ko) | 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 | |
| KR20080059928A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| US7692753B2 (en) | Flat panel display device | |
| KR101946061B1 (ko) | 액정표시장치 어레이 기판 | |
| KR101294230B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR19990033764A (ko) | 데이터 라인 리페어 구조 | |
| KR101181244B1 (ko) | 액정표시장치 | |
| KR101927192B1 (ko) | 액정표시장치 | |
| KR101152491B1 (ko) | 액정표시소자 | |
| KR101224455B1 (ko) | 횡전계 방식 액정 표시 장치 및 그의 리페어 방법 | |
| KR101186010B1 (ko) | 액정표시장치 및 그 스위칭소자 리페어방법 | |
| KR101129440B1 (ko) | 표시 기판 및 이를 구비한 표시 패널의 검사 방법 | |
| KR101127837B1 (ko) | 액정 표시 장치와 ｆｐｃ의 본딩 검사 장치 및 이의 검사방법 | |
| KR20050064361A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120309 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20170303 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20120309 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20180309 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20180928 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20181126 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20181127 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20211101 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221017 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231016 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241015 Start annual number: 7 End annual number: 7 |