KR19990033764A - 데이터 라인 리페어 구조 - Google Patents

데이터 라인 리페어 구조 Download PDF

Info

Publication number
KR19990033764A
KR19990033764A KR1019970055183A KR19970055183A KR19990033764A KR 19990033764 A KR19990033764 A KR 19990033764A KR 1019970055183 A KR1019970055183 A KR 1019970055183A KR 19970055183 A KR19970055183 A KR 19970055183A KR 19990033764 A KR19990033764 A KR 19990033764A
Authority
KR
South Korea
Prior art keywords
line
data
data line
gate
lines
Prior art date
Application number
KR1019970055183A
Other languages
English (en)
Other versions
KR100517135B1 (ko
Inventor
배병성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970055183A priority Critical patent/KR100517135B1/ko
Publication of KR19990033764A publication Critical patent/KR19990033764A/ko
Application granted granted Critical
Publication of KR100517135B1 publication Critical patent/KR100517135B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 액정표시장치의 데이터 라인 리페어 구조에 관한 것으로, 한 화소에 데이터 라인을 이중으로 형성하고 한 화소에 형성된 2개의 데이터 라인을 한개의 입력패드로 묶어 한 개의 데이터 라인이 단선된 경우에 다른 하나의 데이터 라인에 의해서 전기적 신호를 공급함으로써 데이터 라인의 단선수에 제약을 받지 않고 모든 단선된 데이터 라인을 리페어하며 별도의 공정을 진행하지 않고도 데이터 라인을 리페어할 수 있어 LCD 모듈의 수율 및 생산성을 증가시킬 수 있다.
또한, 단선된 데이터 라인을 별도로 수리하는 수리선이 없기 때문에 결합용량이 증가되는 것을 방지할 수 있다.

Description

데이터 라인 리페어 구조
본 발명은 데이터 라인 리페어 구조에 관한 것으로, 더욱 상세하게는 데이터 라인의 단선에 의한 액정표시장치의 불량을 최소화하기 위해서 데이터 라인을 2중 구조로 형성한 데이터 라인 리페어 구조에 관한 것이다.
현재의 액정표시장치의 결함은 화소의 불량상태인 점결함만을 허용하고 있으며 그 개수도 점점 줄어들어 5개 이하 또는 무결점을 원하고 있다. 따라서, LCD 패널의 선결함으로 작용하는 데이터 라인의 단선은 액정표시장치의 수율을 향상시키는데 치명적이다.
이와 같은 데이터 라인의 단선을 수리하기 위해서 여러가지 방법들이 사용되고 있으며, 그 중 가장 대표적인 방법이 리페어 링을 이용하여 데이터 라인을 리페어하는 방법이다. 이 방법은 미국 특허 공고 4,688,896호에 제안된 바와 같이 단선된 데이터 라인의 양단과 TFT 기판의 가장자리를 따라 형성된 리페어 링의 교차점을 레이저로 연결한 후 리페어 링을 단락시켜 화상신호가 리페어 링을 따라 우회하도록 하는 방법이다.
그러나, 이와 같은 리페어 링은 개루프를 형성하고 있기 때문에 하나의 리페어 링을 이용하여 하나의 데이터 라인밖에 수리할 수 없고, 데이터 라인을 수리할 경우 레이저를 통해 데이터과 리페어 링을 연결하고 리페어 링을 단락시키는 별도의 공정이 요구되기 때문에 생산성이 저하되는 문제점이 있었다.
또한, 리페어 링의 자체저항과 화상신호에 흐르는 리페어 링이 복수개의 데이터 라인과 절연층을 사이에 두고 교차함에 따라 형성되는 결합용량의 증가로 인해 저항 및 캐패시터 값이 증가되어 신호의 왜곡이 발생되는 원인이 되었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로서, 한 화소에 데이터 라인을 2중으로 형성하여 데이터 라인의 단선수에 제약을 받지 않고 모든 라인을 리페어하며 별도의 공정을 진행하지 않고도 데이터 라인을 리페어하여 LCD 모듈의 수율 및 생산성을 증가시킨 데이터 라인 리페어 구조를 제공하는데 있다.
본 발명의 또 다른 목적은 한 화소에 데이터 라인을 2중으로 형성하여 단선된 데이터 라인을 리페어함으로써 결합용량의 증가로 인해 신호의 왜곡이 발생되는 것을 방지한 데이터 라인 리페어 구조를 제공하는데 있다.
도 1은 본 발명의 제 1 실시예에 의한 TFT 기판의 구조를 개략적으로 나타낸 평면도이고,
도 2는 도 1의 A부분을 확대한 요부확대도이고,
도 3은 도 2의 변형예를 도시한 도면이고,
도 4는 단선된 데이터 라인의 리페어 과정을 설명하기 위한 상태도이다.
도 5는 본 발명의 제 2 실시예에 의한 TFT 기판의 구조를 개략적으로 나타낸 평면도이고,
도 6은 도 5의 C부분을 확대한 요부확대도이며,
도 7은 도 6의 변형예를 도시한 도면이고,
도 8은 단선된 데이터 라인 및 게이트 라인의 리페어 과정을 설명하기 위한 상태도이다.
이와 같은 목적을 달성하기 위해서 본 발명은 소정방향으로 다수의 게이트 라인이 형성되어 있고, 상기 게이트 라인에 수직으로 교차하는 다수의 데이터 라인이 형성되어 있고, 상기 게이트 라인과 상기 데이터 라인의 일단에는 신호가 입력되는 입력패드가 형성되어 있으며, 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에는 화소가 형성된 TFT 기판에 있어서, 한개의 상기 화소에 상기 데이터 라인이 복수개 형성되고, 상기 복수개의 데이터 라인은 각각의 상기 화소에서 연결선으로 상호 연결되는 것을 특징으로 한다.
본 발명을 달성하기 위한 또 다른 목적은 일단에 형성된 한개의 입력패드에서 2개로 선으로 분기되며 각각의 선은 게이트 연결선에 의해서 상호 연결되는 복수개의 게이트 라인과, 상기 게이트 라인에 수직으로 교차하며 일단에 입력패드가 형성된 복수개의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되는 화소를 포함하는 TFT 기판에 있어서,
상기 게이트 연결선에 저장용 캐패시턴스를 형성하고, 한개의 상기 화소에 상기 데이터 라인이 복수개 형성하며, 상기 복수개의 데이터 라인은 각각의 상기 화소에서 데이터 연결선으로 상호 연결되는 것을 특징으로 한다.
바람직하게 화소의 액정 배향 방향을 상기 화소의 중앙에 위치하는 상기 데이터 라인을 기준으로 서로 반대방향으로 한다.
이하 본 발명에 의한 액정표시장치의 리페어 구조를 첨부된 도면 도 1 내지 5를 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 제 1 실시예에 의한 TFT 기판의 구조를 개략적으로 나타낸 평면도이고, 도 2는 도 1의 A부분을 확대한 요부확대도이고, 도 3은 도 2의 변형예이다.
도 1에 도시된 바와 같이 TFT 기판(100)의 가로방향에는 다수개의 게이트 라인(110)이 형성되어 있고, TFT 기판(100)의 세로방향에는 게이트 라인(110)과 수직으로 교차하는 다수의 데이터 라인(120)이 형성되어 있으며, 게이트 라인(110)과 데이터 라인(120)이 교차하는 영역에는 화소(130)가 형성되어 있다. 또한, 각각의 게이트 라인(110) 및 데이터 라인(120)의 일단에는 신호가 입력되는 입력패드(116)(126)가 형성되어 있다. 여기서, 데이터 라인(120)은 리페어를 목적으로 입력패드(126)가 형성된 부분과 소정거리 이격된 영역에서 2개의 데이터 라인(121)(122)으로 분기된다.
도 2를 참조하여 이를 좀더 상세히 설명하면 동일한 신호를 한개의 화소(130)에 전달하기 위해서 동일한 입력패드(126)에 연결되어 소정영역에서 분기되는 2개의 데이터 라인(120), 즉 제 1 데이터 라인(121)과 제 2 데이터 라인(122)은 한개의 화소(130)에 형성되어 있어 이 화소(130)를 2개의 부화소(131)(132)로 분할시킨다. 제 1 데이터 라인(121)과 제 2 데이터 라인(122)은 연결선(123)에 의해 상호 연결되어 있으며, 제 1 및 제 2 데이터 라인(121)(122)에는 각각에는 부화소(131)(132)에 계조전압을 전달하기 위한 소스/드레인 전극(124)(125)이 형성되어 있고, 이 소스/드레인 전극(124)(125)은 게이트 라인(110)과 연결된 게이트 전극(111) 상부에 형성된다. 한편, 각각의 부화소(131)(132) 내에는 투명한 전극인 공통전극(135)이 형성되어 있다.
도 3은 도 2의 변형예로 각각의 부화소 내에 저장용 캐패시턴스가 존재한다는 것을 제외하면 도 2에서 설명한 구조와 동일하므로 저장용 캐패시턴스에 대해서만 설명하기로 한다.
저장용 캐패시턴스(115)는 두 전극이 겹쳐졌을 때 형성되는 것으로 도시된 바와 같이 공통전극(135)과 게이트 전극(111)을 소정 폭으로 겹쳐서 형성한다. 바람직하게 연결선(123)이 존재하는 부화소(131)에는 게이트 라인(110)과 동일한 두께로 게이트 전극(111)을 소정길이 연장하고 그 단부는 사각형상으로 폭을 증대시켜 저장용 캐패시턴스(115)를 형성한다. 이는 연결선(123)과 게이트 전극(111)이 겹쳐져 기생용량이 증대되는 것을 방지하기 위해서이다. 또한, 연결선(123)이 존재하는 않는 부화소(132)에는 게이트 라인(110)에 곧 바로 소정 폭을 갖는 사각형상의 게이트 전극(111)을 형성하여 저장용 캐패시턴스(115)를 형성한다.
도 4를 참조하여 단선된 데이터 라인의 리페어 방법을 개략적으로 설명하면 다음과 같다.
소스측 구동드라이브 IC(미도시)에서 입력된 신호는 제 1 및 제 2 데이터 라인(121)(122)을 따라 흐르면서 소스/드레인 전극(124)(125)에서 각각의 부화소(131)(132)로 공급된다. 만약 도시된 바와 같이 공정불량으로 인해 제 1 데이터 라인(121)의 B영역이 단선된 경우 단선된 영역에서 전기적 신호의 흐름이 중단되어 다음단 부화소(121)에 신호가 인가되지 않는다. 그러나, 본 발명에서는 제 1 및 제 2 데이터 라인(121)(122)이 한개의 입력패드(126)에 연결되어 있고 각각의 화소(130)에서 연결선에 의해 상호 연결되어 있기 때문에 제 1 데이터 라인(121)이 단선된 경우 제 2 데이터 라인(122)에 인가된 전기적 신호가 연결선(123)을 따라 제 1 데이터 라인(121)으로 우회하여 제 1 데이터 라인(121)을 리페어한다. 그러므로, 제 1 데이터 라인(121)이 단선된 부분의 다음단에 위치한 화소(130)에도 전기적 신호가 공급된다.
도 5 내지 도 8을 참조하여 2중 게이트 라인과 2중 데이데선이 형성된 TFT 기판의 구조에 대해 설명하면 다음과 같다.
도 5는 본 발명의 제 2 실시예에 의한 TFT 기판의 구조를 개략적으로 나타낸 평면도이고, 도 6은 도 5의 C부분을 확대한 요부확대도이며, 도 7은 도 6의 변형예이다. 또한, 도 8은 단선된 데이터 라인이 리페어되는 과정을 도시한 상태도이다.
도 5에 도시된 바와 같이 TFT 기판(200)의 가로방향에는 다수개의 게이트 라인(210)이 형성되어 있고, TFT 기판(200)의 세로방향에는 게이트 라인(210)과 수직으로 교차하는 다수의 데이터 라인(220)이 형성되어 있으며, 게이트 라인(210)과 데이터 라인(220)이 교차하는 영역에는 화소(230)가 형성되어 있다. 또한, 각각의 게이트 라인(210) 및 데이터 라인(220)의 일단에는 신호가 입력되는 입력패드(216)(226)가 형성되어 있다. 여기서, 게이트 라인(210) 및 데이터 라인(220)은 리페어를 목적으로 입력패드(216)(226)가 형성된 부분과 소정거리 이격된 영역에서 2개의 게이트 라인(212)(213) 및 데이터 라인(221)(222)으로 분기된다.
도 6을 참조하여 이를 좀더 상세히 설명하면 동일한 신호를 한개의 화소(230)에 전달하기 위해서 동일한 입력패드(226)에 연결되어 소정영역에서 분기되는 2개의 데이터 라인(220), 즉 제 1 데이터 라인(221)과 제 2 데이터 라인(222)은 한개의 화소(230)에 형성되어 있어 이 화소(230)를 2개의 부화소(231)(232)로 분할시킨다. 또한, 제 1 데이터 라인(221)과 제 2 데이터 라인(222)은 각각의 화소(230)에서 데이터 연결선(223)으로 상호 연결되어 있다.
또한, 동일한 입력패드(216)에 연결되어 소정영역에서 분기되는 2개의 게이트 라인(210), 즉 제 1 게이트 라인(212)과 제 2 게이트 라인(213)은 한개의 화소(230) 양단 형성되어 있다. 각각의 제 1 게이트 라인(212)과 제 2 게이트 라인(213)은 제 1 및 제 2데이터 라인(221)(222)이 형성되어 있는 부화소(231)(232) 내부 양측면을 따라 형성된 게이트 연결선(214)에 의해서 연결되어 있다.
여기서, 데이터 연결선(223)에는 각각의 부화소(231)(232)에 계조전압을 전달하기 위한 소스/드레인 전극(224)(225)이 형성되어 있고, 이 소스/드레인 전극(224)(225)은 게이트 라인(210)의 상부에 형성되어 있다. 한편, 각각의 부화소(231)(232) 내에는 투명한 전극인 공통전극(235)이 형성되어 있으며, 공통전극(235)과 제 1 및 제 2 게이트 라인(212)(213)을 연결하는 게이트 연결선(214)과 겹쳐져 저장용 캐패시턴스(215)를 형성한다.
도 7은 도 6의 변형예로 제 1 및 제 2 게이트 라인(212)(213)을 연결하는 게이트 연결선(214)이 부화소(231)(232)의 일측에만 형성된다는 것을 제외하면 도 6에서 설명한 구조와 동일하다. 즉, 부화소(231)(232) 일측에만 형성된 게이트 연결선(214)과 공통전극(235)이 겹쳐져 저장용 캐패시턴스(215)를 형성한다. 상기에서 설명한 게이트 연결선(214)만을 제외하면 도 7의 구조는 도 6과 동일하므로 생략하기로 한다.
도 8을 참조하여 단선된 데이터 라인 및 게이트 라인의 리페어 방법을 개략적으로 설명하면 다음과 같다.
소스측 구동드라이브 IC에서 입력된 신호는 제 1 및 제 2 데이터 라인(221)(222)을 따라 흐르면서 소스/드레인 전극(224)(225)에서 각각의 부화소(231)(232)로 공급된다. 만약 도시된 바와 같이 공정불량으로 인해 제 2 데이터 라인(222)의 D영역이 단선된 경우 단선된 영역에서 전기적 신호의 흐름이 중단되어 다음단 부화소(231)에 신호가 인가되지 않는다. 그러나, 본 발명에서는 제 1 및 제 2 데이터 라인(221)(222)이 한개의 입력패드(216)에 연결되어 있고 각각의 화소(230)에서 데이터 연결선(223)에 의해 상호 연결되어 있기 때문에 제 2 데이터 라인(222)이 단선된 경우 제 1 데이터 라인(221)에 인가된 전기적 신호가 데이터 연결선(223)을 따라 제 2 데이터 라인(222)으로 우회하여 제 2 데이터 라인(222)을 리페어한다.
게이트 라인(210)이 단선된 경우에도 상기에서 설명한 방법과 같이 리페어된다. 즉, 도시된 바와 같이 제 1 게이트 라인(212) E가 단선되면 제 1 게이트 라인(212)으로는 신호가 전달되지 못하고 동일한 전기적 신호를 입력받은 제 2 게이트 라인(213)으로만 신호가 전달된다. 이와 같이 제 2 게이트 라인(213)으로 신호가 전달되면 제 1 및 제 2 게이트 라인(212)(213)을 연결시켜주고 저장용 캐패시턴스(215) 역할을 하는 게이트 연결선(214)에 의해서 제 2 게이트 라인(213)을 흐르던 전기적 신호가 제 1 게이트 라인(212)으로 우회하여 전기적 신호를 전달한다.
이와 같이 한개의 화소에 동일한 전기적 신호를 인가받는 2개의 데이터 라인(220)을 형성함으로써 한개의 데이터 라인(221)이 단선되었을 경우 별도의 다른 공정을 진행하지 않고도 다른 한개의 데이터 라인(222)으로 단선된 데이터 라인(221)을 리페어할 수 있다.
한편, 종래에는 한방향 러빙을 하여 액정을 배향함으로써 시야각이 좁아졌었는데 이를 보상하기 위해서 본 발명은 제 2 데이터 라인(222)을 기준으로 서로 반대방향으로 양방향 러빙을 하여 액정을 배향함으로 시야각을 보상하였다.
이상에서 설명한 바와 같이 본 발명은 한 화소에 데이터 라인을 이중으로 형성하고 한 화소에 형성된 2개의 데이터 라인을 한개의 입력패드로 묶어 한 개의 데이터 라인이 단선된 경우에 다른 하나의 데이터 라인에 의해서 전기적 신호를 공급함으로써 데이터 라인의 단선수에 제약을 받지 않고 모든 단선된 데이터 라인을 리페어하며 별도의 공정을 진행하지 않고도 데이터 라인을 리페어할 수 있어 LCD 모듈의 수율 및 생산성을 증가시킬 수 있는 효과가 있다.
또한, 단선된 데이터 라인을 별도로 수리하는 수리선이 없기 때문에 결합용량이 증가되는 것을 방지할 수 있는 효과가 있다.

Claims (12)

  1. 소정방향으로 다수의 게이트 라인이 형성되어 있고, 상기 게이트 라인에 수직으로 교차하는 다수의 데이터 라인이 형성되어 있고, 상기 게이트 라인과 상기 데이터 라인의 일단에는 신호가 입력되는 입력패드가 형성되어 있으며, 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에는 화소가 형성된 TFT 기판에 있어서,
    한개의 상기 화소에 상기 데이터 라인이 복수개 형성되고, 상기 복수개의 데이터 라인은 각각의 상기 화소에서 연결선으로 상호 연결되는 것을 특징으로 하는 데이터 라인 리페어 구조.
  2. 제 1 항에 있어서, 상기 복수개의 데이터 라인의 일단부는 하나의 입력패드에 연결된 것을 특징으로 하는 데이터 라인 리페어 구조.
  3. 제 1 항에 있어서, 상기 한 화소에 형성된 상기 데이터 라인은 2개인 것을 특징으로 하는 데이터 라인 리페어 구조.
  4. 제 1 항에 있어서, 상기 데이터 라인에 의해서 상기 화소가 2개의 부화소로 분할되는 각각의 상기 부화소 내에는 저장용 캐패시턴스가 형성된 것을 특징으로 하는 데이터 라인 리페어 구조.
  5. 제 4 항에 있어서, 상기 연결선이 존재하는 상기 부화소에 형성되는 상기 저장용 캐패시턴스는 상기 연결선과 겹쳐지는 것을 최소화하기 위해서 상기 게이트 라인에서 소정길이 연장되어 형성된 것을 특징으로 하는 데이터 라인 리페어 구조.
  6. 제 4 항에 있어서, 연결선이 존재하지 않는 상기 부화소에 형성되는 상기 저장용 캐패시턴스는 상기 연결선에 곧바로 형성되는 것을 특징으로 하는 데이터 라인 리페어 구조.
  7. 제 4 항에 있어서, 상기 부화소 각각은 액정 배향 방향이 서로 다른 것을 특징으로 하는 데이터 라인 리페어 구조.
  8. 제 7 항에 있어서, 상기 부화소 각각의 액정 배향 방향은 상기 화소의 중앙에 위치하는 상기 데이터 라인을 기준으로 서로 반대방향인 것을 특징으로 하는 데이터 라인 리페어 구조.
  9. 일단에 형성된 한개의 입력패드에서 2개로 선으로 분기되며 각각의 선은 게이트 연결선에 의해서 상호 연결되는 복수개의 게이트 라인과, 상기 게이트 라인에 수직으로 교차하며 일단에 입력패드가 형성된 복수개의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되는 화소를 포함하는 TFT 기판에 있어서,
    상기 게이트 연결선에 저장용 캐패시턴스를 형성하고, 한개의 상기 화소에 상기 데이터 라인이 복수개 형성하며, 상기 복수개의 데이터 라인은 각각의 상기 화소에서 데이터 연결선으로 상호 연결되는 것을 특징으로 하는 데이터 라인 리페어 구조.
  10. 제 9 항에 있어서, 상기 한 화소에 형성된 상기 데이터 라인은 2개이며 2개의 데이터 라인에 의해 상기 화소가 2개의 부화소로 분할되는 것을 특징으로 하는 데이터 라인 리페어 구조.
  11. 제 9 항 또는 10 항에 있어서, 상기 저장용 캐패시턴스는 상기 부화소 내의 가장자리를 따라 사면에 형성된 것을 특징으로 하는 데이터 라인 리페어 구조.
  12. 제 9 항 또는 제 10 항에 있어서, 상기 저장용 캐패시턴스는 상기 부화소 내의 일측면에만 형성된 것을 특징으로 하는 데이터 라인 리페어 구조.
KR1019970055183A 1997-10-27 1997-10-27 박막트랜지스터 기판 KR100517135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055183A KR100517135B1 (ko) 1997-10-27 1997-10-27 박막트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055183A KR100517135B1 (ko) 1997-10-27 1997-10-27 박막트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR19990033764A true KR19990033764A (ko) 1999-05-15
KR100517135B1 KR100517135B1 (ko) 2005-11-29

Family

ID=37306232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055183A KR100517135B1 (ko) 1997-10-27 1997-10-27 박막트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100517135B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446966B1 (ko) * 2001-12-29 2004-09-01 엘지.필립스 엘시디 주식회사 액정 표시장치
KR100679515B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US8845378B2 (en) 2011-12-27 2014-09-30 Samsung Display Co., Ltd. Display apparatus and method of repairing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010103431A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
JP6998740B2 (ja) * 2017-11-16 2022-01-18 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
US20230337485A1 (en) * 2020-09-18 2023-10-19 Sharp Kabushiki Kaisha Display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688896A (en) * 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
KR940007574A (ko) * 1992-09-30 1994-04-27 김광호 액정 표시장치
JPH06102536A (ja) * 1992-09-22 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
JPH0882805A (ja) * 1994-09-09 1996-03-26 Sanyo Electric Co Ltd 液晶表示装置
JPH0961852A (ja) * 1995-08-29 1997-03-07 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその断線不良救済方法
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
US5995178A (en) * 1995-10-16 1999-11-30 Sharp Kabushiki Kaisha Active matrix liquid crystal panel and method for repairing defect therein
KR100483521B1 (ko) * 1997-06-25 2005-08-10 삼성전자주식회사 액정표시장치의화소구조
KR19980010551U (ko) * 1996-08-08 1998-05-15 정장호 주파수 공용 통신 단말기 제어 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679515B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
KR100446966B1 (ko) * 2001-12-29 2004-09-01 엘지.필립스 엘시디 주식회사 액정 표시장치
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US7872699B2 (en) 2004-02-06 2011-01-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US8845378B2 (en) 2011-12-27 2014-09-30 Samsung Display Co., Ltd. Display apparatus and method of repairing the same

Also Published As

Publication number Publication date
KR100517135B1 (ko) 2005-11-29

Similar Documents

Publication Publication Date Title
US7358534B2 (en) Thin film display transistor array substrate for a liquid crystal display having repair lines
US6014191A (en) Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
US8816343B2 (en) Display panel
KR100242943B1 (ko) 수리선이 형성된 액정표시장치
JP5405726B2 (ja) 駆動チップ、それを具備した表示装置及びリペア方法
CN101285977B (zh) 液晶显示装置及其阵列基板
KR19980075976A (ko) 배선을 수리하기 위한 평판 표시 장치용 기판
KR100517135B1 (ko) 박막트랜지스터 기판
KR100734232B1 (ko) 액정표시장치 제조방법
KR100250972B1 (ko) 액정 표시 장치
KR101924180B1 (ko) 횡전계방식 액정표시장치용 어레이기판
KR100477131B1 (ko) 액정 표시 장치의 화소 수리 방법
KR100777697B1 (ko) 수리선을 가지는 액정 표시 장치용 박막 트랜지스터어레이 기판
KR100242444B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100488943B1 (ko) 리페어라인이 형성된 액정표시장치 및 그 제조방법
KR101098892B1 (ko) 액정표시장치 및 그 제조방법
KR100523292B1 (ko) 표시기판
TWI699586B (zh) 陣列基板與其製造方法
KR101054342B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20040017504A (ko) 액정 표시 장치
KR100585825B1 (ko) 엘시디 패널
KR100444794B1 (ko) 액정 표시 장치
KR19990005194A (ko) 데이터 라인 리페어 구조
KR20060001163A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee