JP6998740B2 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP6998740B2
JP6998740B2 JP2017221316A JP2017221316A JP6998740B2 JP 6998740 B2 JP6998740 B2 JP 6998740B2 JP 2017221316 A JP2017221316 A JP 2017221316A JP 2017221316 A JP2017221316 A JP 2017221316A JP 6998740 B2 JP6998740 B2 JP 6998740B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
liquid crystal
crystal display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017221316A
Other languages
English (en)
Other versions
JP2019090980A (ja
Inventor
大介 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2017221316A priority Critical patent/JP6998740B2/ja
Priority to US16/156,790 priority patent/US11347117B2/en
Priority to CN201811344208.XA priority patent/CN109799662B/zh
Publication of JP2019090980A publication Critical patent/JP2019090980A/ja
Application granted granted Critical
Publication of JP6998740B2 publication Critical patent/JP6998740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136268Switch defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • G02F2201/506Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/02Composition of display devices
    • G09G2300/023Display panel composed of stacked panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0443Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0465Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10Dealing with defective pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、液晶表示パネルに関する。
液晶パネルを用いた液晶表示装置は、低消費電力で画像を表示することができるため、テレビ又はモニタ等の画像表示装置として利用されている。
液晶表示パネルは、画素電極及び薄膜トランジスタ(TFT;Thin Film Transistor)が形成されたTFT基板と、TFT基板に対向する対向基板と、TFT基板と対向基板との間に配置された液晶層とを備えている。液晶表示パネルでは、画素毎に設けられた画素電極によって液晶層による光透過率を画素毎に制御することで画像を表示している(例えば特許文献1)。
特開2015-114375号公報
液晶表示パネルでは、画素欠陥によって画素に黒点又は輝点が発生することがある。この場合、画素欠陥の程度によっては所望の画像を表示することができず、液晶表示パネルが不良扱いになってしまうことがある。
本開示は、所望の画像を表示することができる液晶表示パネルを提供することを目的とする。
上記目的を達成するために、本開示に係る液晶表示パネルの一態様は、マトリクス状に配列された複数の画素を有する液晶表示パネルであって、前記複数の画素の各々に複数ずつ設けられた画素電極及びトランジスタと、第1方向に配列された前記複数の画素の各々における複数の前記トランジスタと接続された走査線とを備え、前記複数の画素の各々において、複数の前記画素電極及び複数の前記トランジスタの各々は、前記第1方向に並んでいる。
本開示に係る液晶表示パネルによれば、所望の画像を表示することができる。
実施の形態1に係る液晶表示装置の概略構成を模式的に示す図である。 実施の形態1に係る液晶表示パネルの画素回路を示す図である。 実施の形態1に係る液晶表示パネルの画素の構成を示す平面図である。 実施の形態1に係る液晶表示パネルの画素におけるトランジスタ周辺の拡大平面図である。 図3のV-V線における実施の形態1に係る液晶表示パネルの断面図である。 図4のVI-VI線における実施の形態1に係る液晶表示パネルの断面図である。 図4のVII-VII線における実施の形態1に係る液晶表示パネルの断面図である。 実施の形態1に係る液晶表示パネルにおけるトランジスタ周辺の共通電極の形状を示す図である。 図4の破線で囲まれる領域IXの拡大図である。 図4のX-X線における実施の形態1に係る液晶表示パネルの断面図である。 図4のXI-XI線における実施の形態1に係る液晶表示パネルの断面図である。 実施の形態1の変形例に係る液晶表示パネルの要部拡大平面図である。 実施の形態2に係る液晶表示装置の概略構成を模式的に示す図である。 実施の形態2に係る液晶表示装置における第1液晶表示パネルの画素のレイアウトを示す図である。 実施の形態2に係る液晶表示装置における第2液晶表示パネルの画素のレイアウトを示す図である。
以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態1)
まず、液晶表示パネルLCPを用いた液晶表示装置LCD1の概略構成について、図1及び図2を用いて説明する。図1は、実施の形態1に係る液晶表示装置LCD1の概略構成を模式的に示す図である。図2は、実施の形態1に係る液晶表示パネルLCPの画素回路を示す図である。
液晶表示装置LCD1は、静止画像又は動画像を表示する画像表示装置の一例であって、図1に示すように、液晶表示パネルLCPと、液晶表示パネル駆動回路PDC(ソースドライバSDC、ゲートドライバGDC)と、バックライトBLと、画像処理部IPUとを備える。
液晶表示パネルLCPは、バックライトBLの光出射側に配置される。液晶表示パネルLCPは、画像表示領域DSPにカラー画像又はモノクロ画像を表示する。液晶表示パネルLCPの駆動方式は、例えばIPS(In Plane Switching)方式又はFFS(Fringe Field Switching)方式等の横電界方式である。また、液晶表示パネルLCPは、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。
図1及び図2に示すように、液晶表示パネルLCPは、マトリクス状に配列された複数の画素PIXを有する。画像が表示される画像表示領域DSPは、マトリクス状に配列された複数の画素PIXによって構成されている。
図2に示すように、複数の画素PIXの各々には、トランジスタTR、画素電極PIT及び共通電極MITが設けられている。トランジスタTRは、薄膜トランジスタであり、ゲート電極G、ソース電極S及びドレイン電極Dを有する。なお、本明細書において、ソース電極S及びドレイン電極Dは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極S及びドレイン電極Dの少なくとも一方のこと、ソース電極S及びドレイン電極Dのいずれかのみのこと、あるいは、ソース電極S及びドレイン電極Dの両方のことを意味する。
本実施の形態において、トランジスタTR及び画素電極PITは、各画素PIXに複数ずつ設けられている。具体的には、各画素PIXには、7つのトランジスタTRと7つの画素電極PITとが設けられている。各画素PIXにおける7つの画素電極PITの各々は、サブ画素電極であり、分離して形成されている。
一方、共通電極MITは、複数の画素PIXにわたって設けられている。本実施の形態において、共通電極MITは、画像表示領域DSPの全ての画素PIXにわたって設けられている。つまり、共通電極MITは、全ての画素PIXに共通する1つの平面状の電極であり、画像表示領域DSPの全体に形成されている。
図2に示すように、液晶表示パネルLCPには、行方向(第1方向)に延在する複数の走査線(ゲート線)GLと、行方向に直交する列方向(第2方向)に延在する複数の映像信号線(ソース線)SLとが形成されている。
複数の走査線GLの各々は、列方向に隣り合う2つの画素PIXの境界部ごとに設けられている。本実施の形態において、走査線GLは、列方向に隣り合う2つの画素PIXの境界部ごとに1本ずつ設けられている。
各走査線GLは、行方向に配列された複数の画素PIXの各々の複数のトランジスタTRと接続されている。つまり、各走査線GLは、各画素PIXにおいて、複数のトランジスタTRと接続されている。具体的には、各走査線GLは、各トランジスタTRのゲート電極Gと接続されている。
複数の映像信号線SLは、行方向に隣り合う2つの画素PIXの境界部ごとに設けられている。本実施の形態において、映像信号線SLは、行方向に隣り合う2つの画素PIXの境界部ごとに、一対の第1映像信号線SL1及び第2映像信号線SL2として2本ずつ設けられている。
各映像信号線SLは、列方向に配列された複数の画素PIXの各々の複数のトランジスタTRと接続されている。具体的には、各映像信号線SLは、各トランジスタTRのソース電極S及びドレイン電極Dのうちドレイン電極Dに接続されている。つまり、本実施の形態において、映像信号線SLは、ドレイン線である。
また、液晶表示パネルLCPは、1G2Dの配線接続構造を有しており、複数の走査線GLは、列方向において、2本ずつ接続されている。つまり、奇数行目の第1走査線GL1と偶数行目の第2走査線GL2との隣り合う2本の走査線GL同士が接続されている。第1走査線GL1及び第2走査線GL2は、例えば、ゲートドライバGDC側において配線パターン等によって接続されていてもよいし、ゲートドライバGDC内で接続されていてもよい。
互いに接続された2本の走査線GLのうちの一方が接続されたトランジスタTRのドレイン電極Dは、第1映像信号線SL1及び第2映像信号線SL2の一方に接続されている。また、互いに接続された2本の走査線GLのうちの他方が接続されたトランジスタTRのドレイン電極Dは、第1映像信号線SL1及び第2映像信号線SL2の他方に接続されている。
具体的には、奇数行目の第1走査線GL1が接続されたトランジスタTRのドレイン電極Dは、第2映像信号線SL2に接続されており、偶数行目の第2走査線GL2が接続されたトランジスタTRのドレイン電極Dは、第1映像信号線SL1に接続されている。
なお、各画素PIXにおいて、トランジスタTRのソース電極Sは、画素電極PITに接続されている。具体的には、7つのトランジスタTRのソース電極Sと7つの画素電極PITとは一対一で接続されており、各トランジスタTRのソース電極Sは、各画素電極PITに接続されている。
図1に示すように、液晶表示パネルLCPには、入力された映像信号に応じた画像を表示するために、液晶表示パネル駆動回路PDCが接続されている。液晶表示パネル駆動回路PDCは、ソースドライバSDC及びゲートドライバGDCを含む。ソースドライバSDC及びゲートドライバGDCは、例えばドライバIC(ICパッケージ)であり、プリント配線基板に実装されている。ソースドライバSDCが実装されたプリント配線基板及びゲートドライバGDCが実装されたプリント配線基板は、FFC(Flexible Flat Cable)又はFPC(Flexible Printed Cable)等のフレキシブル配線基板を介して液晶表示パネルLCPに接続される。
図2に示すように、ソースドライバSDCは、液晶表示パネルLCPの映像信号線SLに接続されている。ソースドライバSDCは、ゲートドライバGDCによる走査線GLの選択に合わせて、画像処理部IPUから入力される映像信号に応じた電圧(データ電圧)を映像信号線SLに供給する。具体的には、ソースドライバSDCは、第1映像信号線SL1及び第2映像信号線SL2の各々にデータ電圧を供給する。
ゲートドライバGDCは、走査線GLに接続されている。ゲートドライバGDCは、画像処理部IPUから入力されるタイミング信号に応じて映像信号を書き込む画素PIXを選択し、選択した画素PIXのトランジスタTRをオンする電圧(ゲートオン電圧)を走査線GLに供給する。本実施の形態では、走査線GLが2本ずつ接続されているので、ゲートドライバGDCは、接続された2本の第1走査線GL1及び第2走査線GL2に共通するゲートオン電圧として、2倍のゲートHi期間(2H)のゲートパルス信号を走査線GLに供給する。これにより、選択された画素PIXの画素電極PITには、トランジスタTRを介してデータ電圧が供給される。なお、共通電極MITには、コモンドライバ(図示せず)から共通電圧が供給される。
このように、ゲートドライバGDCからゲートオン電圧が走査線GLに供給されると、選択された画素PIXのトランジスタTRがオンし、このトランジスタTRに接続された映像信号線SLからデータ電圧が画素電極PITに供給される。そして、画素電極PITに供給されたデータ電圧と共通電極MITに供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素PIXにおける液晶層の液晶分子の配向状態が変化し、液晶表示パネルLCPを通過するバックライトBLの光の透過率が画素PIXごとに制御される。これにより、液晶表示パネルLCPの表示領域(画素領域)に所望の画像が表示される。
バックライトBLは、図1に示すように、液晶表示パネルLCPの背面側に配置されており、液晶表示パネルLCPに向けて光を照射する。本実施の形態において、バックライトBLは、LED(Light Emitting Diode)を光源とするLEDバックライトであるが、これに限るものではない。また、バックライトBLは、液晶表示パネルLCPに対面するようにLEDが基板上に二次元状に配列された直下型のLEDバックライトであるが、エッジ型であってもよい。バックライトBLは、平面状の均一な散乱光(拡散光)を照射する面発光ユニットである。この場合、バックライトBLは、光源からの光を拡散させるために拡散板(拡散シート)等の光学部材を有していてもよい。
画像処理部IPUは、CPU等の演算処理回路と、ROMやRAM等のメモリとを備える制御装置である。画像処理部IPUには、液晶表示パネルLCPに表示するための画像データが入力される。画像処理部IPUは、CPUがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部IPUは、外部のシステム(図示せず)から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素PIXの階調値を示す映像信号と各画素PIXに映像信号を書き込むタイミングを示すタイミング信号とを生成し、映像信号をソースドライバSDCに出力するとともにタイミング信号をゲートドライバGDCに出力する。
次に、液晶表示パネルLCPの具体的な構造について、図2を参照しつつ、図3~図7を用いて説明する。図3は、実施の形態1に係る液晶表示パネルLCPの画素PIXの構成を示す平面図である。図4は、同液晶表示パネルLCPの画素PIXにおけるトランジスタTR周辺の拡大平面図である。図5は、図3のV-V線における同液晶表示パネルLCPの断面図である。図6は、図4のVI-VI線における同液晶表示パネルLCPの断面図である。図7は、図4のVII-VII線における同液晶表示パネルLCPの断面図である。
図2及び図3に示すように、各画素PIXは、行方向に延在する走査線GLと列方向に延在する映像信号線SLとによって囲まれる領域である。本実施の形態において、1つの画素PIXの画素サイズは、比較的に大きくなっており、一例として、行方向の長さが630μmで、列方向の長さが630μmである。また、本実施の形態において、1つの画素PIXは、行方向の長さと列方向の長さとが同じである。つまり、1つの画素PIXのアスペクト比(行方向長さ:列方向長さ)は、1:1である。なお、1つの画素PIXのアスペクト比は、これに限るものではなく、例えば、1:3等であってもよい。
また、上述のように、本実施の形態における液晶表示パネルLCPでは、1つの画素PIXに複数の画素電極PIT及び複数のトランジスタTRが設けられている。図3及び図4に示すように、各画素PIXにおいて、複数の画素電極PIT及び複数のトランジスタTRの各々は、行方向(第1方向)に並んでいる。具体的には、7つの画素電極PITは、行方向に沿ってほぼ等間隔に並んでいる。また、7つのトランジスタTRは、行方向に沿ってほぼ等間隔に並んでいる。
図3及び図4に示すように、各画素電極PITには複数のスリットが形成されており、各画素電極PITは、列方向(第2方向)に延在する複数本のライン電極PITLを有する。本実施の形態では、各画素電極PITは、11本のライン電極PITLを含む。11本のライン電極PITLの長手方向の両端部は、走査線GLの近傍において行方向に沿って延在する連結電極PITCによって連結されている。各画素電極PITにおける全てのライン電極PITLは、平行に形成されている。
各ライン電極PITLは、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。なお、各画素電極PITにおいて、隣り合う2本のライン電極PITLの間隔(スリット幅)は一定である。また、11本の全てのライン電極PITLの間隔は、互いに同じである。
さらに、図4に示すように、7つの画素電極PITの全てにおいて、隣り合う2つの画素電極PITの間隔sp1(つまり、一方の画素電極PITの最後の列のライン電極と他方の画素電極PITの最初の列のライン電極との間隔)は、1つの画素電極PITにおいて隣り合う2本のライン電極PITLの間隔sp2と同じになっている。この結果、1つの画素PIXにおいて、全てのライン電極PITL(11本×7=77本)の間隔が同じになっており、全てのライン電極PITLのラインアンドスペース(L/S)が一定になっている。これにより、各画素電極PITでの画素容量CPIXの差を小さくすることができる。例えば、各画素電極PITでの画素容量CPIXを全て同じにすることもできる。
また、トランジスタTRのゲートソース間容量をCgsとすると、各画素PIXにおける複数の画素電極PITと複数のトランジスタTRの全てについて、画素容量比率を示すCPIX/Cgsは±10%以内であるとよい。好ましくは、画素電極PIT及び当該画素電極PITに対応するトランジスタTRの全てについて、CPIX/Cgsは同じであるとよい。
さらに、トランジスタTRの半導体層SCのチャネル幅をWTFTとすると、各画素PIXにおける複数の画素電極PITと複数のトランジスタTRの全てについて、画素容量比率を示すCPIX/WTFTは±10%以内であるとよい。好ましくは、画素電極PIT及び当該画素電極PITに対応するトランジスタTRの全てについて、CPIX/WTFTは同じであるとよい。
このように、画素電極PITと当該画素電極PITに対応するトランジスタTRとにおける画素容量比率(CPIX/Cgs、CPIX/WTFT)が一定の範囲内に収まっていれば、画素電極PIT及びトランジスタTRの形状及び大きさは異なっていてもよい。つまり、画素容量比率を一定の範囲内に収めることで、画素電極PIT及びトランジスタTRの設計の自由度が向上する。したがって、一つの画素PIXに含まれる複数の画素電極PITのうちの少なくとも一つは、当該画素PIX内に含まれる他の画素電極PITとは形状が異なっていてもよい。つまり、一つの画素PIXに含まれる複数の画素電極PITには、形状が異なる画素電極PITが含まれていてもよい。
本実施の形態において、7つの画素電極PITは、互いに同じ形状及び同じ大きさである。これにより、各画素電極PITの画素容量CPIXを容易に同じにすることができる。また、各画素電極PITの幅は、200μm以下であるとよく、より好ましくは、100μm以下である。これにより、複数の画素電極PITの一つに不具合が発生して画素欠陥が生じたとしても、画素欠陥を目立たなくすることができる。
また、7つのトランジスタTRは、互いに同じ形状及び同じ大きさである。これにより、各トランジスタTRのゲートソース間容量Cgs及びチャネル幅WTFTを容易に同じにすることができる。また、7つのトランジスタTRの形状及び大きさを全て同じにすることで、画素PIXにDC電圧が残留して表示画像に残像(DC残像)が発生することを抑制できる。
図3に示すように、映像信号線SL(第1映像信号線SL1、第2映像信号線SL2)は、画素電極PITのライン電極PITLに沿って形成されている。つまり、第1映像信号線SL1及び第2映像信号線SL2は、いずれも屈曲部を有する略「く」の字状に形成されている。第1映像信号線SL1及び第2映像信号線SL2は、並行しており、隣接して形成されている。具体的には、第1映像信号線SL1及び第2映像信号線SL2は、平行に形成されている。なお、本実施の形態において、第1映像信号線SL1及び第2映像信号線SL2は、いずれも一定の幅で、互いに同じ幅であるが、これに限らない。
また、図3及び図5に示すように、画素電極PITにおける複数のライン電極PITLの少なくとも一つは、第1映像信号線SL1と第2映像信号線SL2との間に存在している。
例えば、行方向に隣り合う2つの画素PIXのうちの一方の画素PIXである第1画素PIX1(図3の右側の画素PIX)の画素電極PITを第1画素電極PIT1とし、行方向に隣り合う2つの画素PIXのうちの他方の画素PIXである第2画素PIX2(図3の左側の画素PIX)の画素電極PITを第2画素電極PIT2とすると、第2画素PIX2の複数の第2画素電極PIT2のうち最も第1画素PIX1に近い第2画素電極PIT2について、当該第2画素電極PIT2を構成する複数のライン電極PITLのうち最も第1画素PIX1に近いライン電極PITLが、第1映像信号線SL1と第2映像信号線SL2との間に存在している。
さらに、第1映像信号線SL1及び第2映像信号線SL2は、一方が画素電極PITと重なっており、他方が画素電極PITと重なっていない。本実施の形態では、図3に示すように、平面視において、第1映像信号線SL1は、第2画素PIX2の第2画素電極PIT2のライン電極PITLに重なっており、第2映像信号線SL2は、第1画素PIX1の第1画素電極PIT1と第2画素PIX2の第2画素電極PIT2との間に位置している。
具体的には、第1映像信号線SL1は、第2画素PIX2における複数の第2画素電極PIT2のうち最も第1画素PIX1に近い第2画素電極PIT2のライン電極PITLに重なっている。本実施の形態において、第1映像信号線SL1は、第2画素PIX2において第1画素PIX1に最も近い第2画素電極PIT2における11本のライン電極PITLのうち第1画素PIX1側から数えて2本目と3本目の2本のライン電極PITLに重なっている。なお、第1画素PIX1に最も近い第2画素電極PIT2における11本のライン電極PITLのうち第1画素PIX1側から数えて1本目のライン電極PITL(つまり、最も第1画素PIX1に近いライン電極PITL)は、第1映像信号線SL1と第2映像信号線SL2との間に位置している。
一方、第2映像信号線SL2は、第1画素PIX1における複数の第1画素電極PIT1のうち最も第2画素PIX2に近い第1画素電極PIT1と、第2画素PIX2における複数の第2画素電極PIT2のうち最も第1画素PIX1に近い第2画素電極PIT2との間に位置している。具体的には、第2映像信号線SL2は、第1画素PIX1の第1画素電極PIT1における11本のライン電極PITLのうち最も第2画素電極PIT2に近いライン電極PITLと、第2画素PIX2の第2画素電極PIT2における11本のライン電極PITLのうち最も第1画素電極PIT1に近いライン電極PITLとの間に位置している。
図4に示すように、各画素PIXには、映像信号線SLのデータ電圧を複数のトランジスタTRの各々に供給するために、映像信号線SLと各画素PIX内の複数のトランジスタTRとを接続するリード線LDLが設けられている。リード線LDLは、ソース電極S及びドレイン電極Dと同層に形成されている。つまり、リード線LDLとソース電極S及びドレイン電極Dとは、同じ金属膜をパターニングすることによって形成される。
リード線LDLは、映像信号線SLから行方向に延在する共通リード線LDLCと、共通リード線LDLCと各画素PIX内の複数のトランジスタTRの各々のドレイン電極Dと接続された複数の第1個別リード線LDL1とを有する。
共通リード線LDLCは、映像信号線SLから引き出された引き出し線である。共通リード線LDLCは、共通電極MITの開口部OPNと重なる位置に形成されており、平面視において、走査線GLと重なっていない。本実施の形態において、共通リード線LDLCは、他のどの導電部材とも重なっていない。これにより、共通リード線LDLCと走査線GL等の配線との間で生じる寄生容量を低減することができる。なお、共通リード線LDLCは、平面視において、第2基板SUB2の遮光層BMと重なっている。
第1個別リード線LDL1は、画素PIX内の複数のトランジスタTRごとに形成されている。本実施の形態では、1つの画素PIXに7つのトランジスタTRが設けられているので、第1個別リード線LDL1も7つ形成されている。第1個別リード線LDL1は、各トランジスタTRに向かって共通リード線LDLCから列方向に延在するように形成されている。
また、各画素PIXには、複数の画素電極PITの各々と複数のトランジスタTRの各々のソース電極Sとを接続する複数の第2個別リード線LDL2が設けられている。第2個別リード線LDL2は、画素電極PITと同層に形成されている。つまり、第2個別リード線LDL2と画素電極PITとは、同じ透明導電膜をパターニングすることによって形成される。
第2個別リード線LDL2は、画素PIX内の複数のトランジスタTRごとに形成されている。本実施の形態では、1つの画素PIXに7つのトランジスタTRが設けられているので、第2個別リード線LDL2も7つ形成されている。第2個別リード線LDL2は、各トランジスタTRに向かって画素電極PITから列方向に延在するように形成されている。具体的には、第2個別リード線LDL2は、画素電極PITの連結電極PITCの中央部から引き出された引き出し配線である。
各トランジスタTRに接続される第1個別リード線LDL1及び第2個別リード線LDL2は、画素PIXに画素欠陥が生じた場合に、画素PIXを修復させるときに利用することができる。画素欠陥は、導電性異物が混入して画素電極PITと共通電極MITとが短絡したりトランジスタTRの電極間が短絡したりして発生する。このような画素欠陥が発生した場合、共通電極MITと短絡した異常状態の画素電極PIT又は電極間が短絡した異常状態のトランジスタTRを、正常な画素電極又は正常なトランジスタTRと分離するために、第1個別リード線LDL1及び第2個別リード線LDL2を切断する。
例えば、画素電極PITと共通電極MITとが短絡した場合、まず、画素PIXの欠陥検査によって共通電極MITと短絡した異常状態の画素電極PITを特定し、短絡した画素電極PITに対応するトランジスタTRに接続される第1個別リード線LDL1の一部をレーザ光によって切断する。次に、短絡した画素電極PITに接続される第2個別リード線LDL2の一部をレーザ光によって切断する。これにより、短絡した画素電極PITに接続されていたトランジスタTRを電気的に浮いた状態(フローティング状態)にすることができ、短絡した画素電極PITと正常な画素電極PITとを分離することができる。
また、トランジスタTRの電極間が短絡した場合についても同様に、まず、画素PIXの欠陥検査によって電極間が短絡した異常状態のトランジスタTRを特定し、異常状態のトランジスタTRに接続される第1個別リード線LDL1の一部をレーザ光によって切断する。次に、異常状態のトランジスタTRに対応する画素電極PITに接続される第2個別リード線LDL2の一部をレーザ光によって切断する。これにより、異常状態のトランジスタTRを電気的に浮いた状態にして、異常状態のトランジスタTRとこれに接続される画素電極PIT及び他のトランジスタTRとを分離することができる。
このように、第1個別リード線LDL1の一部又は第2個別リード線LDL2の一部を個別に切断することで、異常状態の画素電極PIT又は異常状態のトランジスタTRを個別に分離することができる。
なお、第1個別リード線LDL1の少なくとも一部は、平面視において、他の導電部材と重なっていない方がよい。具体的には、第1個別リード線LDL1における共通リード線LDLC側の根元部分が他のどの導電部材とも重なっていない。
また、第2個別リード線LDL2の少なくとも一部は、平面視において、他の導電部材と重なっていない方がよい。具体的には、第2個別リード線LDL2における画素電極PIT側の根元部分が他のどの導電部材とも重なっていない。
これにより、異常状態のトランジスタTR又は異常状態の画素電極PITを分離するために第1個別リード線LDL1又は第2個別リード線LDL2の根元部分をレーザ光で切断する際に、他の導電部材までもレーザ光によって切断してしまうことを回避することができる。
次に、液晶表示パネルLCPの断面構造を中心に説明する。
図5~図7に示すように、液晶表示パネルLCPは、第1基板SUB1と、第1基板SUB1に対向する第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に配置された液晶層LCLとを備えている。本実施の形態において、第1基板SUB1がバックライトBL側に位置し、第2基板SUB2が観察者側に位置する。液晶層LCLは、第1基板SUB1と第2基板SUB2との間に封止されている。
第1基板SUB1は、トランジスタTRとしてTFTを有するTFT基板である。また、第1基板SUB1には、トランジスタTRだけではなく、映像信号線SL及び走査線GL等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極PIT、共通電極MIT及び配向膜PI等が設けられている。これらは、第1透明基材TSUB1に形成される。第1透明基材TSUB1は、例えば、ガラス基板等の透明基板である。
第1透明基材TSUB1に形成されたトランジスタTRは、ゲート電極Gと、ソース電極Sと、ドレイン電極Dと、チャネル層となる半導体層SCとによって構成されている。本実施の形態において、トランジスタTRは、ボトムゲート構造のTFTであり、第1透明基材TSUB1の上に形成されたゲート電極Gと、ゲート電極Gの上に形成されたゲート絶縁層GIと、ゲート絶縁層GIを介してゲート電極Gの上方に形成された半導体層SCとを備える。ソース電極S及びドレイン電極Dは、半導体層SCの上に形成されている。
ゲート電極Gは、例えば、下層のモリブデン膜(例えば10nm)と上層の銅膜(例えば300nm)との2層構造からなる金属膜によって構成されている。ゲート絶縁層GIは、例えば、窒化シリコン膜(例えば390nm)によって構成されている。半導体層SCは、例えば、下層のi-アモルファスシリコン膜(例えば155nm)と上層のn-アモルファスシリコン膜(例えば25nm)との2層構造からなる半導体膜によって構成されている。ソース電極S及びドレイン電極Dは、例えば、下層のモリブデン膜(例えば20nm)と上層の銅膜(例えば300nm)との2層構造からなる金属膜によって構成されている。
なお、ゲート電極G、ソース電極S、ドレイン電極D、半導体層SC及びゲート絶縁層GIの材料は、これらに限定されるものではない。例えば、半導体層SCの材料としては、In-Ga-Zn-O系酸化物半導体等を用いてもよい。また、ゲート電極G、ソース電極S、ドレイン電極D及び半導体層SCは、2層で構成されるものに限らず、単層で構成されていてもよいし、3層以上で構成されていてもよい。また、ゲート絶縁層GIも、単層で構成されるものに限らず、2層以上で構成されていてもよい。
また、図5~図7に示すように、第1基板SUB1には、走査線GL及び映像信号線SLが形成されている。走査線GLは、ゲート電極Gと同層に形成されている。つまり、走査線GLとゲート電極Gとは、同じ金属膜をパターニングすることによって形成される。一方、映像信号線SLは、ソース電極S及びドレイン電極Dと同層に形成されている。つまり、映像信号線SLとソース電極S及びドレイン電極Dとは、同じ金属膜をパターニングすることによって形成される。なお、図4に示すように、本実施の形態において、トランジスタTRのドレイン電極Dは、映像信号線SLに接続されており、トランジスタTRのソース電極Sは、画素電極PITに接続されている。
図4及び図7に示すように、第1基板SUB1には、遮光体SLDが設けられている。図4に示すように、遮光体SLDは、平面視において、トランジスタTRを囲むように形成されている。図7に示すように、本実施の形態において、遮光体SLDは、半導体層SCと同層に形成されている。つまり、遮光体SLDと半導体層SCは、同じ半導体膜をパターニングすることによって形成される。したがって、遮光体SLDは、光を吸収するアモルファスシリコン膜によって構成されているので光吸収層として機能する。つまり、遮光体SLDは、光を吸収することで遮光する。このように、トランジスタTRの周囲に遮光体SLDを設けることで、光が入射することでトランジスタTRの特性が変化することを抑制することができる。
図5~図7に示すように、第1透明基材TSUB1の上には、トランジスタTR、走査線GL(第1走査線GL1、第2走査線GL2)及び映像信号線SL(第1映像信号線SL1、第2映像信号線SL2)を覆うように、第1絶縁膜PASが形成されている。第1絶縁膜PASは、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜(例えば200nm)によって構成されている。無機絶縁膜である第1絶縁膜PASは、例えばCVD法によって成膜することができる。
さらに、第1絶縁膜PASを覆うように第2絶縁膜OPASが形成されている。本実施の形態において、第2絶縁膜OPASの厚さは、第1絶縁膜PASの厚さよりも厚い。具体的には、第2絶縁膜OPASの厚さは、第1絶縁膜PASの厚さの10倍以上であり、一例として、3000nmである。これにより、走査線GL及び映像信号線SL等の配線と共通電極MITとの間の厚み方向の距離を大きくすることができるので、走査線GL及び映像信号線SL等の配線と共通電極MITとで形成される寄生容量を軽減することができる。しかも、第2絶縁膜OPASを厚くすることで、トランジスタTR、走査線GL及び映像信号線SLを形成することで生じるTFT層の凹凸差を軽減してTFT層を平坦化することができる。これにより、表面が平坦化された第2絶縁膜OPASを形成することができるので、第2絶縁膜OPASの直上の共通電極MITを平坦な平面状に形成することができる。
本実施の形態において、第2絶縁膜OPASは、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第2絶縁膜OPASは、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第2絶縁膜OPASを容易に厚膜化することができるので、全ての画素PIXにわたって第2絶縁膜OPASの表面を容易に平坦にすることができる。つまり、第2絶縁膜OPASは、平坦化層として機能している。
また、第1基板SUB1には、共通電極MIT及び画素電極PITが形成されている。具体的には、共通電極MIT及び画素電極PITは、第3絶縁膜UPSを介して対向して積層されている。
本実施の形態において、共通電極MITは、第2絶縁膜OPASの上に形成されている。そして、共通電極MITを覆うように第3絶縁膜UPSが形成され、第3絶縁膜UPSの上に画素電極PITが所定形状で形成されている。共通電極MIT及び画素電極PITは、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)等の透明金属酸化物によって構成された透明電極である。また、第3絶縁膜UPSは、例えば、窒化シリコン膜等の無機絶縁膜(例えば600nm)によって構成されている。無機絶縁膜である第3絶縁膜UPSは、例えばCVD法によって成膜することができる。
上述のように、共通電極MITは、全ての画素PIXにわたって形成された平面状のべた電極である。これにより、走査線GL(第1走査線GL1、第2走査線GL2)、映像信号線SL(第1映像信号線SL1、第2映像信号線SL2)等の配線が共通電極MITによって覆われるので、走査線GL及び映像信号線SL等の配線で発生する電界を共通電極MITによって遮蔽することができる。つまり、TFT層で発生する電界を共通電極MITによってシールドすることができる。したがって、共通電極MITの上に形成する画素電極PITの形状及び大きさの設計の自由度が向上するので、画素PIXの光透過率及び開口率を容易に向上させることができる。
なお、共通電極MITは薄膜平面状のべた電極であるが、図4及び図8に示すように、共通電極MITにおける走査線GLの上には、行方向に沿って延在する開口部OPNが形成されている。図8は、トランジスタTR周辺の共通電極MITの形状を示す図であり、図4の破線で囲まれる領域に対応している。また、図8では、共通電極MITが存在する箇所を示すために、共通電極MITには便宜上ハッチングを施している。
また、画素電極PITは、上述のように、1つの画素PIXに複数設けられており、各画素電極PITは、列方向に延在する複数本のライン電極PITLを有する。各画素PIXでは、画素電極PITと共通電極MITとによって画素容量CPIXが生成される。なお、共通電極MITの開口部OPNには、図6及び図7に示すように、第1絶縁膜PAS、第2絶縁膜OPAS及び第3絶縁膜UPSの3層構造の絶縁層ILを貫通するコンタクトホールCHが設けられている。
第1絶縁膜PAS、第2絶縁膜OPAS及び第3絶縁膜UPSの3層構造の絶縁層ILは、全ての画素PIXにわたって形成されており、各画素PIXにおける複数のトランジスタTRと複数の画素電極PITとの間に設けられている。したがって、各画素PIXにおいて、絶縁層ILには、トランジスタTR及び画素電極PITの数と同数の複数のコンタクトホールCHが形成されている。
そして、各画素PIXにおいて、複数のトランジスタTRの各々と複数の画素電極PITの各々とは複数のコンタクトホールCHの各々を介して電気的に接続されている。具体的には、各画素電極PITは、コンタクトホールCHを介してトランジスタTRのソース電極Sに接続されている。
図4及び図7に示すように、本実施の形態において、コンタクトホールCHは、画素電極PITとトランジスタTRのソース電極Sとが電気的に接続される部分であるコンタクト部CH1と、コンタクト部CH1から延伸する部分である延伸部CH2とを有する。具体的には、コンタクト部CH1では、画素電極PITから引き出された第2個別リード線LDL2がトランジスタTRのソース電極Sと接続されている。
延伸部CH2は、平面視において画素電極PITと重なっておらず、コンタクトホールCHが形成された画素PIX内において、画素電極PIT側とは反対側の方向に延伸している。また、図9に示すように、延伸部CH2の幅W2は、コンタクト部CH1の幅W1よりも狭くなっている。図9は、図4の破線で囲まれる領域IXの拡大図である。ただし、図9において、半導体層SC、半導体層SCと同層に形成される層、及び、画素電極PITは、図示されていない。
図4及び図9に示すように、本実施の形態では、コンタクトホールCH全体が共通電極MITの開口部OPNに形成されている。このため、コンタクト部CH1が共通電極MITと重なっていないだけではなく、延伸部CH2も共通電極MITと重なっていない。延伸部CH2は、平面視において、トランジスタTRのドレイン電極Dと重なっている。
また、図3~図5に示すように、行方向に隣り合う2つの画素PIXの境界部ごとに、列方向に延在するコモン線(縦コモン)CMTが設けられている。コモン線CMTは、共通電極MITの直上に設けられている。つまり、コモン線CMTは、共通電極MITに接触して共通電極MITに積層されている。コモン線CMTは、例えば、銅膜(例えば300nm)からなる金属膜によって構成されている。このように、共通電極MITに金属膜からなるコモン線CMTを積層することによって共通電極MITの時定数を下げることができる。
図3に示すように、コモン線CMTは、映像信号線SLに沿って形成されている。つまり、コモン線CMTは、屈曲部を有する略「く」の字状に形成されている。コモン線CMTは、平面視において、第1映像信号線SL1又は第2映像信号線SL2に重なっている。具体的には、コモン線CMTは、第1映像信号線SL1に重なっている。
また、コモン線CMTの幅は、第1映像信号線SL1の幅よりも狭くなっており、平面視において、コモン線CMTは、第1映像信号線SL1からはみ出さないように形成されているが、これに限らない。例えば、共通電極MITの時定数をより下げるためにコモン線CMTの幅を大きくし、コモン線CMTを第1映像信号線SL1と第2映像信号線SL2とに跨るように形成してもよい。
また、図4及び図7に示すように、複数の画素電極PITの各々と共通電極MITとの厚み方向の間には、金属電極METが設けられている。金属電極METは、コモン線CMTと同層に形成されている。つまり、金属電極METとコモン線CMTとは、同じ金属膜をパターニングすることによって形成される。金属電極METは、コモン線CMTと同層であるので共通電極MITの直上に形成されており、図7に示すように、断面視において、第3絶縁膜UPSを介して画素電極PITと対向している。具体的には、金属電極METは、画素電極PITごとに形成されており、厚み方向において、各画素電極PITの連結電極PITCと対向している。つまり、金属電極METは、画素電極PITの下方に形成されている。
金属電極METは、画素PIXに画素欠陥が生じた場合に、黒点化により画素PIXを修復させるときに利用することができる。例えば、トランジスタTRの電極間が短絡して画素欠陥が発生した場合、上記のように、まず、異常状態のトランジスタTRに接続される第1個別リード線LDL1の一部をレーザ光によって切断し、次に、異常状態のトランジスタTRに対応する画素電極PITに接続される第2個別リード線LDL2の一部をレーザ光によって切断する。これにより、異常状態のトランジスタTRを電気的に浮いた状態にして、異常状態のトランジスタTRを分離することができる。この場合、画素電極PITも電気的に浮いた状態になってしまうが、電気的に浮いた状態の画素電極PITに意図しない信号(電荷)が乗ると、画像品位が低下する。そこで、電気的に浮いた状態の画素電極PITに意図しない信号が乗らないように、画素電極PITと共通電極MITとを意図的に短絡するとよい。このとき、有色である金属電極METを用いることで、画素電極PITと共通電極MITとを容易に短絡することができる。具体的には、欠陥検査によって異常状態のトランジスタTRを特定し、この異常状態のトランジスタTRに接続される画素電極PITに対応する金属電極METの形成領域にレーザ光を照射する。これにより、金属電極METの上方に位置する画素電極PITを共通電極MITに落とすことができるので、画素電極PITと共通電極MITとを容易に短絡させることができる。
図5~図7に示すように、画素電極PITの上には配向膜PIが形成されている。配向膜PIは、第1透明基材TSUB1の上方において、画素電極PITを覆うように全ての画素PIXにわたって形成されている。配向膜PIは、液晶層LCLに接しており、液晶層LCLの液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜PIにはラビング処理が施されている。
図7及び図9に示すように、画素電極PITとトランジスタTRのソース電極Sとを接続するためのコンタクトホールCHの近傍における絶縁層ILの上には、島状の積層膜STFが形成されている。
このように、コンタクトホールCHの近傍における絶縁層ILの上に島状の積層膜STFを形成することで、絶縁層ILの上に液状の配向膜材料を塗布したときに、積層膜STFによって配向膜材料を濡れ広がらせることができる。これにより、絶縁層ILのコンタクトホールCHの縁で配向膜材料が留まってしまうことを抑制することができるとともに、配向膜材料をコンタクトホールCH内にまでに容易に導入することができる。したがって、絶縁層ILの上に均一な膜厚の配向膜PIを形成することができるとともに、コンタクトホールCH内にまで配向膜PIを形成することができる。この結果、画像品位が低下することを抑制できる。
本実施の形態において、積層膜STFは、コンタクトホールCHの延伸部CH2の先端部の近傍において、第2絶縁膜OPASの上に形成されている。具体的には、積層膜STFは、第2絶縁膜OPASと第3絶縁膜UPSとの間に形成されている。
また、図4に示すように、積層膜STFは、走査線GLの上方に形成されている。つまり、積層膜STFは、平面視において、走査線GLに重なっている。積層膜STFは、トランジスタTRの数と同じ数だけ形成されている。本実施の形態において、積層膜STFは、7つ形成されている。7つの積層膜STFは、走査線GLに沿って一列で形成されている。なお、映像信号線SLとトランジスタTRとを接続するリード線LDLの第1個別リード線LDL1は、隣り合う2つの積層膜STFの間に設けられている。
図7に示すように、各積層膜STFは、第1の膜STF1と、第1の膜STF1の上に積層された第2の膜STF2とを有する。本実施の形態において、積層膜STFは、第1の膜STF1と第2の膜STF2との2層構造である。
第1の膜STF1は、共通電極MITと同層に形成されている。つまり、第1の膜STF1と共通電極MITとは、同じ透明導電膜をパターニングすることによって形成される。したがって、本実施の形態において、第1の膜STF1は、共通電極MITと同じITO膜である。図4に示すように、一例として、第1の膜STF1は、共通電極MITと間隔を空けて設けられた島状の膜である。第1の膜STF1の平面視形状は、行方向を長手方向とする矩形状である。
第2の膜STF2は、コモン線CMTと同層に形成されている。つまり、第2の膜STF2とコモン線CMTとは、同じ金属膜をパターニングすることによって形成される。したがって、本実施の形態において、第2の膜STF2は、コモン線CMTと同じ銅膜である。図4に示すように、一例として、第2の膜STF2は、コモン線CMTと間隔を空けて設けられた島状の膜である。第2の膜STF2の平面視形状は、行方向を長手方向とする矩形状である。
なお、積層膜STFは、共通電極MIT及びコモン線CMTと同じ材料によって構成されているが、島状に形成されているので、電気的には浮いた状態になっている。これにより、コンタクトホールCHからの距離が長いコモン線CMTの一部を引き回して積層膜STFを形成する場合と比べて、配線間による寄生容量が発生することを防止できる。
図8及び図9に示すように、平面視において、下層の第1の膜STF1は、上層の第2の膜STF2よりも大きくなっている。これにより、積層膜STFの端部は階段状になっている。つまり、図7に示すように、第1の膜STF1は、当該第1の膜STF1の端部が第2の膜STF2の端部からはみ出している部分であるはみ出し部(階段部)STPを有する。はみ出し部STPは、第1の膜STF1のコンタクトホールCH側に設けられている。また、はみ出し部STPは、第1の膜STF1のコンタクトホールCH側とは反対側にも設けられている。つまり、第1の膜STF1は、コンタクトホールCH側の端部とコンタクトホールCH側とは反対側の端部との両端部にはみ出し部STPを有する。本実施の形態では、第1の膜STF1の端部の全周が第2の膜STF2の端部からはみ出しており、第1の膜STF1の全周端部がはみ出し部STPとなっている。つまり、積層膜STFの全周端部が階段状に形成されている。
なお、図9に示すように、第1の膜STF1の端部と延伸部CH2までの距離d1(第1の膜STF1の端部から第2絶縁膜OPASのはみ出し量)を0.5μmとし、第2の膜STF2の端部と延伸部CH2までの距離d2(第2の膜STF2の端部から第2絶縁膜OPASのはみ出し量)を1.0μmとしている。
図5~図7に示すように、観察者側の第2基板SUB2は、第1基板SUB1に対向する対向基板である。第2基板SUB2は、第2透明基材TSUB2と、第2透明基材TSUB2に形成された遮光層BMとを有する。第2透明基材TSUB2は、第1透明基材TSUB1と同様に、例えば、ガラス基板等の透明基板である。
遮光層BMは、黒色層であり、例えばカーボンブラックによって構成されている。遮光層BMは、第2透明基材TSUB2の液晶層LCL側の面に形成される。本実施の形態にいて、遮光層BMは、列方向に隣り合う2つの画素PIXの境界部ごとに形成されている。具体的には、図4及び図6に示すように、遮光層BMは、第1基板SUB1における各走査線GLを覆うように複数形成されている。つまり、平面視において、各遮光層BMは、各走査線GLに重なっている。各遮光層BMは、帯状であり、一定の幅で行方向に沿ってライン状に形成されている。
遮光層BMの幅は、走査線GLの幅よりも大きくなっており、走査線GLは遮光層BMからはみ出さないように形成されている。なお、遮光層BMは、各画素PIXに形成されたリード線LDLも覆っている。
遮光層BMを形成することによって、遮光層BMによって外光等の光を遮光することができる。これにより、リード線LDL及び走査線GLの表面で外光等の光が反射して画像品位が低下することを抑制できる。
本実施の形態において、行方向に隣り合う2つの画素PIXの境界部には遮光層BMが形成されていない。つまり、第1映像信号線SL1及び第2映像信号線SL2が延在する方向に沿った遮光層BMは形成されていない。したがって、第1映像信号線SL1及び第2映像信号線SL2の間に存在するライン電極PITLは、遮光層BMで覆われていない。
また、液晶表示パネルLCPがカラー画像を表示する場合、第2基板SUB2は、カラーフィルタを有するカラーフィルタ基板となる。この場合、例えば、各画素PIXに対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタのいずれかのカラーフィルタが形成される。カラーフィルタは、遮光層BMの間の領域(つまり遮光層BMの開口部OPN)に形成される。一方、液晶表示パネルLCPがモノクロ画像を表示する場合は、第2基板SUB2にはカラーフィルタが形成されない。
図4に示すように、第2基板SUB2には、第1スペーサPS1及び第2スペーサPS2が設けられている。ここで、図10及び図11を用いて、第1スペーサPS1及び第2スペーサPS2とこれらに対向する第1積層構造体STS1及び第2積層構造体STS2とを説明する。図10は、図4のX-X線における実施の形態1に係る液晶表示パネルLCPの断面図であり、図11は、図4のXI-XI線における同液晶表示パネルLCPの断面図である。
図10及び図11に示すように、第1スペーサPS1及び第2スペーサPS2は、第2基板SUB2から第1基板SUB1に向かって突出するように形成されている。第1スペーサPS1及び第2スペーサPS2は、第1基板SUB1と第2基板SUB2との間隔(セルギャップ)を一定に維持するための柱状のスペーサである。つまり、第1スペーサPS1及び第2スペーサPS2によって、液晶層LCLの厚みを一定に維持することができる。本実施の形態において、第1スペーサPS1及び第2スペーサPS2は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。
第1スペーサPS1及び第2スペーサPS2は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。第1スペーサPS1及び第2スペーサPS2は、例えばフォトリソグラフィー等によって形成することができる。
本実施の形態において、第1スペーサPS1の高さと第2スペーサPS2の高さが異なっている。具体的には、第2スペーサPS2の高さが第1スペーサPS1の高さよりも高くなっている。また、図4に示すように、第1スペーサPS1の先端部の平面視における面積は、第2スペーサの先端部の平面視における面積よりも大きい。このように、高さ及び形状が異なる第1スペーサPS1及び第2スペーサPS2は、ハーフトーンマスク又は2回のマスクによって形成することができる。
図11に示すように、第2スペーサPS2は、第1基板SUB1と第2基板SUB2との間隔を規定するメインスペーサであり、先端部が第1基板SUB1に接触している。第2スペーサPS2は、第1基板SUB1及び第2基板SUB2を常時支持しており、液晶表示パネルLCPの厚み方向に押圧が付与されていないときでも、第2スペーサPS2の先端部は、第1基板SUB1に接触している。本実施の形態において、第2スペーサPS2の先端部は、第1基板SUB1の最上層である配向膜PIに接触している。なお、第2スペーサPS2は弾性変形することができるので、第1基板SUB1の表面に凹凸が存在してセルギャップ変動が生じていたとしても、図11に示すように、第2スペーサPS2の先端部は第1基板SUB1の表面の凹凸に追従して変形することができる。
一方、図10に示すように、第1スペーサPS1は、サブスペーサであり、液晶表示パネルLCPの厚み方向に押圧が付与されていないときには、先端部が第1基板SUB1に接触していないが、液晶表示パネルLCPの厚み方向に押圧が付与されたときには、先端部が第1基板SUB1に接触する。これにより、製造工程中又は環境温度変化等によって第2スペーサPS2に横ずれが生じたり液晶表示パネルLCPの厚み方向に押圧が付与されたりした場合であっても、第1基板SUB1及び第2基板SUB2を補助的に支持することができるので、第1基板SUB1と第2基板SUB2との間隔を容易に一定に維持することができる。なお、第1スペーサPS1も弾性変形することができるので、第1基板SUB1の表面に凹凸が存在してセルギャップ変動が生じていたとしても、第1スペーサPS1が第1基板SUB1に接触したときに、第1スペーサPS1の先端部は、第1基板SUB1の表面の凹凸に追従して変形することができる。
複数の画素PIXの全域において、第1基板SUB1と第2基板SUB2との間隔を一定に維持するために、第1スペーサPS1及び第2スペーサPS2は、複数の画素PIXの全域にわたって複数配置されている。本実施の形態において、複数の画素PIXを1ブロックとして全画素を複数のブロックに分割したときに、第1スペーサPS1及び第2スペーサPS2は、1ブロックを繰り返し単位として各ブロックに配置されている。具体的には、第2スペーサPS2(メインスペーサ)は、1ブロックあたり数個配置され、第1スペーサPS1(サブスペーサ)は、各画素PIXに複数配置されている。一例として、3×2画素を1ブロックとすると、図4に示すように、1ブロックには第2スペーサPS2が4個配置され、各画素PIXには第1スペーサPS1が6個(1ブロックあたり36個)配置されている。
図4に示すように、第1スペーサPS1及び第2スペーサPS2は、列方向に隣り合う2つの画素PIXの境界部に設けられている。具体的には、第1スペーサPS1及び第2スペーサPS2は、遮光層BMの上に形成されている。つまり、第1スペーサPS1及び第2スペーサPS2は、平面視において、遮光層BM及び走査線GLと重なっている。
第1スペーサPS1は、各画素PIXにおいて、複数のトランジスタTRのうち隣り合う2つのトランジスタの間に位置している。本実施の形態では、第1スペーサPS1の一部は、平面視において、隣り合う2つのトランジスタTRの一部に重なっているが、第1スペーサPS1は、隣り合う2つのトランジスタTRと重なっていなくてもよい。
第2スペーサPS2は、平面視において、映像信号線SLと重なっている。具体的には、第2スペーサPS2は、第1映像信号線SL1及び第2映像信号線SL2のうち第1映像信号線SL1と重なっている。さらに、第2スペーサPS2は、コモン線CMTにも重なっている。
図10に示すように、第1基板SUB1には、第1積層構造体STS1が設けられている。第1積層構造体STS1は、第2基板SUB2に設けられた第1スペーサPS1に対向する位置に設けられている。第1積層構造体STS1は、第1スペーサPS1の台座として機能する。
第1積層構造体STS1は、第1基板SUB1を構成する部材によって形成されている。本実施の形態において、第1積層構造体STS1は、トランジスタTRを構成する部材によって形成されており、トランジスタTRのゲート電極Gと同層に形成された第1の膜STS11と、半導体層SC及びソースドレイン電極の一方と同層に形成された第2の膜STS12と、半導体層SC及びソースドレイン電極の他方と同層に形成された第3の膜STS13とを有する。本実施の形態において、第1の膜STS11、第2の膜STS12及び第3の膜STS13は、この順で下から上に積層されている。
具体的には、第1積層構造体STS1は、ゲート電極Gと同層に形成された最下層の第1の膜STS11と、半導体層SCと同層に形成された中間層の第2の膜STS12と、ソース電極S及びドレイン電極Dと同層に形成された最上層の第3の膜STS13との3層構造によって構成されている。
また、図11に示すように、第1基板SUB1には、第2積層構造体STS2が設けられている。第2積層構造体STS2は、第2基板SUB2に設けられた第2スペーサPS2に対向する位置に設けられている。第2積層構造体STS2は、第2スペーサPS2の台座として機能する。
第2積層構造体STS2は、第1積層構造体STS1と同様に、第1基板SUB1を構成する部材(本実施の形態では、トランジスタTRを構成する部材)によって形成されているが、第1積層構造体STS1の積層構造と同じ積層構造に、さらに配線が積層された構造を有する。本実施の形態において、第2積層構造体STS2は、第1積層構造体STS1の積層構造と同じ積層構造に、さらに配線としてコモン線CMTが積層された構造となっている。
具体的には、第2積層構造体STS2は、トランジスタTRのゲート電極Gと同層に形成された第1の膜STS21と、半導体層SC及びソースドレイン電極の一方と同層に形成された第2の膜STS22と、半導体層SC及びソースドレイン電極の他方と同層に形成された第3の膜STS23とを有する。第2積層構造体STS2は、さらに、共通電極MITと同層に形成された第4の膜STS24と、コモン線CMTと同層に形成された第5の膜STS25とを有する。本実施の形態において、第1の膜STS21、第2の膜STS22、第3の膜STS23、第4の膜STS24及び第5の膜STS25は、この順で下から上に積層されている。
より具体的には、第2積層構造体STS2は、ゲート電極Gと同層に形成された最下層の第1の膜STS21と、半導体層SCと同層に形成された第1中間層の第2の膜STS22と、ソース電極S及びドレイン電極Dと同層に形成された第2中間層の第3の膜STS23と、共通電極MITの一部である第3中間層の第4の膜STS24と、コモン線CMTの一部である最上層の第5の膜STS25との5層構造によって構成されている。
なお、第2積層構造体STS2において、第4の膜STS24及び第5のSTS25は、いずれか一方であってもよい。また、第4の膜STS24は、共通電極MITと分離されていてもよいし、第5の膜STS25もコモン線CMTと分離されていてもよい。
また、第1積層構造体STS1には、共通電極MITと同層の膜及びコモン線CMTと同層の膜が設けられていない。つまり、第2積層構造体STS2は、第1積層構造体STS1に対して、第4の膜STS24及び第5の膜STS25の分だけ高さが高くなっている。
このように構成される液晶表示パネルLCPには、一対の偏光板(不図示)が貼り合わされている。例えば、一対の偏光板の一方が第1基板SUB1の外面に形成され、一対の偏光板の他方が第2基板SUB2の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。
次に、本実施の形態に係る液晶表示パネルLCPの作用効果について、本発明に至った経緯も含めて説明する。
液晶表示パネルの製造工程中等に導電性異物が混入する場合がある。この場合、画素電極と共通電極との間に導電性異物が混入すると、画素電極と共通電極とが短絡し、画素欠陥が発生する。例えば、1つの画素に1つの画素電極のみが存在するノーマリーブラック方式の液晶表示パネルにおいて、画素電極と共通電極とを絶縁する絶縁膜の成膜中に導電性異物が混入すると、画素電極と共通電極とが短絡する。この場合、液晶層の電界を変化させることができないので、液晶分子の配向状態を制御することができなくなる。この結果、画素が常時黒点表示になってしまう。つまり、画像表示領域に、画素欠陥として黒点欠陥が発生する。
このとき、画素サイズが小さい画素の場合には、1つの画素が常時黒点表示になったとしても黒点の画素は目立ちにくい。しかしながら、本実施の形態における液晶表示パネルのように、一辺が600μmを超える大きな画素サイズの画素を採用した場合には、1つの画素が常時黒点表示になってしまうと、黒点欠陥が目立ってしまう。
また、画素欠陥としては、画素電極と共通電極との短絡以外によって発生するものもある。具体的には、各画素には画素電極に接続されたトランジスタが配置されているが、トランジスタが正常に動作せずに画素欠陥が発生する場合もある。例えば、トランジスタのソース電極とドレイン電極とが短絡すると、意図しないタイミングでトランジスタから画素電極に電圧が供給されてしまい、例えば画素を黒色で表示にしたいにもかかわらず、画素から光が漏れてしまうことがある。つまり、画素欠陥として輝点欠陥が発生する。
そこで、本実施の形態における液晶表示パネルLCPでは、複数の画素PIXの各々に画素電極PIT及びトランジスタTRを複数ずつ設けた上で、各画素PIXにおいて、複数の画素電極PITを走査線GLの長手方向に沿って並べるとともに、複数のトランジスタTRを走査線GLの長手方向に沿って並べている。
このように、1つの画素PIX内において複数の画素電極PITを走査線GLの長手方向に沿って配置することで、各画素PIXにおいて、複数の画素電極PITのうちの一つが共通電極MITと短絡したとしても、短絡した画素電極PIT以外の他の画素電極PITは、通常通り正常に機能する。これにより、画素電極PITと共通電極MITとの短絡による画素欠陥を含む画素PIXであったとしても、短絡していない正常な画素電極PITを利用することで、液晶層LCLを制御することができる。また、1つの画素PIXの全体が黒点になってしまう場合と比べて、1つの画素PIX内が部分的に黒点になることにとどまるので、黒点欠陥を目立たなくすることができる。このように、1つの画素PIX内に画素電極PITと共通電極MITとの短絡による画素欠陥が存在していたとしても、黒点を目立たせることなく、所望の画像を表示することができる。
なお、導電性異物の混入による画素電極PITと共通電極MITとの短絡による画素欠陥は、レーザリペア処理によって修復することができる。具体的には、導電性異物を含む画素PIXを検出し、この画素PIXにおける画素電極PIT及び共通電極MITの短絡箇所にレーザ光を照射することで画素欠陥を修復することができる。この場合、導電性異物に直接レーザ光を照射して短絡箇所を絶縁化したり、導電性異物を囲むように画素電極PITにレーザ光を照射して短絡箇所を絶縁分離したりすることで、画素欠陥を修復することができる。
また、本実施の形態における液晶表示パネルLCPでは、1つの画素PIX内において複数のトランジスタTRも走査線GLの長手方向に沿って並べられている。この構成により、各画素PIXにおいて、複数のトランジスタTRのうちの一つが正常に動作せずに異常状態であった場合でも、異常状態のトランジスタTR以外の他のトランジスタTRは、通常通り正常に機能する。これにより、異常状態のトランジスタTRによる画素欠陥を含む画素PIXであったとしても、他の正常なトランジスタTRとこれに接続される画素電極PITを利用することによって、液晶層LCLを制御することができる。また、1つの画素PIXの全体が輝点になってしまう場合と比べて、1つの画素PIX内が部分的に輝点になることにとどまるので、輝点欠陥を目立たなくすることができる。このように、1つの画素PIX内に異常状態のトランジスタTRによる画素欠陥が存在していたとしても、輝点を目立たせることなく、所望の画像を表示することができる。
さらに、異常状態のトランジスタTRが存在する場合、この異常状態のトランジスタTRについては画素PIXの欠陥検査によって見つけ出すことができる。そこで、異常状態のトランジスタTRを欠陥検査によって見つけ出し、異常状態のトランジスタTRに接続された画素電極PITに映像データの電圧が供給されないようにする処理(黒点化処理)を施すことができる。これにより、異常状態のトランジスタTRに接続された画素電極PITに対応する表示エリアを意図的に表示不可能にして黒点化することができる。つまり、黒点化処理を施すことで、輝点欠陥による画素欠陥を黒点化することで画素欠陥を修復する。この場合、本実施の形態における液晶表示パネルLCPでは、1つの画素PIXに複数の画素電極PITが配列されているので、複数の画素電極PITのうちの一つの画素電極PITに対応する表示エリアが黒点になったとしても、黒点が目立たないので所望の画像を表示することができる。
以上、本実施の形態における液晶表示パネルLCPによれば、画素欠陥を目立たなくすることができるので、所望の画像を表示することができる。
また、本実施の形態における液晶表示パネルLCPでは、複数の画素PIXの各々には、映像信号線SLと複数のトランジスタTRとを接続するリード線LDLが設けられている。そして、リード線LDLは、映像信号線SLから行方向に延在する共通リード線LDLCと、共通リード線LDLCと各トランジスタTRのドレイン電極Dとに接続された複数の第1個別リード線LDL1とを有する。
これにより、複数の画素電極PITのうちの一つの画素電極PITが共通電極MITと短絡したり複数のトランジスタTRの一つのトランジスタTRの電極間が短絡したりして画素欠陥が発生した場合に、第1個別リード線LDL1の一部をレーザ光等で切断することで、共通電極MITと短絡した異常状態の画素電極PIT又は電極間が短絡した異常状態のトランジスタTRを、正常な画素電極PIT又は正常なトランジスタTRと分離することができる。つまり、第1個別リード線LDL1の一部を個別に切断することで、異常状態の画素電極PIT又は異常状態のトランジスタTRと正常な画素電極PIT又は正常なトランジスタTRとを個別に分離することができる。したがって、異常状態の画素電極PIT又は異常状態のトランジスタTRによって画像品位が低下することを抑制することができる。
また、本実施の形態において、第1個別リード線LDL1の少なくとも一部は、平面視において、他の導電部材と重なっていない。
これにより、第1個別リード線LDL1の一部を切断して画素欠陥を修復する際に、他の導電部材までも切断してしまうことを回避することができる。
また、本実施の形態において、共通リード線LDLCは、平面視において、走査線GLと重なっていない。
これにより、共通リード線LDLCと走査線GLとの間で生じる寄生容量を低減することができる。
また、本実施の形態における液晶表示パネルLCPは、複数の画素PIXの各々において複数の画素電極PITと対向し、複数の画素PIXにわたって設けられた共通電極MITと、複数の画素電極PITの各々と共通電極MITとの間に設けられた金属電極METとを備える。
この構成により、上記のように、異常状態のトランジスタTRによる画素欠陥を修復する際に、金属電極METを利用することで、電気的に浮いた状態となった画素電極PITを共通電極MITに容易に短絡させることができる。これにより、電気的に浮いた状態の画素電極PITに意図しない信号が乗ってしまうことで画像品位が低下することを抑制することができる。
また、本実施の形態において、金属電極METは、共通電極MITの直上に設けられたコモン線CMTと同層に形成されている。
これにより、共通電極MITを構成する透明導電膜をパターニングすることで、共通電極MITと金属電極METとを同時に形成することができる。したがって、金属電極METのためだけに金属膜を別途成膜する必要がない。
また、本実施の形態では、複数のトランジスタTRと複数の画素電極PITとを接続するコンタクトホールCHの近傍における絶縁層ILの上には、島状の積層膜STFが形成されている。積層膜STFは、共通電極MITと同層に形成された第1の膜STF1と、第1の膜STF1の上に積層され且つコモン線CMTと同層に形成された第2の膜STF2とを有している。
このように、コンタクトホールCHの近傍における絶縁層ILの上に島状の積層膜STFを形成することで、上記のように、絶縁層ILの上に液状の配向膜材料を塗布したときに、配向膜材料をコンタクトホールCHにまでに容易に濡れ広がらせることができる。これにより、絶縁層ILの上に均一な膜厚の配向膜PIを形成することができる。
そして、第1個別リード線LDL1は、隣り合う2つの積層膜STFの間に設けられている。
これにより、第1個別リード線LDL1をレーザ光で切断する際に、積層膜STFまでも切断してしまうことを回避することができる。
また、本実施の形態における液晶表示パネルLCPは、リード線LDL及び走査線GLを覆う遮光層BMを備えている。
この構成により、遮光層BMによって外光等の光を遮光することができるので、リード線LDL及び走査線GLが金属材料によって構成されている場合であっても、リード線LDL及び走査線GLの表面で外光等の光が反射して画像品位が低下することを抑制できる。
また、本実施の形態における液晶表示パネルLCPは、複数の画素PIXの各々において、複数の画素電極PITの各々と複数のトランジスタTRの各々のドレイン電極Dの他方とを接続する複数の第2個別リード線LDL2を備える。
これにより、第1個別リード線LDL1だけではなく、第2個別リード線LDL2を利用して画素欠陥を修復することができる。具体的には、第2個別リード線LDL2の一部をレーザ光等によって個別に切断することで、異常状態の画素電極PIT又は異常状態のトランジスタTRと正常な画素電極PIT又は正常なトランジスタTRとを個別に分離することができる。したがって、異常状態の画素電極PIT又は異常状態のトランジスタTRによって画像品位が低下することを抑制することができる。
また、本実施の形態において、第2個別リード線LDL2の少なくとも一部は、平面視において、他の導電部材と重なっていない。
これにより、第2個別リード線LDL2の一部を切断して画素欠陥を修復する際に、他の導電部材までも切断してしまうことを回避することができる。
また、本実施の形態において、複数の画素電極PITの各々の幅は、200μm以下である。
これにより、共通電極MITとの短絡等によって複数の画素電極PITの一つに不具合が発生して画素欠陥が生じたとしても、画素欠陥を目立たなくすることができる。例えば、複数の画素電極PITの一つが共通電極MITと短絡したとしても、画素電極PITの幅を200μm以下にしておくことで、短絡した画素電極PITによって生じる黒点欠陥を目立たなくすることができる。
また、本実施の形態において、複数の画素PIXの各々における複数の画素電極PITと複数のトランジスタTRの全てについて、画素容量比率を示すCPIX/Cgsが±10%以内であるとよい。
このようにすることで、画素電極PIT及びトランジスタTRの設計の自由度を向上させることができる。したがって、一つの画素PIXに含まれる複数の画素電極PITのうちの少なくとも一つは、当該画素PIX内に含まれる他の画素電極PITとは形状が異なっていてもよい。
また、図12に示すように、液晶表示パネルLCPは、複数の画素電極PITのうち隣り合う2つの画素電極PITを電気的に接続する接続電極CNCTを備えていてもよい。図12は、実施の形態1の変形例に係る液晶表示パネルLCPの要部拡大平面図である。
本変形例において、接続電極CNCTは、平面視形状が矩形状の島状に形成されている。また、本変形例では、7つの画素電極PITの電極間の全てに形成されているので、6個の接続電極CNCTが形成されている。
このように接続電極CNCTを設けることによって、複数のトランジスタTRのうちの一つに異常が発生して画素電極PITの一つが機能しなくなった場合でも、この異常状態のトランジスタTRに接続される画素電極PITを有効化して、画素PIXを修復することができる。具体的には、以下の手順で画素PIXを修復することができる。
例えば、複数のトランジスタTRのうちの一つのトランジスタTRの電極間が短絡して画素欠陥が発生した場合、異常状態のトランジスタTRに接続される第1個別リード線LDL1の一部と第2個別リード線LDL2の一部とをレーザ光によって切断する。これにより、異常状態のトランジスタTRを無効化することができる。
この場合、異常状態のトランジスタTRに接続されていた画素電極PITも無効化されてしまうが、無効化された画素電極PITとこれに隣接する画素電極PITとを接続する接続電極CNCTにレーザ光を照射する等して、無効化された画素電極PIT及びこれに隣接する画素電極PITの各々と接続電極CNCTとを短絡させることで、無効化された画素電極PITを有効化することができる。
これにより、無効化された画素電極PITを、これに隣接する画素電極PITに対応するトランジスタTRによって制御することができる。この場合、1つのトランジスタTRによって2つの画素電極PITを同時に制御することになる。このように、接続電極CNCTを用いることで、黒点化することなく画素PIXを修復することができ、画素PIXの全域を有効な表示エリアとして利用することができる。
また、本変形例において、接続電極CNCTは、平面視において、隣り合う2つの画素電極PITの各々の一部と重なっている。接続電極CNCTと重なる部分の画素電極PITにはスリットが形成されていない。さらに、共通電極MITの開口部OPNは接続電極CNCTを避けるように形成されており、接続電極CNCTは、平面視において、共通電極MITと重なっていない。具体的には、共通電極MITには、平面視において接続電極CNCTと重なるように切り欠き部が形成されている。
この構成により、画素電極PITと接続電極CNCTとをレーザ光によって容易に短絡させることができるので、画素PIXを容易に修復することができる。
また、本変形例において、接続電極CNCTは、トランジスタTRのソース電極S及びドレイン電極Dと同層に形成される。つまり、接続電極CNCTは、映像信号線SL(ドレイン線)と同層に形成される。したがって、接続電極CNCTとソース電極S及びドレイン電極Dと映像信号線SLとは、同じ金属膜をパターニングすることによって形成される。これにより、接続電極CNCTのためだけに金属膜を別途成膜する必要がない。
なお、本変形例では、画素欠陥を修復する際に画素電極PITと共通電極MITとを短絡させる必要がないので、図12に示すように、金属電極METは形成されていなくてもよい。
(実施の形態2)
次に、実施の形態2に係る液晶表示装置LCD2について、図13、図14A及び図14Bを用いて説明する。図13は、実施の形態2に係る液晶表示装置LCD2の概略構成を模式的に示す図である。図14Aは、実施の形態2に係る液晶表示装置LCD2における第1液晶表示パネルLCP1の画素のレイアウトを示す図である。図14Bは、実施の形態2に係る液晶表示装置LCD2における第2液晶表示パネルLCP2の画素のレイアウトを示す図である。
液晶表示装置LCD2は、液晶表示パネルを複数重ね合わせて構成された画像表示装置である。液晶表示装置LCD2を構成する複数の液晶表示パネルの一つとして、上記実施の形態における液晶表示パネルLCPが用いられる。
図13に示すように、液晶表示装置LCD2は、観察者に近い位置(前側)に配置された第1液晶表示パネルLCP1と、第1液晶表示パネルLCP1よりも観察者から遠い位置(後側)に配置された第2液晶表示パネルLCP2と、第2液晶表示パネルLCP2の後側に配置されたバックライトBLとを備える。本実施の形態では、第2液晶表示パネルLCP2が、上記実施の形態1における液晶表示パネルLCPである。
第1液晶表示パネルLCP1は、メインパネルであって、ユーザが視認する画像を表示する。本実施の形態において、第1液晶表示パネルLCP1は、カラー画像を表示する。第1液晶表示パネルLCP1には、入力映像信号に応じたカラー画像を第1画像表示領域DSP1に表示するために、第1ソースドライバSDC1及び第1ゲートドライバGDC1が設けられている。第1液晶表示パネルLCP1の駆動方式は、例えばIPS方式等の横電界方式であるが、これに限るものではなく、VA(Vertical Alignment)方式又はTN(Twisted Nematic)方式等であってもよい。
第2液晶表示パネルLCP2は、第1液晶表示パネルLCP1の背面側に配置されるサブパネルである。本実施の形態において、第2液晶表示パネルLCP2は、第1液晶表示パネルLCP1に表示されるカラー画像に対応した画像のモノクロ画像(白黒画像)を、そのカラー画像に同期させて表示する。第2液晶表示パネルLCP2には、入力映像信号に応じたモノクロ画像を第2画像表示領域DSP2に表示するために、第2ソースドライバSDC2及び第2ゲートドライバGDC2が設けられている。
バックライトBLは、上記実施の形態1における液晶表示装置LCD1に用いられるバックライトBLと同じである。
液晶表示装置LCD2は、さらに、第1液晶表示パネルLCP1の第1ソースドライバSDC1及び第1ゲートドライバGDC1を制御する第1タイミングコントローラTC1と、第2液晶表示パネルLCP2の第2ソースドライバSDC2及び第2ゲートドライバGDC2を制御する第2タイミングコントローラTC2と、第1タイミングコントローラTC1及び第2タイミングコントローラTC2に画像データを出力する画像処理部IPUとを備える。
本実施の形態において、画像処理部IPUは、外部のシステムから送信された映像データを受信し、画像処理を実行した後、第1タイミングコントローラTC1に第1画像データDAT1を出力し、第2タイミングコントローラTC2に第2画像データDAT2を出力する。また、画像処理部IPUは、第1タイミングコントローラTC1及び第2タイミングコントローラTC2に同期信号等の制御信号(不図示)を出力する。第1画像データDAT1は、カラー表示用の画像データであり、第2画像データDAT2は、モノクロ表示用の画像データである。
図14A及び図14Bに示すように、液晶表示装置LCD2では、第1液晶表示パネルLCP1の単位面積当たりの画素PIXの数と、第2液晶表示パネルLCP2の単位面積当たりの画素PIXの数とが等しくなるように構成されている。また、第1液晶表示パネルLCP1の1つの画素PIXの面積と、第2液晶表示パネルLCP2の1つの画素PIXの面積とは等しくなっている。
また、図14Aに示すように、第1液晶表示パネルLCP1では、1つの画素PIXに、赤色用画素PIXR、緑色用画素PIXG及び青色用画素PIXBの3つのサブ画素が含まれている。本実施の形態において、赤色用画素PIXR、緑色用画素PIXG及び青色用画素PIXBの各々には、画素電極PIT及びトランジスタTRが1つずつ配置されているが、これに限らない。
このように、本実施の形態に係る液晶表示装置LCD2では、第1液晶表示パネルLCP1及び第2液晶表示パネルLCP2の2つの表示パネルを重ね合わせて画像を表示しているので、黒を引き締めることができる。これにより、高コントラスト比の画像を表示することができる。
また、液晶表示装置LCD2は、例えばHDR(High Dynamic Range)対応テレビであり、バックライトBLとして、ローカルディミング制御を行うことができるバックライトを用いることにより、さらに高コントラスト比かつ高画質のカラー画像を表示することができる。
(変形例)
以上、本開示に係る液晶表示パネル及び液晶表示装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
例えば、上記実施の形態において、画素電極PITにおける複数のライン電極PITLは、2つの連結電極PITCによって連結されていたが、画素PIX内のトランジスタTRから遠い側の連結電極PITCについては設けなくてもよい。この場合、画素電極PITは、複数のライン電極PITLによって構成された櫛歯状の電極となる。
また、上記実施の形態では、映像信号線SLとトランジスタTRのドレイン電極Dとを接続し、画素電極PITとトランジスタTRのソース電極Sとを接続したが、これに限らない。例えば、映像信号線SLとトランジスタTRのソース電極Sとを接続し、画素電極PITとトランジスタTRのドレイン電極Dとを接続してもよい。
また、上記実施の形態において、画素電極PITの複数本のライン電極PITLは、列方向(第2方向)に沿って延在していたが、これに限らない。すなわち、複数本のライン電極PITLの一部又は全部は、行方向(第1方向)に沿って延在していてもよい。この場合、複数本のライン電極PITLは、行方向に平行に延在する場合に限らず、行方向に対して傾斜して延在していてもよいし、略「へ」の字状に屈曲していてもよい。
また、上記実施の形態では、コモン線CMTが、共通電極MITの直上に設けられた例を示したが、これに限られない。コモン線CMTは、共通電極MITよりも下層の層、換言すれば、共通電極MITよりも第1基板SUB1側に設けられた層として構成されていてもよい。
その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
LCD1、LCD2 液晶表示装置
LCP 液晶表示パネル
LCP1 第1液晶表示パネル
LCP2 第2液晶表示パネル
BL バックライト
PDC 液晶表示パネル駆動回路
SDC ソースドライバ
SDC1 第1ソースドライバ
SDC2 第2ソースドライバ
GDC ゲートドライバ
GDC1 第1ゲートドライバ
GDC2 第2ゲートドライバ
IPU 画像処理部
TC1 第1タイミングコントローラ
TC2 第2タイミングコントローラ
DSP 画像表示領域
DSP1 第1画像表示領域
DSP2 第2画像表示領域
PIX 画素
PIX1 第1画素
PIX2 第2画素
PIXR 赤色用画素
PIXG 緑色用画素
PIXB 青色用画素
SL 映像信号線
SL1 第1映像信号線
SL2 第2映像信号線
GL 走査線
GL1 第1走査線
GL2 第2走査線
PIT 画素電極
PIT1 第1画素電極
PIT2 第2画素電極
PITL ライン電極
PITC 連結電極
MIT 共通電極
CMT コモン線
TR トランジスタ
D ドレイン電極
G ゲート電極
S ソース電極
SC 半導体層
GI ゲート絶縁層
SUB1 第1基板
SUB2 第2基板
LCL 液晶層
TSUB1 第1透明基材
TSUB2 第2透明基材
BM 遮光層
PI 配向膜
MET 金属電極
IL 絶縁層
PAS 第1絶縁膜
OPAS 第2絶縁膜
UPS 第3絶縁膜
CH コンタクトホール
CH1 コンタクト部
CH2 延伸部
LDL リード線
LDLC 共通リード線
LDL1 第1個別リード線
LDL2 第2個別リード線
STF 積層膜
STF1 第1の膜
STF2 第2の膜
PS1 第1スペーサ
PS2 第2スペーサ
STS1 第1積層構造体
STS11 第1の膜
STS12 第2の膜
STS13 第3の膜
STS2 第2積層構造体
STS21 第1の膜
STS22 第2の膜
STS23 第3の膜
STS24 第4の膜
STS25 第5の膜
CNCT 接続電極

Claims (17)

  1. マトリクス状に配列された複数の画素を有する液晶表示パネルであって、
    前記複数の画素の各々に複数ずつ設けられた画素電極及びトランジスタと、
    第1方向に配列された前記複数の画素の各々における複数の前記トランジスタと接続された走査線と、
    前記第1方向に隣り合う2つの前記画素の境界部ごとに設けられ、前記1方向に直交する第2方向に延在する映像信号線と、
    前記複数の画素の各々において、前記映像信号線と前記複数のトランジスタとを接続するリード線と、
    前記複数の画素の各々において前記複数の画素電極と対向し、前記複数の画素にわたって設けられた共通電極と、
    前記複数の画素電極の各々と前記共通電極との間に設けられた金属電極と、
    前記第2方向に延在し、前記共通電極の直上に設けられたコモン線とを備え、
    前記複数の画素電極と前記複数のトランジスタとは一対一で接続されており、
    前記複数の画素の各々において、複数の前記画素電極及び複数の前記トランジスタの各々は、前記第1方向に並んでおり、
    前記リード線は、前記映像信号線から前記第1方向に延在する共通リード線と、前記共通リード線と前記複数のトランジスタの各々のソース電極及びドレイン電極の一方とに接続された複数の第1個別リード線とを有し、
    前記金属電極は、前記コモン線と同層に形成されている、
    液晶表示パネル。
  2. 前記第1個別リード線の少なくとも一部は、平面視において、他の導電部材と重なっていない、
    請求項1に記載の液晶表示パネル。
  3. 前記共通リード線は、平面視において、前記走査線と重なっていない、
    請求項1又は2に記載の液晶表示パネル。
  4. 前記複数のトランジスタと前記複数の画素電極との間に設けられた絶縁層を備え、
    前記絶縁層には、複数のコンタクトホールが形成され、
    前記複数のトランジスタの各々と前記複数の画素電極の各々とは前記複数のコンタクトホールの各々を介して接続され、
    前記複数のコンタクトホールの各々の近傍における前記絶縁層の上には、島状の積層膜が形成され、
    前記積層膜は、前記共通電極と同層に形成された第1の膜と、前記第1の膜の上に積層され且つ前記コモン線と同層に形成された第2の膜とを有し、
    前記第1個別リード線は、隣り合う2つの前記積層膜の間に設けられている、
    請求項1~3のいずれか1項に記載の液晶表示パネル。
  5. 前記リード線及び前記走査線を覆う遮光層を備える、
    請求項1~4のいずれか1項に記載の液晶表示パネル。
  6. 前記複数の画素の各々において、前記複数の画素電極の各々と前記複数のトランジスタの各々の前記ソース電極及び前記ドレイン電極の他方とを接続する複数の第2個別リード線を備える、
    請求項1~5のいずれか1項に記載の液晶表示パネル。
  7. 前記第2個別リード線の少なくとも一部は、平面視において、他の導電部材と重なっていない、
    請求項6に記載の液晶表示パネル。
  8. 前記複数の画素電極の各々の幅は、200μm以下である、
    請求項1~7のいずれか1項に記載の液晶表示パネル。
  9. 前記画素電極の画素容量をCPIXとし、前記トランジスタのゲートソース間容量をCgsとしたときに、前記複数の画素の各々における前記複数の画素電極と前記複数のトランジスタの全てについて、画素容量比率を示すCPIX/Cgsが±10%以内である、
    請求項1~8のいずれか1項に記載の液晶表示パネル。
  10. 一つの前記画素に含まれる前記複数の画素電極のうちの少なくとも一つは、当該画素内に含まれる他の画素電極とは形状が異なる、
    請求項9に記載の液晶表示パネル。
  11. 前記複数の画素電極のうち隣り合う2つの前記画素電極を電気的に接続する接続電極を備える、
    請求項1~10のいずれか1項に記載の液晶表示パネル。
  12. マトリクス状に配列された複数の画素を有する液晶表示パネルであって、
    前記複数の画素の各々に複数ずつ設けられた画素電極及びトランジスタと、
    第1方向に配列された前記複数の画素の各々における複数の前記トランジスタと接続された走査線とを備え、
    前記複数の画素の各々において、複数の前記画素電極及び複数の前記トランジスタの各々は、前記第1方向に並んでおり、
    前記複数の画素電極と前記複数のトランジスタとは一対一で接続されており、
    前記複数の画素電極のうち隣り合う2つの前記画素電極を電気的に接続する接続電極を
    備え、
    前記接続電極は、平面視において、隣り合う2つの前記画素電極の各々の一部と重なり、かつ、前記画素電極に対向する共通電極と重なっていない、
    液晶表示パネル。
  13. 前記共通電極には、平面視において前記接続電極と重なるように切り欠き部が形成されている、
    請求項12に記載の液晶表示パネル。
  14. 前記接続電極は、前記トランジスタのソース電極及びドレイン電極と同層に形成される、
    請求項12又は13に記載の液晶表示パネル。
  15. 前記金属電極は、前記共通電極の直上に位置し、且つ、前記画素電極と対向している、
    請求項1~11のいずれか1項に記載の液晶表示パネル。
  16. 前記金属電極は、当該金属電極により前記画素電極と前記共通電極とを接続することで前記画素電極と前記共通電極とを短絡させる短絡用電極である、
    請求項1~11、15のいずれか1項に記載の液晶表示パネル。
  17. 前記画素電極は、複数本のライン電極と、前記複数本のライン電極を連結する連結電極とを有し、
    前記金属電極は、前記画素電極ごとに形成されており、且つ、前記連結電極と対向している、
    請求項1~11、15、16のいずれか1項に記載の液晶表示パネル。
JP2017221316A 2017-11-16 2017-11-16 液晶表示パネル Active JP6998740B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017221316A JP6998740B2 (ja) 2017-11-16 2017-11-16 液晶表示パネル
US16/156,790 US11347117B2 (en) 2017-11-16 2018-10-10 Liquid crystal display panel
CN201811344208.XA CN109799662B (zh) 2017-11-16 2018-11-13 液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017221316A JP6998740B2 (ja) 2017-11-16 2017-11-16 液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2019090980A JP2019090980A (ja) 2019-06-13
JP6998740B2 true JP6998740B2 (ja) 2022-01-18

Family

ID=66432051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017221316A Active JP6998740B2 (ja) 2017-11-16 2017-11-16 液晶表示パネル

Country Status (3)

Country Link
US (1) US11347117B2 (ja)
JP (1) JP6998740B2 (ja)
CN (1) CN109799662B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6928016B2 (ja) * 2019-02-26 2021-09-01 パナソニック液晶ディスプレイ株式会社 液晶表示装置及び液晶表示装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148534A (ja) 2003-11-18 2005-06-09 Hitachi Displays Ltd 液晶表示装置
KR100517135B1 (ko) 1997-10-27 2005-11-29 삼성전자주식회사 박막트랜지스터 기판
JP2014021449A (ja) 2012-07-23 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置、および液晶表示装置の製造方法
US20140118652A1 (en) 2012-10-30 2014-05-01 Hefei Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614154B2 (ja) 1983-11-01 1994-02-23 日本電気株式会社 液晶マトリクスパネル
JPH03212620A (ja) * 1990-01-17 1991-09-18 Toshiba Corp アクティブマトリクス型液晶表示装置
EP0438138B1 (en) 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
JP2514731B2 (ja) * 1990-02-05 1996-07-10 シャープ株式会社 アクティブマトリクス表示装置
JPH0421823A (ja) * 1990-05-16 1992-01-24 Hosiden Corp 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子
JPH0553149A (ja) * 1991-08-23 1993-03-05 Nec Corp 液晶表示装置
JP3102819B2 (ja) 1992-06-02 2000-10-23 富士通株式会社 液晶表示装置及びその駆動方法
TW594177B (en) * 2003-07-23 2004-06-21 Hannstar Display Corp Liquid crystal display panel for eliminating flicker
US7453086B2 (en) * 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
KR101240644B1 (ko) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101186049B1 (ko) * 2005-12-02 2012-09-25 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질제어방법 및화질제어장치
KR20080086730A (ko) * 2007-03-23 2008-09-26 삼성전자주식회사 표시 기판 및 이를 갖는 표시 장치
TWI447495B (zh) * 2010-02-12 2014-08-01 Japan Display West Inc 具有減少撓曲電效應的液晶顯示器
JP5659708B2 (ja) * 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
JP2015106129A (ja) * 2013-12-02 2015-06-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置、及びその製造方法、及びその黒点化修正方法
JP6340193B2 (ja) 2013-12-09 2018-06-06 株式会社ジャパンディスプレイ 液晶表示装置
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
KR20160093186A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI548923B (zh) * 2015-06-16 2016-09-11 友達光電股份有限公司 顯示面板及其畫素陣列
US10388676B2 (en) * 2015-08-10 2019-08-20 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same, and in-cell touch panel-type display device
KR102514719B1 (ko) * 2015-12-30 2023-03-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517135B1 (ko) 1997-10-27 2005-11-29 삼성전자주식회사 박막트랜지스터 기판
JP2005148534A (ja) 2003-11-18 2005-06-09 Hitachi Displays Ltd 液晶表示装置
JP2014021449A (ja) 2012-07-23 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置、および液晶表示装置の製造方法
US20140118652A1 (en) 2012-10-30 2014-05-01 Hefei Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
US20190146288A1 (en) 2019-05-16
CN109799662B (zh) 2022-05-24
CN109799662A (zh) 2019-05-24
US11347117B2 (en) 2022-05-31
JP2019090980A (ja) 2019-06-13

Similar Documents

Publication Publication Date Title
CN110361900B (zh) 位置输入装置
US10223950B2 (en) Display panel
JP5014582B2 (ja) 薄膜トランジスタ表示板
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
JP6091197B2 (ja) アレイ基板及び表示装置
JP2018124481A (ja) 表示装置
JP2005536768A (ja) 液晶表示装置
JP2019184864A (ja) 表示装置
JP2020140088A (ja) 液晶表示装置
KR100950514B1 (ko) 액정표시장치
JP2020140089A (ja) インセルタッチパネル
KR20090054255A (ko) 액정표시장치
JP6998740B2 (ja) 液晶表示パネル
JP6904889B2 (ja) 液晶表示パネル
JP6909713B2 (ja) 液晶表示パネル
JP2016057493A (ja) 液晶表示装置の駆動方法
JP6901382B2 (ja) 液晶表示パネル
US11333935B2 (en) Liquid crystal display panel
JP5138999B2 (ja) 表示装置
JP7146584B2 (ja) 表示装置
JP2019090983A (ja) 液晶表示パネル
US11169424B2 (en) Display device
US11860488B2 (en) Display apparatus including a display panel and a backlight unit
US20230288766A1 (en) Display device
TW202416025A (zh) 液晶顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211221

R150 Certificate of patent or registration of utility model

Ref document number: 6998740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350