JP6091197B2 - アレイ基板及び表示装置 - Google Patents
アレイ基板及び表示装置 Download PDFInfo
- Publication number
- JP6091197B2 JP6091197B2 JP2012268984A JP2012268984A JP6091197B2 JP 6091197 B2 JP6091197 B2 JP 6091197B2 JP 2012268984 A JP2012268984 A JP 2012268984A JP 2012268984 A JP2012268984 A JP 2012268984A JP 6091197 B2 JP6091197 B2 JP 6091197B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- array substrate
- liquid crystal
- gate line
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 88
- 239000004973 liquid crystal related substance Substances 0.000 description 75
- 239000010408 film Substances 0.000 description 62
- 230000005684 electric field Effects 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Description
本発明は、表示装置におけるスイッチング素子のアレイ基板と、これを備える表示装置に関するものである。
表示装置の一種である液晶表示装置の表示方式としては、ＴＮ（Twisted Nematic）モードが広く用いられてきた。ところが、近年、一方の基板に設けられた第１電極と第２電極との間に電圧を印加してパネルにほぼ水平な電界を発生させることにより、液晶分子を水平方向で駆動する横電界方式の液晶表示装置が提案された。この横電界方式は、広視野角や高精細、高輝度化に有利であり、今度特にスマートフォンやタブレットなどを代表とした中小型パネルでは主流になりつつあると言える。
このような横電界方式の液晶表示装置としては、ＩＰＳ（In Plane Switching）モード及びＦＦＳ（Fringe Field Switching）モードなどの表示方式が知られている。このうち、ＦＦＳモードでは、絶縁膜を介して設けられた、第１電極と、スリットを有する第２電極とを備え、いずれか一方を画素電極とした場合、他方を対向電極としている。そして、上部電極のスリットを介して、その上方の液晶層において横方向の電界を発生することが可能であり、当該横方向の電界に応じて液晶を駆動させることが可能となっている。
例えば、特許文献１には横電界方式の液晶表示装置の一例が開示されている。具体的には、ゲート線に印加される高電圧の信号に基づく直流電界が、その近傍の液晶に印加されないようにシールド電極を設けるとともに、このシールド電極を各画素の共通電極間を接続するコモン配線として利用する横電界方式の液晶表示装置が、特許文献１に開示されている。
特許文献１の液晶表示装置では、画素電極に対応する第２電極と、スイッチング素子のドレイン電極とが、コンタクトホール内に設けられた接続部によって接続されており、当該接続部は、隣り合う二つのゲート線と、隣り合う二つのソース線とによって囲まれる領域の内側に設けられている。しかしながら、接続部（コンタクトホール）の段差が原因で、接続部近傍の領域上に形成された配向膜のラビング処理を確実に行うことができず、液晶を駆動することができないことがあるという問題があった。現状としては、液晶が駆動されない領域は、アレイ基板と対向配置される対向基板によって遮光されているが、その結果として各画素のエリアが狭くなり、画素の開口率が低下するという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、画素の開口率、ひいては表示品質を向上することが可能な技術を提供することを目的とする。
本発明に係るアレイ基板は、表示装置におけるスイッチング素子のアレイ基板であって、前記スイッチング素子上に第１絶縁膜を介して形成された第１電極と、前記第１電極上に第２絶縁膜を介して形成された第２電極と、前記第１絶縁膜、前記第１電極、及び、前記第２絶縁膜を貫通して設けられた平面視にて１つのコンタクトホール内に配設され、前記スイッチング素子のドレイン電極と前記第２電極とを電気的に接続する接続部とを備える。そして、前記１つのコンタクトホールは、前記スイッチング素子と接続されたゲート線をくり抜いて設けられた所定領域内に配置されている。前記第１電極は、前記接続部と離間され、前記第１電極の前記接続部側の端部は、前記所定領域内に配置されている。
本発明によれば、ゲート線をくり抜いて設けられた所定領域内に、接続部を配置する。これにより、ラビング処理され難い領域を小さくすることができるとともに、ゲート線から発生する電界の漏れを抑制することができる。その結果、接続部付近の領域における光漏れの発生を抑制することができるので、画素の開口率、ひいては表示品質を向上することができる。
＜実施の形態１＞
以下においては、本発明の実施の形態１として、液晶モードがＦＦＳ（Fringe Field Switching）モードである液晶表示装置に本発明を適用した場合を例にして説明する。図１は、本実施の形態１に係る液晶表示装置の構成を示す断面図である。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならないよう、発明の主要部分以外の省略や一部簡略化などを適宜行っている（以下の図においても同様）。さらに、以下の図においては、図中、既出の図において説明したものと同一または類似する構成要素には同一の符号を付し、その説明を省略する。
以下においては、本発明の実施の形態１として、液晶モードがＦＦＳ（Fringe Field Switching）モードである液晶表示装置に本発明を適用した場合を例にして説明する。図１は、本実施の形態１に係る液晶表示装置の構成を示す断面図である。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならないよう、発明の主要部分以外の省略や一部簡略化などを適宜行っている（以下の図においても同様）。さらに、以下の図においては、図中、既出の図において説明したものと同一または類似する構成要素には同一の符号を付し、その説明を省略する。
＜全体構成＞
図１に示すように、この液晶表示装置は、透過型の液晶表示パネルＬＰＮと、照明ユニットすなわちバックライトユニットＢＬとを備えている。
図１に示すように、この液晶表示装置は、透過型の液晶表示パネルＬＰＮと、照明ユニットすなわちバックライトユニットＢＬとを備えている。
液晶表示パネルＬＰＮは、表示装置におけるスイッチング素子Ｗのアレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱとを備えて構成されている。アレイ基板ＡＲは、絶縁基板２０と、その上に形成された第１電極Ｅ１及び第２電極Ｅ２などとを備えており、これら電極間に電圧が印加された場合には、液晶層ＬＱに横電界（基板の主面にほぼ平行な電界）が発生する。すなわち、液晶表示パネルＬＰＮは、横電界を主に利用して液晶層ＬＱの液晶分子の透過率を制御するＦＦＳモードの液晶表示パネルである。この液晶表示パネルＬＰＮの詳細については後で説明する。
バックライトユニットＢＬは、アレイ基板ＡＲ側に配置されており、アレイ基板ＡＲ側から液晶表示パネルＬＰＮを照明する。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能である。なお、バックライトユニットＢＬの詳細については説明を省略する。
＜液晶表示パネルの平面構造＞
次に、液晶表示パネルＬＰＮがアクティブマトリクスタイプの液晶表示パネルであるものとして、液晶表示パネルＬＰＮの平面構造を詳細に説明する。図２は、液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
次に、液晶表示パネルＬＰＮがアクティブマトリクスタイプの液晶表示パネルであるものとして、液晶表示パネルＬＰＮの平面構造を詳細に説明する。図２は、液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
図２に示されるように、液晶表示パネルＬＰＮには、画像を表示する表示エリア（アクティブエリア）ＤＳＰが設けられており、表示エリアＤＳＰには、ｍ×ｎ個（但し、ｍ及びｎは正の整数）のマトリクス状に配置された複数の画素ＰＸが設けられている。
アレイ基板ＡＲは、各画素ＰＸの行方向Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）と、各画素ＰＸの列方向Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）と、ｍ×ｎ個の薄膜トランジスタ（ＴＦＴ）などのスイッチング素子Ｗと、上述の第１電極Ｅ１及び第２電極Ｅ２とを備えており、これらは表示エリアＤＳＰ内の絶縁基板２０上に形成される。
一方、アレイ基板ＡＲは、表示エリアＤＳＰ外に引き出されたゲート線Ｙ（Ｙ１〜Ｙｎ）と接続されたゲートドライバＹＤと、表示エリアＤＳＰ外に引き出されたソース線Ｘ（Ｘ１〜Ｘｍ）と接続されたソースドライバＸＤと、ゲートドライバＹＤ及びソースドライバＸＤを制御するコントローラＣＮＴとを備えており、これらは表示エリアＤＳＰ外の絶縁基板２０上に形成される。
スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙと電気的に接続されており、スイッチング素子Ｗのソース電極ＷＳは、ソース線Ｘと電気的に接続されている。また、スイッチング素子Ｗのドレイン電極ＷＤは、第２電極Ｅ２と接続されている。
第１電極Ｅ１は、後述するように概ね表示エリアＤＳＰの全面にわたって一体的に形成されており、コントローラＣＮＴなどから供給されるコモン電圧ＣＯＭが印加される。一方、第２電極Ｅ２は、後述するように各画素ＰＸに個別に形成されており、スイッチング素子Ｗのドレイン電極ＷＤから供給される電圧が印加される。
以上のような構成において、ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいて、ｎ本のゲート線Ｙに走査信号（駆動信号）を順次に供給する。一方、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて、各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘにそれぞれ映像信号（駆動信号）を供給する。これにより、ゲート線Ｙからの走査信号によってオンされたスイッチング素子Ｗは、ソース線Ｘからの映像信号に応じた画素電位、すなわち第１電極Ｅ１の電位に対する画素電位を、ドレイン電極ＷＤと接続された第２電極Ｅ２に設定することが可能となっている。
図３は、液晶表示パネルＬＰＮの構成を概略的に示す拡大平面図である。
図３に示されるように、ゲート線Ｙ及びソース線Ｘは交差している。なお、後述するように、ゲート線Ｙ及びソース線Ｘの間にはゲート絶縁膜２２（図１）が形成されており、ゲート線Ｙ及びソース線Ｘの交差部であっても互いに電気的に遮断されている。スイッチング素子Ｗは、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部近傍に配置されている。すなわち、スイッチング素子Ｗは、行方向Ｈ及び列方向Ｖに沿って複数設けられている。
なお、図３に示されているように、第１電極Ｅ１は、概ね表示エリアＤＳＰの全面にわたって一体的に形成されているのに対して、第２電極Ｅ２は、各画素ＰＸに個別に形成されている。
＜液晶表示パネルの断面構造＞
次に、図１に戻って、液晶表示パネルＬＰＮの断面構造について説明する。ここではまず、アレイ基板ＡＲの断面構造について説明する。
次に、図１に戻って、液晶表示パネルＬＰＮの断面構造について説明する。ここではまず、アレイ基板ＡＲの断面構造について説明する。
アレイ基板ＡＲの絶縁基板２０は、ガラス板や石英板などの光透過性を有する基板から構成される。この絶縁基板２０上には、スイッチング素子Ｗのゲート電極ＷＧ及びゲート線Ｙが形成されている。なお、ゲート電極ＷＧ及びゲート線Ｙは互いに接続されている（あるいは、これらは絶縁基板２０上に一体的に形成されてもよい）。これらゲート線Ｙ及びゲート電極ＷＧは、同一材料（例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料）を用いて同一工程で形成可能である。
ゲート電極ＷＧ及びゲート線Ｙ上には、これらを覆うゲート絶縁膜２２が形成されている。このゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料から構成される。
スイッチング素子Ｗの半導体層ＳＣは、ゲート絶縁膜２２を介してゲート電極ＷＧ上に形成されている。このスイッチング素子Ｗの半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって構成することが可能であり、ここではアモルファスシリコンから構成される。
スイッチング素子Ｗのソース電極ＷＳ、ソース線Ｘ及びドレイン電極ＷＤも、半導体層ＳＣと同様にゲート絶縁膜２２上に形成されている。このうちソース電極ＷＳ及びソース線Ｘは互いに接続されている（あるいは、これらはゲート絶縁膜２２上に一体的に形成されてもよい）。なお、ソース電極ＷＳ、ソース線Ｘ及びドレイン電極ＷＤは、同一材料（例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料）を用いて同一工程で形成可能である。
ソース電極ＷＳ及びドレイン電極ＷＤは、半導体層ＳＣの二つの縁部にそれぞれ接続されている。そして、半導体層ＳＣのうち、ソース電極ＷＳとドレイン電極ＷＤとの間の領域は、ゲート電極ＷＧのゲート電圧に応じてキャリアの流れが制御されるチャネル領域ＣＨＮとして機能する。
このように、本実施の形態１においては、スイッチング素子Ｗとして、ゲート電極ＷＧが下側（絶縁基板２０側）に形成され、チャネル領域ＣＨＮが上側（液晶層ＬＱ側）に形成される構造、すなわちボトムゲート型の薄膜トランジスタが適用されている。
ソース電極ＷＳ、ソース線Ｘ、ドレイン電極ＷＤ及び半導体層ＳＣ上には、これらを覆う第１絶縁膜２４が形成されている。この第１絶縁膜２４は、パッシベーション膜として機能し、例えば窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ）膜または有機絶縁膜から構成される。なお、本実施の形態１では、第１絶縁膜２４は、二層の絶縁膜２４ａ，２４ｂから構成されている。
第１絶縁膜２４上には、上述した第１電極Ｅ１が形成されている。すなわち、上述した第１電極Ｅ１は、スイッチング素子Ｗ上に第１絶縁膜２４を介して形成されている。このような第１電極Ｅ１は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電材料から構成される。
この第１電極Ｅ１は、表示エリアＤＳＰ全体にわたって、概ねベタ状に形成されている。すなわち、第１電極Ｅ１は、各画素ＰＸ内だけでなく画素ＰＸ間にも形成されており、ゲート線Ｙ及びソース線Ｘを覆うように形成されている。
ただし、図１に示されるように、この第１電極Ｅ１の、スイッチング素子Ｗのチャネル領域ＣＨＮ上方に対応する領域には、第１開口部（開口部）ＡＰ１が設けられるとともに、ドレイン電極ＷＤ上方に対応する領域のうちチャネル領域ＣＨＮから離れた領域には、第２開口部ＡＰ２が設けられている。第１開口部ＡＰ１は、第１電極Ｅ１からチャネル領域ＣＨＮへの余分な電界の発生を抑制して焼き付きを低減するために設けられ、第２開口部ＡＰ２は、後述する接続部２７（コンタクト部）を形成するために設けられている。なお、図３においては、第１及び第２開口部ＡＰ１，ＡＰ２は、太線で示されている。
図１に戻って、第１電極Ｅ１上には、これを覆う第２絶縁膜２６が形成されている。この第２絶縁膜２６は、第１絶縁膜２４と同様に、パッシベーション膜として機能し、例えば窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ）膜または有機絶縁膜から構成される。
第２絶縁膜２６上には、上述した第２電極Ｅ２が形成されている。すなわち、上述した第２電極Ｅ２は、第１電極Ｅ１上に第２絶縁膜２６を介して形成されている。このような第２電極Ｅ２は、第１電極Ｅ１と同様に、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電材料から構成される。
この第２電極Ｅ２は各画素ＰＸに個別に形成されている。図３に示した例では、第２電極Ｅ２は、各画素ＰＸにおいて画素形状に対応した島状、例えば四角形状の面状に形成されている。また、この第２電極Ｅ２には、第１電極Ｅ１と対向する複数のスリットＳＬが列方向Ｖに配設されている。このスリットＳＬは、例えば、概ね長方形状あるいは長円形状に形成されており、図３に示した例では、その長軸Ｌが行方向Ｈ及び列方向Ｖと非平行となっている。
図１に戻って、アレイ基板ＡＲに備えられる接続部２８は、第１絶縁膜２４、第１電極Ｅ１、及び、第２絶縁膜２６を貫通して設けられ、スイッチング素子Ｗのドレイン電極ＷＤと第２電極Ｅ２とを電気的に接続する。ここでは、第１電極Ｅ１の第２開口部ＡＰ２よりも内側において、第１絶縁膜２４、第１電極Ｅ１、及び、第２絶縁膜２６を貫通するコンタクトホールを形成しており、第２電極Ｅ２の一部を、当該コンタクトホール内に延設させてドレイン電極ＷＤと接続させることにより、上記接続部２８が形成されている。ただし、接続部２８は、これに限ったものではなく、第２電極Ｅ２と、ドレイン電極ＷＤとの間に別の導電部材を設けることにより形成されてもよい。
第２電極Ｅ２上には、これを覆う第１配向膜ＡＬ１が形成されている。すなわち、アレイ基板ＡＲに備えられる第１配向膜ＡＬ１（配向膜）は、第２電極Ｅ２上に形成されている。この第１配向膜ＡＬ１は、例えばポリイミドから構成される。
次に、対向基板ＣＴの断面構造について説明する。対向基板ＣＴは、ガラス板や石英板などの光透過性を有する絶縁基板３０を備えている。特に、カラー表示タイプの液晶表示装置においては、図１に示されるように、絶縁基板３０の液晶層ＬＱ側の面に、各画素ＰＸを区画するブラックマトリクスＢＭと、ブラックマトリクスＢＭによって囲まれた各画素ＰＸに対応して形成されたカラーフィルタ層ＣＦなどを備えている。なお、ここでは図示していないが、対向基板ＣＴは、カラーフィルタ層ＣＦの表面の凹凸を平坦化するために、比較的厚い膜厚のオーバーコート層を備えてもよい。
ブラックマトリクスＢＭは、アレイ基板ＡＲに設けられたゲート線Ｙ及びソース線Ｘなどの配線部、並びに、スイッチング素子Ｗなどと対向するように配置される。このブラックマトリクスＢＭは、例えば黒色に着色された着色樹脂から構成される。
カラーフィルタ層ＣＦは、互いに異なる複数の色、例えば、赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂から構成される。赤色着色樹脂、青色着色樹脂及び緑色着色樹脂は、それぞれ赤色画素、青色画素及び緑色画素に対応して配置される。
このようなカラーフィルタ層ＣＦ上には、これを覆う第２配向膜ＡＬ２が形成されている。この第２配向膜ＡＬ２は、例えばポリイミドから構成される。
上述のアレイ基板ＡＲと対向基板ＣＴとは、アレイ基板ＡＲの第１配向膜ＡＬ１と、対向基板ＣＴの第２配向膜ＡＬ２とが対向するように配置されている。アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板と一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と、対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたギャップに、液晶分子を含む誘電率異方性が正である液晶組成物を封入することによって構成されている。
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子の配向を規制するようにラビング処理されている。液晶分子は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２による規制力によってホモジニアス配向されている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２のラビング方向は、スリットＳＬの長軸に対して非平行かつ非直角の方向である。本実施の形態では、第１配向膜ＡＬ１は、ゲート線Ｙが延在する延在方向（図３に示す行方向Ｈ）に沿ってラビング処理されて形成されている。
また、アレイ基板ＡＲは、絶縁基板２０の液晶層ＬＱと逆側の面（液晶表示パネルＬＰＮの一方の外面）に設けられた光学素子ＯＤ１を備えており、対向基板ＣＴは、絶縁基板３０の液晶層ＬＱと逆側の面（液晶表示パネルＬＰＮの他方の外面）に設けられた光学素子ＯＤ２を備えている。
これら光学素子ＯＤ１，ＯＤ２は、それぞれ偏光板を含んでいる。これにより、例えば、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されていない（つまり、第１電極Ｅ１と第２電極Ｅ２との間、及び、液晶層ＬＱに電界が形成されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードが実現されている。
第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されない無電界時には、液晶層ＬＱの液晶分子は、その長軸が第１配向膜ＡＬ１及び第２配向膜ＡＬ２のラビング方向と平行な方位を向くように配向される。この状態では、バックライトユニットＢＬから出射されたバックライト光は、光学素子ＯＤ１及び液晶層ＬＱなどを透過した後、その光のほぼ全てが光学素子ＯＤ２に吸収される（黒色画面表示）。
一方、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（つまり、第２電極Ｅ２に第１電極Ｅ１と異なる電位の電圧が印加された電圧印加時）には、液晶層ＬＱに横電界（フリンジ電界）が形成される。この横電界は、一のスリットＳＬから他のスリットＳＬに最短で向かう方位、すなわちスリットＳＬの長軸Ｌと直交する方位に形成される。このとき、液晶層ＬＱの液晶分子の配向状態は、その長軸がラビング方向から横電界に平行な方向を向くように変化する。このように、当該液晶分子の長軸の方位がラビング方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから出射されたバックライト光は、光学素子ＯＤ１及び液晶層ＬＱなどを透過した後、その光の一部が光学素子ＯＤ２を透過する（白色画面表示）。
以上のような黒色画面表示及び白色画面表示を、各画素ＰＸにおいて選択的に行うことにより、液晶表示パネルＬＰＮに所望の画像を表示することが可能となる。
以上のように構成されたアレイ基板ＡＲにおいては、図１に示されるように、第１電極Ｅ１の上側（対向基板ＣＴ側）に、画素ＰＸを構成する液晶層ＬＱ及び液晶駆動部が形成され、第１電極Ｅ１の下側（バックライトユニットＢＬ側）に、ゲート線Ｙ、ソース線Ｘなどの駆動制御部及び配線部が形成されることになる。このような構成によれば、第１電極Ｅ１によって、上側の液晶層ＬＱなどを、下側のゲート線Ｙなどから電気的に分離（シールド）することが可能となっている。
ここで、本実施の形態１に係るアレイ基板ＡＲでは、図３に示されるように、スイッチング素子Ｗのドレイン電極ＷＤと第２電極Ｅ２とを電気的に接続する接続部２７は、ゲート線Ｙをくり抜いて設けられた回避領域（所定領域）２８内に配置されている。このような構成によれば、画素ＰＸの開口率、ひいては液晶表示装置の表示品質（輝度）を向上することが可能となっている。次に、この構成による効果について、本実施の形態１に係るアレイ基板ＡＲと、それと関連するアレイ基板（以下「関連アレイ基板」と呼ぶ）とを比較して説明する。
図４は、関連アレイ基板を備える液晶表示パネルの構成を概略的に示す拡大平面図である。この関連アレイ基板においては、接続部２７が、隣り合う二つのゲート線Ｙと、隣り合う二つのソース線Ｘとによって囲まれる矩形領域の内側に設けられている。このような関連アレイ基板を備える液晶表示装置を試作して実際に駆動してみたところ、接続部２７近傍の領域において、黒画面表示時に光漏れ（白抜け）が確認された。解析の結果、接続部２７（コンタクトホール）の段差が原因で、接続部２７近傍の領域では、第１配向膜ＡＬ１のラビング処理が確実に行われていないことが分かった。
そこで、発明者は、接続部２７をゲート線Ｙ上に配置したアレイ基板を想到した。しかしながら、このようなアレイ基板の構成によれば、ラビング処理され難い領域を小さくすることができたものの、依然として光漏れを抑制する余地があった。
そこで、液晶表示装置を試作し、ゲート線Ｙ、対向基板ＣＴ及び第１電極Ｅ１（その開口部ＡＰ１，ＡＰ２）の位置関係に関して、黒画面表示時の光漏れ（白抜け）を評価した。その結果、ゲート線Ｙからの電界が、第２開口部ＡＰ２（接続部２７の領域）と第１開口部ＡＰ１とを介して液晶層ＬＱに及ぶことが原因で、光漏れ（白抜け）が発生していることが分かった。すなわち、接続部２７近傍（第２開口部ＡＰ２近傍）の領域や、スイッチング素子Ｗ近傍（第１開口部ＡＰ１近傍）の領域において、第１電極Ｅ１による電気的なシールドが不十分となってしまい、それらの領域において光漏れなどが発生することが分かった。
そこで、発明者は、上述した実施の形態１に係るアレイ基板ＡＲの構成を想到した。すなわち、ゲート線Ｙをくり抜いて設けられた回避領域２８内に、接続部２７を配置したアレイ基板ＡＲを想到した。このようなアレイ基板ＡＲの構成によれば、接続部２７の領域（ここでは第２開口部ＡＰ２）と、ゲート線Ｙとの間隔を広げることができる。したがって、ゲート線Ｙから発生する電界が、接続部２７の領域（ここでは第２開口部ＡＰ２）から漏れる、すなわち、当該領域を介して液晶層ＬＱに及ぶのを抑制することができ、接続部２７近傍の領域における光漏れの発生を抑制することができる。その結果、画素ＰＸにおいて有効なエリアを広げることができるので、画素ＰＸの開口率、ひいては液晶表示装置の表示品質（輝度）を向上させることができる。
なお、ゲート線Ｙの回避領域２８近傍の端部は、第１電極Ｅ１に覆われていることが好ましい。すなわち、平面視（図３）において第２開口部ＡＰ２は、ゲート線Ｙと重ならないように設けられることが好ましい。このような構成によれば、ゲート線Ｙから発生する電界が第２開口部ＡＰ２を介して液晶層ＬＱに及ぶのを確実に抑制することができる。したがって、接続部２７近傍の領域における光漏れの発生を確実に抑制することができる。
同様に、平面視（図３）において第１開口部ＡＰ１は、ゲート線Ｙの線幅方向の両端部よりも内側に設けられることにより、ゲート線Ｙの当該両端部は、第１電極Ｅ１に覆われていることが好ましい。このような構成によれば、第１開口部ＡＰ１を小さくすることができるので、ゲート線Ｙから発生する電界が、第１開口部ＡＰ１を介して液晶層ＬＱに及ぶのを抑制することができる。したがって、スイッチング素子Ｗ近傍の領域における光漏れの発生を抑制することができる。また、第１開口部ＡＰ１を設けたことによる効果、すなわち、第１電極Ｅ１からチャネル領域ＣＨＮへの余分な電界により発生する焼き付きを低減する効果も、ある程度得ることができる。
なお、第１開口部ＡＰ１としては、第１電極Ｅ１のうち、チャネル領域ＣＨＮに対向する必要最小限の領域だけに形成すれば十分であるが、製造時のマスク合わせなどによりチャネル領域ＣＨＮと第１開口部ＡＰ１との位置関係がずれることがある。そこで、その分のマージンとして、チャネル領域ＣＨＮの外形寸法よりもやや大きめのサイズの第１開口部ＡＰ１を形成すれば、焼き付きを低減することに有効である。
一方、ゲート線Ｙが小さく、チャネル領域ＣＨＮが大きい場合には、十分にゲート線Ｙからの電界をシールドすることができない。そのような場合には、チャネル領域ＣＨＮ全体を第１電極Ｅ１によって覆うように構成してもよい。すなわち、第１電極Ｅ１が、接続部２７を除いて第１絶縁膜２４全面に形成されるように構成してもよい。このような構成によれば、ゲート線Ｙから発生する電界が第１開口部ＡＰ１を介して液晶層ＬＱに及ぶのを確実に抑制することができる。
また、本実施の形態１では、ゲート線Ｙの延在方向（ここでは行方向Ｈ）に沿ってラビング処理されて形成された第１配向膜ＡＬ１を備えるように構成した。このような構成によれば、接続部２７を避けて、第１配向膜ＡＬ１のラビング処理を行うことができる。したがって、ラビング処理され難い領域を確実に小さくすることができるので、接続部２７近傍の領域における光漏れの発生を確実に抑制することができる。
実際に、図１及び図３に示したレイアウトでＦＦＳモードの液晶表示装置を試作したところ、ラビング処理不良による不良表示領域（すなわち光漏れがある領域）を小さくすることができた。
なお、図３に示される例では、回避領域２８は、ゲート線Ｙの線幅方向の一端部分を矩形状にくり抜いて形成されているが、これに限ったものではない。例えば、回避領域２８は、ゲート線Ｙの線幅方向の両端から内側の部分をくり抜いて形成されるものであってもよく、また、回避領域２８の形状は、円形状などであってもよい。
また、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
ＡＲ アレイ基板、ＣＴ 対向基板、Ｗ スイッチング素子、Ｅ１ 第１電極、Ｅ２ 第２電極、Ｙ ゲート線、ＷＤ ドレイン電極、ＳＬ スリット、ＡＬ１ 第１配向膜、ＡＰ１ 第１開口部、２４ 第１絶縁膜、２６ 第２絶縁膜、２７ 接続部、２８ 回避領域。
Claims (7)
- 表示装置におけるスイッチング素子のアレイ基板であって、
前記スイッチング素子上に第１絶縁膜を介して形成された第１電極と、
前記第１電極上に第２絶縁膜を介して形成された第２電極と、
前記第１絶縁膜、前記第１電極、及び、前記第２絶縁膜を貫通して設けられた平面視にて１つのコンタクトホール内に配設され、前記スイッチング素子のドレイン電極と前記第２電極とを電気的に接続する接続部と
を備え、
前記１つのコンタクトホールは、前記スイッチング素子と接続されたゲート線をくり抜いて設けられた所定領域内に配置されており、
前記第１電極は、前記接続部と離間され、
前記第１電極の前記接続部側の端部は、前記所定領域内に配置されている、アレイ基板。 - 請求項１に記載のアレイ基板であって、
前記ゲート線の前記所定領域近傍の端部は、前記第１電極に覆われている、アレイ基板。 - 請求項１または請求項２に記載のアレイ基板であって、
前記第２電極上に形成され、前記ゲート線が延在する延在方向に沿ってラビング処理された配向膜をさらに備える、アレイ基板。 - 請求項１乃至請求項３のいずれかに記載のアレイ基板であって、
前記スイッチング素子は、行方向及び列方向に沿って複数設けられ、
前記第２電極には、長軸が前記行方向及び前記列方向のいずれとも非平行であるスリットが設けられている、アレイ基板。 - 請求項１乃至請求項４のいずれかに記載のアレイ基板であって、
前記第１電極の、前記スイッチング素子上方に対応する領域には開口部が設けられ、
前記開口部が、前記ゲート線の線幅方向の両端部よりも内側に設けられることにより、前記ゲート線の当該両端部は、前記第１電極に覆われている、アレイ基板。 - 請求項１乃至請求項４のいずれかに記載のアレイ基板であって、
前記第１電極は、
前記接続部を除いて前記第１絶縁膜全面に形成されている、アレイ基板。 - 請求項１乃至請求項６のいずれかに記載のアレイ基板と、
前記アレイ基板と対向配置される対向基板と
を備える、表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268984A JP6091197B2 (ja) | 2012-12-10 | 2012-12-10 | アレイ基板及び表示装置 |
| CN201310523328.7A CN103869567B (zh) | 2012-12-10 | 2013-10-30 | 阵列基板以及显示装置 |
| US14/071,367 US9666608B2 (en) | 2012-12-10 | 2013-11-04 | Array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268984A JP6091197B2 (ja) | 2012-12-10 | 2012-12-10 | アレイ基板及び表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014115434A JP2014115434A (ja) | 2014-06-26 |
| JP2014115434A5 JP2014115434A5 (ja) | 2016-01-07 |
| JP6091197B2 true JP6091197B2 (ja) | 2017-03-08 |
Family
ID=50879995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012268984A Active JP6091197B2 (ja) | 2012-12-10 | 2012-12-10 | アレイ基板及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9666608B2 (ja) |
| JP (1) | JP6091197B2 (ja) |
| CN (1) | CN103869567B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202404339U (zh) * | 2012-01-12 | 2012-08-29 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| US9726953B2 (en) * | 2012-04-18 | 2017-08-08 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid-crystal display device |
| KR102182428B1 (ko) * | 2014-02-18 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN104241296B (zh) * | 2014-08-21 | 2017-12-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
| TWI647524B (zh) * | 2017-05-09 | 2019-01-11 | 友達光電股份有限公司 | 陣列基板及液晶顯示面板 |
| CN107369716B (zh) | 2017-07-17 | 2021-02-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示装置 |
| US11201175B2 (en) * | 2018-11-21 | 2021-12-14 | Sharp Kabushiki Kaisha | Array substrate with capacitance forming portion to hold potential at electrode |
| JP2022030066A (ja) * | 2020-08-06 | 2022-02-18 | シャープ株式会社 | 液晶表示パネルおよびその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4064088B2 (ja) * | 2000-11-02 | 2008-03-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| US6933528B2 (en) | 2002-04-04 | 2005-08-23 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| JP3792670B2 (ja) | 2002-04-04 | 2006-07-05 | Ｎｅｃ液晶テクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3870941B2 (ja) * | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2004170910A (ja) * | 2002-10-31 | 2004-06-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4987585B2 (ja) * | 2007-06-20 | 2012-07-25 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| JP5026162B2 (ja) * | 2007-06-21 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| CN100580536C (zh) * | 2007-07-06 | 2010-01-13 | 昆山龙腾光电有限公司 | 液晶显示装置的阵列基板及其制造方法 |
| JP2010009205A (ja) * | 2008-06-25 | 2010-01-14 | Nikon Corp | 記録制御装置 |
| JP5138481B2 (ja) * | 2008-06-30 | 2013-02-06 | 三菱電機株式会社 | 液晶表示装置 |
| JP2010066396A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| KR101543629B1 (ko) * | 2008-12-02 | 2015-08-12 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시패널 |
| JP5389529B2 (ja) * | 2009-05-20 | 2014-01-15 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
| US8289489B2 (en) * | 2009-08-17 | 2012-10-16 | Hydis Technologies Co., Ltd. | Fringe-field-switching-mode liquid crystal display and method of manufacturing the same |
| KR101096336B1 (ko) | 2009-10-08 | 2011-12-20 | 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 액정표시장치 및 그 제조방법 |
| US20110085121A1 (en) | 2009-10-08 | 2011-04-14 | Hydis Technologies Co., Ltd. | Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same |
| JP5427552B2 (ja) | 2009-10-30 | 2014-02-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9081237B2 (en) | 2010-04-02 | 2015-07-14 | Samsung Display Co., Ltd. | Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same |
| KR101902984B1 (ko) * | 2010-04-02 | 2018-11-14 | 삼성디스플레이 주식회사 | 화소전극 표시판, 액정표시판 조립체 및 이들을 제조하는 방법들 |
| KR101888422B1 (ko) | 2011-06-01 | 2018-08-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101954706B1 (ko) * | 2011-11-21 | 2019-03-08 | 삼성디스플레이 주식회사 | 액정표시장치 |
| KR101922088B1 (ko) * | 2012-05-23 | 2018-11-27 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2012
- 2012-12-10 JP JP2012268984A patent/JP6091197B2/ja active Active
-
2013
- 2013-10-30 CN CN201310523328.7A patent/CN103869567B/zh active Active
- 2013-11-04 US US14/071,367 patent/US9666608B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140159070A1 (en) | 2014-06-12 |
| CN103869567B (zh) | 2016-08-31 |
| JP2014115434A (ja) | 2014-06-26 |
| US9666608B2 (en) | 2017-05-30 |
| CN103869567A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6091197B2 (ja) | アレイ基板及び表示装置 | |
| KR101171414B1 (ko) | 액정 디스플레이 디바이스 | |
| TWI391761B (zh) | 液晶顯示裝置 | |
| US9151985B2 (en) | Liquid crystal display device | |
| JP5941756B2 (ja) | 液晶表示装置 | |
| JP2015125224A (ja) | 液晶表示装置 | |
| JP2015079207A (ja) | 表示装置 | |
| JP2010256547A (ja) | 液晶表示装置 | |
| JP5883721B2 (ja) | 液晶表示装置 | |
| JP5177887B2 (ja) | 液晶表示装置 | |
| US9568781B2 (en) | Liquid crystal display device | |
| US9470936B2 (en) | Liquid crystal display device | |
| JP2015210374A (ja) | 液晶表示装置 | |
| JP2010066396A (ja) | 液晶表示装置 | |
| JP5299083B2 (ja) | 液晶表示装置 | |
| JP2016038539A (ja) | 液晶表示装置 | |
| US9134578B2 (en) | Liquid crystal display device | |
| JP2010152158A (ja) | 液晶表示装置 | |
| JP6476269B2 (ja) | 表示装置 | |
| US10088717B2 (en) | Liquid crystal display wherein a first electrode of a second pixel is located entirely below a second electrode that extends across a first pixel to the second pixel | |
| JP2017122831A (ja) | 液晶表示装置 | |
| JP2015222287A (ja) | 液晶表示装置 | |
| JP2010250015A (ja) | 液晶表示装置 | |
| JP2016126178A (ja) | 液晶表示装置 | |
| JP2016001230A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6091197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |