JP2010152158A - 液晶表示装置 - Google Patents

Abstract

【課題】透過率を向上し、表示品位の良好な画像を表示することが可能な液晶表示装置を提供することを目的とする。
【解決手段】液晶表示装置のアレイ基板ＡＲは、第１絶縁膜２２の上において互いに隣接するように配置された第１画素電極ＥＰ１及び第２画素電極ＥＰ２と、第１絶縁膜の上においてゲート線と交差し第１画素電極ＥＰ１と第２画素電極ＥＰ２との間に配置されたソース線Ｘと、第１画素電極、第２画素電極、及び、ソース線を覆うように配置された第２絶縁膜２４と、第２絶縁膜の上において第１画素電極及び第２画素電極と対向するように配置され第１画素電極と対向する第１スリットＳＬ１及び第２画素電極と対向する第２スリットＳＬ２が形成されたコモン電位のコモン電極ＥＴと、を備え、第１スリットの端部Ｅ１及び第２スリットの端部Ｅ２は、ソース線の上に位置することを特徴とする。
【選択図】 図４

Description

この発明は、液晶表示装置に係り、特に、液晶表示装置を構成する一方の基板に一対の電極を備えた構造の液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。

このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードや、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

例えば、特許文献１によれば、対向電極の上に絶縁膜及びパッシベーション膜を形成した後にスリットを有する画素電極を形成するＦＦＳモードの液晶表示パネルが開示されている。各画素電極のスリットは、走査線に平行なコモン配線に重なる軸に対して線対称となるように設けられている。軸に最も近接する両側のスリットの端部は、コモン配線の上部で結合されている。
特開２００７−２６４２３１号公報

上述したＦＦＳモードの液晶表示装置においては、スリットを介して画素電極と対向電極との間に形成される電界を利用して液晶分子をスイッチングしている。

しかしながら、スリットの端部付近では、電界の向きが揃わないことがあり、このような電界によって駆動される液晶分子の配向方向も不揃いとなる。つまり、電界を形成するための電圧を印加した際に白色画面を表示するノーマリーブラックモードにおいては、スリットの端部付近で液晶分子の配向不良が生じ、この部分（ドメイン）での透過率が低くなる。

特に、画素電極にスリットを形成する構成においては、画素電極は、各画素に対応して個別の（つまり島状の）パターンに形成されるため、スリットの端部が必然的に実質的に表示に寄与する領域に位置してしまう。このため、他のモードの液晶表示装置と比較して、ＦＦＳモードの液晶表示装置の透過率が低い。

この発明は、上述した問題点に鑑みなされたものであって、その目的は、透過率を向上し、表示品位の良好な画像を表示することが可能な液晶表示装置を提供することにある。

この発明の一態様によれば、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
第１画素電極と、
前記第１画素電極に隣接する第２画素電極と、
前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極と対向する第１スリット及び前記第２画素電極と対向する第２スリットが形成されたコモン電位のコモン電極と、を備え、
前記第１スリットの端部及び前記第２スリットの端部は、前記信号配線の上に位置することを特徴とする。

この発明の他の態様によれば、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
第１画素電極と、
前記第１画素電極に隣接する第２画素電極と、
前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極及び前記第２画素電極と対向するコモンスリットが形成されたコモン電位のコモン電極と、を備え、
前記コモンスリットは、前記信号配線の上においてクランク部を有することを特徴とする。

この発明の他の態様によれば、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
第１画素電極と、
前記第１画素電極に隣接する第２画素電極と、
前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極及び前記第２画素電極と対向するコモンスリットが形成されたコモン電位のコモン電極と、を備え、
前記コモンスリットは、前記信号配線の上においてスリットエッジより外方に窪んだ凹部を有することを特徴とする。

この発明によれば、透過率を向上し、表示品位の良好な画像を表示することが可能な液晶表示装置を提供することができる。

以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、一方の基板に第１電極及び第２電極を備え、これらの間に形成される横電界（基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。

図１に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。

このような液晶表示パネルＬＰＮは、画像を表示する表示エリア（あるいは、アクティブエリア）ＤＳＰを備えている。この表示エリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。

アレイ基板ＡＲは、表示エリアＤＳＰにおいて、信号配線の一例として、各画素ＰＸの行方向Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、及び、各ゲート線Ｙと交差するように各画素ＰＸの列方向Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）を備えている。

さらに、アレイ基板ＡＲは、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、各画素ＰＸに配置されたｍ×ｎ個の第１電極すなわち画素電極ＥＰ、画素電極ＥＰと絶縁膜を介して対向するように配置された第２電極すなわちコモン電極ＥＴなどを備えている。

各ゲート線Ｙは、表示エリア外に引き出され、コントローラＣＮＴによって制御されるゲートドライバＹＤに接続されている。各ソース線Ｘは、表示エリア外に引き出され、コントローラＣＮＴによって制御されるソースドライバＸＤに接続されている。コモン電極ＥＴは、コントローラＣＮＴなどから供給されたコモン電位のコモン配線ＣＯＭに接続されている。

ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘにそれぞれ映像信号（駆動信号）を供給する。各行の画素電極ＥＰは、コモン電極ＥＴの電位に対して、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。

液晶表示パネルＬＰＮの構造について、以下により詳細に説明する。

図２及び図３に示すように、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。このアレイ基板ＡＲにおいて、ゲート線Ｙは、絶縁基板２０の上に配置されている。また、コモン配線ＣＯＭも同様に、絶縁基板２０の上に配置されている。このコモン配線ＣＯＭは、ゲート線Ｙと同様に、行方向Ｈに沿って延出している。このようなゲート線Ｙ及びコモン配線ＣＯＭは、例えば同一材料を用いて同一工程で形成可能であり、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。

このような絶縁基板２０、ゲート線Ｙ及びコモン配線ＣＯＭは、第１絶縁膜であるゲート絶縁膜２２によって覆われている。このゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。

ソース線Ｘは、ゲート絶縁膜２２の上に配置されている。このソース線Ｘは、ゲート絶縁膜２２を介してゲート線Ｙ及びコモン配線ＣＯＭと略直交している。このようなソース線Ｘは、例えばチタン／アルミニウム／チタンの積層体によって形成されている。

画素電極ＥＰは、ゲート絶縁膜２２の上に配置されている。つまり、この画素電極ＥＰは、ソース線Ｘと同一層に配置されている。各ソース線Ｘは、行方向Ｈに隣接する画素電極ＥＰの間に配置されている。すなわち、画素電極ＥＰは、各画素ＰＸにおいてソース線Ｘから離間するように２本のソース線Ｘの間に配置されている。

画素電極ＥＰは、ソース線Ｘなどとは異なる材料によって形成され、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。また、この画素電極ＥＰは、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形一面に電極が形成されている。

これらのゲート絶縁膜２２、ソース線Ｘ及び画素電極ＥＰは、第２絶縁膜であるパッシベーション膜２４によって覆われている。このパッシベーション膜２４は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。

コモン電極ＥＴは、パッシベーション膜２４の上に配置されている。このコモン電極ＥＴは、パッシベーション膜２４を介して各画素ＰＸの画素電極ＥＰと対向する。つまり、パッシベーション膜２４は、画素電極ＥＰとコモン電極ＥＴとの間に介在する層間絶縁膜として機能する。

このようなコモン電極ＥＴは、表示エリアＤＳＰの全体にわたって配置されている。すなわち、このコモン電極ＥＴは、各画素ＰＸに対応して配置されるとともに画素間にも配置された概ねベタ状である。つまり、コモン電極ＥＴは、ゲート線Ｙ、コモン配線ＣＯＭ、ソース線Ｘなどの各種信号配線に対向するように配置されている。このようなコモン電極ＥＴは、画素電極ＥＰと同様に、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。

コモン電極ＥＴには、画素電極ＥＰと対向するスリットＳＬが形成されている。スリットＳＬの詳細な形状については後述する。

このコモン電極ＥＴは、コモン配線ＣＯＭに電気的に接続されている。コモン配線ＣＯＭとコモン電極ＥＴとの間には、ゲート絶縁膜２２及びパッシベーション膜２４が介在している。コモン電極ＥＴは、これらのゲート絶縁膜２２及びパッシベーション膜２４を貫通するコンタクトホールＣＨを介してコモン配線ＣＯＭに電気的に接続されている。

スイッチング素子Ｗは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子Ｗの半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成され、ボトムゲート型のトランジスタを構成している。

スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに電気的に接続されている。このゲート電極ＷＧは、ゲート線Ｙと同一材料を用いて同一工程で形成可能であり、ここでは、絶縁基板２０の上においてゲート線Ｙと一体的に形成されている。このゲート電極ＷＧは、ゲート絶縁膜２２によって覆われている。

スイッチング素子Ｗの半導体層ＳＣは、ゲート絶縁膜２２の上においてゲート電極ＷＧと対向するように島状に配置されている。スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２２の上に配置されている。

ソース電極ＷＳは、ソース線Ｘに電気的に接続されている。このソース電極ＷＳは、ソース線Ｘと同一材料を用いて同一工程で形成可能であり、ここでは、ゲート絶縁膜２２の上においてソース線Ｘと一体的に形成されている。また、このソース電極ＷＳは、半導体層ＳＣにコンタクトしている。

ドレイン電極ＷＤは、画素電極ＥＰに電気的に接続されている。このドレイン電極ＷＤは、ソース線Ｘと同一材料を用いて同一工程で形成可能であり、ここでは、ゲート絶縁膜２２の上に形成されている。また、このドレイン電極ＷＤは、ソース電極ＷＳから離れて半導体層ＳＣにコンタクトしている。つまり、画素電極ＥＰとスイッチング素子Ｗのドレイン電極ＷＤとは、ゲート絶縁膜２２の上において同一層に配置され、スルーホールを介することなく直接接続されている。

このような半導体層ＳＣ、ソース電極ＷＳ及びドレイン電極ＷＤは、パッシベーション膜２４によって覆われている。

このような構成のアレイ基板ＡＲの液晶層ＬＱに接する面は、配向膜ＡＬ１によって覆われている。

一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。図３に示したように、対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する面）に、各画素ＰＸを区画する遮光層すなわちブラックマトリクスＢＭを備えている。

このブラックマトリクスＢＭは、絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート線Ｙ、ソース線Ｘ、コモン配線ＣＯＭなどの各種信号配線、さらにはスイッチング素子Ｗに対向するように格子状に配置されている。このブラックマトリクスＢＭは、例えば黒色に着色された樹脂材料やクロム（Ｃｒ）などの遮光性の金属材料によって形成されている。このようなブラックマトリクスＢＭは、アレイ基板ＡＲと対向基板ＣＴとの合わせずれを考慮して信号配線よりも幅広に形成されることが望ましい。

特に、カラー表示タイプの液晶表示装置においては、対向基板ＣＴは、ブラックマトリクスＢＭによって囲まれた領域にカラーフィルタ層ＣＦを備えている。カラーフィルタ層ＣＦは、絶縁基板３０上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。

上述したような横電界を利用した液晶モードにおいては、対向基板ＣＴの液晶層ＬＱに接する面が平坦であることが望ましく、対向基板ＣＴは、さらに、カラーフィルタ層ＣＦの表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。

対向基板ＣＴの液晶層ＬＱに接する面は、配向膜ＡＬ２によって覆われている。配向膜ＡＬ１及びＡＬ２は、例えばポリイミドによって形成されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板と一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。

液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜ＡＬ１と対向基板ＣＴの配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

配向膜ＡＬ１及び配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２による規制力によって配向されている。配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向は、コモン電極ＥＴに形成されたスリットＳＬの長軸と非平行且つ非直角である。

透過型の液晶表示パネルＬＰＮを備えた液晶表示装置は、さらに、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置された照明ユニットすなわちバックライトユニットＢＬを備えている。このバックライトユニットＢＬは、アレイ基板ＡＲ側から液晶表示パネルＬＰＮを照明する。このようなバックライトとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接触する面と反対の面）に設けられた光学素子ＯＤ２を備えている。

これらの光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を含み、例えば、画素電極ＥＰとコモン電極ＥＴとの間に電位差が形成されていない（つまり、画素電極ＥＰとコモン電極ＥＴとの間に電界が形成されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードを実現している。

すなわち、このような液晶表示装置においては、無電界時には、液晶分子ＬＭは、その長軸Ｄが配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向と平行な方位を向くように配向されている。このような状態では、バックライトユニットＢＬからのバックライト光は、光学素子ＯＤ１を透過した後、液晶表示パネルＬＰＮを透過し、光学素子ＯＤ２に吸収される（黒色画面表示）。

画素電極ＥＰとコモン電極ＥＴとの間に電位差が形成された場合（つまり、画素電極ＥＰにコモン電位とは異なる電位の電圧が印加された電圧印加時）には、画素電極ＥＰとコモン電極ＥＴとの間に横電界（フリンジ電界）が形成される。この横電界は、スリットＳＬを介してそのエッジに対して直交する方位に形成される。

このとき、液晶分子ＬＭの配向状態は、例えば液晶分子ＬＭの長軸Ｄがラビング方向から横電界に平行な方向を向くように変化する。このように、液晶分子ＬＭの長軸Ｄの方位がラビング方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから出射され液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過する（白色画面表示）。つまり、液晶表示パネルＬＰＮの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。

上述したように、本実施形態においては、アレイ基板ＡＲは、下部電極としての画素電極ＥＰと、上部電極としてのコモン電極ＥＴとを備え、コモン電極ＥＴにスリットＳＬを形成する構成を適用している。コモン電極ＥＴは、表示エリアＤＳＰの全体に亘って配置されているため、スリットＳＬを形成するに際して制約が少なく、自由度が高い。

スリットＳＬの形状について、以下に詳細に説明する。なお、ここでは、個々のスリットＳＬは、略長方形状に形成され、その長軸が行方向Ｈ及び列方向Ｖと非平行となるように形成されている。特に、スリットＳＬは、行方向Ｈに対してわずかに傾いており、行方向Ｈとのなす角度が列方向Ｖとのなす角度より小さくなるように形成されている。このような形状の複数のスリットＳＬが列方向Ｖに並んでいるものとするが、特にこの例に限らない。

≪第１実施形態≫
第１実施形態について、図４及び図５に示すように、信号配線としてソース線Ｘを挟んで行方向Ｈに隣接する２つの第１画素ＰＸ１及び第２画素ＰＸ２の一部分に着目して説明する。第１画素ＰＸ１には、第１画素電極ＥＰ１が配置されている。第２画素ＰＸ２には、第２画素電極ＥＰ２が配置されている。これらの第１画素電極ＥＰ１及び第２画素電極ＥＰ２は、ソース線Ｘと同一層（つまりゲート絶縁膜２２の上）に配置されており、互いに離間している。

コモン電極ＥＴは、第１画素電極ＥＰ１及び第２画素電極ＥＰ２に対向するとともに、ソース線Ｘにも対向するように配置されている。このコモン電極ＥＴには、第１画素電極ＥＰ１と対向する第１スリットＳＬ１及び第２画素電極ＥＰ２と対向する第２スリットＳＬ２が形成されている。これらの第１スリットＳＬ１及び第２スリットＳＬ２は、互いに離間している。

第１スリットＳＬ１の端部Ｅ１及び第２スリットＳＬ２の端部Ｅ２は、パッシベーション膜２４を介してソース線Ｘの上に位置している。

すなわち、第１スリットＳＬ１は、第１画素電極ＥＰ１に対向する主要部が直線状に形成され、さらに、ソース線Ｘの上まで延出している。この第１スリットＳＬ１の端部Ｅ１は、主要部のスリットエッジより外方に窪んだ凹部Ｃ１を有している。換言すると、第１スリットＳＬ１は、直線状の主要部の先端が屈曲したような形状を有している。端部Ｅ１における屈曲方向は、ここでは、ソース線Ｘの延出方向（すなわち列方向Ｖ）に平行である。また、凹部Ｃ１は、ここでは、略四角形状に形成されている。

同様に、第２スリットＳＬ２は、第２画素電極ＥＰ２に対向する主要部が直線状に形成され、さらに、第１スリットＳＬ１と同様にソース線Ｘの上まで延出している。この第１スリットＳＬ１の端部Ｅ２は、主要部のスリットエッジより外方に窪んだ凹部Ｃ２を有している。端部Ｅ２における屈曲方向は、ここでは、ソース線Ｘの延出方向（すなわち列方向Ｖ）に平行である。ここでは、第１端部Ｅ１における屈曲方向と第２端部Ｅ２における屈曲方向とは互いに逆向きである。また、凹部Ｃ２は、ここでは、略四角形状に形成されている。

凹部Ｃ１及びＣ２は、不所望な電界による液晶分子の異なる配向によって形成されるドメインに対して、スリット端部から主要部への発展を抑制する効果があるため、各スリットＳＬに設けることが望ましい。

このような構成によれば、透過率の低下あるいは開口率（画素面積に対する実質的に表示に寄与する面積の割合）の低下を招く原因となるスリット端部を画素電極ＥＰと対向する領域から排除することができる。つまり、スリット端部が元々表示に寄与していない信号配線の上に位置しているため、実質的な透過率のロス、あるいは、開口率のロスがない。したがって、スリット端部が画素電極ＥＰと対向する領域に位置している構成と比較して、透過率あるいは開口率を向上することができ、表示品位の良好な画像を表示することが可能となる。

図４に示した例では、第１スリットＳＬ１の端部Ｅ１及び第２スリットＳＬ２の端部Ｅ２は、ソース線Ｘの幅方向（すなわち行方向Ｈ）に沿って並んでいる。このような構成によれば、第１スリットＳＬ１及び第２スリットＳＬ２のそれぞれの列方向Ｖのピッチを小さくすることができる。すなわち、スリット端部が画素電極ＥＰと対向する構成のスリットのレイアウトを単純にスリットの長軸方向に拡大するだけで図４に示した構成に適用できる。

また、図５に示した例では、第１スリットＳＬ１の端部Ｅ１及び第２スリットＳＬ２の端部Ｅ２は、ソース線Ｘの長さ方向（すなわち列方向Ｖ）に沿って並んでいる。このような構成によれば、第１スリットＳＬ１の端部Ｅ１及び第２スリットＳＬ２の端部Ｅ２と重なる（遮光する）のに必要なソース線幅を低減することができ、画素の行方向Ｈのピッチを小さくすることができる。

なお、図４及び図５に示した例においては、互いに隣接するスリット端部Ｅ１及びＥ２が一体化されても良い。すなわち、これらのスリットＳＬ１及びＳＬ２は、コモン電極ＥＴのパターニングによって形成されるが、端部Ｅ１と端部Ｅ２との間隔がパターニングの際の解像度限界を超えて消失したとしても、上述したような効果は維持できる。

≪第２実施形態≫
第２実施形態についても第１実施形態と同様に、図６及び図７に示すように、信号配線としてソース線Ｘを挟んで行方向Ｈに隣接する２つの第１画素ＰＸ１及び第２画素ＰＸ２に着目して説明する。

この第２実施形態においては、コモン電極ＥＴには、第１画素電極ＥＰ１及び第２画素電極ＥＰ２と対向するコモンスリットＳＬＣが形成されている。すなわち、コモンスリットＳＬＣは、複数の画素に跨って一連に形成され、ここでは、第１画素ＰＸ１及び第２画素ＰＸ２に共通に配置されている。当然のことながら、コモンスリットＳＬＣは、第１画素電極ＥＰ１と第２画素電極ＥＰ２との間のソース線Ｘにも対向している。

特に、このコモンスリットＳＬＣは、クランク部ＣＬを有している。このクランク部ＣＬは、パッシベーション膜２４を介してソース線Ｘの上に位置している。

すなわち、コモンスリットＳＬＣは、第１画素電極ＥＰ１に対向し且つ直線状に形成された第１主要部Ｍ１と、第２画素電極ＥＰ２に対向し且つ直線状に形成された第２主要部Ｍ２と、を有している。これらの第１主要部Ｍ１及び第２主要部Ｍ２のそれぞれの延出方向は、平行でありながら、同一直線上に位置していない。このような第１主要部Ｍ１及び第２主要部Ｍ２は、同一のソース線Ｘの上まで延出し、クランク部ＣＬを介して繋がっている。

クランク部ＣＬは、第１実施形態のスリット端部の凹部と実質的に同様に機能し、ドメインの発展を抑制する。このような構成によれば、隣接する２つのスリット主要部Ｍ１及びＭ２へのドメイン発展を抑制するためのクランク部ＣＬを共用することができる。

図６に示した例では、クランク部ＣＬは、ソース線Ｘの幅方向（すなわち行方向Ｈ）に沿って延びた直線部を含んでいる。つまり、直線状の第１主要部Ｍ１及び第２主要部Ｍ２の先端がそれぞれ行方向Ｈに屈曲し、行方向Ｈに平行な直線状のクランク部ＣＬによって繋がっている。

図７に示した例では、クランク部ＣＬは、ソース線Ｘの長さ方向（すなわち列方向Ｖ）に沿って延びた直線部を含んでいる。つまり、直線状の第１主要部Ｍ１及び第２主要部Ｍ２の先端がそれぞれ列方向Ｖに屈曲し、列方向Ｖに平行な直線状のクランク部ＣＬによって繋がっている。

このような構成においても、第１実施形態と同様に、透過率あるいは開口率を向上することができ、表示品位の良好な画像を表示することが可能となる。特に、図７に示した構成によれば、クランク部ＣＬと重なる（遮光する）のに必要なソース線幅を低減することができ、画素の行方向Ｈのピッチを小さくすることができる。

≪第３実施形態≫
第３実施形態についても第１実施形態と同様に、図８に示すように、信号配線としてソース線Ｘを挟んで行方向Ｈに隣接する２つの第１画素ＰＸ１及び第２画素ＰＸ２に着目して説明する。

この第３実施形態においては、コモン電極ＥＴには、第１画素電極ＥＰ１及び第２画素電極ＥＰ２と対向するコモンスリットＳＬＣが形成されている。すなわち、コモンスリットＳＬＣは、複数の画素に跨って一連に形成され、ここでは、第１画素ＰＸ１及び第２画素ＰＸ２に共通に配置されている。当然のことながら、コモンスリットＳＬＣは、第１画素電極ＥＰ１と第２画素電極ＥＰ２との間のソース線Ｘにも対向している。

特に、このコモンスリットＳＬＣは、スリットエッジより外方に窪んだ凹部Ｃを有している。この凹部Ｃは、パッシベーション膜２４を介してソース線Ｘの上に位置している。

すなわち、コモンスリットＳＬＣは、第１画素電極ＥＰ１に対向し且つ直線状に形成された第１主要部Ｍ１と、第２画素電極ＥＰ２に対向し且つ直線状に形成された第２主要部Ｍ２と、を有している。これらの第１主要部Ｍ１及び第２主要部Ｍ２のそれぞれの延出方向は、平行であり、且つ、同一直線上に位置している。すなわち、コモンスリットＳＬＣの主要部は、一直線状に形成されている。

凹部Ｃは、スリットエッジの両側に形成されている。ここでは、凹部Ｃは、略四角形状に形成されている。特に、図８に示した例では、凹部Ｃは、コモンスリットＳＬＣからソース線Ｘの長さ方向（すなわち列方向Ｖ）に向かって窪んだ形状である。主要部を挟んだ両側の凹部Ｃは、同一直線上に形成されていることが望ましく、ここでは、列方向Ｖに平行な直線上に位置している。

このような構成においても、第１実施形態と同様に、透過率あるいは開口率を向上することができ、表示品位の良好な画像を表示することが可能となる。特に、図８に示した構成によれば、凹部Ｃと重なる（遮光する）のに必要なソース線幅を低減することができ、画素の行方向Ｈのピッチを小さくすることができる。

以上説明したように、この実施の形態によれば、透過率を向上し、表示品位の良好な画像を表示することが可能な液晶表示装置を提供することができる。また、本実施の形態によれば、信号配線上をコモン電極ＥＴで覆うことにより信号配線とコモン電極ＥＴ間にカップリング容量（静電容量）が生じるが、スリットＳＬを信号配線上まで延ばすことにより、このカップリング容量を低減することが出来る。これにより、表示品位の良好な画像を表示することが可能となる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

上述した実施の形態においては、信号配線がソース線Ｘである場合について説明したが、アレイ基板ＡＲに備えられた他の信号配線、例えばゲート線Ｙやコモン配線ＣＯＭの上に、スリットの端部、クランク部、凹部などが位置するような構成であっても同様の効果が得られる。

また、スリットＳＬは、行方向Ｈに対してわずかに傾いた形状である場合について説明したが、列方向Ｖに対してわずかに傾いた形状（すなわち、スリットＳＬの長軸と列方向Ｖとのなす角度が行方向Ｈとのなす角度より小さくなるような形状）であっても良いし、行方向Ｈに平行、あるいは、列方向Ｖに平行であっても良い。いずれにしても、配向膜のラビング方向がスリットＳＬの長軸と非平行かつ非直角であれば良い。

図１は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示装置に適用される画素、特にスイッチング素子の周辺の構造例を概略的に示す平面図である。 図３は、図２に示した画素をＡ−Ａ線で切断したスイッチング素子を含む構造を概略的に示す断面図である。 図４は、第１実施形態に対応したスリット形状を説明するための平面図である。 図５は、第１実施形態に対応したスリット形状を説明するための平面図である。 図６は、第２実施形態に対応したスリット形状を説明するための平面図である。 図７は、第２実施形態に対応したスリット形状を説明するための平面図である。 図８は、第３実施形態に対応したスリット形状を説明するための平面図である。

符号の説明

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＤＳＰ…表示エリア ＰＸ…画素
Ｙ…ゲート線 Ｘ…ソース線 ＣＯＭ…コモン配線 Ｗ…スイッチング素子
ＥＰ…第１電極（画素電極） ＥＴ…第２電極（コモン電極） ＳＬ…スリット
ＳＬ…スリット Ｅ…端部 Ｃ…凹部
ＳＬＣ…コモンスリット ＣＬ…クランク部 Ｍ…主要部

Claims (10)

1. 第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
   前記第１基板は、
   第１画素電極と、
   前記第１画素電極に隣接する第２画素電極と、
   前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
   絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極と対向する第１スリット及び前記第２画素電極と対向する第２スリットが形成されたコモン電位のコモン電極と、を備え、
   前記第１スリットの端部及び前記第２スリットの端部は、前記信号配線の上に位置することを特徴とする液晶表示装置。
2. 前記第１スリットの端部及び前記第２スリットの端部のそれぞれは、スリットエッジより外方に窪んだ凹部を有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１スリットの端部及び前記第２スリットの端部は、前記信号配線の幅方向に沿って並んだことを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１スリットの端部及び前記第２スリットの端部は、前記信号配線の長さ方向に沿って並んだことを特徴とする請求項１に記載の液晶表示装置。
5. 第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
   前記第１基板は、
   第１画素電極と、
   前記第１画素電極に隣接する第２画素電極と、
   前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
   絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極及び前記第２画素電極と対向するコモンスリットが形成されたコモン電位のコモン電極と、を備え、
   前記コモンスリットは、前記信号配線の上においてクランク部を有することを特徴とする液晶表示装置。
6. 前記クランク部は、前記信号配線の幅方向に沿って延びた直線部を含むことを特徴とする請求項５に記載の液晶表示装置。
7. 前記クランク部は、前記信号配線の長さ方向に沿って延びた直線部を含むことを特徴とする請求項５に記載の液晶表示装置。
8. 第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
   前記第１基板は、
   第１画素電極と、
   前記第１画素電極に隣接する第２画素電極と、
   前記第１画素電極と前記第２画素電極との間に配置された信号配線と、
   絶縁膜を介して前記第１画素電極及び前記第２画素電極と対向するように配置され、前記第１画素電極及び前記第２画素電極と対向するコモンスリットが形成されたコモン電位のコモン電極と、を備え、
   前記コモンスリットは、前記信号配線の上においてスリットエッジより外方に窪んだ凹部を有することを特徴とする液晶表示装置。
9. 前記凹部は、前記コモンスリットから前記信号配線の長さ方向に向かって窪んだことを特徴とする請求項８に記載の液晶表示装置。
10. 前記信号配線は、ソース線、ゲート線、あるいは、コモン配線であることを特徴とする請求項１に記載の液晶表示装置。

Images