JP5299083B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5299083B2
JP5299083B2 JP2009122309A JP2009122309A JP5299083B2 JP 5299083 B2 JP5299083 B2 JP 5299083B2 JP 2009122309 A JP2009122309 A JP 2009122309A JP 2009122309 A JP2009122309 A JP 2009122309A JP 5299083 B2 JP5299083 B2 JP 5299083B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
liquid crystal
viewing angle
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009122309A
Other languages
English (en)
Other versions
JP2010271482A (ja
Inventor
一之 春原
健次 中尾
博文 分元
真也 中道
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to JP2009122309A priority Critical patent/JP5299083B2/ja
Publication of JP2010271482A publication Critical patent/JP2010271482A/ja
Application granted granted Critical
Publication of JP5299083B2 publication Critical patent/JP5299083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、液晶表示装置に係り、例えば、液晶表示装置を構成する一方の基板が絶縁膜を介して対向する一対の電極を備えた構造の液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。

このような液晶表示装置において、広視野角化の観点から、横電界(フリンジ電界も含む)を利用した構造が特に注目されている。In−Plane Switching(IPS)モードや、Fringe Field Switching(FFS)モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

例えば、特許文献1によれば、単位画素を、水平電界によって液晶層を駆動する第1乃至第3カラー表示用サブ画素と、垂直電界によって液晶層を駆動する第1乃至第3視野角制御用サブ画素とで形成する技術が開示されている。

例えば、特許文献2によれば、単位画素を、画像表示用の第1乃至第3サブ画素と、視野角制御用の第4サブ画素とで形成し、これらのサブ画素が2×2のマトリクス状あるいはストライプ状に構成する技術が開示されている。

例えば、特許文献3によれば、単位画素を、水平電界によって液晶層を駆動する画像表示用の第1乃至第3サブ画素と、垂直電界によって液晶層を駆動する視野角制御用の第4サブ画素とで形成し、これらのサブ画素が2×2のマトリクス状に構成する技術が開示されている。

特開2007−183609号公報 特開2007−183610号公報 特開2007−183618号公報

この発明の目的は、視野角を制御することが可能な液晶表示装置を提供することにある。

この発明の一態様によれば、
絶縁基板と、
前記絶縁基板の上に配置された第1電極と、
前記第1電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素に配置され、前記第1電極と向かい合うスリットが形成された第2電極と、
各画素の間に配置され、前記第1電極と前記スリットを介して前記第2電極との間に発生する電界の方向と略直交する電界を前記第2電極との間に発生させる第3電極と、
を備えたことを特徴とする液晶表示装置が提供される。

この発明の他の態様によれば、
絶縁基板と、
前記絶縁基板の上において各画素のメイン画素に配置された第1メイン電極、及び、各画素のメイン画素に隣接するサブ画素に配置された第1サブ電極を有する第1電極と、
前記第1電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素のメイン画素に配置され前記第1メイン電極と向かい合う第1スリットが形成された第2メイン電極、及び、各画素のサブ画素に配置され前記第1サブ電極と向かい合うとともに前記第1スリットが延出した方向に略直交する方向に延出した第2スリットが形成された第2サブ電極を有する第2電極と、
を備えたことを特徴とする液晶表示装置が提供される。

この発明によれば、視野角を制御することが可能な液晶表示装置を提供することができる。

図1は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。 図2は、図1に示した液晶表示装置に適用可能な液晶表示パネルの概略断面図である。 図3は、図2に示した液晶表示パネルに適用可能な第1実施形態における画素の構造を対向基板の側から見た概略平面図である。 図4は、図3に示した画素構造のアレイ基板を第2方向に沿って切断した断面図である。 図5は、図3に示した画素構造を備えたアレイ基板の他の例を示す断面図である。 図6は、図3に示した画素構造を備えた液晶表示パネルの他の例を示す断面図である。 図7は、図2に示したアレイ基板の第1実施形態における画素の他の構造を対向基板の側から見た概略平面図である。 図8は、図2に示したアレイ基板の第1実施形態における画素の他の構造を対向基板の側から見た概略平面図である。 図9は、図2に示したアレイ基板の第1実施形態における画素の他の構造を対向基板の側から見た概略平面図である。 図10は、図2に示したアレイ基板の第1実施形態における画素の他の構造を対向基板の側から見た概略平面図である。 図11は、図2に示した液晶表示パネルに適用可能な第2実施形態における画素の構造を対向基板の側から見た概略平面図である。 図12は、図11に示した第2実施形態における画素構造を備えたアレイ基板の概略断面図である。 図13は、図11に示した第2実施形態における画素構造を備えたアレイ基板の他の概略断面図である。 図14は、第2実施形態における画素の構成例を概略的に示す平面図である。 図15は、第2実施形態における画素の他の構成例を概略的に示す平面図である。 図16は、第2実施形態の変形例における画素の構造を対向基板の側から見た概略平面図である。 図17は、第2実施形態の他の変形例における画素の構造を対向基板の側から見た概略平面図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

ここでは、液晶表示装置の一例として、一方の基板に第1電極及び第2電極を備え、これらの間に形成される横電界(すなわち、基板の主面にほぼ平行な電界)を主に利用して液晶分子をスイッチングする液晶モードとして、FFSモードの液晶表示装置を例に説明する。

図1は、本実施形態に係る液晶表示装置の構成を概略的に示す図である。

すなわち、この液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルLPNを備えている。この液晶表示パネルLPNは、第1基板としてのアレイ基板ARと、アレイ基板ARに対向して配置された第2基板としての対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えて構成されている。これらのアレイ基板ARと対向基板CTとは、図示しないシール材によって貼り合わせられている。

このような液晶表示パネルLPNは、画像を表示する表示エリアとしてアクティブエリアDSPを備えている。このアクティブエリアDSPは、シール材の内側に形成され、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。

アレイ基板ARは、アクティブエリアDSPにおいて、第1方向あるいは行方向Hに沿ってそれぞれ延出したn本のゲート線Y(Y1〜Yn)、各ゲート線Yと交差するように第2方向あるいは列方向Vに沿ってそれぞれ延出したm本のソース線X(X1〜Xm)、各画素PXにおいてゲート線Yとソース線Xとの交差部を含む領域に配置されたm×n個のスイッチング素子W、コモン電位の第1電極(コモン電極)E1、各画素PXに配置され第1電極E1と絶縁膜を介して向かい合うm×n個の第2電極(画素電極)E2などを備えている。

スイッチング素子Wは、例えば、薄膜トランジスタ(TFT)によって構成されている。スイッチング素子Wのゲート電極WGは、ゲート線Yに電気的に接続されている(あるいは、ゲート電極WGは、ゲート線Yと一体的に形成されている)。スイッチング素子Wのソース電極WSは、ソース線Xに電気的に接続されている(あるいは、ソース電極WSは、ソース線Xと一体的に形成されている)。スイッチング素子Wのドレイン電極WDは、第2電極E2に電気的に接続されている。

各ゲート線Yは、アクティブエリアDSPの外側に引き出され、コントローラCNTによって制御されるゲートドライバYDに接続されている。各ソース線Xは、アクティブエリアDSPの外側に引き出され、コントローラCNTによって制御されるソースドライバXDに接続されている。

第1電極E1は、コントローラCNTなどから供給されたコモン電位のコモン配線COMに電気的に接続されている。

ゲートドライバYDは、コントローラCNTによる制御に基づいてn本のゲート線Yに順次走査信号(駆動信号)を供給する。また、ソースドライバXDは、コントローラCNTによる制御に基づいて各行のスイッチング素子Wが走査信号によってオンするタイミングでm本のソース線Xにそれぞれ映像信号(駆動信号)を供給する。各行の第2電極E2は、第1電極E1の電位に対して、対応するスイッチング素子Wを介して供給される映像信号に応じた画素電位にそれぞれ設定される。

図2は、図1に示した液晶表示装置に適用可能な液晶表示パネルLPNの概略断面図である。

すなわち、アレイ基板ARは、ガラス板などの光透過性を有する絶縁基板20を用いて形成されている。このアレイ基板ARにおいて、ゲート線Y及びこのゲート線Yから延在したゲート電極WGは、絶縁基板20の上に配置されている。このようなゲート線Y及びゲート電極WGは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。

ゲート線Y及びゲート電極WGは、第1絶縁膜であるゲート絶縁膜22によって覆われている。また、このゲート絶縁膜22は、絶縁基板20の上にも配置されている。このようなゲート絶縁膜22は、例えば窒化シリコン(SiN)などの無機系材料によって形成されている。

スイッチング素子Wの半導体層SCは、ゲート絶縁膜22の上に配置され、ゲート電極WGの直上に位置している。つまり、半導体層SCは、ゲート線Yやゲート電極WGよりも上層に配置されている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成され、ボトムゲート型のトランジスタを構成している。

ソース線X及びこのソース線から延在したソース電極WSは、ゲート絶縁膜22の上に配置されている。このソース電極WSは、半導体層SCにコンタクトしている。また、ドレイン電極WDは、ゲート絶縁膜22の上に配置されている。このドレイン電極WDは、半導体層SCにコンタクトしている。これらのソース線X、ソース電極WS及びドレイン電極WDは、半導体層SCと同一層に配置されている。これらのソース線X、ソース電極WS及びドレイン電極WDは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。

第1電極E1は、ゲート絶縁膜22の上に配置されている。つまり、ここに示した例では、第1電極E1は、ソース線Xなどと同一層に配置されているが、ソース線Xなどとは異なる層に配置されても良い。この第1電極E1は、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されている。ここに示した例では、第1電極E1は、図示しないコモン配線に接続されたコモン電極に相当する。

これらのソース電極WS、ドレイン電極WD、ソース線X及び第1電極E1は、第2絶縁膜であるパッシベーション膜24によって覆われている。また、このパッシベーション膜24は、ゲート絶縁膜22の上にも配置されている。このようなパッシベーション膜24は、例えば窒化シリコン(SiN)などの無機系材料によって形成されている。

第2電極E2は、パッシベーション膜24の上に配置されている。つまり、この第2電極E2は、第1電極E1などよりも上層に配置されている。この第2電極E2は、パッシベーション膜24を挟んで第1電極E1と向かい合っている。つまり、パッシベーション膜24は、第1電極E1と第2電極E2との間に介在する層間絶縁膜として機能する。

このような第2電極E2は、パッシベーション膜24に形成されたコンタクトホールCHを通じてドレイン電極WDに電気的に接続されている。この第2電極E2は、第1電極E1と同様に、例えばITOやIZOなどの光透過性を有する導電材料によって形成されている。また、この第2電極E2には、第1電極E1と対向するスリットSLが形成されている。このような第2電極E2は、各画素に配置された画素電極に相当する。

このような構成のアレイ基板ARの液晶層LQに接する面は、配向膜AL1によって覆われている。

一方、対向基板CTは、ガラス板などの光透過性を有する絶縁基板30を用いて形成されている。対向基板CTは、絶縁基板30の内面(すなわち液晶層LQに対向する面)に、各画素PXを区画するブラックマトリクスBMを備えている。

ブラックマトリクスBMは、絶縁基板30の上において、アレイ基板ARに設けられたゲート線Yやソース線X、さらにはスイッチング素子Wなどの配線部に対向するように格子状あるいはストライプ状に配置されている。このブラックマトリクスBMは、例えば黒色に着色された樹脂材料やクロム(Cr)などの遮光性の金属材料によって形成されている。

特に、カラー表示タイプの液晶表示装置においては、対向基板CTは、ブラックマトリクスBMによって囲まれた領域にカラーフィルタ層CFを備えている。カラーフィルタ層CFは、絶縁基板30の上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。

上述したような横電界を利用した液晶モードにおいては、対向基板CTの液晶層LQに接する面が平坦であることが望ましく、対向基板CTは、さらに、カラーフィルタ層CFの表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。

対向基板CTの液晶層LQに接する面は、配向膜AL2によって覆われている。配向膜AL1及びAL2は、例えばポリイミドによって形成されている。

上述したようなアレイ基板ARと対向基板CTとは、それぞれの配向膜AL1及び配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のギャップが形成される。アレイ基板ARと対向基板CTとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。

液晶層LQは、これらのアレイ基板ARの配向膜AL1と対向基板CTの配向膜AL2との間に形成されたギャップに封入された液晶分子LMを含む液晶組成物によって構成されている。

配向膜AL1及び配向膜AL2は、液晶層LQに含まれる液晶分子LMの配向を規制するようにラビング処理されている。液晶層LQに含まれる液晶分子LMは、配向膜AL1及び配向膜AL2による規制力によって配向されている。

透過型の液晶表示パネルLPNを備えた液晶表示装置は、さらに、液晶表示パネルLPNに対してアレイ基板AR側に配置された照明ユニットすなわちバックライトユニットBLを備えている。このバックライトユニットBLは、アレイ基板AR側から液晶表示パネルLPNを照明する。このようなバックライトとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

この液晶表示装置は、液晶表示パネルLPNの一方の外面(すなわちアレイ基板ARの液晶層LQと接触する面とは反対の面)に設けられた光学素子OD1を備え、また、液晶表示パネルLPNの他方の外面(すなわち対向基板CTの液晶層LQと接触する面と反対の面)に設けられた光学素子OD2を備えている。

これらの光学素子OD1及びOD2は、それぞれ偏光板を含み、例えば、第1電極E1と第2電極E2との間に電位差が形成されていない(つまり、第1電極E1と第2電極E2との間に電界が形成されていない)無電界時において、液晶表示パネルLPNの透過率が最低となる(つまり、黒色画面を表示する)ノーマリーブラックモードを実現している。

すなわち、このような液晶表示装置においては、無電界時には、液晶分子LMは、その長軸Dが配向膜AL1及び配向膜AL2のラビング方向と平行な方位を向くように配向されている。このような状態では、バックライトユニットBLからのバックライト光は、光学素子OD1を透過した後、液晶表示パネルLPNを透過し、光学素子OD2に吸収される(黒色画面表示)。

第1電極E1と第2電極E2との間に電位差が形成された場合(つまり、第2電極E2にコモン電位とは異なる電位の電圧が印加された電圧印加時)には、第1電極E1と第2電極E2との間に横電界(フリンジ電界)が形成される。この横電界は、スリットSLを介して形成され、例えばスリットSLの長軸に対して直交する方位に形成される。

このとき、液晶分子LMの配向状態は、例えば液晶分子LMの長軸Dがラビング方向から横電界に平行な方向を向くように変化する。このように、液晶分子LMの長軸Dの方位がアレイ基板ARの表面に平行な面内において回転し、ラビング方向とは異なる方位に変化すると、液晶層LQを透過する光に対する変調率が変化する。このため、バックライトユニットBLから出射され液晶表示パネルLPNを透過したバックライト光の一部は、第2光学素子OD2を透過する(白色画面表示)。つまり、液晶表示パネルLPNの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。

図3は、図2に示したアレイ基板ARの第1実施形態における画素PXの構造を対向基板CTの側から見た概略平面図である。この図3においては、説明に必要な主要部のみを図示しており、第2電極E2に接続されるスイッチング素子やソース線及びゲート線などは省略している。ここでは、例えば、第1方向Hは画面の水平方向に対応し、第2方向Vは画面の垂直方向に対応するものとする。

第1電極E1は、画素PXの略全体に亘って延在しているベタ膜である。第2電極E2は、第1電極E1と向かい合い、画素PXの略全体にわたって形成されている。この第2電極E2には、第1電極E1に向かい合うスリットSLが形成されている。ここでは、第2電極E2のスリットSLは、その長軸Lが第2方向Vに略平行となるように延出している。このような複数のスリットSLは、第1方向Hに並んでいる。

このような画素PXにおいて、第1電極E1と第2電極E2との間に電位差が形成された場合(白色画面表示時)には、スリットSLを介してスリットSLの長軸Lに直交する電界EF1が形成される。

画素PXの外側には、第3電極E3が配置されている。ここに示した例では、一対の第3電極E3は、それぞれ直線状に形成され、第1方向Hに延出している。これらの第3電極E3は、第2方向Vに並んで配置されている。このような一対の第3電極E3は、画素PXを挟んで配置されている。これらの第3電極E3は、第1電極E1及び第2電極E2とは離間している。また、これらの第3電極E3の電位は、第2電極E2との間に電位差を形成可能に設定されている。なお、これらの第3電極E3の電位は、第1電極E1と同一電位であっても良いし、異なる電位であっても良い。また、第3電極E3は、例えば全て共通の信号源に接続され、全て同一電位に設定されていても良い。

このような第2電極E2と第3電極E3との間に電位差が形成された場合には、第2電極E2と第3電極E3との間に、第3電極E3の延出方向に直交する電界EF2が形成される。つまり、電界EF1が概ね第1方向Hに沿って形成されるのに対して、電界EF2は、概ね第2方向Vに沿って形成され、電界EF1と電界EF2とは互いに略直交する方向に形成される。

図4は、図3に示した画素構造のアレイ基板ARを第2方向Vに沿って切断した断面図である。なお、この図4においては、説明に必要な主要部のみを図示している。

アレイ基板ARにおいて、第1電極E1は、絶縁基板20の上に配置されたゲート絶縁膜22の上に配置されている。第2電極E2及び第3電極E3は、パッシベーション膜24の上に配置され、互いに離間している。つまり、第3電極E3は、第2電極E2と同一層に配置されている。このような構成においては、第3電極E3は、第2電極E2と同一材料により同一工程で形成可能であり、例えば、ITOなどの導電材料によって形成されている。

このような画素PXにおいて、第1電極E1と第2電極E2との間に電位差が形成されていない場合(黒色画面表示時)には、電界EF1は形成されず、第2電極E2の略中央に位置する液晶分子LM1は、ラビング方向例えば第2方向Vと略平行な方向に配向している。このとき、液晶分子LM1の長軸Dは、アレイ基板ARの表面と平行な面と略平行である。

なお、このような画素PXにおいて、第1電極E1と第2電極E2との間に電位差が形成された場合(白色画面表示時)には、図示しないが、図の法線方向つまり第1方向Hに沿った電界EF1が形成され、液晶分子LM1は、アレイ基板ARの表面と平行な面内で回転し、この電界EF1により第1方向Hと略平行な方向に配向する。

画素PXが黒色画面表示の際、第2電極E2と第3電極E3との間に電位差が形成された場合には、第2方向Vに略平行な電界EF2が形成される。このような電界EF2は、第2電極E2と第3電極E3との電位差が大きい場合ほど、アレイ基板ARから離れた範囲つまり図示しない対向基板に向かって広がり、アレイ基板ARの表面に対して急峻に形成される。このため、画素PXの周辺領域の液晶分子LM2は、電界EF2に応じてアレイ基板ARに対して立ち上がるように配向する。

このような液晶分子LM2が存在する画素PXの周辺領域においては、画面を正面方向つまりアレイ基板ARの法線方向から観察した場合には、液晶分子LM1が存在する画素PXの中央領域と同様に黒色画面表示となるが、正面方向から次第に第1方向Hに視角を拡大していくと、立ち上がった液晶分子LM2による位相差の影響で光漏れが生ずる。

なお、第2電極E2と第3電極E3との間に電界EF2が形成されていない場合には、液晶分子LM2の長軸Dは、アレイ基板ARの表面と平行な面と略平行である。このため、画素PXの周辺領域においては、液晶分子LM2による位相差の影響はほとんどなく、視角にかかわらず、黒色画面表示となる。

このように、画素PXにおいて黒色画面表示をしていながら、第2電極E2と第3電極E3との間に電界EF2が形成されている場合には、視角によっては十分に輝度を低減することができず、コントラスト比の低下を招く。第2電極E2と第3電極E3との電位差が大きいほど(つまり、電界EF2が大きいほど)、黒色画面表示が可能な視野角は狭い。一方で、画素PXにおいて黒色画面表示をしていながら、第2電極E2と第3電極E3との間に電界EF2が形成されていない場合には、視角に依存したコントラスト比の低下が小さく、黒色画面表示が可能な視野角は広い。

つまり、黒色画面表示が可能な視野角は、画素PXの周辺領域での光漏れを積極的に利用することにより、正面方向から限られた範囲(例えばアレイ基板ARの法線に対して60度の範囲)となる。このように、画素PXの周辺領域での光漏れの度合いに応じて視野角の制御が可能となる。なお、画素PXにおいては、白色画面表示をしている場合には、画素PXの周辺領域での光漏れはほとんど表示に影響なく、視角にかかわらず、略同等の白色画面表示が可能である。

視野角を狭い範囲に制限する狭視野角モードを選択した場合には、第2電極E2と第3電極E3との間の電位差は、第1電極E1と第2電極E2との電位差と比較して大きく設定することが望ましい。一方で、視野角が広い広視野角モードを選択した場合には、第2電極E2と第3電極E3との間の電位差は、第1電極E1と第2電極E2との電位差と比較して小さくまたは同等に設定することが望ましい。また、第2電極E2に対して第3電極E3を逆電位に設定することが望ましく、このため、フレーム反転駆動を適用することが望ましい。

また、一対の第3電極E3は、同じく第1方向Hに沿って延出するように配置された図示しないゲート線Yの上方に配置され、パッシベーション膜24を介してゲート線Yと向かい合うように配置されることが望ましい。この場合、第3電極E3は、ゲート線Yと第2電極E2との間を電気的にシールドする。このため、ゲート線Yと第2電極E2との間の不所望な電界の発生を抑制できる。また、このような場合、第3電極E3を挟んで隣接する画素PXの間隔の拡大が抑制され、高精細化が可能となる。

次に、この第1実施形態において、採用可能な構成例について説明する。

図5に示した例では、第3電極E3が第1電極E1と同一層に配置されている点で、図4に示した例と相違する。なお、この図5においては、説明に必要な主要部のみを図示している。

すなわち、アレイ基板ARにおいて、第1電極E1及び第3電極E3は、絶縁基板20の上に配置されたゲート絶縁膜22の上に配置され、互いに離間している。このような構成においては、第3電極E3は、第1電極E1と同一材料により同一工程で形成可能であり、例えば、ITOなどの導電材料によって形成されている。第2電極E2は、パッシベーション膜24の上に配置されて、第1電極E1と向かい合っている。このような構成においては、対向基板CTの側からアレイ基板ARを見た平面構造は図3と同様であり、上述した第1実施形態と同様の効果が得られる。

図6に示した例では、第3電極E3が対向基板CTの側に設けられている点で、図4に示した例と相違する。なお、この図6においては、説明に必要な主要部のみを図示している。

すなわち、アレイ基板ARにおいては、第1電極E1は、絶縁基板20の上に配置されたゲート絶縁膜22の上に配置されている。第2電極E2は、パッシベーション膜24の上に配置されて、第1電極E1と向かい合っている。

一方で、対向基板CTにおいては、第3電極E3は、絶縁基板30の上に配置されている。このような構成においては、第3電極E3は、ITOなどの導電材料によって形成されても良い。また、ブラックマトリクスBMを遮光性の金属例えばクロムによって形成している場合には、このブラックマトリクスBMを第3電極E3として利用しても良い。このような構成においては、対向基板CTの側からアレイ基板ARを見た平面構造は図3と同様であり、上述した第1実施形態と同様の効果が得られる。

図7に示した例では、画素PXの略中央を横切るように配置された第3電極E3を追加した点で、図3に示した例と相違する。なお、この図7においては、説明に必要な主要部のみを図示している。

すなわち、図示した3本の第3電極E31、E32、及び、E33は、ほぼ平行であって、それぞれ直線状に形成され、第1方向Hに延出している。これらの第3電極E31〜E33は、第2方向Vに並んで配置されている。画素PXの外側に配置された一対の第3電極E31及びE32は、第1電極E1及び第2電極E2とは離間している。画素PXの中央を横切る第3電極E33も、第1電極E1及び第2電極E2とは離間しており、第2電極E2のスリットSLと略直交する方向に延出している。

これらの第3電極E31〜E33は、アレイ基板ARの側に設けられても良いし、対向基板CTの側に設けられても良い。例えば、第3電極E31及びE32は第1電極E1または第2電極E2と同一層に配置され、第3電極E33は対向基板CTに設けられても良い。また、第3電極E31〜E33が全て対向基板CTに設けられても良い。対向基板CTの側に設けられる第3電極は、上述したように、ITOなどの光透過性を有する導電材料によって形成しても良いし、導電材料によって形成されたブラックマトリクスであっても良い。

このような構成においては、上述した第1実施形態と同様の効果が得られるのに加えて、各画素PXにおいて視野角制御に寄与する領域が拡大するため、制御可能な視野角範囲を拡大することができる。

図8に示した例では、第3電極E3は、複数の画素PXに亘って共通に配置されている。すなわち、第3電極E3は、アクティブエリアDSPにおいて、第1方向Hに沿って延出している。この第3電極E3は、さらにアクティブエリアDSPの外側に引き出され、信号源に接続されている。このような第3電極E3は、第2方向Vに隣接する画素PXの間に配置され、この第3電極E3を挟む両側の画素PXに配置された第2電極E2との間で視野角制御に必要な電界EF2を形成可能である。

このような構成によれば、上述した第1実施形態と同様の効果が得られる。また、この第3電極E3は、第1電極E1と同一層または第2電極E2と同一層に配置された際に、ゲート線Yに向かい合うように配置されることにより、ゲート線Yと第2電極E2との間を電気的にシールドすることも可能である。

図9に示した例では、アクティブエリアDSPにおいて延出した第3電極E3の各々は、アクティブエリアDSPに配置された給電配線SSに電気的に接続されている。すなわち、給電配線SSは、アクティブエリアDSPにおいて、第2方向Vに沿って延出している。この給電配線SSは、第1方向Hに沿って延出している第3電極E3の各々と交差し、各交点で電気的に接続されている。このような給電配線SSは、アクティブエリアDSPの外側に引き出され、信号源に接続されている。

このような構成によれば、上述した第1実施形態と同様の効果が得られる。また、第3電極E3は、アクティブエリアDSPの外側に引き出すことなく、所定の電位に設定可能となる。なお、給電配線SSは、同じく第2方向Vに沿って延出しているソース線Xと向かい合うように配置されても良い。この場合には、給電配線SSを挟んで隣接する画素PXの間隔の拡大が抑制され、高精細化が可能となる。

図10に示した例では、第3電極E3は、第2方向Vに沿って延出している。このような第3電極E3は、例えば、第1電極E1と同一層に配置され、しかも、第1電極E1からは離間している。第2電極E2は、第1電極E1と向かい合うとともに、第1方向に延在して第3電極E3とも向かい合っている。なお、第1電極E1及び第3電極E3と、第2電極E2との間には、図示しないパッシベーション膜が介在している。

このような第2電極E2には、第1電極E1と向かい合うスリットSLが形成され、また、第3電極E3と向かい合うサブスリットSLXが形成されている。サブスリットSLXは、第1方向Hに延出しており、スリットSLが延出した方向すなわち第2方向Vに略直交している。

このような構成によれば、第2方向Vに延出したスリットSLを介して第1電極E1と第2電極E2との間に電界EF1が形成され、第1方向Hに延出したサブスリットSLXを介して第2電極E2と第3電極E3との間に、電界EF1と略直交する視野角制御に必要な電界EF2が形成可能となる。したがって、上述した第1実施形態と同様の効果が得られる。

上述した第1実施形態では、第1電極E1がコモン電極であり、第1電極E1よりも上層つまり液晶層側に配置された第2電極E2がスイッチング素子に接続された画素電極である場合について説明したが、第1電極E1がスイッチング素子の接続された画素電極であり、第1電極E1の上層に配置された第2電極E2がコモン電極であってもよく、この場合には、コモン電極には画素電極に向かい合うスリットが形成されている。

次に、第2実施形態について説明する。

上述した第1実施形態では、画素PXの周辺領域を利用して視野角制御用の電界EF2を形成していたが、この第2実施形態では、第1実施形態と比較して、各画素PXが、実質的な画像表示を行うのに必要な電界EF1を形成しうるメイン画素と、視野角制御用の電界EF2を形成しうるサブ画素と、によって構成されている点で相違する。

図11に示した例では、画素PXは、メイン画素PXMと、このメイン画素PXMに隣接するサブ画素PXSと、によって構成されている。ここでは、メイン画素PXMとサブ画素PXSとは第1方向Hに並んでいるが、第2方向Vに並んでいても良い。

メイン画素PXM及びサブ画素PXSは、同等の大きさに形成されている。つまり、これらのメイン画素PXM及びサブ画素PXSについては、第1方向Hに沿った長さ、及び、第2方向Vに沿った長さはいずれも略同等である。

各画素PXに配置される第1電極E1は、メイン画素PXMに配置された第1メイン電極EM1、及び、サブ画素PXSに配置された第1サブ電極ES1を有している。第1メイン電極EM1は、メイン画素PXMの略全体に亘って延在したベタ膜である。第1サブ電極ES1は、サブ画素PXSの略全体に亘って延在したベタ膜である。これらの第1メイン電極EM1及び第1サブ電極ES1は、離間している。

各画素PXに配置される第2電極E2は、図示しない絶縁膜を介して第1電極E1と向かい合っている。すなわち、この第2電極E2は、メイン画素PXMに配置された第1メイン電極EM1と向かい合う第2メイン電極EM2、及び、サブ画素PXSに配置された第1サブ電極ES1と向かい合う第2サブ電極ES2を有している。これらの第2メイン電極EM2及び第2サブ電極ES2は、離間している。

第2メイン電極EM2には、第1メイン電極EM1と向かい合う第1スリットSL1が形成されている。この第1スリットSL1は、第2方向Vに沿って延出している。このような複数の第1スリットSL1は、第1方向Hに並んでいる。第2サブ電極ES2には、第1サブ電極ES1と向かい合う第2スリットSL2が形成されている。この第2スリットSL2は、第1方向Hに沿って延出している。このような複数の第2スリットSL2は、第2方向Vに並んでいる。

このような各画素PXにおいて、第1メイン電極EM1と第2メイン電極EM2との間に電位差が形成された場合には、第1スリットSL1を介して主として第1方向Hに沿った電界EF1が形成される。各画素PXのメイン画素PXMにおいては、このような電界EF1によって画像表示を行う。

一方で、各画素PXにおいて、第1サブ電極ES1と第2サブ電極ES2との間に電位差が形成された場合には、第2スリットSL2を介して主として第2方向Vに沿った電界EF2が形成される。各画素PXのサブ画素PXSにおいては、このような電界EF2によって視野角制御を行う。

この第2実施形態によれば、上述した第1実施形態と同様の効果が得られる。

加えて、このような第2実施形態においては、メイン画素PXM及びサブ画素PXSについて独立して電界の制御が可能である。

例えば、図12に示したアレイ基板ARの構成例では、各画素PXのメイン画素PXMには第1スイッチング素子W1が配置され、サブ画素PXSには第2スイッチング素子W2が配置されている。第1電極E1の第1メイン電極EM1は、絶縁基板20を覆うゲート絶縁膜22の上に配置され、第1スイッチング素子W1に電気的に接続されている。第1電極E1の第1サブ電極ES1は、第1メイン電極EM1と同一層であって、ゲート絶縁膜22の上に配置され、第2スイッチング素子W2に電気的に接続されている。

第2電極E2の第2メイン電極EM2は、第1電極E1を覆うパッシベーション膜24の上に配置され、第1メイン電極EM1と向かい合っている。第2電極E2の第2サブ電極ES2は、第2メイン電極EM2と同一層であって、パッシベーション膜24の上に配置されている。このような第2電極E2のうち、少なくとも第2メイン電極EM2は、図示しないコモン配線に電気的に接続されている。なお、第2電極E2は、配向膜AL1によって覆われている。

このような例によれば、第1スイッチング素子W1及び第2スイッチング素子W2により、メイン画素PXM及びサブ画素PXSのそれぞれを独立に制御することができる。

なお、第2メイン電極EM2及び第2サブ電極ES2は、繋がった単一の電極であっても良い。

図13に示したアレイ基板ARの構成例では、各画素PXのメイン画素PXMにおいて、絶縁基板20を覆うゲート絶縁膜22の上に配置された第1メイン電極EM1は、第1スイッチング素子W1から離間している。各画素PXのサブ画素PXSにおいて、第1メイン電極EM1と同一層であるゲート絶縁膜22上に配置された第1サブ電極ES1は、第2スイッチング素子W2から離間している。このような第1電極E1のうち、少なくとも第1メイン電極EM1は、図示しないコモン配線に電気的に接続されている。

第2電極E2の第2メイン電極EM2及び第2サブ電極ES2は、第1電極E1を覆うパッシベーション膜24の上に配置されている。第2メイン電極EM2は、第1メイン電極EM1と向かい合い、第1スイッチング素子W1に電気的に接続されている。第2サブ電極ES2は、第1サブ電極ES1と向かい合い、第2スイッチング素子W2に電気的に接続されている。なお、第2電極E2は、配向膜AL1によって覆われている。

このような例においても、第1スイッチング素子W1及び第2スイッチング素子W2により、メイン画素PXM及びサブ画素PXSのそれぞれを独立に制御することができる。

なお、第1メイン電極EM1及び第1サブ電極ES1は、繋がった単一の電極であっても良い。

次に、各画素PXがメイン画素PXMとサブ画素PXSとを備えた具体的な構成例について説明する。

図14に示した例では、各画素PXは、3個のメイン画素PXMすなわち赤色画素PXR、緑色画素PXG、及び、青色画素PXBと、1個のサブ画素PXSとして白色画素PXWとを備え、これらが第1方向Hに並んで配置されている。図では省略しているが、第2方向Vについては、同一色の画素が並んで配置されている。

赤色画素PXR、緑色画素PXG、及び、青色画素PXBについては、上述したメイン画素PXMの構成を適用している。赤色画素PXRには、赤色カラーフィルタCFRが配置されている。緑色画素PXGには、緑色カラーフィルタCFGが配置されている。青色画素PXBには、青色カラーフィルタCFBが配置されている。これらの赤色カラーフィルタCFR、緑色カラーフィルタCFG、及び、青色カラーフィルタCFBは、図2を参照して説明した通り対向基板CTに備えられている。

白色画素PXWについては、上述したサブ画素PXSの構成を適用している。この白色画素PXWは、透明な樹脂層を備えているか、あるいは、カラーフィルタレスである。

図15に示した例では、各画素PXは、3個のメイン画素PXMすなわち赤色画素PXR、緑色画素PXG、及び、青色画素PXBと、1個のサブ画素PXSとして白色画素PXWとを備え、これらが2×2のマトリクス状に配置されている。

赤色画素PXRには、赤色カラーフィルタCFRが配置されている。緑色画素PXGには、緑色カラーフィルタCFGが配置されている。青色画素PXBには、青色カラーフィルタCFBが配置されている。白色画素PXWは、透明な樹脂層を備えているか、あるいは、カラーフィルタレスである。

図16に示した例では、各画素PXは、メイン画素PXM及びサブ画素PXSを備えている。なお、ここで説明する画素PXの構成は、赤色画素、緑色画素、及び、青色画素のすべてに共通である。

サブ画素PXSは、メイン画素PXMよりも小さく形成されている。これらのメイン画素PXMとサブ画素PXSとは、第2方向Vに並んでいる。メイン画素PXM及びサブ画素PXSの第1方向Hに沿った長さは略同等である。メイン画素PXMの第2方向Vに沿った長さは、サブ画素PXSの第2方向Vに沿った長さより長い。

メイン画素PXMに配置された第1電極E1の第1メイン電極EM1は、第1スイッチング素子W1に電気的に接続されている。サブ画素PXSに配置された第1電極E1の第1サブ電極ES1は、第2スイッチング素子W2に電気的に接続されている。

メイン画素PXM及びサブ画素PXSに亘って配置された第2電極E2は、図示しない絶縁膜を介して第1メイン電極EM1及び第1サブ電極ES1と向かい合っている。第2電極E2には、第1メイン電極EM1に向かい合う第1スリットSL1が形成されるとともに第1サブ電極ES1に向かい合う第2スリットSL2が形成されている。第1スリットSL1は、第2方向Vに沿って延出している。第2スリットSL2は、第1方向Hに沿って延出している。このような第2電極E2は、図示しないコモン配線に電気的に接続されている。

第1スイッチング素子W1のゲート電極WG1は、メインゲート線YAに電気的に接続されている。第1スイッチング素子W1のソース電極WS1は、メインソース線XAに電気的に接続されている。第1スイッチング素子W1のドレイン電極WD1は、第1メイン電極EM1に電気的に接続されている。

第2スイッチング素子W2のゲート電極WG2は、サブゲート線YBに電気的に接続されている。第2スイッチング素子W2のソース電極WS2は、サブソース線XBに電気的に接続されている。第2スイッチング素子W2のドレイン電極WD2は、第1サブ電極ES1に電気的に接続されている。

メインゲート線YA及びサブゲート線YBは、例えば、第2方向Vに隣接する画素PXの間に平行に配置されている。メインソース線XA及びサブソース線XBは、例えば、第1方向Hに隣接する画素PXの間に平行に配置されている。なお、サブゲート線YBは、メインゲート線YAと共通であっても良いし、前段または後段の画素PXのメインゲート線と共通であっても良い。

このような各画素PXにおいて、第1メイン電極EM1と第2電極E2との間に電位差が形成された場合には、第1スリットSL1を介して主として第1方向Hに沿った電界EF1が形成される。各画素PXのメイン画素PXMにおいては、このような電界EF1によって画像表示を行う。

一方で、各画素PXにおいて、第1サブ電極ES1と第2電極E2との間に電位差が形成された場合には、第2スリットSL2を介して主として第2方向Vに沿った電界EF2が形成される。各画素PXのサブ画素PXSにおいては、このような電界EF2によって視野角制御を行う。

このような構成例によれば、上述した第1実施形態と同様の効果が得られる。加えて、メイン画素PXM及びサブ画素PXSについて独立して電界の制御が可能である。さらに、互いに隣接する画素PXが同一構成であるため、第2方向Vに隣接する2つの画素PXにおいて、一方の画素のサブ画素PXSが両方の画素のメイン画素PXMの間に位置する。このため、1つのサブ画素PXSによりこれを挟む2つのメイン画素PXMの視野角制御が可能となる。

図17に示した例では、図16に示した例と同様に、赤色画素、緑色画素、及び、青色画素のすべてに共通の構成である各画素PXは、メイン画素PXM及びサブ画素PXSを備えている。

第1電極E1は、メイン画素PXM及びサブ画素PXSに亘って配置されている。このような第1電極E1は、図示しないコモン配線に電気的に接続されている。

メイン画素PXMに配置された第2電極E2の第2メイン電極EM2は、第1スイッチング素子W1に電気的に接続されている。サブ画素PXSに配置された第2電極E2の第2サブ電極ES2は、第2スイッチング素子W2に電気的に接続されている。これらの第2メイン電極EM2及び第2サブ電極ES2は、図示しない絶縁膜を介して第1電極E1と向かい合っている。

第2メイン電極EM2には、第1電極E1に向かい合う第1スリットSL1が形成されている。第2サブ電極ES2には、第1電極E1に向かい合う第2スリットSL2が形成されている。第1スリットSL1は、第2方向Vに沿って延出している。第2スリットSL2は、第1方向Hに沿って延出している。

第1スイッチング素子W1のゲート電極WG1はメインゲート線YAに電気的に接続され、ソース電極WS1はメインソース線XAに電気的に接続され、ドレイン電極WD1は第2メイン電極EM2に電気的に接続されている。第2スイッチング素子W2のゲート電極WG2はサブゲート線YBに電気的に接続され、ソース電極WS2はサブソース線XBに電気的に接続され、ドレイン電極WD2は第2サブ電極ES2に電気的に接続されている。

このような構成例においても、図16に示した構成例と同様の効果が得られる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

LPN…液晶表示パネル
AR…アレイ基板 CT…対向基板 LQ…液晶層
DSP…アクティブエリア PX…画素
Y…ゲート線 X…ソース線 COM…コモン配線 W…スイッチング素子
E1…第1電極 E2…第2電極 E3…第3電極
SL…スリット

Claims (10)

  1. 絶縁基板と、
    前記絶縁基板の上に配置された第1電極と、
    前記第1電極の上に配置された絶縁膜と、
    前記絶縁膜の上において各画素に配置され、前記第1電極と向かい合うスリットが形成され、前記第1電極との間に前記スリットを介してフリンジ電界を発生させる第2電極と、
    各画素の間に配置され、前記第1電極及び前記第2電極から離間し、前記フリンジ電界の方向と略直交する視野角制御電界を前記第2電極との間に発生させる視野角制御電極と、
    を備え
    前記視野角制御電界を形成することで視野角が狭い狭視野角モードに設定され、前記視野角制御電界を形成しないことで前記狭視野角モードよりも視野角が広い広視野角モードに設定されることを特徴とする液晶表示装置。
  2. 前記視野角制御電極は、前記スリットが延出した方向に略直交する方向に延出したことを特徴とする請求項1に記載の液晶表示装置。
  3. 前記視野角制御電極は、前記絶縁基板と前記絶縁膜との間に配置され、前記絶縁膜を介して前記第2電極に覆われ、
    前記第2電極には、前記視野角制御電極と向かい合うとともに前記スリットが延出した方向に略直交する方向に延出したサブスリットが形成されたことを特徴とする請求項1に記載の液晶表示装置。
  4. 前記視野角制御電極は、前記第1電極と同一層、または、前記第2電極と同一層、または、前記第2電極との間に液晶層が介在する対向基板のいずれかに形成されたことを特徴とする請求項1に記載の液晶表示装置。
  5. 絶縁基板と、
    前記絶縁基板の上において各画素のメイン画素に配置された第1メイン電極、及び、各画素のメイン画素に隣接するサブ画素に配置された第1サブ電極を有する第1電極と、
    前記第1電極の上に配置された絶縁膜と、
    前記絶縁膜の上において各画素のメイン画素に配置され前記第1メイン電極と向かい合う第1スリットが形成され、前記第1メイン電極との間に前記第1スリットを介してフリンジ電界を発生させる第2電極と、
    各画素のサブ画素に配置され、前記第1電極及び前記第2電極から離間し、前記第1サブ電極と向かい合うとともに前記第1スリットが延出した方向に略直交する方向に延出した第2スリットが形成され、前記第1サブ電極との間に前記第2スリットを介して前記フリンジ電界の方向と略直交する視野角制御電界を発生させる視野角制御電極と、
    を備え
    前記視野角制御電界を形成することで視野角が狭い狭視野角モードに設定され、前記視野角制御電界を形成しないことで前記狭視野角モードよりも視野角が広い広視野角モードに設定されることを特徴とする液晶表示装置。
  6. さらに、前記基板の上において、前記メイン画素及び前記サブ画素のそれぞれに配置されたスイッチング素子を備え、
    前記第1メイン電極及び前記第1サブ電極の各々は、前記スイッチング素子に接続され、
    前記第2電極は、コモン電位のコモン配線に電気的に接続されたことを特徴とする請求項5に記載の液晶表示装置。
  7. 前記第2電極及び前記視野角制御電極は、繋がった単一の電極であることを特徴とする請求項6に記載の液晶表示装置。
  8. さらに、前記基板の上において、前記メイン画素及び前記サブ画素のそれぞれに配置されたスイッチング素子を備え、
    前記第2電極及び前記視野角制御電極の各々は、前記スイッチング素子に接続され、
    前記第1メイン電極は、コモン電位のコモン配線に電気的に接続されたことを特徴とする請求項5に記載の液晶表示装置。
  9. 前記第1メイン電極及び前記第1サブ電極は、繋がった単一の電極であることを特徴とする請求項8に記載の液晶表示装置。
  10. 前記メイン画素は、赤色カラーフィルタ、または、緑色カラーフィルタ、または、青色カラーフィルタを備えており、
    前記サブ画素は、透明な樹脂層を備えている、または、カラーフィルタレスであることを特徴とする請求項5に記載の液晶表示装置。
JP2009122309A 2009-05-20 2009-05-20 液晶表示装置 Active JP5299083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009122309A JP5299083B2 (ja) 2009-05-20 2009-05-20 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009122309A JP5299083B2 (ja) 2009-05-20 2009-05-20 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2010271482A JP2010271482A (ja) 2010-12-02
JP5299083B2 true JP5299083B2 (ja) 2013-09-25

Family

ID=43419557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009122309A Active JP5299083B2 (ja) 2009-05-20 2009-05-20 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5299083B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5489267B2 (ja) * 2009-09-08 2014-05-14 株式会社ジャパンディスプレイ 液晶装置、電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
JP3484363B2 (ja) * 1998-11-24 2004-01-06 株式会社 日立ディスプレイズ 液晶表示装置
KR101134932B1 (ko) * 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4813842B2 (ja) * 2005-07-29 2011-11-09 パナソニック液晶ディスプレイ株式会社 液晶表示装置
KR101244547B1 (ko) * 2005-09-16 2013-03-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치, 그 제조 방법 및 액정패널의구동방법
KR101222955B1 (ko) * 2005-12-28 2013-01-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP5113333B2 (ja) * 2005-12-28 2013-01-09 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP4442679B2 (ja) * 2007-01-09 2010-03-31 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
JP5110991B2 (ja) * 2007-07-17 2012-12-26 株式会社ジャパンディスプレイウェスト 液晶装置及び電子機器
JP5519101B2 (ja) * 2007-09-28 2014-06-11 株式会社ジャパンディスプレイ 電子機器
CN101398587B (zh) * 2007-09-29 2011-02-16 北京京东方光电科技有限公司 水平电场型液晶显示装置的像素结构
JP5489267B2 (ja) * 2009-09-08 2014-05-14 株式会社ジャパンディスプレイ 液晶装置、電子機器

Also Published As

Publication number Publication date
JP2010271482A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
US8687134B2 (en) Liquid crystal display device
JP3971778B2 (ja) 表示装置
US9341898B2 (en) Liquid crystal display device
US9658499B2 (en) Liquid crystal display device comprising a second common electrode opposed to a first slit and having a potential identical to a potential of a first common electrode
US9507230B2 (en) Array substrate, liquid crystal panel and liquid crystal display
JP4543006B2 (ja) 液晶表示素子及びその製造方法
US9268179B2 (en) Liquid crystal display device utilizing a lateral electric field
US20160357074A1 (en) Liquid crystal display device
JP4693131B2 (ja) 液晶表示装置
JP5906043B2 (ja) 液晶表示装置
US7973900B2 (en) Liquid crystal display device
US10345654B2 (en) Liquid crystal display apparatus
JP5695946B2 (ja) 液晶表示装置
US9134579B2 (en) Liquid crystal display device
US9025097B2 (en) Liquid crystal display device
JP2010014975A (ja) 液晶表示パネル
US10268088B2 (en) Display device
JP5386555B2 (ja) 液晶表示装置
US8339557B2 (en) Liquid crystal display panel
CN102778790B (zh) 液晶显示设备
US9424786B2 (en) Liquid crystal display device
US8120739B2 (en) LCD device including an insulator film having a contact hole for exposing a pixel electrode
US8953130B2 (en) Liquid crystal display device
JP5636342B2 (ja) 液晶表示装置
US9341900B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250