JP6901382B2 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP6901382B2
JP6901382B2 JP2017229451A JP2017229451A JP6901382B2 JP 6901382 B2 JP6901382 B2 JP 6901382B2 JP 2017229451 A JP2017229451 A JP 2017229451A JP 2017229451 A JP2017229451 A JP 2017229451A JP 6901382 B2 JP6901382 B2 JP 6901382B2
Authority
JP
Japan
Prior art keywords
light
liquid crystal
crystal display
display panel
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017229451A
Other languages
English (en)
Other versions
JP2019101116A (ja
Inventor
大介 梶田
大介 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2017229451A priority Critical patent/JP6901382B2/ja
Priority to US16/157,942 priority patent/US10914995B2/en
Publication of JP2019101116A publication Critical patent/JP2019101116A/ja
Application granted granted Critical
Publication of JP6901382B2 publication Critical patent/JP6901382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本開示は、液晶表示パネルに関する。
液晶パネルを用いた液晶表示装置は、低消費電力で画像を表示することができるため、テレビ又はモニタ等の画像表示装置として利用されている。
液晶表示パネルは、画素電極及び薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されたＴＦＴ基板と、ＴＦＴ基板に対向する対向基板と、ＴＦＴ基板と対向基板との間に配置された液晶層とを備えている。液晶表示パネルでは、画素毎に設けられた画素電極によって液晶層による光透過率を画素毎に制御することで画像を表示している（例えば特許文献１）。
特開２０１５−１１４３７５号公報
液晶表示装置では、薄膜トランジスタの半導体層に迷光が入射することがある。薄膜トランジスタの半導体層に光が入射すると、ＴＦＴ特性が変化し、液晶表示装置の画像品位が低下する。
本開示は、このような課題を解決するためになされたものであり、画像品位に優れた液晶表示パネルを提供することを目的とする。
上記目的を達成するために、本開示に係る液晶表示パネルの一態様は、マトリクス状に配列された複数の画素を有する液晶表示パネルであって、前記複数の画素の各々に設けられ、ゲート電極、ソース電極、ドレイン電極及び半導体層を有する薄膜トランジスタと、前記ゲート電極と同層に形成され、前記ゲート電極と電気的に接続された走査線と、前記ソース電極及び前記ドレイン電極の少なくとも一方と同層に形成された第１遮光体とを備え、前記半導体層は、絶縁層を介して前記走査線の上方に形成され、前記第１遮光体は、前記走査線の上方、かつ、前記半導体層の側方に位置し、前記第１遮光体と前記走査線とは、前記絶縁層に形成されたコンタクトホールを介して接続されている。
本開示に係る液晶表示パネルによれば、薄膜トランジスタの半導体層に光が入射することを抑制できるので、画像品位が低下することを抑制できる。
実施の形態１に係る液晶表示装置の概略構成を模式的に示す図である。 実施の形態１に係る液晶表示パネルの画素回路を示す図である。 実施の形態１に係る液晶表示パネルの画素の構成を示す平面図である。 図３のIV−IV線における実施の形態１に係る液晶表示パネルの断面図である。 図３のV−V線における実施の形態１に係る液晶表示パネルの断面図である。 従来の液晶表示パネルの構成を示す断面図である。 図６の破線で囲まれる領域VIIにおける従来の液晶表示パネルの拡大断面図である。 実施の形態１に係る液晶表示パネルにおいて、薄膜トランジスタの半導体層に向かう光の光路の一例を示す図である。 実施の形態２に係る液晶表示パネルの断面図である。 変形例１に係る液晶表示パネルの断面図である。 変形例２に係る液晶表示パネルの画素の構成を示す平面図である。 変形例３に係る液晶表示パネルの画素の構成を示す平面図である。
以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態１）
まず、液晶表示パネルＬＣＰを用いた液晶表示装置ＬＣＤの概略構成について、図１及び図２を用いて説明する。図１は、実施の形態１に係る液晶表示装置ＬＣＤの概略構成を模式的に示す図である。図２は、実施の形態１に係る液晶表示パネルＬＣＰの画素回路を示す図である。
液晶表示装置ＬＣＤは、静止画像又は動画像を表示する画像表示装置の一例であって、図１に示すように、液晶表示パネルＬＣＰと、液晶表示パネル駆動回路ＰＤＣ（ソースドライバＳＤＣ、ゲートドライバＧＤＣ）と、バックライトＢＬと、画像処理部ＩＰＵとを備える。
液晶表示パネルＬＣＰは、バックライトＢＬの光出射側に配置される。液晶表示パネルＬＣＰは、画像表示領域ＤＳＰにカラー画像又はモノクロ画像を表示する。液晶表示パネルＬＣ１の駆動方式は、例えばＩＰＳ又はＦＦＳ等の横電界方式である。また、液晶表示パネルＬＣＰは、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。
図１及び図２に示すように、液晶表示パネルＬＣＰは、マトリクス状に配列された複数の画素ＰＩＸを有する。画像が表示される画像表示領域ＤＳＰは、マトリクス状に配列された複数の画素ＰＩＸによって構成されている。
図２に示すように、複数の画素ＰＩＸの各々には、薄膜トランジスタＴＲが設けられている。薄膜トランジスタＴＲは、ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄを有する。
また、各画素ＰＩＸには、画素電極ＰＩＴ及び共通電極ＭＩＴが設けられている。本実施の形態において、画素電極ＰＩＴは、各画素ＰＩＸに１つずつ設けられている。一方、共通電極ＭＩＴは、画像表示領域ＤＳＰの全ての画素ＰＩＸに共通する１つの平面状の電極であり、画像表示領域ＤＳＰの全体に形成されている。
図２に示すように、液晶表示パネルＬＣＰには、行方向に延在する複数の走査線（ゲート線）ＧＬと、行方向に直交する列方向に延在する複数の映像信号線（ソース線）ＳＬとが形成されている。
複数の走査線ＧＬの各々は、列方向に隣り合う２つの画素ＰＩＸの境界部ごとに設けられている。本実施の形態において、走査線ＧＬは、列方向に隣り合う２つの画素ＰＩＸの境界部ごとに１本ずつ設けられている。
各走査線ＧＬは、行方向に配列された複数の画素ＰＩＸの各々の薄膜トランジスタＴＲと接続されている。具体的には、各走査線ＧＬは、各画素ＰＩＸにおいて、薄膜トランジスタＴＲのゲート電極Ｇと接続されている。
複数の映像信号線ＳＬは、行方向に隣り合う２つの画素ＰＩＸの境界部ごとに設けられている。本実施の形態において、映像信号線ＳＬは、行方向に隣り合う２つの画素ＰＩＸの境界部ごとに１本ずつ設けられている。
各映像信号線ＳＬは、列方向に配列された複数の画素ＰＩＸの各々の薄膜トランジスタＴＲと接続されている。具体的には、各映像信号線ＳＬは、各画素ＰＩＸにおいて、薄膜トランジスタＴＲのドレイン電極Ｄに接続されている。つまり、本実施の形態において、映像信号線ＳＬは、ドレイン線である。
なお、各画素ＰＩＸにおいて、薄膜トランジスタＴＲのソース電極Ｓは、画素電極ＰＩＴに接続されている。
図１に示すように、液晶表示パネルＬＣＰには、入力された映像信号に応じた画像を表示するために、液晶表示パネル駆動回路ＰＤＣが接続されている。液晶表示パネル駆動回路ＰＤＣは、ソースドライバＳＤＣ及びゲートドライバＧＤＣを含む。ソースドライバＳＤＣ及びゲートドライバＧＤＣは、例えばドライバＩＣ（ＩＣパッケージ）であり、プリント配線基板に実装されている。ソースドライバＳＤＣが実装されたプリント配線基板及びゲートドライバＧＤＣが実装されたプリント配線基板は、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）等のフレキシブル配線基板を介して液晶表示パネルＬＣＰに接続される。
図２に示すように、ソースドライバＳＤＣは、液晶表示パネルＬＣＰの映像信号線ＳＬに接続されている。ソースドライバＳＤＣは、ゲートドライバＧＤＣによる走査線ＧＬの選択に合わせて、画像処理部ＩＰＵから入力される映像信号に応じた電圧（データ電圧）を映像信号線ＳＬに供給する。
ゲートドライバＧＤＣは、走査線ＧＬに接続されている。ゲートドライバＧＤＣは、画像処理部ＩＰＵから入力されるタイミング信号に応じて映像信号を書き込む画素ＰＩＸを選択し、選択した画素ＰＩＸの薄膜トランジスタＴＲをオンする電圧（ゲートオン電圧）を走査線ＧＬに供給する。これにより、選択された画素ＰＩＸの画素電極ＰＩＴには、薄膜トランジスタＴＲを介してデータ電圧が供給される。なお、共通電極ＭＩＴには、コモンドライバ（図示せず）から共通電圧が供給される。
このように、ゲートドライバＧＤＣからゲートオン電圧が走査線ＧＬに供給されると、選択された画素ＰＩＸの薄膜トランジスタＴＲがオンし、この薄膜トランジスタＴＲに接続された映像信号線ＳＬからデータ電圧が画素電極ＰＩＴに供給される。そして、画素電極ＰＩＴに供給されたデータ電圧と共通電極ＭＩＴに供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素ＰＩＸにおける液晶層の液晶分子の配向状態が変化し、液晶表示パネルＬＣＰを通過するバックライトＢＬの光の透過率が画素ＰＩＸごとに制御される。これにより、液晶表示パネルＬＣＰの表示領域（画素領域）に所望の画像が表示される。
バックライトＢＬは、図１に示すように、液晶表示パネルＬＣＰの背面側に配置されており、液晶表示パネルＬＣＰに向けて光を照射する。本実施の形態において、バックライトＢＬは、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源とするＬＥＤバックライトであるが、これに限るものではない。また、バックライトＢＬは、液晶表示パネルＬＣＰに対面するようにＬＥＤが基板上に二次元状に配列された直下型のＬＥＤバックライトであるが、エッジ型であってもよい。バックライトＢＬは、平面状の均一な散乱光（拡散光）を照射する面発光ユニットである。この場合、バックライトＢＬは、光源からの光を拡散させるために拡散板（拡散シート）等の光学部材を有していてもよい。
画像処理部ＩＰＵは、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとを備える制御装置である。画像処理部ＩＰＵには、液晶表示パネルＬＣＰに表示するための画像データが入力される。画像処理部ＩＰＵは、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部ＩＰＵは、外部のシステム（図示せず）から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素ＰＩＸの階調値を示す映像信号と各画素ＰＩＸに映像信号を書き込むタイミングを示すタイミング信号とを生成し、映像信号をソースドライバＳＤＣに出力するとともにタイミング信号をゲートドライバＧＤＣに出力する。
次に、液晶表示パネルＬＣＰの具体的な構造について、図３〜図５を用いて説明する。図３は、実施の形態１に係る液晶表示パネルＬＣＰの画素ＰＩＸの構成を示す平面図である。図４は、図３のIV−IV線における同液晶表示パネルＬＣＰの断面図である。図５は、図３のV−V線における同液晶表示パネルＬＣＰの断面図である。
図３に示すように、各画素ＰＩＸは、行方向に延在する走査線ＧＬと列方向に延在する映像信号線ＳＬとによって囲まれる領域である。各画素ＰＩＸには、画素電極ＰＩＴが設けられている。
図３に示すように、画素電極ＰＩＴは、列方向に延在する複数本のライン電極ＰＩＴＬを有する。複数本のライン電極ＰＩＴＬの長手方向の両端部は、走査線ＧＬの近傍において行方向に沿って延在する連結電極ＰＩＴＣによって連結されている。各画素電極ＰＩＴにおいて、全てのライン電極ＰＩＴＬは、同一の幅及び同一の間隔で、互いに平行に形成されている。なお、本実施の形態において、各ライン電極ＰＩＴＬは、直線状に形成されているが、中央部に屈曲部を有する略「く」の字状に形成されていてもよい。
図４及び図５に示すように、液晶表示パネルＬＣＰは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置された液晶層ＬＣＬとを備えている。本実施の形態において、第１基板ＳＵＢ１がバックライトＢＬ側に位置し、第２基板ＳＵＢ２が観察者側に位置する。液晶層ＬＣＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に封止されている。
第１基板ＳＵＢ１は、薄膜トランジスタＴＲとしてＴＦＴを有するＴＦＴ基板である。また、第１基板ＳＵＢ１には、薄膜トランジスタＴＲだけではなく、映像信号線ＳＬ及び走査線ＧＬ等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極ＰＩＴ、共通電極ＭＩＴ及び配向膜ＰＩ等が設けられている。これらは、第１透明基材ＴＳＵＢ１に形成される。第１透明基材ＴＳＵＢ１は、例えば、ガラス基板等の透明基板である。
第１透明基材ＴＳＵＢ１に形成された薄膜トランジスタＴＲは、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄと、チャネル層となる半導体層ＳＣとを有する。図５に示すように、薄膜トランジスタＴＲは、ボトムゲート構造のＴＦＴであり、第１透明基材ＴＳＵＢ１の上に形成されたゲート電極Ｇと、ゲート電極Ｇの上に形成されたゲート絶縁層ＧＩと、ゲート絶縁層ＧＩを介してゲート電極Ｇの上方に形成された半導体層ＳＣとによって構成されている。
本実施の形態において、ゲート電極Ｇは、走査線ＧＬの一部であり、半導体層ＳＣは、ゲート絶縁層ＧＩを介して走査線ＧＬの上に形成されている。また、ソース電極Ｓ及びドレイン電極Ｄは、半導体層ＳＣの上に形成されている。
ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄは、金属材料等の導電材料によって構成されている。ゲート電極Ｇは、例えば、下層のモリブデン膜（例えば１０ｎｍ）と上層の銅膜（例えば３００ｎｍ）との２層構造からなる金属膜によって構成されている。また、ソース電極Ｓ及びドレイン電極Ｄは、例えば、下層のモリブデン膜（例えば２０ｎｍ）と上層の銅膜（例えば３００ｎｍ）との２層構造からなる金属膜によって構成されている。ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄは、スパッタ等によって金属膜を成膜し、フォトリソグラフィ法及びウェットエッチング法を用いて金属膜をパターニングすることで、所定形状に形成することができる。なお、本実施の形態において、ソース電極Ｓとドレイン電極Ｄとは同層に形成されているので、ソース電極Ｓとドレイン電極Ｄとは、同じ金属膜を同時にパターニングすることによって形成される。
半導体層ＳＣは、アモルファスシリコンによって構成されている。半導体層ＳＣは、例えば、下層のｉ−アモルファスシリコン膜（例えば１５５ｎｍ）と上層のｎ−アモルファスシリコン膜（例えば２５ｎｍ）との２層構造からなる半導体膜によって構成されている。この場合、プラズマＣＶＤ等によってｎ−アモルファスシリコン膜とｉ−アモルファスシリコン膜を順次成膜して積層膜を形成し、フォトリソグラフィ法及びウェットエッチング法を用いて積層膜をパターニングすることで、所定形状の半導体層ＳＣを形成することができる。
ゲート絶縁層ＧＩは、絶縁材料によって構成されている。ゲート絶縁層ＧＩは、例えば、窒化シリコン膜（例えば３９０ｎｍ）によって構成されている。ゲート絶縁層ＧＩは、プラズマＣＶＤ等によって成膜することができる。
なお、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、半導体層ＳＣ及びゲート絶縁層ＧＩの材料は、これらに限定されるものではない。例えば、半導体層ＳＣの材料としては、アモルファスシリコンに限るものではなく、低温ポリシリコン等のポリシリコン又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を用いてもよい。また、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ及び半導体層ＳＣは、２層で構成されるものに限らず、単層で構成されていてもよいし、３層以上で構成されていてもよい。また、ゲート絶縁層ＧＩも、単層で構成されるものに限らず、２層以上で構成されていてもよい。
また、図３〜図５に示すように、第１基板ＳＵＢ１には、走査線ＧＬ及び映像信号線ＳＬが形成されている。走査線ＧＬは、ゲート電極Ｇと同層に形成されている。つまり、走査線ＧＬとゲート電極Ｇとは、同じ金属膜を同時にパターニングすることによって形成される。一方、映像信号線ＳＬは、ソース電極Ｓ及びドレイン電極Ｄと同層に形成されている。つまり、映像信号線ＳＬとソース電極Ｓ及びドレイン電極Ｄとは、同じ金属膜を同時にパターニングすることによって形成される。なお、図３に示すように、本実施の形態において、薄膜トランジスタＴＲのドレイン電極Ｄは、映像信号線ＳＬに接続されており、薄膜トランジスタＴＲのソース電極Ｓは、画素電極ＰＩＴに接続されている。
図３及び図５に示すように、第１基板ＳＵＢ１には、遮光体ＳＬＤが設けられている。遮光体ＳＬＤは、半導体層ＳＣの側方に設けられており、薄膜トランジスタＴＲの半導体層ＳＣに向かう光を遮光する。遮光体ＳＬＤは、半導体層ＳＣに向かう光を遮光することで半導体層ＳＣをガードするガード構造を有する。
遮光体ＳＬＤは、ソース電極Ｓ及びドレイン電極Ｄの少なくとも一方と同層に形成されている。本実施の形態では、ソース電極Ｓとドレイン電極Ｄとが同層に形成されているので、遮光体ＳＬＤは、ソース電極Ｓ及びドレイン電極Ｄの両方と同層に形成されている。したがって、遮光体ＳＬＤは、ソース電極Ｓ及びドレイン電極Ｄと同じ材料によって構成されている。本実施の形態において、遮光体ＳＬＤとソース電極Ｓ及びドレイン電極Ｄとは、例えば同じ金属膜をパターニングすることによって形成される。つまり、遮光体ＳＬＤは、ソース電極Ｓ及びドレイン電極Ｄと同様に金属膜あり、遮光体ＳＬＤに入射する光を反射することで遮光する反射膜である。具体的には、遮光体ＳＬＤは、下層のモリブデン膜（例えば２０ｎｍ）と上層の銅膜（例えば３００ｎｍ）との２層構造からなる金属膜によって構成されている。なお、遮光体ＳＬＤとソース電極Ｓ及びドレイン電極Ｄとは、分離して形成されている。
図５に示すように、遮光体ＳＬＤは、走査線ＧＬの上方に設けられている。具体的には、遮光体ＳＬＤは、走査線ＧＬに積層されたゲート絶縁層ＧＩの上に形成されている。遮光体ＳＬＤと走査線ＧＬとは、ゲート絶縁層ＧＩに形成されたコンタクトホールＣＨを介して接続されている。つまり、遮光体ＳＬＤは、ソース電極Ｓ及びドレイン電極Ｄとは電気的に接続されていないが、走査線ＧＬとは電気的に接続されている。コンタクトホールＣＨは、フォトリソグラフィ法及びエッチング法によりゲート絶縁層ＧＩに形成されたスルーホールである。
本実施の形態において、遮光体ＳＬＤは、ゲート絶縁層ＧＩの上に位置する部分である第１遮光部ＳＬＤＰ１と、コンタクトホールＣＨ内に位置する部分である第２遮光部ＳＬＤＰ２とを含む。
第１遮光部ＳＬＤＰ１は、第２遮光部ＳＬＤＰ２の上部から水平方向に張り出すようにひさし状に形成されている。第１遮光部ＳＬＤＰ１は、ゲート絶縁層ＧＩの上面に沿って形成された第１遮光膜であり、ゲート絶縁層ＧＩの上面に沿った上壁面（上遮光面）を有する。つまり、第１遮光部ＳＬＤＰ１の上壁面は、ゲート絶縁層ＧＩの上面に接触している。
第２遮光部ＳＬＤＰ２は、ゲート絶縁層ＧＩを介して形成された第１遮光部ＳＬＤＰ１と走査線ＧＬとを連結させる連結部である。第２遮光部ＳＬＤＰ２は、コンタクトホールＣＨを埋め込むように形成された第２遮光膜であり、コンタクトホールＣＨの内側面に沿った側壁面（横遮光面）を有する。つまり、第２遮光部ＳＬＤＰ２の側壁面は、コンタクトホールＣＨの内側面に接触している。
本実施の形態において、コンタクトホールＣＨは、等方エッチングによって形成されるため、上から下に向かって内径が漸次小さくなる順テーパ状である。したがって、コンタクトホールＣＨの内側面は、傾斜面となっている。これにより、コンタクトホールＣＨ内に形成される第２遮光部ＳＬＤＰ２の側壁面も傾斜面となる。
また、走査線ＧＬの幅方向（列方向）における第１遮光部ＳＬＤＰ１の上壁面の長さ（第２遮光部ＳＬＤＰ２から水平方向への突出量）は、第２遮光部ＳＬＤＰ２の側壁面の長さよりも長くなっている。図３に示すように、本実施の形態において、第１遮光部ＳＬＤＰ１は、第２遮光部ＳＬＤＰ２の上部から全方位に突出するように形成されており、全方位において、第１遮光部ＳＬＤＰ１の上壁面の長さが第２遮光部ＳＬＤＰ２の側壁面の長さよりも長くなっている。
図３に示すように、本実施の形態における遮光体ＳＬＤは、平面視において、走査線ＧＬの幅方向の端部と半導体層ＳＣとの間に位置している。具体的には、図３及び図５に示すように、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の外側先端部は、走査線ＧＬの上に位置している。つまり、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の外側先端部は、走査線ＧＬの幅方向の端部から後退した位置に存在している。
また、本実施の形態において、遮光体ＳＬＤは、半導体層ＳＣを挟んで一対形成されている。一対の遮光体ＳＬＤは、走査線ＧＬの幅方向に並んでいる。つまり、半導体層ＳＣは、一対の遮光体ＳＬＤの間に位置している。
本実施の形態において、半導体層ＳＣは、走査線ＧＬの長手方向（画素ＰＩＸの行方向）に延在する長尺状であるので、一対の遮光体ＳＬＤは、走査線ＧＬの長手方向に延在している。具体的には、走査線ＧＬの長手方向において、各遮光体ＳＬＤの長さは、半導体層ＳＣの長さよりも長くなっている。つまり、走査線ＧＬの長手方向における遮光体ＳＬＤの長さは、走査線ＧＬの長手方向における半導体層ＳＣの長さよりも長くなっている。
遮光体ＳＬＤは、第１絶縁膜ＰＡＳによって覆われている。第１絶縁膜ＰＡＳは、薄膜トランジスタＴＲ、走査線ＧＬ、映像信号線ＳＬ及び遮光体ＳＬＤを覆うように、第１透明基材ＴＳＵＢ１の上方に形成されている。具体的には、第１絶縁膜ＰＡＳは、走査線ＧＬ及びゲート電極Ｇを含む配線層と、映像信号線ＳＬ、ソース電極Ｓ、ドレイン電極Ｄ及び遮光体ＳＬＤを含む配線層と、半導体層ＳＣを含む層とを覆うように、ゲート絶縁層ＧＩ上の全面に形成されている。第１絶縁膜ＰＡＳは、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜（例えば２００ｎｍ）によって構成されている。無機絶縁膜である第１絶縁膜ＰＡＳは、例えばプラズマＣＶＤ等によって成膜することができる。
さらに、第１絶縁膜ＰＡＳを覆うように第２絶縁膜ＯＰＡＳが形成されている。本実施の形態において、第２絶縁膜ＯＰＡＳの厚さは、第１絶縁膜ＰＡＳの厚さよりも厚い。具体的には、第２絶縁膜ＯＰＡＳの厚さは、第１絶縁膜ＰＡＳの厚さの１０倍以上であり、一例として、３０００ｎｍである。これにより、走査線ＧＬ及び映像信号線ＳＬ等の配線と共通電極ＭＩＴとの間の厚み方向の距離を大きくすることができるので、走査線ＧＬ及び映像信号線ＳＬ等の配線と共通電極ＭＩＴとで形成される寄生容量を軽減することができる。しかも、第２絶縁膜ＯＰＡＳを厚くすることで、薄膜トランジスタＴＲ、走査線ＧＬ及び映像信号線ＳＬを形成することで生じるＴＦＴ層の凹凸差を軽減してＴＦＴ層を平坦化することができる。これにより、表面が平坦化された第２絶縁膜ＯＰＡＳを形成することができるので、第２絶縁膜ＯＰＡＳの直上の共通電極ＭＩＴを平坦な平面状に形成することができる。
本実施の形態において、第２絶縁膜ＯＰＡＳは、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第２絶縁膜ＯＰＡＳは、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第２絶縁膜ＯＰＡＳを容易に厚膜化することができるので、全ての画素ＰＩＸにわたって第２絶縁膜ＯＰＡＳの表面を容易に平坦にすることができる。つまり、第２絶縁膜ＯＰＡＳは、平坦化層として機能している。
なお、第１絶縁膜ＰＡＳの上に積層される第２絶縁膜ＯＰＡＳの屈折率は、第１絶縁膜ＰＡＳの屈折率よりも小さい。例えば、第２絶縁膜ＯＰＡＳの屈折率は、１．５で、第１絶縁膜ＰＡＳの屈折率は、１．９である。また、第１絶縁膜ＰＡＳの下に積層されるゲート絶縁層ＧＩの屈折率は、第１絶縁膜ＰＡＳの屈折率と同等であり、例えば、１．５である。
また、第１基板ＳＵＢ１には、共通電極ＭＩＴ及び画素電極ＰＩＴが形成されている。具体的には、共通電極ＭＩＴ及び画素電極ＰＩＴは、第３絶縁膜ＵＰＳを介して対向して積層されている。
本実施の形態において、共通電極ＭＩＴは、第２絶縁膜ＯＰＡＳの上に形成されている。そして、共通電極ＭＩＴを覆うように第３絶縁膜ＵＰＳが形成され、第３絶縁膜ＵＰＳの上に画素電極ＰＩＴが所定形状で形成されている。共通電極ＭＩＴ及び画素電極ＰＩＴは、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。また、第３絶縁膜ＵＰＳは、例えば、窒化シリコン膜等の無機絶縁膜（例えば６００ｎｍ）によって構成されている。無機絶縁膜である第３絶縁膜ＵＰＳは、例えばプラズマＣＶＤ等によって成膜することができる。
上述のように、共通電極ＭＩＴは、全ての画素ＰＩＸにわたって形成された平面状のべた電極である。これにより、走査線ＧＬ及び映像信号線ＳＬ等の配線が共通電極ＭＩＴによって覆われるので、走査線ＧＬ及び映像信号線ＳＬ等の配線で発生する電界を共通電極ＭＩＴによって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極ＭＩＴによってシールドすることができる。
なお、共通電極ＭＩＴは薄膜平面状のべた電極であるが、共通電極ＭＩＴにおける走査線ＧＬの上には、行方向に沿って延在する開口部（不図示）が形成されている。この共通電極ＭＩＴの開口部には、第１絶縁膜ＰＡＳ、第２絶縁膜ＯＰＡＳ及び第３絶縁膜ＵＰＳの３層構造の絶縁層を貫通するコンタクトホールが設けられている。画素電極ＰＩＴは、コンタクトホールを介して薄膜トランジスタＴＲのソース電極Ｓに接続されている。なお、遮光体ＳＬＤは、平面視において、この共通電極ＭＩＴの開口部と重なる位置に形成されている。
また、画素電極ＰＩＴの上には配向膜ＰＩが形成されている。配向膜ＰＩは、第１透明基材ＴＳＵＢ１の上方において、画素電極ＰＩＴを覆うように全ての画素ＰＩＸにわたって形成されている。配向膜ＰＩは、液晶層ＬＣＬに接しており、液晶層ＬＣＬの液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜ＰＩにはラビング処理が施されている。
図４及び図５に示すように、観察者側の第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向する対向基板である。図５に示すように、第２基板ＳＵＢ２は、第２透明基材ＴＳＵＢ２と、第２透明基材ＴＳＵＢ２に形成された遮光層ＢＭとを有する。第２透明基材ＴＳＵＢ２は、第１透明基材ＴＳＵＢ１と同様に、例えば、ガラス基板等の透明基板である。
遮光層ＢＭは、黒色層であり、例えばカーボンブラックによって構成されている。遮光層ＢＭは、第２透明基材ＴＳＵＢ２の液晶層ＬＣＬ側の面に形成される。本実施の形態において、遮光層ＢＭは、列方向に隣り合う２つの画素ＰＩＸの境界部ごとに形成されている。具体的には、遮光層ＢＭは、第１基板ＳＵＢ１における各走査線ＧＬを覆うように複数形成されている。つまり、平面視において、各遮光層ＢＭは、各走査線ＧＬに重なっている。各遮光層ＢＭは、帯状であり、一定の幅で行方向に沿ってライン状に形成されている。遮光層ＢＭの幅は、走査線ＧＬの幅よりも大きくなっており、走査線ＧＬは遮光層ＢＭからはみ出さないように形成されている。このように、遮光層ＢＭを形成することによって、遮光層ＢＭによって外光等の光を遮光することができる。これにより、走査線ＧＬの表面で外光等の光が反射して画像品位が低下することを抑制できる。遮光層ＢＭの表面には、オーバーコート層ＯＣが形成されている。
なお、図４に示すように、本実施の形態では、行方向に隣り合う２つの画素ＰＩＸの境界部には遮光層ＢＭが形成されておらず、映像信号線ＳＬが遮光層ＢＭで覆われていないが、遮光層ＢＭは、走査線ＧＬだけではなく、映像信号線ＳＬを覆うように形成されていてもよい。つまり、遮光層ＢＭは、格子状に形成されていてもよい。
また、液晶表示パネルＬＣＰがカラー画像を表示する場合、第２基板ＳＵＢ２は、カラーフィルタを有するカラーフィルタ基板となる。この場合、例えば、各画素ＰＩＸに対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタのいずれかのカラーフィルタが形成される。カラーフィルタは、遮光層ＢＭの間の領域（つまり遮光層ＢＭの開口部）に形成される。一方、液晶表示パネルＬＣＰがモノクロ画像を表示する場合は、第２基板ＳＵＢ２にはカラーフィルタが形成されない。
このように構成される液晶表示パネルＬＣＰには、一対の偏光板（不図示）が貼り合わされている。例えば、一対の偏光板の一方が第１基板ＳＵＢ１の外面に形成され、一対の偏光板の他方が第２基板ＳＵＢ２の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。
次に、本実施の形態に係る液晶表示パネルＬＣＰの作用効果について、本発明に至った経緯も含めて説明する。
液晶表示装置における液晶表示パネルのＴＦＴ基板には、薄膜トランジスタが形成されている。薄膜トランジスタの半導体層（チャネル層）に光が入射すると、薄膜トランジスタの閾値電圧（Ｖｔｈ）が変動することが知られている。
さらに、薄膜トランジスタの半導体層がアモルファスシリコンによって構成されている場合には、アモルファスシリコンは光を吸収する特質を有するため、半導体層に光が入射すると、薄膜トランジスタの閾値電圧が変動するだけではなく、フォトコン（光導電現象）が発生し、オフリーク電流が増大する。
このように、薄膜トランジスタの半導体層に光が入射すると、ＴＦＴ特性が変化し、液晶表示装置の画像品位が低下するという課題がある。
液晶表示パネルの薄膜トランジスタの半導体層に入射する光としては、液晶表示装置内におけるバックライトからの光、又は、液晶表示装置の外部から入り込む光（外光）、あるいは、これらの光が液晶層で散乱した光（散乱光）等が考えられる。
このため、従来の液晶表示パネルでは、薄膜トランジスタの半導体層を走査線等の金属膜の上に形成したり、薄膜トランジスタの半導体層の上に遮光膜を形成したりすることで、薄膜トランジスタの半導体層に入射しようとする光を遮光する技術が提案されている。
しかしながら、このような技術を用いても、薄膜トランジスタのＴＦＴ特性の変動を十分に抑制することができていない。
そこで、本願発明者は、薄膜トランジスタのＴＦＴ特性が変動する原因について、光以外に種々探ってみたものの、やはり薄膜トランジスタのＴＦＴ特性の変動を十分に抑制することができなかった。
そこで、本願発明者は、さらに検討した結果、薄膜トランジスタの半導体層に入射しようとする光を十分に遮光しきれていないのではないかとの考えに至り、薄膜トランジスタの半導体層に入射する光の経路について種々検討した。
その結果、走査線ＧＬの幅方向の端部の形状に起因して、液晶表示パネルの背面から入射する光（バックライトの光等）の一部が薄膜トランジスタの半導体層に入射することを突き止めた。この点について、図６及び図７を用いて説明する。図６は、従来の液晶表示パネルＬＣＰＸの構成を示す断面図である。図７は、図６の破線で囲まれる領域VIIの拡大図である。
図６に示される従来の液晶表示パネルＬＣＰＸは、図５に示される実施の形態に係る液晶表示パネルＬＣＰに対して、遮光体ＳＬＤが設けられていない構成である。
走査線ＧＬを所定形状に形成する際、フォトリソグラフィ法及びウェットエッチング法によって金属膜をパターニングする。このとき、金属膜が等方的にエッチングされるため、図６及び図７に示すように、走査線ＧＬの幅方向の端部の側面が傾斜面（テーパ面）となって現れる。この場合、走査線ＧＬの端部の傾斜面の傾斜角は、金属膜の種類やエッチャントの種類によって異なるが、一例として約４５°である。
そして、走査線ＧＬの端部の側面が傾斜面になると、走査線ＧＬの端部を段差状に覆うゲート絶縁層ＧＩも走査線ＧＬの端部の上方において傾斜面を有することになる。同様に、ゲート絶縁層ＧＩに順次積層される第１絶縁膜ＰＡＳ及び第２絶縁膜ＯＰＡＳも、走査線ＧＬの端部の上方において傾斜面を有することになる。この結果、走査線ＧＬの端部の上方において、ゲート絶縁層ＧＩと第１絶縁膜ＰＡＳとの界面が傾斜面になるとともに、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの界面が傾斜面になる。
このとき、第１絶縁膜ＰＡＳに積層される第２絶縁膜ＯＰＡＳの屈折率が第１絶縁膜ＰＡＳの屈折率よりも小さくなっており、第２絶縁膜ＯＰＡＳの方が第１絶縁膜ＰＡＳよりも屈折率が大きい。このため、図７に示すように、液晶表示パネルＬＣＰＸの背面から入射した光の一部は、走査線ＧＬの端部の上方における第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの界面のうちの傾斜面（傾斜界面）で全反射することになる。この結果、液晶表示パネルＬＣＰＸの背面から入射した光の一部は、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射し、その後、図６に示すように、金属膜である走査線ＧＬの表面における金属反射と、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの界面における全反射とを繰り返して、薄膜トランジスタＴＲの半導体層ＳＣに向かってゲート絶縁層ＧＩ内を進行し、半導体層ＳＣに到達する。
このように、本願発明者が鋭意検討した結果、液晶表示パネルＬＣＰＸに入射した光の一部が、走査線ＧＬの端部の傾斜面に起因して形成された第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射することで、薄膜トランジスタＴＲの半導体層ＳＣ入射することを突き止めた。
本開示は、このような知見に基づいてなされたものであり、本願発明者は、ソース電極Ｓ及びドレイン電極Ｄを形成するときの金属膜を利用して、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射する光を遮光する遮光体ＳＬＤを設けるという着想を得た。
具体的には、ソース電極Ｓ及びドレイン電極Ｄの少なくとも一方と同層に形成された遮光体ＳＬＤを、走査線ＧＬの上方かつ半導体層ＳＣの側方に形成し、かつ、ゲート絶縁層ＧＩに形成されたコンタクトホールＣＨを介して走査線ＧＬに接続している。
この構成により、図８に示すように、液晶表示パネルＬＣＰに入射した光の一部が、走査線ＧＬの端部の上方に形成された第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射すること等によってゲート絶縁層ＧＩ内を進行したとしても、この光が半導体層ＳＣに到達することを抑制できる。
具体的には、遮光体ＳＬＤと走査線ＧＬとがゲート絶縁層ＧＩに形成されたコンタクトホールＣＨで接続されているため、コンタクトホールＣＨ内には遮光体ＳＬＤが存在する。つまり、ゲート絶縁層ＧＩ内に遮光体ＳＬＤからなる遮光壁が形成されている。これにより、半導体層ＳＣに向かってゲート絶縁層ＧＩ内を進行する光は、このコンタクトホールＣＨ内に存在する遮光体ＳＬＤによって反射することでブロックされる。この結果、液晶表示パネル１に入射した光が半導体層ＳＣに入射することを抑制することができる。したがって、半導体層ＳＣに光が入射することで薄膜トランジスタＴＲの閾値電圧が変動することを抑制することができる。この結果、液晶表示パネルＬＣＰの画像品位が低下することを抑制できる。
また、本実施の形態における液晶表示パネルＬＣＰでは、平面視において、遮光体ＳＬＤが、走査線ＧＬの幅方向の端部と半導体層ＳＣとの間に位置している。
この構成により、走査線ＧＬの幅方向の端部の横から液晶表示パネルＬＣＰに入射する光が薄膜トランジスタＴＲの半導体層ＳＣに入射することを効果的に抑制することができる。
特に、本実施の形態における液晶表示パネルＬＣＰでは、走査線ＧＬの幅方向の端部の側面が傾斜面となっている。また、第２絶縁膜ＯＰＡＳの屈折率が第１絶縁膜ＰＡＳの屈折率よりも小さくなっている。
これにより、液晶表示パネルＬＣＰに入射した光の一部は、走査線ＧＬの幅方向の端部の側面（傾斜面）に起因して形成された第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射し、半導体層ＳＣに向かってゲート絶縁層ＧＩ内を進行することになるが、本実施の形態における液晶表示パネルＬＣＰでは、ゲート絶縁層ＧＩに形成されたコンタクトホールＣＨ内に遮光体ＳＬＤが存在するので、全反射した光は、このコンタクトホールＣＨ内に存在する遮光体ＳＬＤによって反射してブロックされる。この結果、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射した光が半導体層ＳＣに入射することを効果的に抑制することができる。
また、本実施の形態において、遮光体ＳＬＤは、ゲート絶縁層ＧＩの上に位置する第１遮光部ＳＬＤＰ１と、ゲート絶縁層ＧＩのコンタクトホールＣＨ内に位置する第２遮光部ＳＬＤＰ２とを含む。
この構成により、コンタクトホールＣＨ内の第２遮光部ＳＬＤＰ２が遮光壁となるので、半導体層ＳＣに向かってゲート絶縁層ＧＩ内を進行する光を、第２遮光部ＳＬＤＰ２によって反射させてブロックすることができる。これにより、半導体層ＳＣに光が入射することを効果的に抑制することができる。しかも、第１遮光部ＳＬＤＰ１が、ゲート絶縁層ＧＩを覆う上壁となるので、ゲート絶縁層ＧＩから液晶層ＬＣＬの方向に迷光が漏れることを抑制することもできる。したがって、液晶表示パネルＬＣＰの画像品位が低下することを一層抑制できる。
特に、本実施の形態では、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の外側先端部が走査線ＧＬの上に位置している。
この構成により、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射した光は、走査線ＧＬと遮光体ＳＬＤの第１遮光部ＳＬＤＰ１との間におけるゲート絶縁層ＧＩ内を進行することになるが、第２遮光部ＳＬＤＰ２によって、ゲート絶縁層ＧＩ内を進行して半導体層ＳＣに向かって進行する光を効果的に遮光することができる。
また、本実施の形態において、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の上壁面の長さは、第２遮光部ＳＬＤＰ２の側壁面の長さよりも長くなっている。
この構成により、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射してゲート絶縁層ＧＩ内を進行する光を、第１遮光部ＳＬＤＰ１の上壁面と第２遮光部ＳＬＤＰ２の側壁面とで囲まれる空間でトラップすることができる。これにより、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射した光が迷光となって再び液晶表示パネルＬＣＰ内に進行することを抑制できる。したがって、液晶表示パネルＬＣＰの画像品位が低下することを一層抑制できる。
また、本実施の形態において、コンタクトホールＣＨの内側面は、傾斜面である。
この構成により、第２遮光部ＳＬＤＰ２の側壁面が傾斜面となるので、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射してゲート絶縁層ＧＩ内を進行する光を、第１遮光部ＳＬＤＰ１の上壁面と第２遮光部ＳＬＤＰ２の側壁面とで囲まれる空間内で、より効率よくトラップすることができる。
また、本実施の形態において、遮光体ＳＬＤは、半導体層ＳＣを挟んで一対形成されている。
この構成により、半導体層ＳＣの全側方のうち一対の遮光体ＳＬＤが形成されている２つの側方において、半導体層ＳＣに向かってくる光を一対の遮光体ＳＬＤによって遮光することができる。
さらに、本実施の形態において、一対の遮光体ＳＬＤは、走査線ＧＬの幅方向に並んでいる。
上記のように、走査線ＧＬの幅方向の端部はエッチングにより傾斜面が形成されやすいので、走査線ＧＬの幅方向の両端部の各々の上方には、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの界面に傾斜面が形成されやすい。このため、特に走査線ＧＬの幅方向の両端部の各々において、液晶表示パネルＬＣＰの背面から入射した光の一部が第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射して半導体層ＳＣに向かって進行することになる。そこで、一対の遮光体ＳＬＤを走査線ＧＬの幅方向に並べることで、走査線ＧＬの幅方向の両端部の各々の上方における第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射して半導体層ＳＣに向かう光を効果的に抑制することができる。
また、本実施の形態において、薄膜トランジスタＴＲの半導体層ＳＣは、アモルファスシリコンによって構成されている。
上記のように、アモルファスシリコンは光を吸収する特質を有するため、アモルファスシリコンによって構成された半導体層ＳＣに光が入射すると、薄膜トランジスタＴＲの閾値電圧が変動するだけではなく、フォトコンの発生によりオフリーク電流が増大する。
これに対して、本実施の形態における液晶表示パネルＬＣＰでは、上記のように、遮光体ＳＬＤが設けられているので、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射した光を遮光体ＳＬＤによって遮光し、薄膜トランジスタＴＲの半導体層ＳＣに光が入射することを抑制できる。これにより、薄膜トランジスタＴＲの閾値電圧が変動することを抑制だけではなく、フォトコンの発生を抑制してオフリーク電流が増大することを抑制することもできる。この結果、アモルファスシリコンによって構成された半導体層をチャネル層とする薄膜トランジスタＴＲを有する液晶表示パネルＬＣＰであっても、画像品位が低下することを効果的に抑制することができる。
（実施の形態２）
次に、実施の形態２に係る液晶表示パネルＬＣＰ’について、図９を用いて説明する。図９は、実施の形態２に係る液晶表示パネルＬＣＰ’の断面図である。
図９に示すように、本実施の形態に係る液晶表示パネルＬＣＰ’は、薄膜トランジスタＴＲの半導体層ＳＣに向かう光を遮光するガード構造として、第１遮光体ＳＬＤ１及び第２遮光体ＳＬＤ２を備える。
本実施の形態における第１遮光体ＳＬＤ１は、上記実施の形態１における遮光体ＳＬＤと同じである。つまり、本実施の形態に係る液晶表示パネルＬＣＰ’は、上記実施の形態１に係る液晶表示パネルＬＣＰに対して、さらに、第２遮光体ＳＬＤ２が付加された構成となっている。
第２遮光体ＳＬＤ２は、半導体層ＳＣを覆うように半導体層ＳＣの上方に形成されている。具体的には、第２遮光体ＳＬＤ２は、第１絶縁膜ＰＡＳの上に形成されている。つまり、第２遮光体ＳＬＤ２は、半導体層ＳＣを覆う第１絶縁膜ＰＡＳを介して半導体層ＳＣの上方に形成されている。
本実施の形態において、第２遮光体ＳＬＤ２は、半導体層ＳＣを覆っているだけではなく、一対の第１遮光体ＳＬＤ１も覆っている。つまり、第２遮光体ＳＬＤ２は、一対の第１遮光体ＳＬＤ１の一方から他方にわたって形成されている。なお、第２遮光体ＳＬＤ２は、図９に示すように、一対の第１遮光体ＳＬＤ１の一部に平面視で重なっていてもよいし、一対の第１遮光体ＳＬＤ１の全体に平面視で重なっていてもよい。
第１遮光体ＳＬＤ１は、上記実施の形態１と同様に、可視光を反射することによって遮光するものであるが、第２遮光体ＳＬＤ２は、可視光を吸収することによって遮光するものである。具体的には、第２遮光体ＳＬＤ２は、可視光を吸収する材料によって構成された光吸収膜である。本実施の形態において、第２遮光体ＳＬＤ２は、アモルファスシリコンによって構成されている。
本実施の形態では、さらに、第２遮光体ＳＬＤ２を覆うように第１絶縁膜ＰＡＳの上に層間絶縁膜ＰＡＳ２が設けられており、第２絶縁膜ＯＰＡＳは、この層間絶縁膜ＰＡＳ２の上に形成されている。層間絶縁膜ＰＡＳ２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜（例えば３００ｎｍ）によって構成されており、プラズマＣＶＤによって形成することができる。なお、層間絶縁膜ＰＡＳ２は、設けられていなくてもよい。つまり、第２遮光体ＳＬＤ２の上に第２絶縁膜ＯＰＡＳが直接積層されていてもよい。
以上、本実施の形態における液晶表示パネルＬＣＰ’によれば、上記実施の形態１における液晶表示パネルＬＣＰと同様に、ソース電極Ｓ及びドレイン電極Ｄの少なくとも一方と同層に形成された第１遮光体ＳＬＤ１を、走査線ＧＬの上方かつ半導体層ＳＣの側方に形成し、かつ、ゲート絶縁層ＧＩに形成されたコンタクトホールＣＨを介して走査線ＧＬに接続している。
この構成により、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射すること等して半導体層ＳＣに向かってゲート絶縁層ＧＩ内を進行する光を、遮光体ＳＬＤによって遮光することができる。
しかも、本実施の形態における液晶表示パネルＬＣＰ’では、半導体層ＳＣを覆うように第２遮光体ＳＬＤ２が形成されている。
この構成により、半導体層ＳＣの上から半導体層ＳＣに向かってくる光を第２遮光体ＳＬＤ２によって遮光することができる。
このように、本実施の形態では、半導体層ＳＣの側方から半導体層ＳＣに向かってくる光が半導体層ＳＣに入射することを抑制するだけではなく、半導体層ＳＣの上方から半導体層ＳＣに向かってくる光が半導体層ＳＣに入射することを抑制することもできる。したがって、本実施の形態における液晶表示パネルＬＣＰ’は、上記実施の形態における液晶表示パネルＬＣＰと比べて、半導体層ＳＣに光が入射することによって薄膜トランジスタＴＲの閾値電圧が変動することを一層抑制することができる。これにより、液晶表示パネルＬＣＰ’の画像品位が低下することを一層抑制できる。
また、本実施の形態において、第２遮光体ＳＬＤ２は、アモルファスシリコンによって構成されている。
この構成により、半導体層ＳＣの上方から半導体層ＳＣに向かってくる光を第２遮光体ＳＬＤ２によって吸収することで遮光することができる。これにより、半導体層ＳＣの上方から半導体層ＳＣに向かってくる光が第２遮光体ＳＬＤ２で反射や散乱して迷光となって再び液晶表示パネルＬＣＰ’内に進行することを抑制できる。したがって、液晶表示パネルＬＣＰ’の画像品位が低下することを一層抑制できる。
なお、第２遮光体ＳＬＤ２の材料は、アモルファスシリコンに限るものではなく、光を吸収する材料であれば、カーボンブラック又は色レジスト等の光吸収膜であってもよい。また、第２遮光体ＳＬＤ２は、光を吸収するものに限らず、第１遮光体ＳＬＤ１と同様に、光を反射するものであってもよい。
（変形例）
以上、本開示に係る液晶表示パネル及び液晶表示装置について、実施の形態１、２に基づいて説明したが、本開示は、上記実施の形態１、２に限定されるものではない。
例えば、上記実施の形態１における遮光体ＳＬＤでは、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の外側先端部が走査線ＧＬの上に位置していたが、これに限らない。例えば、図１０に示すように、第１遮光部ＳＬＤＰ１が走査線ＧＬの幅方向の端部を超える位置まで延在していてもよい。つまり、走査線ＧＬの幅方向における第１遮光部ＳＬＤＰ１の外側先端部が、走査線ＧＬの幅方向の端縁よりも外方に位置していてもよい。この構成により、第１絶縁膜ＰＡＳと第２絶縁膜ＯＰＡＳとの傾斜界面で全反射してゲート絶縁層ＧＩ内を進行する光に限らず、その他の経路でゲート絶縁層ＧＩ内を進行する光を遮光することができる。
また、上記実施の形態１において、遮光体ＳＬＤは、半導体層ＳＣにおける走査線ＧＬの幅方向の側方（図３では半導体層ＳＣの２つの長辺側）の各々に対向するように２つのみ設けられていたが、これに限らない。例えば、図１１に示すように、遮光体ＳＬＤは、平面視において半導体層ＳＣを囲むように設けられていてもよい。具体的には、遮光体ＳＬＤは、列方向における半導体層ＳＣの２つの側方の各々と、行方向の半導体層ＳＣの２つの側方（図１１では半導体層ＳＣの短辺側）の一方とに対向するように、３つ設けられていてもよい。さらに、遮光体ＳＬＤは、複数に分離して形成されているのではなく、図１２に示すように、半導体層ＳＣを囲むように一体に形成された１つの遮光体ＳＬＤであってもよい。なお、図１２では、遮光体ＳＬＤの平面視形状を略「コ」の字状としたが、これに限らない。このように、半導体層ＳＣの列方向の側方だけではなく列方向の側方にも遮光体ＳＬＤを設けることによって、走査線ＧＬの幅方向（列方向）の端部の横から液晶表示パネルＬＣＰに入射する光のうち、半導体層ＳＣの行方向の側方に回り込んでくる光についても、半導体層ＳＣに入射することを抑制することができる。
また、上記実施の形態１、２において、画素電極ＰＩＴにおける複数のライン電極ＰＩＴＬは、２つの連結電極ＰＩＴＣによって連結されていたが、画素ＰＩＸ内の薄膜トランジスタＴＲから遠い側の連結電極ＰＩＴＣについては設けなくてもよい。この場合、画素電極ＰＩＴは、複数のライン電極ＰＩＴＬによって構成された櫛歯状の電極となる。
また、上記実施の形態では、映像信号線ＳＬと薄膜トランジスタＴＲのドレイン電極Ｄとを接続し、画素電極ＰＩＴと薄膜トランジスタＴＲのソース電極Ｓとを接続したが、これに限らない。例えば、映像信号線ＳＬと薄膜トランジスタＴＲのソース電極Ｓとを接続し、画素電極ＰＩＴと薄膜トランジスタＴＲのドレイン電極Ｄとを接続してもよい。
また、上記実施の形態１、２において、画素電極ＰＩＴの複数本のライン電極ＰＩＴＬは、列方向に沿って延在していたが、これに限らない。すなわち、複数本のライン電極ＰＩＴＬの一部又は全部は、行方向に沿って延在していてもよい。この場合、複数本のライン電極ＰＩＴＬは、行方向に平行に延在する場合に限らず、行方向に対して傾斜して延在していてもよいし、略「へ」の字状に屈曲していてもよい。
また、上記実施の形態１、２における液晶表示装置では、１枚の液晶表示パネルを用いたが、これに限るものではなく、重ね合わせた２枚の液晶表示パネルを用いてもよい。この場合、観察者側にカラー画像を表示する第１の液晶表示パネルを配置し、バックライト側にモノクロ画像を表示する第２の液晶表示パネルを配置するとよい。このように、２枚の液晶表示パネルを用いることで、１枚の液晶表示パネルの場合よりも、コントラスト比を大幅に向上させることができる。
その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
ＬＣＤ 液晶表示装置
ＬＣＰ、ＬＣＰ’ 液晶表示パネル
ＢＬ バックライト
ＰＤＣ 液晶表示パネル駆動回路
ＳＤＣ ソースドライバ
ＧＤＣ ゲートドライバ
ＩＰＵ 画像処理部
ＤＳＰ 画像表示領域
ＰＩＸ 画素
ＳＬ 映像信号線
ＧＬ 走査線
ＰＩＴ 画素電極
ＰＩＴＬ ライン電極
ＰＩＴＣ 連結電極
ＭＩＴ 共通電極
ＴＲ 薄膜トランジスタ
Ｄ ドレイン電極
Ｇ ゲート電極
Ｓ ソース電極
ＳＣ 半導体層
ＧＩ ゲート絶縁層
ＳＵＢ１ 第１基板
ＳＵＢ２ 第２基板
ＬＣＬ 液晶層
ＴＳＵＢ１ 第１透明基材
ＴＳＵＢ２ 第２透明基材
ＳＬＤ 遮光体
ＳＬＤ１ 第１遮光体
ＳＬＤ２ 第２遮光体
ＳＬＤＰ１ 第１遮光部
ＳＬＤＰ２ 第２遮光部
ＰＩ 配向膜
ＰＡＳ 第１絶縁膜
ＯＰＡＳ 第２絶縁膜
ＵＰＳ 第３絶縁膜
ＣＨ コンタクトホール
ＢＭ 遮光層
ＯＣ オーバーコート層

Claims (14)

  1. マトリクス状に配列された複数の画素を有する液晶表示パネルであって、
    前記複数の画素の各々に設けられ、ゲート電極、ソース電極、ドレイン電極及び半導体層を有する薄膜トランジスタと、
    前記ゲート電極と同層に形成され、前記ゲート電極と電気的に接続された走査線と、
    前記ソース電極及び前記ドレイン電極の少なくとも一方と同層に形成された第１遮光体とを備え、
    前記半導体層は、絶縁層を介して前記走査線の上方に形成され、
    前記第１遮光体は、前記走査線の上方、かつ、前記半導体層の側方に位置し、
    前記第１遮光体と前記走査線とは、前記絶縁層に形成されたコンタクトホールを介して接続され、
    前記第１遮光体は、前記絶縁層の上に位置する第１遮光部と、前記コンタクトホール内に位置する第２遮光部とを含み、
    前記第１遮光部は、前記絶縁層の上面に沿った上壁面を有し、
    前記第２遮光部は、前記コンタクトホールの内面に沿った側壁面を有し、
    断面視において、前記走査線の幅方向における前記コンタクトホールの内面と前記絶縁層の上面の境界から前記走査線の端部側に配置される前記上壁面の長さは、前記側壁面の長さよりも長い、
    液晶表示パネル。
  2. 平面視において、前記第１遮光体は、前記走査線の幅方向の端部と前記半導体層との間に位置する、
    請求項１に記載の液晶表示パネル。
  3. 前記第１遮光部の前記上壁面の端部は、前記走査線の端部よりも外側に位置している、
    請求項１又は２に記載の液晶表示パネル。
  4. 前記走査線の幅方向における前記第１遮光部の外側先端部は、前記走査線の上に位置する、
    請求項３に記載の液晶表示パネル。
  5. 開口部を有する共通電極をさらに備え、
    前記第１遮光体は、前記共通電極の前記開口部と重なる位置に形成されている、
    請求項１〜４のいずれか１項に記載の液晶表示パネル。
  6. 前記コンタクトホールの内側面は、傾斜面である、
    請求項１〜５のいずれか１項に記載の液晶表示パネル。
  7. 平面視において、前記第１遮光体は、前記半導体層を挟んで一対形成されている、
    請求項１〜６のいずれか１項に記載の液晶表示パネル。
  8. 一対の前記第１遮光体は、前記走査線の幅方向に並んでいる、
    請求項７に記載の液晶表示パネル。
  9. 平面視において、前記第１遮光体は、前記半導体層を囲んでいる、
    請求項１〜８のいずれか１項に記載の液晶表示パネル。
  10. 前記走査線の幅方向の端部の側面は、傾斜面である、
    請求項１〜９のいずれか１項に記載の液晶表示パネル。
  11. さらに、前記第１遮光体を覆う第１絶縁膜と、前記第１絶縁膜を覆う第２絶縁膜とを備え、
    前記第２絶縁膜の屈折率は、前記第１絶縁膜の屈折率よりも小さい、
    請求項１０に記載の液晶表示パネル。
  12. さらに、前記半導体層を覆う第２遮光体を備える、
    請求項１〜１１のいずれか１項に記載の液晶表示パネル。
  13. 前記第２遮光体は、アモルファスシリコンによって構成されている、
    請求項１２に記載の液晶表示パネル。
  14. 前記半導体層は、アモルファスシリコンによって構成されている、
    請求項１〜１３のいずれか１項に記載の液晶表示パネル。
JP2017229451A 2017-11-29 2017-11-29 液晶表示パネル Active JP6901382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017229451A JP6901382B2 (ja) 2017-11-29 2017-11-29 液晶表示パネル
US16/157,942 US10914995B2 (en) 2017-11-29 2018-10-11 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229451A JP6901382B2 (ja) 2017-11-29 2017-11-29 液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2019101116A JP2019101116A (ja) 2019-06-24
JP6901382B2 true JP6901382B2 (ja) 2021-07-14

Family

ID=66632315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229451A Active JP6901382B2 (ja) 2017-11-29 2017-11-29 液晶表示パネル

Country Status (2)

Country Link
US (1) US10914995B2 (ja)
JP (1) JP6901382B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197414B2 (ja) 2019-03-26 2022-12-27 株式会社ジャパンディスプレイ 表示装置
CN113823235B (zh) * 2021-11-22 2022-03-08 南京熊猫电子制造有限公司 一种Mini-LED背光分区控制系统及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101122232B1 (ko) 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101216688B1 (ko) 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2009271390A (ja) * 2008-05-09 2009-11-19 Seiko Epson Corp 液晶表示装置及び電子機器
KR20120078293A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150017602A (ko) * 2013-08-07 2015-02-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6340193B2 (ja) 2013-12-09 2018-06-06 株式会社ジャパンディスプレイ 液晶表示装置
KR20160078606A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 표시패널 및 표시장치
CN108123053A (zh) * 2016-11-29 2018-06-05 京东方科技集团股份有限公司 发光器件和显示装置
US10818766B2 (en) * 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel

Also Published As

Publication number Publication date
JP2019101116A (ja) 2019-06-24
US10914995B2 (en) 2021-02-09
US20190163025A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP5448875B2 (ja) 液晶表示装置
JP6779709B2 (ja) 表示装置
JP5517717B2 (ja) 液晶表示装置
US20130127698A1 (en) Display panel
JP7043204B2 (ja) 表示装置
US9684198B2 (en) Liquid crystal display device
US20200278585A1 (en) Liquid crystal display device
JP2006031022A (ja) 液晶表示器
US11237443B2 (en) Display device
JP2007206292A (ja) 半透過型液晶表示装置
JP6901382B2 (ja) 液晶表示パネル
JP2019128429A (ja) 液晶表示装置
US11314350B2 (en) Display device including position input function
US8477278B1 (en) Liquid crystal display panel
US8619226B2 (en) Pixel structure of fringe field switching mode LCD
JP2016009719A5 (ja)
JP2022157328A (ja) 表示装置
JP4363473B2 (ja) 半透過型液晶表示パネル及び電子機器
US10203808B2 (en) Position input device and display device having position input function
JP4975281B2 (ja) 液晶表示装置
JP6904889B2 (ja) 液晶表示パネル
JP6909713B2 (ja) 液晶表示パネル
US11994780B2 (en) Display device
US11119368B2 (en) Liquid crystal display panel
JP4218795B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210617

R150 Certificate of patent or registration of utility model

Ref document number: 6901382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350