JPH04132263A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH04132263A JPH04132263A JP2253965A JP25396590A JPH04132263A JP H04132263 A JPH04132263 A JP H04132263A JP 2253965 A JP2253965 A JP 2253965A JP 25396590 A JP25396590 A JP 25396590A JP H04132263 A JPH04132263 A JP H04132263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- thin film
- light shielding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 126
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000011241 protective layer Substances 0.000 claims abstract description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 239000011521 glass Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 abstract description 8
- 238000000059 patterning Methods 0.000 abstract description 8
- 239000011159 matrix material Substances 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタに係わり、特に信頼性が高く
、液晶デイスプレィ等のアクティブマトリックス表示装
置に適用して高い表示品位を実現できる薄膜トランジス
タおよびその製造方法に関する。
、液晶デイスプレィ等のアクティブマトリックス表示装
置に適用して高い表示品位を実現できる薄膜トランジス
タおよびその製造方法に関する。
第3図に従来の薄膜トランジスタの断面構造を示す。図
において、1は透明なガラス基板(アルカリフリーガラ
ス)であり、ガラス基板1上にゲート電極2がパターニ
ングされて形成され、さらにゲート電極2とガラス基板
1の表面上にゲート絶縁膜3が形成される。、ゲート絶
縁層3上に高抵抗率半導体膜4とn型半導体膜5とを積
層堆積したのち、半導体素子部分をアイランド状にパタ
ーニングして半導体層4.5を形成する。次に、半導体
層5の上に一対のソース/ドレイン電極層6゜7を形成
し、続いて絵素を駆動する絵素電極(透明電極)層8を
パターニングして形成する。さらに、ソース/ドレイン
間のn型半導体層5を除去した後、表面保護層9を形成
する。そして、半導体素子部分に光があたってエラー等
が発生しないようにするため、遮光層(チャンネル−遮
光膜)10を半導体素子部分の保護層9の上にパターニ
ングして形成する。遮光層10としては、例えば金属や
有機黒色基材が用いられる。
において、1は透明なガラス基板(アルカリフリーガラ
ス)であり、ガラス基板1上にゲート電極2がパターニ
ングされて形成され、さらにゲート電極2とガラス基板
1の表面上にゲート絶縁膜3が形成される。、ゲート絶
縁層3上に高抵抗率半導体膜4とn型半導体膜5とを積
層堆積したのち、半導体素子部分をアイランド状にパタ
ーニングして半導体層4.5を形成する。次に、半導体
層5の上に一対のソース/ドレイン電極層6゜7を形成
し、続いて絵素を駆動する絵素電極(透明電極)層8を
パターニングして形成する。さらに、ソース/ドレイン
間のn型半導体層5を除去した後、表面保護層9を形成
する。そして、半導体素子部分に光があたってエラー等
が発生しないようにするため、遮光層(チャンネル−遮
光膜)10を半導体素子部分の保護層9の上にパターニ
ングして形成する。遮光層10としては、例えば金属や
有機黒色基材が用いられる。
遮光層10は遮光が目的であり、半導体層4゜5が感知
する波長領域の光に対する遮光が良く、かつ絶縁膜であ
ることが望ましい。しかし、好適な黒色絶縁膜は無機物
ではほとんど存在しない。
する波長領域の光に対する遮光が良く、かつ絶縁膜であ
ることが望ましい。しかし、好適な黒色絶縁膜は無機物
ではほとんど存在しない。
また、顔料や染料の有機黒色絶縁膜を代用すると、遮光
膜としての厚さが5000λ程度となり、厚みが大きく
なる。これはセル作製時のギャップ不良発生にもつなが
る。また、遮光層10に金属を用いた場合には、ソース
/ドレイン電極層6.7間のショートなどが発生する頻
度が増加する。
膜としての厚さが5000λ程度となり、厚みが大きく
なる。これはセル作製時のギャップ不良発生にもつなが
る。また、遮光層10に金属を用いた場合には、ソース
/ドレイン電極層6.7間のショートなどが発生する頻
度が増加する。
さらに、第3図の従来の薄膜トランジスタを用いた液晶
デイスプレィ装置によると、絵素を駆動する透明電極層
8の上に表面保護層9があり、この表面保護層9によっ
て液晶に印加される電位が減少するため表示品位が低い
。
デイスプレィ装置によると、絵素を駆動する透明電極層
8の上に表面保護層9があり、この表面保護層9によっ
て液晶に印加される電位が減少するため表示品位が低い
。
本発明の目的は、液晶デイスプレィ装置などのアクティ
ブマトリックス表示装置に用いた場合に表示品位が高く
、また信頼性も高い薄膜トランジスタおよびその製造方
法を提供することにある。
ブマトリックス表示装置に用いた場合に表示品位が高く
、また信頼性も高い薄膜トランジスタおよびその製造方
法を提供することにある。
本発明の薄膜トランジスタによれば、ゲート絶縁層上の
半導体層としてアモルファスシリコン(a−8i)を用
いるとともに、保護層の上の遮光層として同様にa−8
iを用いることとしている。
半導体層としてアモルファスシリコン(a−8i)を用
いるとともに、保護層の上の遮光層として同様にa−8
iを用いることとしている。
また、本発明の薄膜トランジスタの製造方法によれば、
ゲート絶縁層上にa−8iからなる半導体層を形成する
とともに、保護層の半導体層を覆う表面上にa−Siか
らなる遮光層を形成することとしている。
ゲート絶縁層上にa−8iからなる半導体層を形成する
とともに、保護層の半導体層を覆う表面上にa−Siか
らなる遮光層を形成することとしている。
保護層は透明電極層の表面上をほぼ除いて形成するのが
好ましい。そのためには、遮光層をマスクとして、保護
層の遮光層に覆われた部分以外の部分を除去するように
するとよい。
好ましい。そのためには、遮光層をマスクとして、保護
層の遮光層に覆われた部分以外の部分を除去するように
するとよい。
また、保護層をSiNxにより形成することとし、その
保護層と遮光層のa−8i膜とをプラズマ化学気相成長
により連続成膜し、パターニングしてもよい。
保護層と遮光層のa−8i膜とをプラズマ化学気相成長
により連続成膜し、パターニングしてもよい。
半導体層としてa−8iを用い、かつ遮光層としてa−
3iを用いているので、これら半導体層および遮光層は
同じ光吸収特性を有することとなる。半導体層で吸収さ
れ、キャリアを生成する光は遮光層でも吸収される。遮
光層は半導体層なので、全波長領域の光を吸収すること
はできないが、遮光層を通過した光は半導体層のチャン
ネル部に達してもそのまま通過する。そのため、遮光層
を通過した光が薄膜トランジスタの特性に影響を与える
ことは少ない。
3iを用いているので、これら半導体層および遮光層は
同じ光吸収特性を有することとなる。半導体層で吸収さ
れ、キャリアを生成する光は遮光層でも吸収される。遮
光層は半導体層なので、全波長領域の光を吸収すること
はできないが、遮光層を通過した光は半導体層のチャン
ネル部に達してもそのまま通過する。そのため、遮光層
を通過した光が薄膜トランジスタの特性に影響を与える
ことは少ない。
また、a−8i膜は金属膜と比べれば十分な高抵抗であ
るので、a−8iからなる遮光層によりソース/ドレイ
ン電極層6.7間がショートすることは少ない。
るので、a−8iからなる遮光層によりソース/ドレイ
ン電極層6.7間がショートすることは少ない。
透明電極上の保護層を除去するようにすれば、ドレイン
電圧が分圧されることなく直接液晶層に印加され、残像
が減少しコントラストが向上して表示が鮮明となる。
電圧が分圧されることなく直接液晶層に印加され、残像
が減少しコントラストが向上して表示が鮮明となる。
また、保護層を例えばプラズマCVDによるSiNx(
チッ化ケイ素)膜にすれば、保護層と遮光層とをプラズ
マ化学気相成長で連続形成することが容易となり、かつ
パターニングはフォトリソグラフィ技術により可能であ
る。
チッ化ケイ素)膜にすれば、保護層と遮光層とをプラズ
マ化学気相成長で連続形成することが容易となり、かつ
パターニングはフォトリソグラフィ技術により可能であ
る。
第1図は本発明の第1の実施例による薄膜トランジスタ
の断面構造を示す。第1図において、1は透明なガラス
基板(アルカリフリーガラス)であり、このガラス基板
1上にスパッタ法を用いてMo、Cr、Ta等の金属膜
を、例えば厚さ2000〜3000人堆積し、ゲート電
極2をパターニングして形成する。次に、ゲート電極2
とガラス基板1の表面上に、Taの陽極酸化膜Ta。
の断面構造を示す。第1図において、1は透明なガラス
基板(アルカリフリーガラス)であり、このガラス基板
1上にスパッタ法を用いてMo、Cr、Ta等の金属膜
を、例えば厚さ2000〜3000人堆積し、ゲート電
極2をパターニングして形成する。次に、ゲート電極2
とガラス基板1の表面上に、Taの陽極酸化膜Ta。
0、や、S i N xあるいはStowなどのゲート
絶縁膜3を、例えば厚さ3000〜6000人形成する
。ゲート絶縁膜としてTaxesを用いる時は、ゲート
電極をTaで形成するのがよい。成膜方法は例えばプラ
ズマCVDやスパッタ法を用いる。
絶縁膜3を、例えば厚さ3000〜6000人形成する
。ゲート絶縁膜としてTaxesを用いる時は、ゲート
電極をTaで形成するのがよい。成膜方法は例えばプラ
ズマCVDやスパッタ法を用いる。
さらに、プラズマCVDにより、ゲート絶縁層3上に高
抵抗率a−3iの半導体層4と低抵抗率a−8iのn+
型型溝導体層5を積層堆積する。
抵抗率a−3iの半導体層4と低抵抗率a−8iのn+
型型溝導体層5を積層堆積する。
半導体層4の膜厚は例えば約1000人、n”型半導体
層5の膜厚は約200人とする。その後、半導体素子部
分をアイランド状にパターニングして半導体層4.5を
形成する。次に、スパッタ法により、n1型半導体層5
の上にMo、AI等の金属層を、例えば厚さ3000〜
8000人形成し、パターニングを行なってソース/ド
レイン電極層6.7を形成する。ここでは、MOを50
0人の厚さ、AIを3000人の厚さとした。
層5の膜厚は約200人とする。その後、半導体素子部
分をアイランド状にパターニングして半導体層4.5を
形成する。次に、スパッタ法により、n1型半導体層5
の上にMo、AI等の金属層を、例えば厚さ3000〜
8000人形成し、パターニングを行なってソース/ド
レイン電極層6.7を形成する。ここでは、MOを50
0人の厚さ、AIを3000人の厚さとした。
続いて、絵素を駆動する透明電極層8として、スパッタ
法により、厚さ500〜2000人のIT O(Ind
ium−Tin−Oxide)膜をパターニングして形
成する。さらに、ソース/ドレイン間のnゝ型型半体体
層5除去した後、スパッタ法やプラズマCVD法等によ
るSiNx膜やSiO□膜などの表面保護層9を形成す
る。例えば、厚さ約1000人のSiNx膜を形成する
。そして、半導体素子部分に光があたってエラー等か発
生しないようにするため、a−3iからなる遮光層11
を半導体素子部分の保護層9の上で、しかも透明電極8
を覆わないようにプラズマCVD法等で成膜し、パター
ニングして形成する。
法により、厚さ500〜2000人のIT O(Ind
ium−Tin−Oxide)膜をパターニングして形
成する。さらに、ソース/ドレイン間のnゝ型型半体体
層5除去した後、スパッタ法やプラズマCVD法等によ
るSiNx膜やSiO□膜などの表面保護層9を形成す
る。例えば、厚さ約1000人のSiNx膜を形成する
。そして、半導体素子部分に光があたってエラー等か発
生しないようにするため、a−3iからなる遮光層11
を半導体素子部分の保護層9の上で、しかも透明電極8
を覆わないようにプラズマCVD法等で成膜し、パター
ニングして形成する。
以上で、第1図の薄膜トランジスタが製造される。
なお、遮光層11をマスクとして表面保護層9の遮光層
11で覆われた以外の部分を除去し、透明電極8上の保
護層9を取り去るようにしてもよい。
11で覆われた以外の部分を除去し、透明電極8上の保
護層9を取り去るようにしてもよい。
第2図は、本発明の第2の実施例による薄膜トランジス
タの断面構造を示す。第2図の薄膜トランジスタの各層
は第1図のものと同様に形成される。ただし、第2図の
薄膜トランジスタではSiNxの保護層9とa−8iの
遮光層11とがプラズマCVD法により連続的に形成さ
れる。その後遮光層11と保護層9をパターニングし、
第2図の保護層9および遮光層11としている。なお、
保護層9のSiNヨ膜は約1500人の厚さ、遮光層1
1のa−5i膜も約1500人の厚さとした。
タの断面構造を示す。第2図の薄膜トランジスタの各層
は第1図のものと同様に形成される。ただし、第2図の
薄膜トランジスタではSiNxの保護層9とa−8iの
遮光層11とがプラズマCVD法により連続的に形成さ
れる。その後遮光層11と保護層9をパターニングし、
第2図の保護層9および遮光層11としている。なお、
保護層9のSiNヨ膜は約1500人の厚さ、遮光層1
1のa−5i膜も約1500人の厚さとした。
上記の第1および第2の実施例の薄膜トランジスタは、
いずれも半導体層および遮光層としてa−Si膜を用い
ている。したがって、遮光層を通過した光が半導体層に
達してもそのまま通過し、トランジスタ特性に影響を与
えることが少ない。
いずれも半導体層および遮光層としてa−Si膜を用い
ている。したがって、遮光層を通過した光が半導体層に
達してもそのまま通過し、トランジスタ特性に影響を与
えることが少ない。
トランジスタ特性を低下させる光は半導体層のa−Si
膜に吸収される光であり、これはa−8i膜を遮光層と
して用いることで遮光層で十分に遮光できる。
膜に吸収される光であり、これはa−8i膜を遮光層と
して用いることで遮光層で十分に遮光できる。
上記第2の実施例のように保護層をSiNxとすれば、
保護層と遮光層とを連続形成することができる。また、
両層のパターニングは例えばリソグラフィ技術により行
うことができる。パターニングにより透明電極上の保護
層を除去するようにすれば、ドレイン電圧が分圧される
ことなく直接液晶層に印加されるので、残像が減少しコ
ントラストが向上して表示が鮮明となる。第1の実施例
において透明電極上の保護層を除去しても同様である。
保護層と遮光層とを連続形成することができる。また、
両層のパターニングは例えばリソグラフィ技術により行
うことができる。パターニングにより透明電極上の保護
層を除去するようにすれば、ドレイン電圧が分圧される
ことなく直接液晶層に印加されるので、残像が減少しコ
ントラストが向上して表示が鮮明となる。第1の実施例
において透明電極上の保護層を除去しても同様である。
以上、実施例に沿って本発明を説明したが、本発明はこ
れらに制限されるものではない。たとえば、種々の改良
、組合せ等が可能なことは当業者に自明であろう。
れらに制限されるものではない。たとえば、種々の改良
、組合せ等が可能なことは当業者に自明であろう。
以上説明したように、本発明によれば、半導体層および
遮光層としてa−8i膜を用いているので、チャンネル
半導体層に悪影響を及ぼす光は、はぼ遮光半導体層で吸
収され、遮光層を通過した光が半導体層に達してもその
まま通過し、トランジスタ特性に影響を与えることがな
い。また、遮光層として高抵抗のa−8i膜を用いるこ
とにより、ソース/ドレイン間のショートの発生増加は
ない。さらに、絵素透明電極上の保護膜を除去すれば、
電位が直接液晶層に印加され、表示品位が向上する。
遮光層としてa−8i膜を用いているので、チャンネル
半導体層に悪影響を及ぼす光は、はぼ遮光半導体層で吸
収され、遮光層を通過した光が半導体層に達してもその
まま通過し、トランジスタ特性に影響を与えることがな
い。また、遮光層として高抵抗のa−8i膜を用いるこ
とにより、ソース/ドレイン間のショートの発生増加は
ない。さらに、絵素透明電極上の保護膜を除去すれば、
電位が直接液晶層に印加され、表示品位が向上する。
以上のように、表示品位が高く、また信頼性も高い薄膜
トランジスタおよびその製造方法が提供される。
トランジスタおよびその製造方法が提供される。
さらに、保護層としてS r N xを用いれば二の保
護層と遮光層とを連続形成しパターニングすることがで
きる。
護層と遮光層とを連続形成しパターニングすることがで
きる。
第1図は、本発明の第1の実施例による薄膜トランジス
タの断面図、 第2図は、本発明の第2の実施例による薄膜トランジス
タの断面図、 第3図は、従来の薄膜トランジスタの例を説明する断面
図である。 図において、 ガラス基板 ゲート電極 ゲート絶縁層 半導体層 ソース/ドレイン電極 透明電極 保護膜 遮光膜 4.5 6.7 10、工1 第1の実施例による薄膜トランジスタ 第1図
タの断面図、 第2図は、本発明の第2の実施例による薄膜トランジス
タの断面図、 第3図は、従来の薄膜トランジスタの例を説明する断面
図である。 図において、 ガラス基板 ゲート電極 ゲート絶縁層 半導体層 ソース/ドレイン電極 透明電極 保護膜 遮光膜 4.5 6.7 10、工1 第1の実施例による薄膜トランジスタ 第1図
Claims (5)
- (1)、ガラス基板と、 前記ガラス基板上に形成したゲート電極層と、前記ゲー
ト電極層と前記ガラス基板上に形成したゲート絶縁層と
、 前記ゲート絶縁層上に形成したアモルファスシリコンか
らなる半導体層と、 前記半導体層上に形成した一対のソース/ドレイン電極
層と、 前記ドレイン電極層と前記ゲート絶縁層上に形成した透
明電極層と、 前記半導体層と前記ソース/ドレイン電極層との上に形
成した保護層と、 前記保護層の前記半導体層を覆う表面上に形成されたア
モルファスシリコンからなる遮光層と を含む薄膜トランジスタ。 - (2)、前記保護層は、前記透明電極層の表面上をほぼ
除いて形成される請求項1記載の薄膜トランジスタ。 - (3)、透明基板上にゲート電極を形成し、前記ゲート
電極と前記透明基板上にゲート絶縁層を形成し、 前記ゲート絶縁層上にアモルファスシリコンからなる半
導体層を形成し、 前記半導体層上に一対のソース/ドレイン電極層を形成
し、 前記ドレイン電極層と前記ゲート絶縁層上に透明電極層
を形成し、 前記半導体層と前記ソース/ドレイン電極層の表面上に
保護層を形成し、 前記保護層の前記半導体層を覆う表面上にアモルファス
シリコンからなる遮光層を形成する各工程を含む薄膜ト
ランジスタの製造方法。 - (4)、前記遮光層をマスクとして前記保護層の前記遮
光層に覆われた部分以外の部分を除去する工程を含む請
求項3記載の薄膜トランジスタの製造方法。 - (5)、前記保護層はSiN_xにより形成され、その
保護層と遮光層のアモルファスシリコン膜とをプラズマ
化学気相成長により連続成膜し、パターニングする請求
項3記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253965A JPH04132263A (ja) | 1990-09-21 | 1990-09-21 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253965A JPH04132263A (ja) | 1990-09-21 | 1990-09-21 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04132263A true JPH04132263A (ja) | 1992-05-06 |
Family
ID=17258409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2253965A Pending JPH04132263A (ja) | 1990-09-21 | 1990-09-21 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04132263A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618849A (ja) * | 1992-07-06 | 1994-01-28 | Mitsubishi Electric Corp | アクティブマトリックス型液晶表示装置およびその内部残留電圧の定量評価方法 |
JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにtftアレイ基板の製造方法 |
JP2001092379A (ja) * | 1999-09-27 | 2001-04-06 | Nec Corp | アクティブマトリックス基板及びその製造方法 |
JP2009224354A (ja) * | 2008-03-13 | 2009-10-01 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2019101116A (ja) * | 2017-11-29 | 2019-06-24 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890782A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
JPS6132471A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 薄膜トランジスタ |
JPS6281061A (ja) * | 1985-10-04 | 1987-04-14 | Fujitsu Ltd | 薄膜トランジスタの構造 |
JPS63215078A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
-
1990
- 1990-09-21 JP JP2253965A patent/JPH04132263A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890782A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
JPS6132471A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 薄膜トランジスタ |
JPS6281061A (ja) * | 1985-10-04 | 1987-04-14 | Fujitsu Ltd | 薄膜トランジスタの構造 |
JPS63215078A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618849A (ja) * | 1992-07-06 | 1994-01-28 | Mitsubishi Electric Corp | アクティブマトリックス型液晶表示装置およびその内部残留電圧の定量評価方法 |
JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにtftアレイ基板の製造方法 |
JP2001092379A (ja) * | 1999-09-27 | 2001-04-06 | Nec Corp | アクティブマトリックス基板及びその製造方法 |
JP2009224354A (ja) * | 2008-03-13 | 2009-10-01 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP4626659B2 (ja) * | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
US8134154B2 (en) | 2008-03-13 | 2012-03-13 | Sony Corporation | Thin film transistor and display |
US8618545B2 (en) | 2008-03-13 | 2013-12-31 | Sony Corporation | Thin film transistor and display |
JP2019101116A (ja) * | 2017-11-29 | 2019-06-24 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
US10914995B2 (en) | 2017-11-29 | 2021-02-09 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05251705A (ja) | 薄膜トランジスタ | |
JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
KR101980751B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
JPH08179355A (ja) | アクティブマトリクス基板 | |
US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
JPH04313729A (ja) | 液晶表示装置 | |
JPH04132263A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH10133227A (ja) | 液晶表示装置およびその製造方法 | |
JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR101626362B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
JPS60117690A (ja) | 半導体装置 | |
JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2002250913A (ja) | 液晶表示装置とその製造方法 | |
JPH04367268A (ja) | 薄膜トランジスタアレイ装置 | |
JPH0933944A (ja) | 液晶表示装置 | |
JPH0385529A (ja) | 薄膜半導体表示装置 | |
JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
JPH0990409A (ja) | 液晶表示素子 | |
JPH07142737A (ja) | 薄膜トランジスタの製造方法 |