JPS6281061A - 薄膜トランジスタの構造 - Google Patents
薄膜トランジスタの構造Info
- Publication number
- JPS6281061A JPS6281061A JP60220260A JP22026085A JPS6281061A JP S6281061 A JPS6281061 A JP S6281061A JP 60220260 A JP60220260 A JP 60220260A JP 22026085 A JP22026085 A JP 22026085A JP S6281061 A JPS6281061 A JP S6281061A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- amorphous silicon
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 14
- 238000010276 construction Methods 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000005086 pumping Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、アクティブマトリックス形液晶表示装置のア
クティブ素子に用いるアモルファスシリコン薄膜トラン
ジスタに光が照射されたときにオフ電流が増加したりソ
ース電位がドレイン電極の影響を受けるのを解決するこ
とを目的としたもので、遮光膜の影響によるソース、ド
レイン電極間における容量結合をなくすようにして目的
の達成を図っている。
クティブ素子に用いるアモルファスシリコン薄膜トラン
ジスタに光が照射されたときにオフ電流が増加したりソ
ース電位がドレイン電極の影響を受けるのを解決するこ
とを目的としたもので、遮光膜の影響によるソース、ド
レイン電極間における容量結合をなくすようにして目的
の達成を図っている。
本発明は、アモルファスシリコン薄膜トランジスタ（ａ
−３ｉＴＰＴ）の構造に関するものである。
−３ｉＴＰＴ）の構造に関するものである。
ａ−３ｉＴＦＴはアクティブマトリックス形液晶表示装
置のアクティブ素子として使用されるが、この場合、該
ａ−３ｉＴＦＴの表面には、光照射時におけるオフ電流
の増加等を避けるために遮光膜が設けられている。
置のアクティブ素子として使用されるが、この場合、該
ａ−３ｉＴＦＴの表面には、光照射時におけるオフ電流
の増加等を避けるために遮光膜が設けられている。
この種の従来のａ−３ｉＴＦＴの構造を第２図及び第３
図に示す。
図に示す。
第２図のａ−３ｉＴＦＴ１は、絶縁性基板２上に、ゲー
ト電極３と、ゲート絶縁膜４と、動作半導体層としての
アモルファスシリコン膜（ａ−３ｉ膜）５と、ソース電
極６及びドレイン電極７と、保護膜８とを形成してなり
、保護膜８の表面には金属膜（遮光膜）９が設けられて
いる。
ト電極３と、ゲート絶縁膜４と、動作半導体層としての
アモルファスシリコン膜（ａ−３ｉ膜）５と、ソース電
極６及びドレイン電極７と、保護膜８とを形成してなり
、保護膜８の表面には金属膜（遮光膜）９が設けられて
いる。
また、第３図のａ −Ｓ ｉ Ｔ Ｆ Ｔ １１は、遮
光膜としてａ−３ｉ薄膜１２を備えており、その他の構
成は第２図と同様である。
光膜としてａ−３ｉ薄膜１２を備えており、その他の構
成は第２図と同様である。
ところが、第２図のａ−３ｉＴＦＴの場合は、遮光膜が
金属であるため、交流駆動させるとソース、ドレイン電
極間に遮光膜を介して容量結合（Ｃカップル）が生じる
。これは、第３図のように金属膜の代わりにａ−３ｉ薄
膜を遮光膜として用いることによっていくらか低減でき
るが、依然としてＣカップルの影響は残る。
金属であるため、交流駆動させるとソース、ドレイン電
極間に遮光膜を介して容量結合（Ｃカップル）が生じる
。これは、第３図のように金属膜の代わりにａ−３ｉ薄
膜を遮光膜として用いることによっていくらか低減でき
るが、依然としてＣカップルの影響は残る。
本発明は上述の問題点を解決することのできる薄膜トラ
ンジスタの構造を提供するもので、そのための手段とし
て１．第１図に示すような保護膜構成を採用している。
ンジスタの構造を提供するもので、そのための手段とし
て１．第１図に示すような保護膜構成を採用している。
保護膜は、第１の絶縁膜と、第１のアモルファスシリコ
ン膜と、第２の絶縁膜と、第２のアモルファスシリコン
膜とを下から順に形成して構成されている。
ン膜と、第２の絶縁膜と、第２のアモルファスシリコン
膜とを下から順に形成して構成されている。
アモルファスシリコンは光吸収性を有しているので、こ
れを利用した保護膜は遮光膜としての役割を果たす。ま
た、アモルファスシリコン膜は絶縁膜を介した２重構造
となっているため、従来問題となっていた遮光膜を介し
てのソース、ドレイン電極間のＣカップルをなくすこと
ができる。
れを利用した保護膜は遮光膜としての役割を果たす。ま
た、アモルファスシリコン膜は絶縁膜を介した２重構造
となっているため、従来問題となっていた遮光膜を介し
てのソース、ドレイン電極間のＣカップルをなくすこと
ができる。
以下、第１図に関連して本発明の詳細な説明する。
第１図は、本発明に係る薄膜トランジスタの構造を示す
断面図で、ａ −Ｓ ｉ Ｔ Ｆ Ｔ ２１は、絶縁性
基板２２上にゲート電極２３と、ゲート絶縁膜２４と、
動作半導体層としてのａ−３ｉ膜２５と、ソース電極２
６及びドレイン電極２７とを形成してなり、その表面に
は保護膜２８が設けられている。
断面図で、ａ −Ｓ ｉ Ｔ Ｆ Ｔ ２１は、絶縁性
基板２２上にゲート電極２３と、ゲート絶縁膜２４と、
動作半導体層としてのａ−３ｉ膜２５と、ソース電極２
６及びドレイン電極２７とを形成してなり、その表面に
は保護膜２８が設けられている。
保護膜２８は、第１の絶縁膜２９と、第１のａ−３ｉ膜
３０と、第２の絶縁膜３１と、第２のａ−３ｉ膜３２と
を下から順に形成してなる。第１のａ−３ｉ膜３０はソ
ース、ドレイン電極２６゜２７間のａ−３ｔ膜２５（チ
ャネル層）を−都連光するように設けられて、下部遮光
膜を構成している。また、第２のａ−３ｔ膜３２は、第
２の絶縁膜３１を介してチャネル層と第１のａ−３ｔ膜
３０の一部を遮光するように設けられて上部遮光膜を構
成している。
３０と、第２の絶縁膜３１と、第２のａ−３ｉ膜３２と
を下から順に形成してなる。第１のａ−３ｉ膜３０はソ
ース、ドレイン電極２６゜２７間のａ−３ｔ膜２５（チ
ャネル層）を−都連光するように設けられて、下部遮光
膜を構成している。また、第２のａ−３ｔ膜３２は、第
２の絶縁膜３１を介してチャネル層と第１のａ−３ｔ膜
３０の一部を遮光するように設けられて上部遮光膜を構
成している。
このように、第２の絶縁膜３１を介した２重構造の第１
．第２のａ−３ｔ膜３０．３２は、それぞれ遮光膜とし
ての役割を果たしくａ−３ｉが光吸収性を有しているた
め）、シかも一部が重なってチャネル層を覆っているた
め、ＴＰＴを完全に遮光する。また、この遮光膜内にお
いて光励起によって生じたフリーキャリアは反対電極側
に移動できず、遮光膜を介してのソース、ドレイン電極
間のＣカップルを低減できる。従って、光照射時におい
てもＴＰＴのオフ電流の増加が避けられ、かつソース電
位がドレイン電極の影響を受けないのでアクティブマト
リックス液晶表示パネルの階調表示が可能になる。
．第２のａ−３ｔ膜３０．３２は、それぞれ遮光膜とし
ての役割を果たしくａ−３ｉが光吸収性を有しているた
め）、シかも一部が重なってチャネル層を覆っているた
め、ＴＰＴを完全に遮光する。また、この遮光膜内にお
いて光励起によって生じたフリーキャリアは反対電極側
に移動できず、遮光膜を介してのソース、ドレイン電極
間のＣカップルを低減できる。従って、光照射時におい
てもＴＰＴのオフ電流の増加が避けられ、かつソース電
位がドレイン電極の影響を受けないのでアクティブマト
リックス液晶表示パネルの階調表示が可能になる。
以上述べたように、本発明によれば、容量結合のない遮
光膜を構成することができるので、交流ノイズのないＴ
ＰＴを得ることができ、品質の良い液晶表示が実現され
る。
光膜を構成することができるので、交流ノイズのないＴ
ＰＴを得ることができ、品質の良い液晶表示が実現され
る。
第１図は本発明の実施例の薄膜トランジスタの構造を示
す断面図、 第２図は従来の薄膜トランジスタの構造を示す断面図、 第３図は従来の他の薄膜トランジスタの構造を示す断面
図で、 図中、 ２１はアモルファスシリコン薄膜トランジスタ、２２は
絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのアモルファスシリコン膜、 ２６はソース電極、 ２７はドレイン電極、 ２８は保護膜、 ２９は第１の絶縁膜、 ３０は第１のアモルファスシリコン膜（上部遮光膜）、 ３１は第２の絶縁膜、 ３２は第２のアモルファスシリコン膜（上部遮光膜）で
ある。 ２３ゲートＩｌ［２２ｗＡＲ牲Ｘ板 本完明のｓＲトランジスタの構造を示すＷＩｒ面図第１
図
す断面図、 第２図は従来の薄膜トランジスタの構造を示す断面図、 第３図は従来の他の薄膜トランジスタの構造を示す断面
図で、 図中、 ２１はアモルファスシリコン薄膜トランジスタ、２２は
絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのアモルファスシリコン膜、 ２６はソース電極、 ２７はドレイン電極、 ２８は保護膜、 ２９は第１の絶縁膜、 ３０は第１のアモルファスシリコン膜（上部遮光膜）、 ３１は第２の絶縁膜、 ３２は第２のアモルファスシリコン膜（上部遮光膜）で
ある。 ２３ゲートＩｌ［２２ｗＡＲ牲Ｘ板 本完明のｓＲトランジスタの構造を示すＷＩｒ面図第１
図
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上に、ゲート電極、ゲート絶縁膜、動作
半導体層としてのアモルファスシリコン膜、ソース及び
ドレイン電極を形成してなり、表面に保護膜が形成され
たアモルファスシリコン薄膜トランジスタにおいて、 前記保護膜が、第１の絶縁膜と、第１のアモルファスシ
リコン膜と、第２の絶縁膜と、第２のアモルファスシリ
コン膜とを下から順に形成して構成されたことを特徴と
する薄膜トランジスタの構造。 ２、第１のアモルファスシリコン膜と第２のアモルファ
スシリコン膜が、ソース、ドレイン電極間の電流方向に
一部の重なりをもつように配置された特許請求の範囲第
１項記載の薄膜トランジスタの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220260A JPS6281061A (ja) | 1985-10-04 | 1985-10-04 | 薄膜トランジスタの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220260A JPS6281061A (ja) | 1985-10-04 | 1985-10-04 | 薄膜トランジスタの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281061A true JPS6281061A (ja) | 1987-04-14 |
Family
ID=16748394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60220260A Pending JPS6281061A (ja) | 1985-10-04 | 1985-10-04 | 薄膜トランジスタの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132263A (ja) * | 1990-09-21 | 1992-05-06 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
-
1985
- 1985-10-04 JP JP60220260A patent/JPS6281061A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132263A (ja) * | 1990-09-21 | 1992-05-06 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634089B2 (ja) | 表示装置 | |
| KR100305275B1 (ko) | 액티브매트릭스형표시장치 | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| US5674757A (en) | Process of fabricating a self-aligned thin-film transistor for a liquid crystal display | |
| KR960042178A (ko) | 표시 장치 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2009063955A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JPH08179355A (ja) | アクティブマトリクス基板 | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JPS6281061A (ja) | 薄膜トランジスタの構造 | |
| JP4011606B2 (ja) | 表示装置 | |
| JPS59108360A (ja) | 半導体装置 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JP3056855B2 (ja) | 反射型液晶パネル | |
| JPH06130416A (ja) | 液晶表示装置 | |
| JPH07333655A (ja) | アクティブマトリクス型表示装置 | |
| JP3551952B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH02222928A (ja) | 液晶表示装置 | |
| JPS6138472B2 (ja) | ||
| JPH05341323A (ja) | 液晶表示装置 | |
| JPH11183932A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JPH0220832A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPS6064379A (ja) | 液晶表示装置 |