JPS6132471A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS6132471A
JPS6132471A JP15284984A JP15284984A JPS6132471A JP S6132471 A JPS6132471 A JP S6132471A JP 15284984 A JP15284984 A JP 15284984A JP 15284984 A JP15284984 A JP 15284984A JP S6132471 A JPS6132471 A JP S6132471A
Authority
JP
Japan
Prior art keywords
film
deposited
amorphous
patterned
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15284984A
Other languages
English (en)
Inventor
Yoshiyuki Kaneko
好之 金子
Koichi Seki
浩一 関
Akira Sasano
笹野 晃
Toshihisa Tsukada
俊久 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15284984A priority Critical patent/JPS6132471A/ja
Publication of JPS6132471A publication Critical patent/JPS6132471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は非晶質シリコンを用いた薄膜トランジスタに係
り、特に十分な遮光を可能にする構造に関する。
〔発明の背景〕
アクティブマトリクスパネル用に非晶質シリコンを用い
た薄膜トランジスタの開発が活発に行なわれている。非
晶質シリコンは光導電性を有するため、これによる素子
特性劣化を防止する目的の遮光対策が重要な問題であっ
た。従来の薄膜トランジスタの代表的な構造の一例とし
て特開昭58−33872号に記されたものがある。第
1図は上記公知例に記された構造に遮光膜の配置を合せ
記した図である。同図の構造をとった場合透明基板1側
からの入射光は、ゲート電極2とソース・ドレイン電極
4で遮ぎり、その反対側からの光は遮光膜7で遮ぎらせ
る6尚上記公知例ではゲート電極とソース・ドレイン電
極をセルファラインさせているが、ここでは特にこの構
造に限らない。本構造の薄膜トランジスタにおいては、
非晶質シリコン層5の能動領域を確実に遮光膜7の下に
位置させるために各々のパターンのマスク合せに労を要
し、工程数が多くなる。また、遮光膜7からはみ出した
非晶質シリコン層に入射する光の影響を防ぐことについ
ては配慮がなされていない。
〔発明の目的〕
本発明の目的は、非晶質シリコンを用いた薄膜トランジ
スタにおいて、その非晶質シリコンへの光を十分に遮る
事が可能で、しかもそれを少い工程数で形成することの
できる素子構造を提供することにある。
〔発明の概要〕
本発明においては、基板上にまず所定パターンのゲート
電極を形成しこの上にゲート絶縁膜を介してソース・ド
レイン電極を形成し、その上に非晶質シリコン薄膜を堆
積する。更にその上にチャネル保護膜を堆積後その上に
遮光膜パターンを形成して、その遮光膜をマスクとして
チャネル保護膜・非晶質シリコン膜をエツチングするこ
とにより、遮光膜に整合した非晶質シリコン層を能動領
域とする薄膜トランジスタを得る。本構造の薄膜トラン
ジスタでは、ソース・ドレイン電極とゲート電極で透明
基板側からの光を遮り、上記遮光膜でもう一方からの光
を遮ることになる。しかも遮光膜と非晶質シリコン層を
整列して形成するため、マスク合せの回数も減少し、か
つまた当該層に斜めに入射する光の影響も小さくするこ
とが可能になった。
〔発明の実施例〕
以下本発明の一実施例を第2図(8)〜(c)により説
明する。透明な絶縁基板l上に厚さ2000人のCrの
蒸着、パターニングによりゲート電極2を形成する。次
に5iH4(N2ベース20%)。
NH,、N、を流量比1:2:14で流しグロー放電に
より厚さ3000人の窒化シリコン膜を堆積し。
パターニングしてこれをゲート絶縁膜3とする。
次にAρ、Crをこの順に真空蒸着法で1μm。
1000人堆積しパターニングして、ソース・ドレイン
電極14a及びbとする。この上に5iH4(H。
ベース10%)、PH,(H,ベース500ppm)を
流量比1=4から1=1で流し、グロー放電により厚さ
200人の低抵抗(比抵抗〜IKΩ・Cm)n型非晶質
シリコン膜15を堆積する(a)。次にソース・ドレイ
ン電極間のn型非晶質シリコン膜をCF4プラズマエッ
チにより除去した後、更にこの上に5IH4(H2ベー
ス10%)のグロー放電により、厚さ4000人の非晶
質シリコン膜16を堆積し、更にチャネル部保護膜17
として、上記ゲート絶縁膜と同一条件で厚さ3000人
の窒化シリコン膜を形成する。次にこの上に遮光膜18
として厚さ2000人のCr膜を蒸着してパターニング
しくb)、更にこのパターンをマスクとしてチャネル保
護膜、非晶質シリコン膜をエツチングする(c)。最後
に素子領域外の配線部を所望のパターンに形成してTP
Tを完成する。
なお、本発明は上記実施例に限定されない、例えば、電
極の形成法は蒸着に限らずスパッタ法でもよい。また、
ゲート絶縁膜、チャネル保護膜は窒化シリコン膜に限ら
ず酸化シリコンその他の絶縁体でもよい。また、ゲート
電極、遮光膜は素子外部からの入射光を遮光する効果を
持つ不透明材料であれば他の金属でも良い。また、ソー
ス・ドレイン電極は多層構造を持つものに限らず、他の
金属でも良い。
〔発明の効果〕
本発明による構造の薄膜トランジスタは、マスク合せの
回数を減らして、能動層、遮光膜層を形成することがで
き、素子の基板側及びその反対側からの入射光を十分に
遮ることができるので、オフ電流を低下させて良い特性
を得るという効果がある。
【図面の簡単な説明】

Claims (1)

    【特許請求の範囲】
  1.  非晶質シリコン層を能動領域とする素子において該能
    動領域を絶縁膜を挟んで上面に形成された遮光膜に整列
    させて設けたことを特徴とする薄膜トランジスタ。
JP15284984A 1984-07-25 1984-07-25 薄膜トランジスタ Pending JPS6132471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15284984A JPS6132471A (ja) 1984-07-25 1984-07-25 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15284984A JPS6132471A (ja) 1984-07-25 1984-07-25 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS6132471A true JPS6132471A (ja) 1986-02-15

Family

ID=15549470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15284984A Pending JPS6132471A (ja) 1984-07-25 1984-07-25 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS6132471A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333208A2 (de) * 1988-03-18 1989-09-20 Nokia (Deutschland) GmbH Dünnschichttransistor mit Lichtschutz aus amorphem Kohlenstoff und Verfahren zur Herstellung des Lichtschutzes
US4958205A (en) * 1985-03-29 1990-09-18 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing the same
US5021850A (en) * 1988-07-13 1991-06-04 Seikosha Co., Ltd. Silicon thin film transistor
JPH0416242U (ja) * 1990-05-30 1992-02-10
JPH0474476A (ja) * 1990-07-17 1992-03-09 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
US5101242A (en) * 1989-02-17 1992-03-31 International Business Machines Corporation Thin film transistor
US5109260A (en) * 1989-07-10 1992-04-28 Seikosha Co., Ltd. Silicon thin film transistor and method for producing the same
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
US5122849A (en) * 1988-07-13 1992-06-16 Seikosha Co., Ltd. Silicon thin film transistor
US5146301A (en) * 1987-10-15 1992-09-08 Sharp Kabushiki Kaisha Terminal electrode structure of a liquid crystal panel display
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5371398A (en) * 1988-10-19 1994-12-06 Fuji Xerox Co., Ltd. Thin film transistor
US5552630A (en) * 1990-04-13 1996-09-03 Fuji Xerox Co., Ltd. Thin film transistor having metallic light shield

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958205A (en) * 1985-03-29 1990-09-18 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing the same
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5137841A (en) * 1985-03-29 1992-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a thin film transistor using positive and negative photoresists
US5146301A (en) * 1987-10-15 1992-09-08 Sharp Kabushiki Kaisha Terminal electrode structure of a liquid crystal panel display
EP0333208A2 (de) * 1988-03-18 1989-09-20 Nokia (Deutschland) GmbH Dünnschichttransistor mit Lichtschutz aus amorphem Kohlenstoff und Verfahren zur Herstellung des Lichtschutzes
US5122849A (en) * 1988-07-13 1992-06-16 Seikosha Co., Ltd. Silicon thin film transistor
US5071779A (en) * 1988-07-13 1991-12-10 Seikosha Co., Ltd. Method for producing a silicon thin film transistor
US5021850A (en) * 1988-07-13 1991-06-04 Seikosha Co., Ltd. Silicon thin film transistor
US5371398A (en) * 1988-10-19 1994-12-06 Fuji Xerox Co., Ltd. Thin film transistor
US5101242A (en) * 1989-02-17 1992-03-31 International Business Machines Corporation Thin film transistor
US5109260A (en) * 1989-07-10 1992-04-28 Seikosha Co., Ltd. Silicon thin film transistor and method for producing the same
US5552630A (en) * 1990-04-13 1996-09-03 Fuji Xerox Co., Ltd. Thin film transistor having metallic light shield
JPH0416242U (ja) * 1990-05-30 1992-02-10
JPH0474476A (ja) * 1990-07-17 1992-03-09 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
JP3082679B2 (ja) 薄膜トランジスタおよびその製造方法
US6746905B1 (en) Thin film transistor and manufacturing process therefor
JPH1093102A (ja) 薄膜トランジスタの製造方法
JPS6132471A (ja) 薄膜トランジスタ
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
KR970006733B1 (ko) 박막트랜지스터 제조방법
US4704784A (en) Method of making thin film field effect transistors for a liquid crystal display device
JPH06310492A (ja) チタン系薄膜のエッチング液及び半導体装置の製造方法
JPH0613405A (ja) 薄膜トランジスタ及びその製造方法
JPS61187369A (ja) 薄膜トランジスタの製造方法
JPH0370178A (ja) 半導体装置
JPS61191072A (ja) 薄膜トランジスタとその製造方法
JP3175390B2 (ja) 薄膜トランジスタ及びその製造方法
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JPH0323429A (ja) 薄膜トランジスタ
JPH09246554A (ja) 薄膜トランジスタの製造方法および液晶表示装置
JPH07273346A (ja) 薄膜トランジスタの製造方法
JPH06275645A (ja) 半導体装置の製造方法
JPH01236655A (ja) 薄膜電界効果トランジスタとその製造方法
KR100270363B1 (ko) 박막트랜지스터 제조방법
JPH059940B2 (ja)
JP2522832Y2 (ja) 薄膜トランジスタ
JPH098312A (ja) 薄膜トランジスタおよびその製造方法
KR100608570B1 (ko) 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법