KR100608570B1 - 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 - Google Patents
박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 Download PDFInfo
- Publication number
- KR100608570B1 KR100608570B1 KR1020030097886A KR20030097886A KR100608570B1 KR 100608570 B1 KR100608570 B1 KR 100608570B1 KR 1020030097886 A KR1020030097886 A KR 1020030097886A KR 20030097886 A KR20030097886 A KR 20030097886A KR 100608570 B1 KR100608570 B1 KR 100608570B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- forming
- active region
- gate insulating
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000007788 liquid Substances 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 35
- 239000011810 insulating material Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 239000003054 catalyst Substances 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 13
- 238000001179 sorption measurement Methods 0.000 claims abstract description 7
- 239000007772 electrode material Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 230000003197 catalytic effect Effects 0.000 claims description 8
- 239000011133 lead Substances 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 22
- 239000012535 impurity Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 19
- 230000008025 crystallization Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005984 hydrogenation reaction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 238000010828 elution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명의 목적은, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있는 박막트랜지스터 제조방법 및 그것을 포함한 액정표시장치용 기판 제조방법을 제공함에 있다.
본 발명은, 기판 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 제 1 절연물질을 증착하는 단계와; 상기 제 1 절연물질과 상기 비정질 실리콘을 동시에 패턴하여, 제 1 액티브 영역과, 제 1 액티브 영역의 양측에 위치하는 제 2 액티브 영역이 정의된 비정질 실리콘 패턴과 상기 비정질 실리콘 패턴 상에 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 제 2 게이트 절연막물질과 게이트 전극물질을 형성하는 단계와; 상기 비정질 실리콘패턴의 제 1 액티브영역에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 제 2 게이트 졀연막물질과 제 1 게이트 절연막을 패턴하는 단계와; 상기 게이트 전극과 제 2 및 제 1 게이트 절연막을 형성 후에, 제 2 액티브영역의 표면에 촉매 금속을 흡착하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
본 발명은, 비정질 실리콘 상에 게이트 절연막을 증착한 후 실리콘 패턴을 형성함으로써, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있는 효과가 있다.
Description
도 1a 내지 1e는 금속 유도 결정화 방법을 이용한 종래의 다결정 실리콘 박막트랜지스터 제조방법을 도시한 공정 단면도.
도 2는 본 발명의 실시예에 따라 형성된 박막트랜지스터를 포함하는 액정표시장치용 기판을 도시한 평면도.
도 3a 내지 3e는 본 발명의 실시예에 따른, 금속 유도 결정화 방법을 이용한 다결정 실리콘 박막트랜지스터 및 액정표시장치용 기판을 제조하는 방법을 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 112 : 버퍼층
114 : 비정질 실리콘 패턴 116a : 제 1 게이트 절연막
115 : 포토레지스트 패턴
본 발명은 박막트랜지스터에 관한 것으로, 보다 상세하게는 스위칭 소자인 다결정 실리콘(poly-Si) 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판의 제조 방법에 관한 것이다.
일반적으로 다결정 실리콘박막을 형성하기 위해서는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 플라즈마 기상 증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD)방법으로 절연 기판에 대략 500Å의 두께로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화하는 방법을 사용한다. 실리콘 결정화 방법은 다음과 같이 크게 네 가지로 분류될 수 있다.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
넷째, 금속유도 측면 결정화방법(metal induced lateral crystallization : MILC)방법은 액티브 영역에 산화막 패턴을 형성한 후, 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 산화막 패턴의 하부는 실리콘 결정이 측면으로 성장하기 때문에 캐리어의 이동도를 개선할 수 있는 방법이다.
이하, 첨부한 도면을 참조하여, 전술한 금속 유도 결정화 방법을 통한 종래의 다결정 박막트랜지스터 제조방법을 설명한다.
도 1a 내지 1e는 금속 유도 결정화 방법을 이용한 종래의 다결정 실리콘 박막트랜지스터 제조방법을 도시한 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 기판(10) 상에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 실리콘 절연물질 그룹 중 선택된 하나를 증착하여, 버퍼층(12)을 형성한다. 버퍼층(12)은 가해진 열에 의해 기판(10)의 내부에서 알칼리 물질의 용출을 방지하기 위함이다.
다음으로, 버퍼층(12)의 상부에 비정질 실리콘(a-Si:H) 증착하고 열을 가하여 탈수소 공정을 진행한다. 탈수소 공정은 비정질 실리콘에 존재하는 수소를 제거하기 위해 진행된다.
다음으로, 비정질 실리콘 상에 감광성 물질인 포토레지스트를 도포하고, 노광, 현상 공정을 진행한다. 현상 공정을 진행하게 되면, 비정질 실리콘 상에 포토레지스트 패턴(15)이 형성된다.
다음으로, 식각 공정을 진행하여, 포토레지스트 패턴(15) 하부에 비정질 실 리콘 패턴(14)을 형성한다.
다음으로, 스트립 공정을 통해 비정질 실리콘 패턴(14) 상에 위치한 포토레지스트 패턴(15)을 제거하게 된다.
비정질 실리콘 패턴(14)의 가운데 영역을 제 1 액티브 영역(A1)이라 정의하고, 제 1 액티브 영역(A1)의 양측을 제 2 액티브 영역(A2)이라 정의한다.
다음으로, 도 1b에 도시한 바와 같이, 비정질 실리콘 패턴(14)이 형성된 기판의 전면에 산화 실리콘(SiO2)을 증착하여 게이트 절연막(16)을 형성한다.
다음으로, 게이트 절연막(16)의 상부에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)등을 포함하는 도전성 금속을 증착하고 패턴하여, 게이트 전극(18)을 형성한다.
이때, 게이트 절연막(16)은 게이트 전극(18)의 외부로 노출된 부분이 식각되어 게이트 전극(18)과 평면적으로 겹치는 형상으로 구성된다.
다음으로, 제 2 액티브 영역(A2)에 대응하여 불순물 이온(n+ 또는 p+)을 도핑하는 공정을 진행한다.
다음으로, 게이트 전극(18)이 형성된 기판의 전면에 촉매금속(20)을 증착하여 제 2 액티브 영역(A2)의 표면에 촉매금속(20)이 흡착되도록 한다.
이때, 촉매 금속(20)으로 납(Pb),니켈(Ni)과 코발트(Co) 등을 사용할 수 있으며, 이러한 촉매금속(16)을 흡착하는 방법은 이온 샤워(ion shower), 이온 도핑(ion doping), 스퍼터링(sputtering)방법, CVD 방법 등을 사용할 수 있다.
이때, 제 1 액티브 영역(A1)에는 촉매 금속(20)이 흡착되지 않은 상태이다.
전술한 방법으로 촉매금속(20)이 흡착된 비정질 실리콘 패턴(14)을 열처리하게 된다. 열처리를 하게 되면 비정질 실리콘 패턴(14)은 결정화가 진행되기 시작하며 제 1 액티브 영역(A1)은 촉매금속(20)의 영향으로 측면 결정화가 진행된다.
물론, 제 2 액티브 영역(A2)은 일반적인 MIC 결정화와 동일한 결정화가 진행되며, 결정화와 동시에 제 2 액티브 영역(A2)은 앞서 도핑한 불순물에 의해 오믹 콘택층(ohmic contact layer)이 된다.
전술한 바와 같은 결정화 공정이 완료 되면, 도 1c에 도시한 바와 같이, 비정질 실리콘 패턴(도 1b의 14 참조)이 결정화된 다결정 실리콘 패턴(14a)이 형성된다. 그리고, 게이트 전극(18)이 형성된 기판에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 층간 절연막(22)을 형성한다.
다음으로, 층간 절연막(22)을 패턴하여 양 측의 제 2 액티브 영역(A2)을 각각 노출하는 제 1 콘택홀(24)과 제 2 콘택홀(26)을 형성한다.
다음으로, 층간 절연막(22)이 형성된 기판에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 콘택홀(24)을 통해 노출된 제 2 액티브 영역(A2)과 접촉하는 소스 전극(28)과, 소스 전극(28)과 이격되어 위치하고 상기 제 2 콘택홀(26)을 통해 노출된 제 2 액티 브 영역(A2)과 접촉하는 드레인 전극(30)을 형성한다.
다음으로, 도 1d에 도시한 바와 같이, 소스 및 드레인 전극(28, 30)이 형성된 기판 에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(32)을 형성한다.
다음으로, 수소(H2) 가스 분위기에서 열처리하여 다결정 실리콘 패턴(14a)에 대한 수소화 공정을 진행하게 된다. 수소화 공정이 진행되면 다결정 실리콘 패턴(14a)에 수소가 주입된다.
전술한 바와 같은 공정을 진행하여 종래의 다결정 박막트랜지스터를 제조할 수 있다.
한편, 전술한 바와 같은 공정을 진행한 후에, 도 1e에 도시한 바와 같이, 보호막(32)을 패턴하여 드레인 전극(30)을 노출하는 제 3 콘택홀(34)을 형성한다.
다음으로, ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide)를 포함하는 투명 도전성 금속물질을 증착하고, 패턴하여 제 3 콘택홀(34)을 통해 드레인 전극(30)과 연결되는 화소 전극(40)을 형성한다.
전술한 바와 같은 공정을 진행하게 되면, 종래의 박막트랜지스터를 포함한 액정표시장치용 기판을 제조할 수 있게 된다.
그런데, 종래의 박막트랜지스터 제조방법은 비정질 실리콘 패턴을 형성하기 위해 포토레지스트를 사용하게 되는데, 포토레지스트와 비정질 실리콘이 접촉하게 됨으로써 포토레지스트에 포함되어 있던 각종 이온성 불순물이 비정질 실리콘 패턴 표면에 흡착된다. 그와 같이 흡착된 이온성 불순물은 전하의 이동을 방해하여 박막트랜지스터가 열화되는 문제가 발생한다.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있는 박막트랜지스터 제조방법 및 그것을 포함한 액정표시장치용 기판 제조방법을 제공함에 있다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 기판 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 제 1 절연물질을 증착하는 단계와; 상기 제 1 절연물질과 상기 비정질 실리콘을 동시에 패턴하여, 제 1 액티브 영역과, 제 1 액티브 영역의 양측에 위치하는 제 2 액티브 영역이 정의된 비정질 실리콘 패턴과 상기 비정질 실리콘 패턴 상에 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 제 2 게이트 절연막물질과 게이트 전극물질을 형성하는 단계와; 상기 비정질 실리콘패턴의 제 1 액티브영역에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 제 2 게이트 절연막물질과 제 1 게이트 절연막을 패턴하는 단계와; 상기 게이트 전극과 제 2 및 제 1 게이트 절연막을 형성 후에, 제 2 액티브영역의 표면에 촉매 금속을 흡착하는 단계와; 상기 촉매 금속 흡착 후에, 상기 비정질 실리콘 패턴을 결정화하는 단계와; 양 측의 상기 제 2 액티브 영역 각각을 노출하는 제 1, 2 콘택홀을 갖는 층간 절연막을 형성하는 단계와; 상기 제 1, 2 콘택홀과 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
여기서, 상기 제 1 액티브 영역에 대응하여 상기 제 1, 2 게이트 절연막과 상기 게이트 전극을 형성하는 단계는, 상기 제 1 게이트 절연막 상에 순차적으로 제 2 절연물질과 금속물질을 증착하고, 상기 금속물질을 패턴하여 상기 제 1 액티브 영역에 대응하는 게이트 전극을 형성하는 단계와; 상기 게이트 전극 하부의 상기 제 2 절연물질과 상기 제 1 게이트 절연막을 식각하여 상기 제 1 액티브 영역에 대응하는 상기 제 2 게이트 절연막과 상기 제 1 게이트 절연막을 형성하는 단계를 포함할 수 있다.
그리고, 상기 촉매 금속은 니켈, 코발트, 납을 포함하는 금속 물질 중 선택된 하나일 수 있다. 또한, 상기 게이트 전극, 제 2 및 제 1 게이트 절연막 형성하는 단계 후, 상기 제 2 액티브 영역에 n+와, p+ 이온 중 선택된 하나를 도핑하는 단계를 더욱 포함할 수 있다. 또한, 상기 비정질 실리콘을 증착하기 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더욱 포함할 수 있다.
다른 측면에서, 본 발명은, 기판 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 제 1 절연물질을 증착하는 단계와; 상기 제 1 절연물질과 상기 비정질 실리콘을 동시에 패턴하여, 제 1 액티브 영역과, 제 1 액티브 영역의 양측에 위치하는 제 2 액티브 영역이 정의된 비정질 실리콘 패턴과 상기 비정질 실리콘 패턴 상에 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 제 2 게이트 절연막물질과 게이트 전극물질을 형성하는 단계와; 상기 비정질 실리콘패턴의 제 1 액티브영역에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 제 2 게이트 절연막물질과 제 1 게이트 절연막을 패턴하는 단계와; 상기 게이트 전극과 제 2 및 제 1 게이트 절연막을 형성 후에, 제 2 액티브영역의 표면에 촉매 금속을 흡착하는 단계와; 상기 촉매 금속 흡착 후에, 상기 비정질 실리콘 패턴을 결정화하는 단계와; 양 측의 상기 제 2 액티브 영역 각각을 노출하는 제 1, 2 콘택홀을 갖는 층간 절연막을 형성하는 단계와; 상기 제 1, 2 콘택홀과 접촉하는 소스 및 드레인 전극을 형성하는 단계와; 상기 드레인 전극을 노출하는 제 3 콘택홀을 갖는 보호막을 형성하고, 상기 제 3 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판 제조방법을 제공한다.
여기서, 상기 제 1 액티브 영역에 대응하여 상기 제 1, 2 게이트 절연막과 상기 게이트 전극을 형성하는 단계는, 상기 제 1 게이트 절연막 상에 순차적으로 제 2 절연물질과 금속물질을 증착하고, 상기 금속물질을 패턴하여 상기 제 1 액티브 영역에 대응하는 게이트 전극을 형성하는 단계와; 상기 게이트 전극 하부의 상기 제 2 절연물질과 상기 제 1 게이트 절연막을 식각하여 상기 제 1 액티브 영역에 대응하는 상기 제 2 게이트 절연막과 상기 제 1 게이트 절연막을 형성하는 단계를 포함할 수 있다.
그리고, 상기 촉매 금속은 니켈, 코발트, 납을 포함하는 금속 물질 중 선택된 하나일 수 있다. 또한, 상기 게이트 전극, 제 2 및 제 1 게이트 절연막 형성하는 단계 후, 상기 제 2 액티브 영역에 n+와, p+ 이온 중 선택된 하나를 도핑하는 단계를 더욱 포함할 수 있다. 또한, 상기 비정질 실리콘을 증착하기 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더욱 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
본 발명은, 비정질 실리콘 상에 게이트 절연막을 증착한 후, 포토레지스트를 사용하여 비정질 실리콘 패턴을 형성하게 된다. 따라서, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있게 된다.
도 2는 본 발명의 실시예에 따라 형성된 박막트랜지스터를 포함하는 액정표시장치용 기판을 도시한 평면도이다.
도시한 바와 같이, 기판(110) 상에 서로 직교하여 화소 영역(P)을 정의하는 게이트 및 데이터 배선(GL, DL)이 형성되어 있다. 그리고, 게이트 및 데이터 배선(GL, DL)이 교차하는 부분에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 있다.
박막트랜지스터(T)에는 다결정 실리콘 패턴(114a)과, 다결정 실리콘 패턴(114a) 상에 위치하는 게이트 전극(118)이 형성되어 있다. 그리고, 게이트 전극(118)을 사이에 두고 서로 일정 간격 이격되고, 다결정 실리콘 패턴(114a)과 제 1, 2 콘택홀(124, 126)을 통해 접촉하는 소스 및 드레인 전극(128, 130)이 형성되어 있다.
화소 영역(P)에는 제 3 콘택홀(134)을 통해 드레인 전극(130)과 연결되는 화소 전극(140)이 형성되어 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 박막트랜지스터 및 액정표시장치용 기판을 제조하는 방법을 설명한다.
도 3a 내지 3e는 본 발명의 실시예에 따른, 금속 유도 결정화 방법을 이용한 다결정 실리콘 박막트랜지스터 및 액정표시장치용 기판을 제조하는 방법을 도시한 공정 단면도로서, 도 2의 절단선 Ⅲ-Ⅲ을 따라 도시한 도면이다.
먼저, 도 3a에 도시한 바와 같이, 기판(110) 상에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 실리콘 절연물질 그룹 중 선택된 하나를 증착하여, 버퍼층(112)을 형성한다. 버퍼층(112)은 가해진 열에 의해 기판(110)의 내부에서 알칼리 물질의 용출을 방지하기 위함이다.
연속하여, 버퍼층(112)의 상부에 비정질 실리콘(a-Si:H)을 증착하고 열처리하여 탈수소 공정을 진행한다. 탈수소 공정은 비정질 실리콘에 존재하는 수소를 제거하기 위해 진행된다.
다음으로, 비정질 실리콘 상에 산화 실리콘(SiO2)을 증착하여 제 1 게이트 절연막(116a)을 형성한다.
다음으로 제 1 게이트 절연막(116a) 상에 감광성 물질인 포토레지스트를 도포하고, 노광, 현상 공정을 진행한다. 현상 공정을 진행하게 되면, 비정질 실리콘 상에 포토레지스트 패턴(115)이 형성된다.
다음으로, 포토레지스트 패턴(115) 하부의 제 1 게이트 절연막(116a)과 비정질 실리콘을 포토레지스트 패턴(115)을 따라 일괄 식각하여 비정질 실리콘 패턴(114)을 형성하게 된다. 이때, 제 1 게이트 절연막(116a)은 포토레지스트 패턴(115)의 외부에 노출된 부분이 식각된다.
다음으로, 스트립 공정을 통해 제 1 게이트 절연막(116a) 상에 위치한 포토레지스트 패턴(115)을 제거하게 된다.
비정질 실리콘 패턴(114)의 가운데 영역을 제 1 액티브 영역(A1)이라 정의하고, 제 1 액티브 영역(A1)의 양측을 제 2 액티브 영역(A2)이라 정의한다.
다음으로, 도 3b에 도시한 바와 같이, 제 1 게이트 절연막(116a)이 형성된 기판에 산화 실리콘(SiO2)을 증착하여 제 2 게이트 절연막(116b)을 형성한다.
다음으로, 제 2 게이트 절연막(116b)의 상부에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)등을 포함하는 도전성 금속을 증착하고 패턴하여, 게이트 전극(118)을 형성한다. 한편, 게이트 전극과 연결되고 일방향으로 연장된 게이트 배선(도 2의 GL)을 형성한다.
이때, 제 1, 2 게이트 절연막(116a, 116b)은 게이트 전극(118)의 외부로 노출된 부분이 식각되어 게이트 전극(118)과 평면적으로 겹치는 형상으로 구성된다.
다음으로, 제 2 액티브 영역(A2)에 대응하여 불순물 이온(n+ 또는 p+)을 도핑하는 공정을 진행한다.
다음으로, 게이트 전극(118)이 형성된 기판의 전면에 촉매금속(120)을 증착하여 제 2 액티브 영역(A2)의 표면에 촉매금속(120)이 흡착되도록 한다.
이때, 상기 촉매 금속(120)으로 납(Pb),니켈(Ni)과 코발트(Co) 등을 사용할 수 있으며, 이러한 촉매금속(120)을 흡착하는 방법은 이온 샤워(ion shower), 이온 도핑(ion doping), 스퍼터링(sputtering)방법, CVD 방법 등을 사용할 수 있다.
이때, 상기 제 1 액티브 영역(A1)에는 촉매 금속(120)이 흡착되지 않은 상태이다.
전술한 방법으로 촉매금속(120)이 흡착된 비정질 실리콘 패턴(114)을 열처리하게 된다. 열처리를 하게 되면 비정질 실리콘 패턴(114)은 결정화가 진행되기 시작하며 제 1 액티브 영역(A1)은 촉매금속(120)의 영향으로 측면 결정화가 진행된다.
물론, 제 2 액티브 영역(A2)은 일반적인 MIC 결정화와 동일한 결정화가 진행되며, 결정화와 동시에 제 2 액티브 영역(A2)은 앞서 도핑한 불순물에 의해 오믹 콘택층(ohmic contact layer)이 된다.
전술한 바와 같은 결정화 공정이 완료 되면, 도 3c에 도시한 바와 같이, 비정질 실리콘 패턴(도 3b의 114 참조)이 결정화된 다결정 실리콘 패턴(114a)이 형성된다. 그리고, 게이트 전극(118)이 형성된 기판에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 층간 절연막(122)을 형성한다.
다음으로, 층간 절연막(122)을 패턴하여 양 측의 제 2 액티브 영역(A2)을 각각 노출하는 제 1 콘택홀(124)과 제 2 콘택홀(126)을 형성한다.
다음으로, 층간 절연막(122)이 형성된 기판에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 제 1 콘택홀(124)을 통해 노출된 제 2 액티브 영역(A2)과 접촉하는 소스 전극(128)과, 소스 전극(128)과 이격되어 위치하고 상기 제 2 콘택홀(126)을 통해 노출된 제 2 액티브 영역(A2)과 접촉하는 드레인 전극(130)을 형성한다. 한편, 소스 전극(128)과 연결되고, 게이트 배선과 직교하여 일방향으로 연장된 데이터 배선(도 2의 DL 참조)이 형성된다.
다음으로, 도 3d에 도시한 바와 같이, 소스 및 드레인 전극(128, 130)이 형성된 기판에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(132)을 형성한다.
다음으로, 수소(H2) 가스 분위기에서 열처리하여 다결정 실리콘 패턴(114a)에 대한 수소화 공정을 진행하게 된다. 수소화 공정이 진행되면 다결정 실리콘 패턴(114a)에 수소가 주입된다.
수소화 공정은 탈수소 공정에 의해 실리콘 물질에서 제거된 수소를 재차 주입하게 되는데, 수소가 제거된 경우에 박막트랜지스터 구동시 제거된 수소 부분에 전하의 이동이 트랩(trap)되는 문제를 방지하기 위해 수소화 공정이 진행된다.
전술한 바와 같은 공정을 진행하여 본 발명의 실시예에 따른 다결정 박막트랜지스터를 제조할 수 있다.
한편, 전술한 바와 같은 공정을 진행한 후에, 도 3e에 도시한 바와 같이, 보호막(132)을 패턴하여 드레인 전극(130)을 노출하는 제 3 콘택홀(134)을 형성한다.
다음으로, ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide)를 포함하는 투명 도전성 금속물질을 증착하고, 패턴하여 제 3 콘택홀(134)을 통해 드레인 전극(130)과 연결되는 화소 전극(140)을 형성한다.
전술한 바와 같은 공정을 진행하게 되면, 본 발명의 실시예에 따라 형성된 박막트랜지스터를 포함한 액정표시장치용 기판을 제조할 수 있게 된다.
한편, 전술한 바와 같은 방법으로 형성된 박막트랜지스터는, 액정표시장치 이외에 유기전계발광소자(또는 유기 EL) 등과 같이 박막트랜지스터를 스위칭 소자로서 이용하는 경우에 다양하게 적용될 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 박막트랜지스터는, 비정질 실리콘 상에 게이트 절연막을 증착한 후, 포토레지스트를 사용하여 비정질 실리콘 패턴을 형성함으로써, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있게 된다.
전술한 바와 같이, 본 발명은, 비정질 실리콘 상에 게이트 절연막을 증착한 후 비정질 실리콘 패턴을 형성함으로써, 포토레지스트의 각종 이온성 불순물이 비정질 실리콘 패턴에 흡착되는 것을 방지할 수 있는 효과가 있다.
Claims (10)
- 기판 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 제 1 절연물질을 증착하는 단계와;상기 제 1 절연물질과 상기 비정질 실리콘을 동시에 패턴하여, 제 1 액티브 영역과, 제 1 액티브 영역의 양측에 위치하는 제 2 액티브 영역이 정의된 비정질 실리콘 패턴과 상기 비정질 실리콘 패턴 상에 제 1 게이트 절연막을 형성하는 단계와;상기 제 1 게이트 절연막 상에 제 2 게이트 절연막물질과 게이트 전극물질을 형성하는 단계와;상기 비정질 실리콘패턴의 제 1 액티브영역에 대응하여 게이트 전극을 형성하는 단계와;상기 게이트 전극을 마스크로 하여 제 2 게이트 절연막물질과 제 1 게이트 절연막을 패턴하는 단계와;상기 게이트 전극과 제 2 및 제 1 게이트 절연막을 형성 후에, 제 2 액티브영역의 표면에 촉매 금속을 흡착하는 단계와;상기 촉매 금속 흡착 후에, 상기 비정질 실리콘 패턴을 결정화하는 단계와;양 측의 상기 제 2 액티브 영역 각각을 노출하는 제 1, 2 콘택홀을 갖는 층간 절연막을 형성하는 단계와;상기 제 1, 2 콘택홀과 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
- 삭제
- 제 1 항에 있어서,상기 촉매 금속은 니켈, 코발트, 납을 포함하는 금속 물질 중 선택된 하나인 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 게이트 전극, 제 2 및 제 1 게이트 절연막 형성하는 단계 후, 상기 제 2 액티브 영역에 n+와, p+ 이온 중 선택된 하나를 도핑하는 단계를 더욱 포함하는 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘을 증착하기 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더욱 포함하는 박막트랜지스터 제조방법.
- 기판 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 제 1 절연물질을 증착하는 단계와;상기 제 1 절연물질과 상기 비정질 실리콘을 동시에 패턴하여, 제 1 액티브 영역과, 제 1 액티브 영역의 양측에 위치하는 제 2 액티브 영역이 정의된 비정질 실리콘 패턴과 상기 비정질 실리콘 패턴 상에 제 1 게이트 절연막을 형성하는 단계와;상기 제 1 게이트 절연막 상에 제 2 게이트 절연막물질과 게이트 전극물질을 형성하는 단계와;상기 비정질 실리콘패턴의 제 1 액티브영역에 대응하여 게이트 전극을 형성하는 단계와;상기 게이트 전극을 마스크로 하여 제 2 게이트 절연막물질과 제 1 게이트 절연막을 패턴하는 단계와;상기 게이트 전극과 제 2 및 제 1 게이트 절연막을 형성 후에, 제 2 액티브영역의 표면에 촉매 금속을 흡착하는 단계와;상기 촉매 금속 흡착 후에, 상기 비정질 실리콘 패턴을 결정화하는 단계와;양 측의 상기 제 2 액티브 영역 각각을 노출하는 제 1, 2 콘택홀을 갖는 층간 절연막을 형성하는 단계와;상기 제 1, 2 콘택홀과 접촉하는 소스 및 드레인 전극을 형성하는 단계와;상기 드레인 전극을 노출하는 제 3 콘택홀을 갖는 보호막을 형성하고, 상기 제 3 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판 제조방법.
- 삭제
- 제 6 항에 있어서,상기 촉매 금속은 니켈, 코발트, 납을 포함하는 금속 물질 중 선택된 하나인 액정표시장치용 기판 제조방법.
- 제 6 항에 있어서,상기 게이트 전극, 제 2 및 제 1 게이트 절연막 형성하는 단계 후, 상기 제 2 액티브 영역에 n+와, p+ 이온 중 선택된 하나를 도핑하는 단계를 더욱 포함하는 액정표시장치용 기판 제조방법.
- 제 6 항에 있어서,상기 비정질 실리콘을 증착하기 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더욱 포함하는 액정표시장치용 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097886A KR100608570B1 (ko) | 2003-12-26 | 2003-12-26 | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097886A KR100608570B1 (ko) | 2003-12-26 | 2003-12-26 | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066580A KR20050066580A (ko) | 2005-06-30 |
| KR100608570B1 true KR100608570B1 (ko) | 2006-08-03 |
Family
ID=37257640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030097886A KR100608570B1 (ko) | 2003-12-26 | 2003-12-26 | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100608570B1 (ko) |
-
2003
- 2003-12-26 KR KR1020030097886A patent/KR100608570B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050066580A (ko) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US7916230B2 (en) | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| EP2728620B1 (en) | Array substrate, manufacturing method thereof and display device | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US7955911B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| US20130168683A1 (en) | Thin film transistor and manufacturing method thereof | |
| KR100333276B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| US7462291B2 (en) | Method of fabricating array substrate for liquid crystal display device | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR100608570B1 (ko) | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 | |
| US20090256151A1 (en) | Display substrate and method of manufacturing the same | |
| KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR100576204B1 (ko) | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 | |
| KR101475411B1 (ko) | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100934328B1 (ko) | 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법 | |
| CN107564820B (zh) | 氧化物薄膜晶体管及其制备方法 | |
| KR100944875B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고 이를이용한 기판 | |
| KR20080022741A (ko) | 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPS63158875A (ja) | 薄膜トランジスタの製造方法 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101186518B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 14 |