KR20080022741A - 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 - Google Patents

금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR20080022741A
KR20080022741A KR1020060086298A KR20060086298A KR20080022741A KR 20080022741 A KR20080022741 A KR 20080022741A KR 1020060086298 A KR1020060086298 A KR 1020060086298A KR 20060086298 A KR20060086298 A KR 20060086298A KR 20080022741 A KR20080022741 A KR 20080022741A
Authority
KR
South Korea
Prior art keywords
metal film
aluminum
containing metal
etching
film
Prior art date
Application number
KR1020060086298A
Other languages
English (en)
Inventor
오현욱
신문영
정진구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060086298A priority Critical patent/KR20080022741A/ko
Publication of KR20080022741A publication Critical patent/KR20080022741A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

알루미늄을 포함하는 다층의 금속배선을 건식 식각을 이용하여 패터닝한 다음 습식 식각을 이용하여 상기 금속 배선의 측면으로 노출된 알루미늄층의 일부를 제거하여 힐록 발생을 감소시킬 수 있는 금속 배선 패턴 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법이 개시된다.
금속배선, 힐록, 알루미늄 배선, 습식 식각, 건식 식각, 리세스

Description

금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조 방법{MEHTOD FOR FORMING METAL LINE PATTERN AND METHOD FOR MANUFACTRUING THIN FILM TRANSISTOR SUBSTRATE}
도 1 내지 도 4는 본 발명이 일 실시예에 따른 금속 배선의 형성 방법을 설명하기 위한 단면 개념도.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제작 방법을 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기판 21, 161 ; 배리어 금속막
22, 162 : 알루미늄 함유 금속막 23, 163 : 캐핑 금속막
20 : 금속 배선 120 : 액티브 패턴
130 : 게이트 절연막 140 : 게이트 전극
150 : 층간 절연막 170 : 소스 전극
180 : 드레인 전극 190 : 보호막
200 : 화소 전극
본 발명은 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 금속 배선의 힐록(hillock)을 방지할 수 있는 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
최근 들어 반도체 소자 또는 표시 패널은 알루미늄을 내부의 금속 배선으로 사용고 있다. 하지만, 알루미늄의 경우 결정방향이 각기 달라 그 조직이 안정적이지 못하고, 하부 절연막과 알루미늄 간의 열 팽창 개수차로 인해 힐록이 발생하는 단점이 있다. 즉, 알루미늄을 이용하여 금속 배선을 형성하고, 이후에 열 공정을 수행하게 되면 알루미늄 배선은 열에 의해 연신되려고 하나 열팽창계수가 작은 하부 절연막에 의해 압축응력을 받게 된다. 이 응력이 완화되는 부분에서 알루미늄 입자가 성장하여 힐록이 발생한다.
특히 최근들어 배선의 선폭이 미세화되고, 배선과 배선 사이의 거리가 더욱 가까워지고 있기 때문에 알루미늄 배선의 측면으로 발생하는 힐록에 의해 인접한 배선들간이 쇼트되는 불량이 빈번하게 발생하는 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 건식 식각을 통해 알루미늄을 포함하는 금속배선을 패터닝한 다음 습식 식각을 통해 알루미늄층의 측면의 일부를 식각하여 알루미늄 배선의 측면 힐록 발생을 방지할 수 있는 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 기판 상에 배리어 금속막 및 알루미늄 함유 금속막을 순차적으로 형성하는 단계와, 상기 배리어 금속막 및 상기 알루미늄 함유 금속막을 패터닝 하여 금속 패턴을 형성하는 단계와, 상기 배리어 금속막 상의 알루미늄 함유 금속막의 측면 영역을 식각하는 단계를 포함하는 금속 배선 패턴 형성 방법을 제공한다.
여기서, 상기 알루미늄 함유 금속막 상에 캐핑 금속막이 마련될 수도 있다.
상기의 배리어 금속막 및 상기 알루미늄 함유 금속막을 패터닝 하여 상기 금속 패턴을 형성하는 단계는, 상기 알루미늄 함유 금속막 상에 감광막 마스크 패턴을 형성하는 단계와, 상기 감광막 마스크 패턴을 식각 마스크로 하는 제 1 식각 공정을 실시하여 상기 알루미늄 함유 금속막 및 상기 배리어 금속막을 제거하는 단계를 포함하고, 상기 배리어 금속막 상의 알루미늄 함유 금속막의 측면 영역을 식각하는 단계는, 상기 감광막 마스크 패턴을 식각 마스크로 하는 제 2 식각 공정을 실시하여 측면으로 노출된 상기 알루미늄 함유 금속막의 일부를 제거하는 단계와, 상 기 감광막 마스크 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
이때, 상기 제 1 식각 공정으로 건식 식각을 실시하고, 상기 제 2 식각 공정으로 습식 식각을 실시하되, 상기 제 2 식각 공정이 상기 제 1 식각 공정보다 상기 배리어 금속막과 상기 알루미늄 함유 금속막간의 식각 선택비가 더 큰 조건하에서 수행되는 것이 바람직하다.
또한, 본 발명에 따른 하부 구조물 상에 마련된 배리어 금속막과, 상기 배리어 금속막 상에 마련된 알루미늄 함유 금속막과, 상기 알루미늄 함유 금속막 상에 마련된 캐핑 금속막을 포함하고, 상기 배리어 금속막 및 상기 캐핑 금속막 사이의 측면 내측으로 상기 알루미늄 함유 금속막 일부가 리세스된 금속 배선 패턴을 제공한다.
여기서, 상기 배리어 금속막 및 상기 캐핑 금속막은 Ti, TiN, Cr, MoW 및 Mo 중 어느 하나의 금속 또는 상기 금속을 포함하는 합금을 사용하고, 상기 알루미늄 함유 금속막은 Al, Al(Nd), Al(Cu) 및 Al(Si) 중 어느 하나를 사용하는 것이 바람직하다.
또한, 본 발명에 따른 소스 영역 및 드레인 영역이 정의된 액티브층 상에 게이트 절연막 및 게이트 전극이 형성된 기판을 마련하는 단계와, 상기 기판 상에 층간 절연막을 형성한 다음 상기 층간 절연막의 일부를 제거하여 상기 소스 영역 및 상기 드레인 영역의 일부를 노출하는 소스 및 드레인 콘택홀을 형성하는 단계와, 상기 층간 절연막 상에 배리어 금속막 및 알루미늄 함유 금속막을 순차적으로 형성하는 단계와, 제 1 식각 공정을 통해 상기 배리어 금속막 및 상기 알루미늄 함유 금속막을 식각하여 상기 소스 콘택홀을 통해 상기 소스 영역에 접속되는 소스 전극 및 상기 드레인 콘택홀을 통해 상기 드레인 영역에 접속되는 드레인 전극을 형성하는 단계와, 제 2 식각 공정을 통해 상기 소스 전극 및 상기 드레인 전극 측면영역의 상기 알루미늄 함유 금속막의 일부를 식각하는 단계와, 상기 소스 전극 및 드레인 전극 상에 보호막을 형성하는 단계 및 상기 보호막 상에 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 상부에 또는 위에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1 내지 도 4는 본 발명이 일 실시예에 따른 금속 배선의 형성 방법을 설 명하기 위한 단면 개념도이다.
도 1을 참조하면, 기판(10) 상에 배리어 금속막(21), 알루미늄 함유 금속막(22) 및 캐핑 금속막(23)을 순차적으로 형성한다.
여기서, 상기 기판(10)은 하부 반도체 구조물이 형성된 반도체 기판 또는 하부 구조물이 형성된 투광성 절연기판을 사용할 수 있다. 그리고, 상기 기판(10)에는 하부 구조물을 보호하기 위한 절연막이 형성될 수 있다. 이러한 기판(10) 상에 CVD법, PVD법 및 스퍼터링 법 등의 다양한 증착 방법을 통해 배리어 금속막(21)을 형성한다. 본 실시예에서는 스퍼터링 법을 이용하여 기판(10) 상에 배리어 금속막(21)을 형성하는 것이 바람직하다. 이때, 상기 배리어 금속막(21)으로는 Ti, TiN, Cr, MoW 및 Mo 중 어느 하나의 금속 또는 상기 금속을 포함하는 합금을 사용하는 것이 바람직하다. 상기 배리어 금속막(21) 상에 스퍼터링 법을 이용하여 알루미늄 함유 금속막(22)을 형성한다. 이때, 알루미늄 함유 금속막(22)으로는 Al, Al(Nd), Al(Cu) 및 Al(Si) 중 어느 하나를 사용하는 것이 바람직하다. 그리고, 상기 알루미늄 함유 금속막(22) 상에 스퍼터링 법을 이용하여 캐핑 금속막(23)을 형성한다. 캐핑 금속막(23)으로는 Ti, TiN, Cr, MoW 및 Mo 중 어느 하나의 금속 또는 상기 금속을 포함하는 합금을 사용하는 것이 바람직하다. 본 실시예에서는 상기 알루미늄 함유 금속막(22)의 하부와 상부 영역에 각기 배리어 금속막(21)과 캐핑 금속막(23)을 형성한다. 이를 통해 알루미늄 함유 금속막(22)의 상부 및 하부 영역으로의 힐록 발생을 방지할 수 있다. 그리고, 상기 배리어 금속막(21)과 캐핑 금속막(23)을 통해 후속 공정에서 제작되는 배선과의 계면 저항을 줄일 수도 있다.
도 2를 참조하면, 상기 캐핑 금속막(23)상에 감광막을 도포한다. 이후, 금속 배선 형성을 위한 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 마스크 패턴(31)을 형성한다. 이때, 상기 감광막 마스크 패턴(31)은 금속 배선이 형성될 영역 상에는 감광막이 잔류하고, 나머지 영역에는 감광막이 제거된 형상을 갖는 것이 바람직하다.
도 3을 참조하면, 감광막 마스크 패턴(31)을 식각 마스크로 하는 제 1 식각 공정을 실시하여 상기 캐핑 금속막(23), 알루미늄 함유 금속막(22) 및 배리어 금속막(21)을 순차적으로 식각하여 금속 배선(20)을 형성한다. 이때, 제 1 식각 공정은 건식 식각을 수행하는 것이 바람직하다. 즉, 플라즈마에 의해 활성화된 이온을 이용하여 감광막 마스크 패턴(31)을 통해 노출된 영역의 캐핑 금속막(23), 알루미늄 함유 금속막(22) 및 배리어 금속막(21)을 동시에 식각한다. 본 실시예에서는 상기 캐핑 금속막(23)과 배리어 금속막(23)을 동일한 물질로 제작하는 것이 효과적이다. 그리고, 제 1 식각 공정은 캐핑 금속막(23) 및 배리어 금속막(21)과, 알루미늄 함유 금속막(22) 사이의 식각 선택비가 거의 없는 식각을 수행하는 것이 바람직하다.
도 4를 참조하면, 제 2 식각 공정을 실시하여 캐핑 금속막(23)과 배리어 금속막(21) 사이 영역으로 노출된 알루미늄 함유 금속막(22)의 일부를 식각한다.
제 2 식각 공정으로는 캐핑 금속막(23) 및 배리어 금속막(21)과, 알루미늄 함유 금속막(22) 사이의 식각 선택비가 큰 식각 용액을 이용한 습식 식각을 실시한다. 이때, 캐핑 금속막(23) 및 배리어 금속막(21)과 알루미늄 함유 금속막(22)의 식각 선택비는 1 : 10 내지 1 : 1000 인 것이 바람직하다. 이를 위해 상술한 용액으로는 알루미늄 막을 식각할 수 있는 에쳔트(etchant)를 사용하거나, HF 용액을 사용하는 것이 효과적이다. 물론 본 실시예의 캐핑 금속막(23)과 배리어 금속막(21)은 습식 식각으로 쉽게 제거되지 않는 금속성의 물질막을 사용할 수도 있다.
이와 같이 제 1 식각 공정을 통해 제작된 금속 배선(20)을 습식의 제 2 식각 공정을 통해 식각하여 금속 배선 측면으로 노출된 알루미늄 함유 금속막(22)만을 선택적으로 식각할 수 있다. 즉, 상술한 습식 식각을 수행하게 되면 금속배선(20)의 상부면은 감광막 마스크 패턴(31)에 의해 보호되지만, 금속 배선(20)의 측면은 식각 용액에 노출된다. 이때, 금속 배선(20)의 측면으로 노출된 금속막 중에서 알루미늄 함유 금속막(22)이 습식 식각 용액에 쉽게 제거 되기 때문에 일루미늄 함유 금속막(22)의 일부를 선택적으로 제거할 수 있다.
이와 같이 제 2 식각 공정을 실시하여 금속 배선(20)의 측면으로 노출된 알루미늄 함유 금속막(22)의 일부를 식각하며 알루미늄 함유 금속막(22)과 배리어 금속막(21) 간의 접촉 면적이 줄어들게 되고, 이로인해 후속 열처리에서 인가되는 스트레스를 줄일 수 있어 금속 배선(20) 측면의 힐록 발생을 줄일 수 있다. 통상 배리어 금속막(21) 하부에는 절연막이 배치되어 있다. 따라서, 이러한 적층구조를 열처리 하면 절연막의 압축응력의 영향으로 인해 배리어 금속막(21)에는 압축응력이 걸리게 된다. 반면에 배리어 금속막(21) 상에 형성된 알루미늄 함유 금속막(22)에는 신장 응력이 걸리게 된다. 따라서, 배리어 금속막(21)과 알루미늄 함유 금속막(22) 사이의 접촉면이 넓을 경우에는 이러한 응력을 완화하기 위해 금속 배 선(20)의 측면 방향으로 힐록이 발생할 수 있다. 하지만, 본 실시예는 배리어 금속막(21)과 알루미늄 함유 금속막(22) 사이의 접촉 면적을 줄임으로 인해 알루미늄 함유 금속막(22)에 작용하는 신장응력이 감소되므로 상술한 응력들에 의한 힐록 발생을 줄일 수 있다. 또한, 알루미늄 함유 금속막(22)이 배리어 금속막(21)과 캐핑 금속막(23)의 내측 영역에 위치하기 때문에 알루미늄 함유 금속막(22)의 측면으로 힐록이 발생하더라도 그 돌출 길이가 줄어들 수 있다. 이후, 상기 금속 배선(20) 상측에 잔류하는 감광막 마스크 패턴(31)을 제거한다.
물론 본 실시예에 따른 금속 배선의 제조 방법은 상술한 설명에 한정되지 않고, 다양한 변형예가 가능하다. 예를 들어 상기 금속 배선의 제작시 상기 캐핑 금속막(23)을 형성하지 않을 수도 있다. 즉, 기판(10) 상에 배리어 금속막(21)과 알루미늄 함유 금속막(22)을 형성하고, 그 상부에 감광막 마스크 패턴(31)을 형성한 다음 식각하여 금속 배선(20)을 형성한다. 이후, 상기 감광막 마스크 패턴(31) 하측 측면의 알루미늄 함유 금속막(22)을 선택적으로 식각하여 배리어 금속막(21) 상부에 상기 배리어 금속막(21) 보다 그 폭 또는 길이가 작은 알루미늄 함유 금속막(22)이 형성된 금속 배선(20)을 제작할 수 있다. 이를 통해 알루미늄 함유 금속막(22)과 배리어 금속막(21) 간의 접촉 면적을 줄일 수 있다.
상술한 제작 방법을 통해 제작된 금속배선은 반도체 소자 또는 표시 패널의 게이트 배선, 데이터 배선 등의 금속성의 배선에 사용될 수 있다. 하기에서는 상술한 제작 방법을 통해 제작된 금속 배선이 평판 표시 패널의 데이터 배선으로 사용되는 경우에 관해 도면을 참조하여 설명한다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제작 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 투광성 절연 기판(110) 상에 액티브 패턴(120)을 형성하고, 그 상부에 게이트 절연막(130)을 형성한다.
즉, 투광성 절연 기판(110) 상에 다결정 실리콘 박막을 형성한다. 이러한 다결정 실리콘 박막은 기판(110) 상에 비정질 실리콘 박막을 증착한 다음 결정화 공정을 진행하여 제작할 수 있다. 즉, 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법 또는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법을 통해 기판(110) 상에 비정질 실리콘 박막(a-Si:H)을 증착한다. 이후, 상기 비정질 실리콘 박막의 수소를 제거하는 탈 수소화(dehydrogenation) 공정을 진행한 다음 열을 이용하여 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다. 이때, 상기 열을 이용한 결정화 방법으로는 고상 결정화(Solid Phase Crystallization; SPC)방법과 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법을 사용하는 것이 효과적이다. 그리고, 상기 기판(110) 상에 실리콘 산화막 및 실리콘 질화막 중 적어도 어느 하나로 구성된 버퍼층(미도시)을 형성하고, 그 상부에 다결정 실리콘 박막을 형성할 수도 있다.
상기 다결정 실리콘 박막 상에 감광막을 도포하고, 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 마스크 패턴을 형성한다. 상기 감광막 마스크 패턴을 이용하여 다결정 실리콘 박막을 제거한 다음 감광막 마스크 패턴을 제거하여 기판 상에 액티브 패턴(120)을 형성한다.
이후, 액티브 패턴(120)이 형성된 기판(110) 전면에 실리콘 산화막 및/또는 실리콘 질화막을 포함하는 절연성막을 형성하여 게이트 절연막(130)을 마련한다.
도 6을 참조하면, 상기 액티브 패턴(120) 상부 영역의 게이트 절연막(130) 상에 게이트 전극(140)을 형성하고, 게이트 전극(140) 양측 영역의 액티브 패턴(120) 내에 소스 영역(122) 및 드레인 영역(123)을 형성한다.
즉, 게이트 절연막(130)이 형성된 기판(110)의 전면에 제 1 도전성막을 형성하고, 이를 패터닝 하여 게이트 전극(140)을 형성한다.그리고, 도시되지는 않았지만 상기 게이트 전극(140)과 접속된 게이트 라인과 스토리지 라인도 동시에 형성한다.
상기 제 1 도전성막은 Mo, Cu, Al, Ti, Cr 및 이들의 합금 중 적어도 어느 하나를 사용하는 것이 바람직하다. 물론 상기 제 1 도전성막으로 앞선 금속 배선 제작 방법에서 설명하였던 바와 같이 배리어 금속막, 알루미늄 함유 금속막 및 캐핑막이 적층된 막을 사용할 수도 있다. 제 1 도전성막 상에 감광막을 도포하고, 마스크를 이용한 노광 및 현상 공정을 통해 감광막 마스크 패턴을 형성한다. 상기 감광막 마스크 패턴을 식각 마스크로하는 식각 공정을 실시하여 게이트 전극(140)을 형성한다. 이때, 제 1 도전성막으로 배리어 금속막, 알루미늄 함유 금속막 및 캐핑 금속막을 사용하는 경우는 게이트 전극(140) 측면으로 노출된 알루미늄 함유 금속막의 일부를 식각하는 공정을 더 실시할 수 있다. 여기서, 게이트 전극(140)은 도 6에 도시된 바와 같이 액티브 패턴(120)의 상부 영역에 배치되는 것이 바람직하다. 이때, 게이트 전극(140)과 중첩되는 액티브 패턴(120)은 채널 영역(121)으 로 정의된다.
게이트 전극(140)을 형성한 다음 이온 주입 공정을 실시하여 게이트 전극(140) 양측의 액티브 패턴(120) 내에 소스 영역(122) 및 드레인 영역(123)을 형성한다.
상기 이온 주입 공정은 형성되는 트랜지스터의 특성(캐리어 특성)에 따라 N 타입 불순물 이온을 주입하는 공정과 P 타입 불순물 이온을 주입하는 공정을 분리(즉, 각기 다른 마스크를 이용)하여 수행하는 것이 바람직하다. 즉, 일 마스크 패턴(미도시)을 이용하여 N 타입 불순물 이온이 주입될 영역을 개방한 다음 N 타입 불순물 이온을 게이트 전극(1510) 양측의 액티브 패턴(120)에 주입한다. 이후, 타 마스크 패턴(미도시)을 이용하여 P 타입 불순물 이온이 주입될 영역을 개방한 다음 P 타입 불순물 이온을 게이트 전극(140) 양측의 액티브 패턴(120)에 주입한다. 이를 통해 각기 N 타입 트랜지스터와 P 타입 트랜지스터를 단일 기판(110) 상에 제작할 수 있다. 물론 이에 한정되지 않고, 게이트 전극(140) 상에 이온 배리어막(미도시)을 형성하여 이를 이온 주입 마스크로 하는 이온 주입을 실시할 수도 있고, 복수의 이온 주입 즉, 고농도 이온 주입 및 저농도의 이온 주입을 실시할 수도 있다.
도 7을 참조하면, 게이트 전극(140)이 형성된 기판(110)의 전면에 층간 절연막(150)을 형성한다. 이때, 층간 절연막(150)은 실리콘 산화막 또는 실리콘 질화막을 포함하는 투광성의 무기 절연물질을 사용하는 것이 바람직하다. 물론 층간 절연막(150)으로 유기 절연물질을 사용할 수도 있다. 그리고, 층간 절연막(150)은 단층 으로 형성할 수도 있고, 복수층으로 제작할 수도 있다.
층간 절연막(150) 상에 감광막을 도포한다. 마스크를 이용한 노광 및 현상 공정을 실시하여 소스 영역(122) 및 드레인 영역(123)을 개방하는 감광막 마스크 패턴을 형성한다. 상기 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 실시하여 소스 영역(122)의 일부를 개방하는 소스 콘택홀(151)과, 드레인 영역(123)의 일부를 개방하는 드레인 콘택홀(152)을 형성한다.
도 8을 참조하면, 상기 소스 콘택홀(151) 및 드레인 콘택홀(152)이 형성된 층간 절연막(150) 상에 배리어 금속막(161), 알루미늄 함유 금속막(162) 및 캐핑 금속막(163)을 순차적으로 형성한다.
상기 캐핑 금속막(163) 상에 감광막을 도포하고, 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 마스크 패턴(164)을 형성한다. 상기 감광막 마스크 패턴(164)을 식각 마스크로 하는 제 1 식각 공정을 실시하여 상기 캐핑 금속막(163), 알루미늄 함유 금속막(162) 및 배리어 금속막(161)을 제거하여, 상기 소스 콘택홀(151)을 통해 소스 영역(122)에 접속되는 소스 전극(170)을 형성하고, 상기 드레인 콘택홀(152)을 통해 드레인 영역(123)에 접속되는 드레인 전극(180)을 형성한다. 그리고, 도시되지는 않았지만, 상기 소스 전극(170)에 접속된 소스 라인도 형성한다. 이때, 제 1 식각 공정을 통해 상기 캐핑 금속막(163), 알루미늄 함유 금속막(162) 및 배리어 금속막(161)을 동시에 제거한다. 이를 위해 앞서 설명한 바와 같이 상기 금속막들간의 식각 선택비가 낮은 건식 식각을 실시하는 것이 바람직하다.
도 9를 참조하면, 상기 감광막 마스크 패턴(164)을 식각 마스크로 하는 제 2 식각 공정을 실시하여 상기 패터닝된 소스 전극(170) 및 드레인 전극(180)의 측면 영역으로 노출된 알루미늄 함유 금속막(162)의 일부를 제거한다. 이때, 상기 제 2 식각 공정은 상기 알루미늄 함유 금속막(162) 만을 선택적으로 식각 할 수 있는 습식 식각을 수행하는 것이 바람직하다. 이를 통해 소스 전극(170) 및 드레인 전극(180) 측면으로 노출된 알루미늄 함유 금속막(162)은 제거되고, 캐핑 금속막(163) 및 배리어 금속막(161)은 거의 식각되지 않는다. 이를 통해 상기 캐핑 금속막(163)과 배리어 금속막(161) 사이에 이들의 사이즈보다 작은 사이즈를 갖는 알루미늄 함유 금속막(162)을 포함하는 소스 전극(170) 및 드레인 전극(180)을 제작할 수 있게 된다. 이를 통해 상기 소스 전극(170) 및 드레인 전극(180)의 측면으로 발생할 수 있는 힐록의 발생을 줄일 수 있게 되어 소자의 신뢰성을 향상시킬 수 있다.
상기 제 2 식각 공정시 공정 조건(공정시간, 에천트의 종류 및 농도, 공정 온도 등)을 조절하여 소스 전극(170) 및 드레인 전극(180)의 측면으로 식각되는 알루미늄 함유 금속막의 두께를 조절할 수 있다. 제 2 식각 공정 완료후, 상기 감광막 마스크 패턴(164)를 제거한다.
도 10을 참조하면, 상기 소스 전극(170) 및 드레인 전극(180)이 형성된 기판(110) 전면에 보호막(190)을 형성한다. 상기 보호막(190)으로 무기 절연 물질 또는 유기 절연 물질을 사용한다. 상기 보호막(190)을 패터닝 하여 상기 드레인 전극(180)의 일부를 노출하는 화소 콘택홀(191)을 형성한다. 이후, 보호막(190) 상 에 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투광성의 전도성막을 전체 구조상에 증착한다. 상기 투광성의 전도성막을 패터닝하여 화소 콘택홀(191)을 통해 드레인 전극(180)과 연결되는 화소 전극(200)을 형성한다.
상술한 설명에서는 액정 표시 장치에서 사용되는 박막 트랜지스터 기판 상에 형성되는 박막 트랜지스터를 일 예로 설명하였지만, 본 발명은 이에 한정되지 않고, LTPS 및 OLED 등의 다양한 형태의 평판 표시 장치의 구동회로 및 화소 구동용 트랜지스터에 적용될 수 있다.
또한, 액정 표시 패널은 상술한 구조의 박막 트랜지스터 기판에 공통 전극 기판을 합착 밀봉한 다음 상기 두 기판 사이 영역에 액정을 주입하여 제작되는 것이 바람직하다. 이때, 상기 공통 전극 기판은 투광성 절연 기판 상에 적색, 녹색 및 청색의 컬러 필터를 형성하고, 그 상부에 공통 전극을 형성하여 제작한다. 이때, 상기 컬러 필터는 박막 트랜지스터 기판의 화소에 각기 대응되는 것이 바람직하다. 그리고, 상기 두 기판의 합착시 두 기판 사이의 셀 갭 유지를 위해 소정의 스페이서를 더 형성할 수도 있다. 그리고, 두 기판의 합착 밀봉은 실란트등의 실링 부재를 사용하는 것이 바람직하다.
물론 이에 한정되지 않고, 박막 트랜지스터 기판과, 공통 전극 기판을 마련한 다음 일 기판 상에는 액정을 적하하고, 다른 기판의 가장자리에는 실링 부재를 도포한 후에 상기 두 기판을 합착 밀봉하여 액정 표시 장치를 제작할 수도 있다.
상술한 바와 같이, 본 발명은 건식 식각을 통해 알루미늄을 포함하는 금속배선을 패터닝한 다음 습식 식각을 통해 금속 배선의 측면으로 노출된 알루미늄층의 일부를 식각하여 금속배선의 측면 힐록 발생을 줄일 수 있다.
또한, 본 발명은 알루미늄을 포함하는 금속배선의 힐록 발생을 줄여 인접하는 배선간의 쇼트 발생을 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있다
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 기판 상에 배리어 금속막 및 알루미늄 함유 금속막을 순차적으로 형성하는 단계;
    상기 배리어 금속막 및 상기 알루미늄 함유 금속막을 패터닝 하여 금속 패턴을 형성하는 단계; 및
    상기 배리어 금속막 상의 알루미늄 함유 금속막의 측면 영역을 식각하는 단계를 포함하는 금속 배선 패턴 형성 방법.
  2. 청구항 1에 있어서,
    상기 알루미늄 함유 금속막 상에 캐핑 금속막이 마련된 금속 배선 패턴 형성 방법.
  3. 청구항 1에 있어서, 상기 배리어 금속막 및 상기 알루미늄 함유 금속막을 패터닝 하여 상기 금속 패턴을 형성하는 단계는,
    상기 알루미늄 함유 금속막 상에 감광막 마스크 패턴을 형성하는 단계; 및
    상기 감광막 마스크 패턴을 식각 마스크로 하는 제 1 식각 공정을 실시하여 상기 알루미늄 함유 금속막 및 상기 배리어 금속막을 제거하는 단계를 포함하고,
    상기 배리어 금속막 상의 알루미늄 함유 금속막의 측면 영역을 식각하는 단계는,
    상기 감광막 마스크 패턴을 식각 마스크로 하는 제 2 식각 공정을 실시하여 측면으로 노출된 상기 알루미늄 함유 금속막의 일부를 제거하는 단계; 및
    상기 감광막 마스크 패턴을 제거하는 단계를 포함하는 금속 배선 패턴 형성 방법.
  4. 청구항 3에 있어서,
    상기 제 1 식각 공정으로 건식 식각을 실시하고, 상기 제 2 식각 공정으로 습식 식각을 실시하되,
    상기 제 2 식각 공정이 상기 제 1 식각 공정보다 상기 배리어 금속막과 상기 알루미늄 함유 금속막간의 식각 선택비가 더 큰 조건하에서 수행되는 금속 배선 패턴 형성 방법.
  5. 하부 구조물 상에 마련된 배리어 금속막;
    상기 배리어 금속막 상에 마련된 알루미늄 함유 금속막; 및
    상기 알루미늄 함유 금속막 상에 마련된 캐핑 금속막을 포함하고,
    상기 배리어 금속막 및 상기 캐핑 금속막 사이의 측면 내측으로 상기 알루미 늄 함유 금속막 일부가 리세스된 금속 배선 패턴
  6. 청구항 2에 있어서,
    상기 배리어 금속막 및 상기 캐핑 금속막은 Ti, TiN, Cr, MoW 및 Mo 중 어느 하나의 금속 또는 상기 금속을 포함하는 합금을 사용하고, 상기 알루미늄 함유 금속막은 Al, Al(Nd), Al(Cu) 및 Al(Si) 중 어느 하나를 사용하는 금속 배선 패턴.
  7. 소스 영역 및 드레인 영역이 정의된 액티브층 상에 게이트 절연막 및 게이트 전극이 형성된 기판을 마련하는 단계;
    상기 기판 상에 층간 절연막을 형성한 다음 상기 층간 절연막의 일부를 제거하여 상기 소스 영역 및 상기 드레인 영역의 일부를 노출하는 소스 및 드레인 콘택홀을 형성하는 단계;
    상기 층간 절연막 상에 배리어 금속막 및 알루미늄 함유 금속막을 순차적으로 형성하는 단계;
    제 1 식각 공정을 통해 상기 배리어 금속막 및 상기 알루미늄 함유 금속막을 식각하여 상기 소스 콘택홀을 통해 상기 소스 영역에 접속되는 소스 전극 및 상기 드레인 콘택홀을 통해 상기 드레인 영역에 접속되는 드레인 전극을 형성하는 단계;
    제 2 식각 공정을 통해 상기 소스 전극 및 상기 드레인 전극 측면영역의 상 기 알루미늄 함유 금속막의 일부를 식각하는 단계;
    상기 소스 전극 및 드레인 전극 상에 보호막을 형성하는 단계; 및
    상기 보호막 상에 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020060086298A 2006-09-07 2006-09-07 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 KR20080022741A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060086298A KR20080022741A (ko) 2006-09-07 2006-09-07 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086298A KR20080022741A (ko) 2006-09-07 2006-09-07 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20080022741A true KR20080022741A (ko) 2008-03-12

Family

ID=39396565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086298A KR20080022741A (ko) 2006-09-07 2006-09-07 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20080022741A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010120073A2 (ko) * 2009-04-16 2010-10-21 Park Jun-Young 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010120073A2 (ko) * 2009-04-16 2010-10-21 Park Jun-Young 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
WO2010120073A3 (ko) * 2009-04-16 2011-01-20 Park Jun-Young 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置
US11916086B2 (en) 2020-05-14 2024-02-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of display panel, display panel, and display device

Similar Documents

Publication Publication Date Title
KR101593443B1 (ko) 어레이 기판의 제조방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
US7396765B2 (en) Method of fabricating a liquid crystal display device
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100005779A (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US10510781B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR100333276B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
KR20050104953A (ko) 박막 트랜지스터 표시판의 제조 방법
US20150221677A1 (en) Active matrix substrate, display device, and production method therefor
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US7407842B2 (en) Liquid crystal display device and method of fabricating the same
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20080022741A (ko) 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법
US20090256151A1 (en) Display substrate and method of manufacturing the same
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
KR100672623B1 (ko) 액정표시장치 제조방법
KR101123513B1 (ko) 박막트랜지스터 및 그 제조방법
US8329518B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination