JP2009224354A - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
JP2009224354A
JP2009224354A JP2008063915A JP2008063915A JP2009224354A JP 2009224354 A JP2009224354 A JP 2009224354A JP 2008063915 A JP2008063915 A JP 2008063915A JP 2008063915 A JP2008063915 A JP 2008063915A JP 2009224354 A JP2009224354 A JP 2009224354A
Authority
JP
Japan
Prior art keywords
light
insulating film
layer
active layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008063915A
Other languages
English (en)
Other versions
JP4626659B2 (ja
Inventor
Durham Pal Gosain
パル ダラム ゴサイン
Tsutomu Tanaka
田中　　勉
Narihiro Morosawa
成浩 諸沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008063915A priority Critical patent/JP4626659B2/ja
Priority to TW098104380A priority patent/TWI393262B/zh
Priority to KR1020090014711A priority patent/KR20090098679A/ko
Priority to US12/392,153 priority patent/US8134154B2/en
Priority to CN2009100087790A priority patent/CN101533857B/zh
Publication of JP2009224354A publication Critical patent/JP2009224354A/ja
Application granted granted Critical
Publication of JP4626659B2 publication Critical patent/JP4626659B2/ja
Priority to US13/400,845 priority patent/US8618545B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】活性層への光の入射を確実に抑制することができる薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】ＴＦＴ１２のゲート絶縁膜５２を、窒化シリコン（ＳｉＮ）よりなる第１絶縁膜５２Ａと、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層５２Ｂと、二酸化シリコン（ＳｉＯ2 ）よりなる第２絶縁膜５３Ｂとの積層構造とする。第１光吸収層５２Ｂと活性層５３との距離を極めて近づけ、活性層５３への光の入射を確実に抑制する。第１光吸収層５２Ｂの構成材料は例えばアモルファスシリコン、厚みは１０ｎｍ以上１００ｎｍ以下であることが好ましい。
【選択図】図３

Description

本発明は、酸化物導電体またはシリコン（Ｓｉ）よりなる活性層を有する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこれを備えた表示装置に関する。
薄膜トランジスタは、液晶表示装置または有機ＥＬ（Electro Luminescence）表示装置などの基盤技術として広く応用されている。その活性層となる半導体膜としては、一般的には非晶質状態のシリコン（Ｓｉ）膜（いわゆるアモルファスシリコン膜）、またはエキシマレーザまたは固相成長により結晶化したポリシリコン膜が使用されている。また、近年では、半導体膜に、スパッタ法などの安価な装置で形成可能な金属酸化物を用いることも提案されている。
活性層にシリコン膜を使用した薄膜トランジスタでは、シリコン膜に光が入射しないように、遮光膜が設けられていることが多い。また、金属酸化物半導体の場合も、光誘起による電気伝導度の変化があることが知られており（例えば、特許文献１参照。）、遮光膜を設けることが提案されている。
特開２００７−１１５９０２号公報（図８）
しかしながら、遮光膜の材料としては、金属またはシリコンなど、導電性のあるものが用いられるので、薄膜トランジスタの特性への影響という点から、遮光膜と活性層との距離を十分に近づけることは難しく、遮光しきれないおそれがあった。また、遮光膜を設けることにより、製造工程が複雑になってしまうという問題点もあった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、活性層への光の入射を確実に抑制することができる薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
本発明による薄膜トランジスタは、（Ａ）〜（Ｃ）の構成要件を備えたものである。
（Ａ）ゲート電極
（Ｂ）活性層
（Ｃ）ゲート電極および活性層の間に設けられ、ゲート電極に接して設けられた第１絶縁膜と、第１絶縁膜に接して設けられ、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層と、第１光吸収層および活性層の間に設けられた第２絶縁膜とを有するゲート絶縁膜
本発明による表示装置は、基板に、薄膜トランジスタと、表示素子とを備えたものであって、薄膜トランジスタが、上記本発明の薄膜トランジスタにより構成されているものである。
本発明の薄膜トランジスタでは、ゲート絶縁膜が、ゲート電極に接して設けられた第１絶縁膜と、第１絶縁膜に接して設けられ、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層と、第１光吸収層と活性層との間に設けられた第２絶縁膜とを有しているので、第１光吸収層と活性層との距離が極めて近くなり、活性層への光の入射が確実に抑制され、特性が安定する。よって、この薄膜トランジスタを備えた表示装置では、例えば液晶表示装置においては、液晶の保持期間における電荷のリークが抑えられ、コントラストや輝度等の表示品質の劣化が抑制される。
本発明の薄膜トランジスタによれば、ゲート絶縁膜が、ゲート電極に接して設けられた第１絶縁膜と、第１絶縁膜に接して設けられ、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層と、第１光吸収層と活性層との間に設けられた第２絶縁膜とを有するようにしたので、第１光吸収層と活性層との距離を極めて近づけることができ、活性層への光の入射を確実に抑制することができる。
本発明の表示装置によれば、本発明による安定した特性の薄膜トランジスタを備えるようにしたので、高い表示品質を実現することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る液晶表示装置の構成を表したものである。この液晶表示装置は、液晶テレビ等に用いられるものであり、例えば、液晶表示パネル１と、バックライト部２と、画像処理部３と、フレームメモリ４と、ゲートドライバ５と、データドライバ６と、タイミング制御部７と、バックライト駆動部８とを備えている。
液晶表示パネル１は、ゲートドライバ５から供給される駆動信号によって、データドライバ６から伝達される映像信号Ｄｉに基づいて映像表示を行うものであり、マトリクス状に配置された複数の画素Ｐ１を有し、これらの画素Ｐ１ごとに駆動が行われるアクティブマトリクス方式の液晶表示パネルである。各画素Ｐ１は、例えば、液晶表示素子により構成され、赤（Ｒ；Red ）、緑（Ｇ；Green ）、青（Ｂ；Blue）の基本色のいずれかを表示するようになっている。
バックライト部２は、液晶表示パネル１に光を照射する光源であり、例えば、ＣＣＦＬ（Cold Cathode Fluorescent Lamp ：冷陰極傾向ランプ）や、ＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成されている。
画像処理部３は、外部からの映像信号Ｓ１に対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｓ２を生成するものである。
フレームメモリ４は、画像処理部３から供給される映像信号Ｓ２をフレーム単位で画素Ｐごとに記憶するものである。
タイミング制御部７は、ゲートドライバ５、データドライバ６およびバックライト駆動部８の駆動タイミングを制御するものである。また、バックライト駆動部８は、タイミング制御部７のタイミング制御に従って、バックライト部２の点灯動作を制御するものである。
図２は液晶表示パネル１の断面構造を表したものである。液晶表示パネル１は、ＴＦＴ基板（駆動基板）１０と対向基板２０との間に液晶層３０を有している。ＴＦＴ基板１０および対向基板２０の各々には、偏光板４１，４２が、それらの光学軸（図示せず）を直交させるように設けられている。
ＴＦＴ基板１０は、ガラス基板１１に、各画素Ｐ１ごとに、ＴＦＴ１２と、ＩＴＯ（Indium Tin Oxide；インジウムスズ酸化物）などよりなる画素電極１３とが形成されたものである。ＴＦＴ１２と画素電極１３との間には、層間絶縁膜１４が設けられている。画素電極１３は、層間絶縁膜１４に設けられた接続孔１４Ａを介してＴＦＴ１２に電気的に接続されている。なお、ガラス基板１１には、図示しない容量素子等が設けられている。
対向基板２０は、ガラス基板２１にＩＴＯよりなる共通電極（コモン電極）２２が形成されたものである。ガラス基板２１には、図示しないが、カラーフィルターおよびブラックマトリクス等が形成されている。
図３は、ＴＦＴ１２の一例を表したものである。ＴＦＴ１２は、例えば、ガラス基板１１上に、ゲート電極５１，ゲート絶縁膜５２，活性層５３，ストッパ層５４，ソース電極５５Ｓおよびドレイン電極５５Ｄ，層間絶縁膜５６，並びにソース配線５７Ｓおよびドレイン配線５７Ｄを順に積層したものである。
ゲート電極５１は、例えば、厚みが６５ｎｍであり、モリブデン（Ｍｏ）により構成されている。活性層５３は、例えば、厚みが５０ｎｍであり、ＩＧＺＯ（ＩｎＧａＺｎＯ），ＩｎＺｎＯ，ＺｎＯ，ＳｂＳｎＯ，ＳｒＴｉＯ3 またはＴｉＯ2 系などの酸化物半導体により構成されている。
ゲート絶縁膜５２は、ゲート電極５１および活性層５３の間に設けられ、ゲート電極５１側から順に、窒化シリコン（ＳｉＮ）よりなる第１絶縁膜５２Ａと、第１光吸収層５２Ｂと、二酸化シリコン（ＳｉＯ2 ）よりなる第２絶縁膜５３Ｂとを有している。第１光吸収層５２Ｂは、４２０ｎｍ以下の光を吸収する材料により構成されている。これにより、このＴＦＴ１２では、活性層５３への光の入射を確実に抑制することができるようになっている。
図４は、ＩＧＺＯよりなる活性層を備えたＴＦＴに対して、照射する光の波長を変化させてＴＦＴの特性変化を調べた結果を表したものである。図４から分かるように、４２０ｎｍ以下、特に３５０ｎｍ以下の光が照射された場合には、閾電圧そのものが大きく左方にシフトしてしまい、ＴＦＴが常にオン状態にあるのと変わらなくなってしまっていることが分かる。なお、上述した特許文献１には、光誘起により酸化物半導体の電気伝導度が変化することが記載されているが、このことから予測されるのはオフ電流の上昇に過ぎない。図４に示したような閾電圧そのものの著しいシフトは、本発明者らが初めて見出したものである。
第１光吸収層５２Ｂは、具体的には、アモルファスシリコンにより構成されていることが好ましい。第１光吸収層５２Ｂは、金属膜のような完全な遮光性は必要なく、４２０ｎｍ以下の光が活性層５３に入射することを遮断できればよいからである。また、第１絶縁膜５２Ａ，第１光吸収層５２Ｂおよび第２絶縁膜５２Ｃを、連続成膜することができ、工程を増やす必要がないという利点もある。
第１光吸収層５２Ｂの厚みは、１０ｎｍ以上１００ｎｍ以下であることが好ましい。図５から分かるように、４２０ｎｍ以下の波長域では、この範囲内の厚み、例えば５０ｎｍ程度であれば、十分に高い吸収係数が得られるからである。
図６は、第１光吸収層５２Ｂと活性層５３との位置関係を説明するためのものである。第１光吸収層５２Ｂと活性層５３との間の距離Ｄは、活性層５３の端（Ａ点）と第１光吸収層５２Ｂの端（Ｂ点）との間の距離Ｌに等しい（Ｄ＝Ｌ）ことが好ましい。すなわち、バックライト部２から活性層５３に一番入射しやすいのは、横から回り込むように入射する光ｎである。この光ｎは、空気とガラス基板１１との界面において４５°で入射する。活性層５３の端（Ａ点）から第１光吸収層５２Ｂに垂線を下ろし、三角形ＡＢＣを形成する。光ｎを遮光するためには、三角形ＡＢＣにおいて、ｔａｎθ＝Ｄ／Ｌ、すなわち、ｔａｎ４５°＝Ｄ／Ｌ＝１、従ってＤ＝Ｌとなる。第１光吸収層５２Ｂがゲート絶縁膜５２内に形成されていることにより、距離Ｌを小さくすることができる。これに対して、例えばガラス基板１１の裏面に遮光膜を設ける場合、距離Ｄが長くなるので、それに合わせて距離Ｌを長くしなければならないことになり、開口率が減ってしまうおそれがある。一方、距離Ｌを短くすると回り込みの光ｎを第１光吸収層５２Ｂにより吸収させることができない可能性がある。
図３に示したストッパ層５４は、例えば、厚みが２０ｎｍであり、二酸化シリコン（ＳｉＯ2 ）により構成されている。ソース電極５５Ｓおよびドレイン電極５５Ｄは、例えば、厚みが６５ｎｍであり、モリブデン（Ｍｏ）により構成されている。層間絶縁膜５７は、例えば、窒化シリコン（ＳｉＮ）／二酸化シリコン（ＳｉＯ2 ）により構成されている。ソース配線５５Ａおよびドレイン配線５６Ａは、例えばチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）により構成され、層間絶縁膜５７を貫通してソース電極５５およびドレイン電極５６に接続されている。
この液晶表示装置は、例えば、次のような製造方法により製造することができる。
まず、図７（Ａ）に示したように、ガラス基板１１に、例えばスパッタにより、上述した厚みおよび材料よりなるゲート電極５１を形成する。
次いで、図７（Ｂ）に示したように、例えばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）により、ゲート電極５１上に、上述した厚みおよび材料よりなる第１絶縁膜５２Ａ，第１光吸収層５２Ｂおよび第２絶縁膜５２Ｃを連続成膜する。すなわち、窒化シリコン（ＳｉＮ）よりなる第１絶縁膜５２Ａを形成する。次いで、供給されている原料ガスのうちシラン以外を停止し、シランのみを流すことにより、アモルファスシリコンよりなる第１光吸収層５２Ｂを形成する。そののち、シラン以外の原料ガスの供給を開始し、二酸化シリコン（ＳｉＯ2 ）よりなる第２絶縁膜５３Ｂを形成する。これにより、工程を増やすこともなく、条件を変更する必要もなく、第１絶縁膜５２Ａ，第１光吸収層５２Ｂおよび第２絶縁膜５２Ｃよりなるゲート絶縁膜５２を、簡単な工程で形成することができる。また、ガラス基板１１の裏側に遮光膜を設ける場合のように、ガラス基板１１の表側の汚れのおそれがなく、洗浄の必要もなく、量産にも極めて好適である。
続いて、図７（Ｃ）に示したように、例えばスパッタにより、上述した厚みおよび材料よりなる活性層５３を形成する。そののち、図８（Ａ）に示したように、ゲート電極５１の上方に、上述した材料よりなるストッパ層５４を形成し、図８（Ｂ）に示したように、上述した材料よりなるソース電極５５Ｓおよびドレイン電極５５Ｄを形成する。
ソース電極５５Ｓおよびドレイン電極５５Ｄを形成したのち、上述した材料よりなる層間絶縁膜５６を形成し、この層間絶縁膜５６に貫通孔を設けて、上述した材料よりなるソース配線５７Ｓおよびドレイン配線５７Ｄを形成する。これにより、図３に示したＴＦＴ１２が形成される。
なお、この製造方法により、ＴＦＴを実際に作製し、得られたＴＦＴに対して、バックライトを想定して裏面から光を照射したところ、図９に示したように、照射しない場合と比較して、特性に変化はみられなかった。すなわち、第１光吸収層を設けることにより、活性層への光の入射を抑制し、特性を安定させることができることが分かった。
ＴＦＴ１２を形成したのち、層間絶縁膜１３を形成し、パターニングにより接続孔を設ける。続いて、画素電極１４を形成し、所定の形状にパターニングする。これにより駆動基板１０が形成される。
また、ガラス基板２１に、通常の製造方法により、共通電極２２を形成し、対向基板２０を形成する。
駆動基板１０および対向基板２０を形成したのち、これらを対向配置して外周部に封止層（図示せず）を形成し、内部に液晶を注入することにより液晶層３０を形成する。これにより、図２および図３に示した液晶表示パネル１が形成される。この液晶表示パネル１を、バックライト部２、画像処理部３、フレームメモリ４、ゲートドライバ５、データドライバ６、タイミング制御部７およびバックライト駆動部８を備えたシステムに組み込むことにより、本実施の形態の液晶表示装置が完成する。
この液晶表示パネル１では、図１に示したように、外部から供給された映像信号Ｓ１が画像処理部３により画像処理され、各画素Ｐ１用の映像信号Ｓ２が生成される。この映像信号Ｓ２は、フレームメモリ４において記憶され、映像信号Ｓ３として、データドライバ６へ供給される。このようにして供給された映像信号Ｓ３に基づいて、ゲートドライバ５およびデータドライバ６から出力される各画素Ｐ１内への駆動電圧によって、各画素Ｐ１ごとに線順次表示駆動動作がなされる。これにより、バックライト部２からの照明光が液晶表示パネル１により変調され、表示光として出力される。
ここでは、ゲート絶縁膜５２が、第１絶縁膜５２Ａと、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層５２Ｂと、第２絶縁膜５２Ｃとを有しているので、第１光吸収層５２Ｂと活性層５３との距離Ｄが極めて近くなり、活性層５３への光の入射が確実に抑制され、特性が安定する。よって、液晶の保持期間における電荷のリークが抑えられ、コントラストや輝度等の表示品質の劣化が抑制される。
このように本実施の形態では、ＴＦＴ１２のゲート絶縁膜５２が、第１絶縁膜５２Ａと、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層５２Ｂと、第２絶縁膜５２Ｃとを有するようにしたので、第１光吸収層５２Ｂと活性層５３との距離Ｄを極めて近づけることができ、活性層５３への光の入射を確実に抑制することができる。よって、このＴＦＴ１２を用いて表示装置を構成すれば、ＴＦＴ１２の特性が安定しており、高い表示品質を実現することができる。
（第２の実施の形態）
図１０は、本発明の第２の実施の形態に係るＴＦＴの構成を表したものである。このＴＦＴは、層間絶縁膜５６の上に、第２光吸収層５８を設けたことを除いては、第１の実施の形態で説明したＴＦＴ１２と同様である。
第２光吸収層５８は、上方からの光が活性層５３に入射するのを抑えるためのものである。第２光吸収層５８の構成材料および厚みは、第１光吸収層５２Ｂと同様である。また、第２光吸収層５８は、図１１に示したように、２層の層間絶縁膜５６Ａ，５６Ｂの間に設けるようにしてもよい。
（第３の実施の形態）
図１２は、本発明を有機発光表示装置（有機ＥＬ表示装置）に適用した場合の構成の一例を表したものである。本実施の形態は、表示素子を有機発光素子により構成したことを除いては、上記第１の実施の形態と全く同一であり、その作用および効果も同一である。よって、対応する構成要素には同一の符号を付して説明する。
この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、ＴＦＴ基板６１に、表示素子として例えば後述する複数の有機発光素子６０Ｒ，６０Ｇ，６０Ｂがマトリクス状に配置されてなる表示領域１１０が形成されると共に、この表示領域１１０の周辺に、映像表示用のドライバであるデータドライバ６およびゲートドライバ５が形成されたものである。
表示領域１１０内には画素駆動回路１４０が形成されている。図１３は、画素駆動回路１４０の一例を表したものである。この画素駆動回路１４０は、後述する第１電極７１の下層に形成され、駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２と、その間のキャパシタ（保持容量）Ｃｓと、第１の電源ライン（Ｖｃｃ）および第２の電源ライン（ＧＮＤ）の間において駆動トランジスタＴｒ１に直列に接続された有機発光素子１０Ｒ（または１０Ｇ，１０Ｂ）とを有するアクティブ型の駆動回路である。駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、第１の実施の形態または第２の実施の形態で説明したＴＦＴ１２により構成されている。特に、第２の実施の形態で図１０または図１１に示したＴＦＴ１２では、第２光吸収層５８により、有機発光素子６０Ｒ，６０Ｇ，６０Ｂで発生した光が上方から活性層５３に入射するのを抑えることができる。
画素駆動回路１４０において、列方向には信号線１２０Ａが複数配置され、行方向には走査線１３０Ａが複数配置されている。各信号線１２０Ａと各走査線１３０Ａとの交差点が、有機発光素子６０Ｒ，６０Ｇ，６０Ｂのいずれか一つ（サブピクセル）に対応している。各信号線１２０Ａは、データドライバ６に接続され、このデータドライバ６から信号線１２０Ａを介して書き込みトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａはゲートドライバ５に接続され、このゲートドライバ５から走査線１３０Ａを介して書き込みトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。
図１４は、表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子６０Ｒと、緑色の光を発生する有機発光素子６０Ｇと、青色の光を発生する有機発光素子６０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子６０Ｒ，６０Ｇ，６０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子６０Ｒ，６０Ｇ，６０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
有機発光素子６０Ｒ，６０Ｇ，６０Ｂは、それぞれ、ＴＦＴ基板６１上に、陽極としての第１電極７１、電極間絶縁膜７２、後述する発光層を含む有機層７３、および陰極としての第２電極７４がこの順に積層された構成を有している。
このような有機発光素子６０Ｒ，６０Ｇ，６０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護膜７５により被覆され、更にこの保護膜６５上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層８０を間にしてガラスなどよりなる封止用基板８１が全面にわたって貼り合わされることにより封止されている。封止用基板８１には、必要に応じてカラーフィルタ８２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
第１電極７１は、有機発光素子６０Ｒ，６０Ｇ，６０Ｂの各々に対応して形成されている。また、第１電極７１は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。第１電極７１は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
電極間絶縁膜７２は、第１電極７１と第２電極７４との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ2 ）などの無機絶縁材料により構成されている。電極間絶縁膜７２は、第１電極７１の発光領域に対応して開口部を有している。なお、有機層７３および第２電極７４は、発光領域だけでなく電極間絶縁膜７２の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜７２の開口部だけである。
有機層７３は、例えば、第１電極７１の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層７３は、有機発光素子６０Ｒ，６０Ｇ，６０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層７３の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
第２電極７４は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、第２電極７４は、ＩＴＯ（インジウム・スズ複合酸化物）またはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
この表示装置は、例えば次のようにして製造することができる。
まず、ガラス基板上に、第１の実施の形態と同様にしてＴＦＴ１２を形成すると共に、通常の製造方法により画素駆動回路１４０を形成し、ＴＦＴ基板６１を形成する。
ＴＦＴ基板６１を形成したのち、例えば直流スパッタリングにより、上述した材料よりなる第１電極７１を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、例えばＣＶＤ法により上述した厚みおよび材料よりなる電極間絶縁膜７２を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層７３および第２電極７４を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、上述した材料よりなる保護膜７５で覆う。
そののち、保護膜７５の上に、接着層８０を形成する。そののち、カラーフィルタ８２が設けられ、上述した材料よりなる封止用基板８１を用意し、ＴＦＴ基板６１と封止用基板８１とを接着層８０を間にして貼り合わせる。以上により、図１２ないし図１４に示した表示装置が完成する。
この表示装置では、各画素に対してゲートドライバ５から書き込みトランジスタＴｒ２のゲート電極を介して走査信号が供給されると共に、データドライバ６から画像信号が書き込みトランジスタＴｒ２を介して保持容量Ｃｓに保持される。すなわち、この保持容量Ｃｓに保持された信号に応じて駆動トランジスタＴｒ１がオンオフ制御され、これにより、各有機発光素子６０Ｒ，６０Ｇ，６０Ｂに駆動電流Ｉｄが注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、第２電極７４，保護膜７５および封止用基板８１を透過して取り出される。ここでは、第１の実施の形態と同様に、ゲート絶縁膜５２が、第１絶縁膜５２Ａと、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層５２Ｂと、第２絶縁膜５２Ｃとを有しているので、第１光吸収層５２Ｂと活性層５３との距離Ｄが極めて近くなり、活性層５３への光の入射が確実に抑制され、特性が安定する。よって、ＴＦＴ１２の動作が安定し、表示品質が向上する。
このように本実施の形態では、第１の実施の形態と同様に、ＴＦＴ１２のゲート絶縁膜５２が、第１絶縁膜５２Ａと、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層５２Ｂと、第２絶縁膜５２Ｃとを有するようにしたので、第１光吸収層５２Ｂと活性層５３との距離Ｄを極めて近づけることができ、活性層５３への光の入射を確実に抑制することができる。よって、このＴＦＴ１２を用いて表示装置を構成すれば、ＴＦＴ１２の特性が安定しており、高い表示品質を実現することができる。
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
（モジュール）
上記実施の形態の表示装置は、例えば、図１５に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板８１および接着層８０から露出した領域２１０を設け、この露出した領域２１０に、データドライバ６およびゲートドライバ５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１６は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
（適用例２）
図１７は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
（適用例３）
図１８は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
（適用例４）
図１９は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
（適用例５）
図２０は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、第１光吸収層５２Ｂおよび第２光吸収層５８は、アモルファスシリコンのほか、例えばシリコンカーバイド（ＳｉＣ）により構成されていてもよい。この場合も、ゲート絶縁膜５２の第１絶縁膜５２Ａ，第１光吸収層５２Ｂおよび第２絶縁膜５２Ｃの連続成膜が可能である。
加えて、上記実施の形態では、液晶表示装置の画素Ｐ１、または有機発光素子６０Ｒ，６０Ｂ，６０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
更にまた、本発明は、図２１に示したようなトップゲート構造のＴＦＴにも適用可能である。この場合、ガラス基板１１上に、窒化シリコン（ＳｉＮ）層５９Ａおよび二酸化シリコン（ＳｉＯ２）層５９Ｂを形成し、その上に活性層５３，ゲート絶縁膜５２および活性層５１を順に積層し、層間絶縁膜５６Ａ，５６Ｂで覆い、ソース配線５７Ｓおよびドレイン配線５７Ｄを活性層５３に接続する。
加えてまた、本発明は、活性層をシリコンにより構成した場合にも適用可能である。
本発明の第１の実施の形態に係る液晶表示パネルを備えた液晶表示装置の全体構成を示す図である。 図１に示した液晶表示パネルの一部の構造を表す断面図である。 図２に示したＴＦＴの構成を表す断面図である。 光によるＴＦＴの特性の変化を説明するための図である。 光吸収層の厚みを説明するための図である。 第１光吸収層と活性層との距離について説明するための図である。 図３に示したＴＦＴの製造方法を工程順に表す断面図である。 図８に続く工程を表す断面図である。 光を照射した場合としない場合の特性の変化を表す図である。 本発明の第２の実施の形態に係るＴＦＴの構成を表す断面図である。 図１０の変形例を表す断面図である。 本発明の第３の実施の形態に係る表示装置の構成を表す図である。 図１２に示した画素駆動回路の一例を表す等価回路図である。 図１２に示した表示領域の構成を表す断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 図３に示したＴＦＴの変形例を表す断面図である。
符号の説明
１…液晶表示パネル、２…バックライト部、５…ゲートドライバ、６…データドライバ、１０…駆動基板、１１，２１…ガラス基板、１２…ＴＦＴ、１３…画素電極、１４…層間絶縁膜、２０…対向基板、２２…共通電極、３０…液晶層、４１，４２…偏光板、Ｐ１…画素、５１…ゲート電極、５２…ゲート絶縁膜、５２Ａ…第１絶縁膜、５２Ｂ…第１光吸収層、５２Ｃ…第２絶縁膜、５３…活性層、５４…ストッパ層、５５Ｓ…ソース電極、５５Ｄ…ドレイン電極、５６，５６Ａ，５６Ｂ…層間絶縁膜、５７Ｓ…ソース配線、５７Ｄ…ドレイン配線、５８…第２光吸収層、６１…ＴＦＴ基板、６０Ｒ，６０Ｇ，６０Ｂ…有機発光素子、７１…第１電極、７２…電極間絶縁膜、７３…有機層、７４…第２電極、７５…保護膜、８０…接着層、８１…封止用基板、１１０…表示領域、１４０…画素駆動回路。

Claims (6)

  1. ゲート電極と、
    活性層と、
    前記ゲート電極および前記活性層の間に設けられ、前記ゲート電極に接して設けられた第１絶縁膜と、前記第１絶縁膜に接して設けられ、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層と、前記第１光吸収層および前記活性層の間に設けられた第２絶縁膜とを有するゲート絶縁膜と
    を備えた薄膜トランジスタ。
  2. 前記第１絶縁膜および前記第２絶縁膜は、酸化シリコンおよび窒化シリコンの少なくとも一方により構成され、
    前記第１光吸収層は、アモルファスシリコンにより構成されている
    請求項１記載の薄膜トランジスタ。
  3. 前記第１光吸収層の厚みは、１０ｎｍ以上１００ｎｍ以下である
    請求項２記載の薄膜トランジスタ。
  4. 前記ゲート電極，前記ゲート絶縁膜および前記活性層を覆う層間絶縁膜と、
    前記層間絶縁膜に接して形成された第２光吸収層と
    を備えた請求項３記載の薄膜トランジスタ。
  5. 前記活性層は酸化物半導体により構成されている
    請求項１ないし４のいずれか１項に記載の薄膜トランジスタ。
  6. 基板に、薄膜トランジスタと、表示素子とを備えた表示装置であって、
    前記薄膜トランジスタは、
    ゲート電極と、
    活性層と、
    前記ゲート電極および前記活性層の間に設けられ、前記ゲート電極に接して設けられた第１絶縁膜と、前記第１絶縁膜に接して設けられ、４２０ｎｍ以下の光を吸収する材料よりなる第１光吸収層と、前記第１光吸収層および前記活性層の間に設けられた第２絶縁膜とを有するゲート絶縁膜と
    を備えた表示装置。
JP2008063915A 2008-03-13 2008-03-13 表示装置 Active JP4626659B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008063915A JP4626659B2 (ja) 2008-03-13 2008-03-13 表示装置
TW098104380A TWI393262B (zh) 2008-03-13 2009-02-11 薄膜電晶體及顯示器
KR1020090014711A KR20090098679A (ko) 2008-03-13 2009-02-23 박막 트랜지스터 및 표시 장치
US12/392,153 US8134154B2 (en) 2008-03-13 2009-02-25 Thin film transistor and display
CN2009100087790A CN101533857B (zh) 2008-03-13 2009-03-09 薄膜晶体管和显示器
US13/400,845 US8618545B2 (en) 2008-03-13 2012-02-21 Thin film transistor and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063915A JP4626659B2 (ja) 2008-03-13 2008-03-13 表示装置

Publications (2)

Publication Number Publication Date
JP2009224354A true JP2009224354A (ja) 2009-10-01
JP4626659B2 JP4626659B2 (ja) 2011-02-09

Family

ID=41062034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063915A Active JP4626659B2 (ja) 2008-03-13 2008-03-13 表示装置

Country Status (5)

Country Link
US (2) US8134154B2 (ja)
JP (1) JP4626659B2 (ja)
KR (1) KR20090098679A (ja)
CN (1) CN101533857B (ja)
TW (1) TWI393262B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109081A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 液晶表示装置及び当該液晶表示装置を具備する電子機器
JP2011166120A (ja) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd 薄膜トランジスター及びその形成方法
JP2012256941A (ja) * 2010-05-21 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP2013045970A (ja) * 2011-08-25 2013-03-04 Sony Corp 電子機器および半導体基板
JP2013051421A (ja) * 2009-12-09 2013-03-14 Sharp Corp 半導体装置
KR20140003470A (ko) 2011-01-13 2014-01-09 샤프 가부시키가이샤 반도체 장치
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
US9171895B2 (en) 2011-08-22 2015-10-27 Joled Inc. Display and method of manufacturing the same
JP2016026386A (ja) * 2009-09-16 2016-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2018195835A (ja) * 2009-10-16 2018-12-06 株式会社半導体エネルギー研究所 表示装置
JP2021044594A (ja) * 2009-12-18 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
JP2022023883A (ja) * 2010-02-26 2022-02-08 株式会社半導体エネルギー研究所 液晶表示装置
JP2022031815A (ja) * 2010-07-02 2022-02-22 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170116246A (ko) * 2009-09-16 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101851565B1 (ko) 2011-08-17 2018-04-25 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101438039B1 (ko) * 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
KR102002858B1 (ko) 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5768023B2 (ja) * 2012-08-29 2015-08-26 日東電工株式会社 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102067669B1 (ko) 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
KR20140100307A (ko) * 2013-02-06 2014-08-14 삼성디스플레이 주식회사 유기 발광 트랜지스터
US20150079727A1 (en) * 2013-09-17 2015-03-19 Intermolecular, Inc. Amorphous IGZO Devices and Methods for Forming the Same
CN104022123B (zh) * 2014-05-16 2016-08-31 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN106098785A (zh) * 2016-06-15 2016-11-09 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法
CN106449656A (zh) * 2016-10-26 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106653776B (zh) * 2017-01-20 2019-07-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102179934B1 (ko) * 2019-06-04 2020-11-17 서울대학교산학협력단 3차원 비휘발성 메모리 소자 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH05198809A (ja) * 1992-10-26 1993-08-06 Casio Comput Co Ltd 薄膜トランジスタ
JPH0832082A (ja) * 1994-07-15 1996-02-02 Sony Corp 薄膜トランジスタの製造方法
JPH0943632A (ja) * 1995-05-19 1997-02-14 Nec Corp 薄膜トランジスタアレイ
JP2006190923A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6020590A (en) * 1998-01-22 2000-02-01 Ois Optical Imaging Systems, Inc. Large area imager with UV blocking layer
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100780714B1 (ko) * 2001-10-29 2007-11-30 엘지.필립스 엘시디 주식회사 액정 표시장치
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
JP2004325261A (ja) * 2003-04-24 2004-11-18 Canon Inc 放射線画像撮像装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
MY157840A (en) * 2006-06-02 2016-07-29 Compound Photonics Ltd An optically addressed gray scale electric charge-accumulating spatial light modulator
KR20070119280A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 표시 기판의 제조 방법, 표시 기판 및 이를 갖는액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH05198809A (ja) * 1992-10-26 1993-08-06 Casio Comput Co Ltd 薄膜トランジスタ
JPH0832082A (ja) * 1994-07-15 1996-02-02 Sony Corp 薄膜トランジスタの製造方法
JPH0943632A (ja) * 1995-05-19 1997-02-14 Nec Corp 薄膜トランジスタアレイ
JP2006190923A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタ

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791417B2 (en) 2009-09-16 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11211499B2 (en) 2009-09-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11183597B2 (en) 2009-09-16 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016026386A (ja) * 2009-09-16 2016-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
JP2018195835A (ja) * 2009-10-16 2018-12-06 株式会社半導体エネルギー研究所 表示装置
US10490671B2 (en) 2009-10-16 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
US11742432B2 (en) 2009-10-16 2023-08-29 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
US11302824B2 (en) 2009-10-16 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
US10770597B2 (en) 2009-10-16 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
US10593810B2 (en) 2009-10-16 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
US9559208B2 (en) 2009-10-21 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US10714622B2 (en) 2009-10-21 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2011109081A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 液晶表示装置及び当該液晶表示装置を具備する電子機器
JP2013051421A (ja) * 2009-12-09 2013-03-14 Sharp Corp 半導体装置
JP2021044594A (ja) * 2009-12-18 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
US8853699B2 (en) 2010-02-12 2014-10-07 Samsung Display Co., Ltd. Thin film transistor and method of forming the same
JP2011166120A (ja) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd 薄膜トランジスター及びその形成方法
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2022023883A (ja) * 2010-02-26 2022-02-08 株式会社半導体エネルギー研究所 液晶表示装置
US9299723B2 (en) 2010-05-21 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light-blocking layers
JP2012256941A (ja) * 2010-05-21 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP2022031815A (ja) * 2010-07-02 2022-02-22 株式会社半導体エネルギー研究所 半導体装置
JP7324822B2 (ja) 2010-07-02 2023-08-10 株式会社半導体エネルギー研究所 半導体装置
KR20140003470A (ko) 2011-01-13 2014-01-09 샤프 가부시키가이샤 반도체 장치
US9171895B2 (en) 2011-08-22 2015-10-27 Joled Inc. Display and method of manufacturing the same
JP2013045970A (ja) * 2011-08-25 2013-03-04 Sony Corp 電子機器および半導体基板

Also Published As

Publication number Publication date
TW200952179A (en) 2009-12-16
US20090230390A1 (en) 2009-09-17
US8134154B2 (en) 2012-03-13
US8618545B2 (en) 2013-12-31
KR20090098679A (ko) 2009-09-17
CN101533857A (zh) 2009-09-16
JP4626659B2 (ja) 2011-02-09
TWI393262B (zh) 2013-04-11
CN101533857B (zh) 2013-07-24
US20120146039A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4626659B2 (ja) 表示装置
US10044002B2 (en) Display device
TW516244B (en) EL display device and method for manufacturing the same
US9436053B2 (en) Display unit and electronic apparatus
JP4655102B2 (ja) 表示素子およびその製造方法、ならびに表示装置
US8643801B2 (en) Display device and electronic apparatus including the same
JP5183838B2 (ja) 発光装置
JP5733502B2 (ja) 有機ｅｌ表示装置および電子機器
TW200421922A (en) Light-emitting device and electronic apparatus
JP2010108693A (ja) 有機ｅｌディスプレイおよびその製造方法
JP2014229356A (ja) 発光素子およびその製造方法、ならびに表示装置
US7935544B2 (en) Method of manufacturing organic light-emitting device
US9711576B2 (en) Display, method of manufacturing display and electronic device
JP2015069844A (ja) 表示装置および電子機器
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
JP2015076262A (ja) 表示装置および電子機器
US20090101905A1 (en) Display unit and method of manufacturing the same
JP2014027192A (ja) 発光素子およびこれを備えた表示装置、並びに電子機器
JP2009237508A (ja) 表示装置
JP2013207010A (ja) 発光素子、発光素子の製造方法、表示装置および照明装置
KR20090127829A (ko) 표시 장치의 제조 방법 및 표시 장치
TW201421766A (zh) 顯示單元，顯示單元之製造方法，及電子設備
US8692458B2 (en) Light emitting device and electronic device
JP2011040328A (ja) 表示装置およびその製造方法
JP2012174356A (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4626659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113