KR20090098679A - 박막 트랜지스터 및 표시 장치 - Google Patents

박막 트랜지스터 및 표시 장치 Download PDF

Info

Publication number
KR20090098679A
KR20090098679A KR1020090014711A KR20090014711A KR20090098679A KR 20090098679 A KR20090098679 A KR 20090098679A KR 1020090014711 A KR1020090014711 A KR 1020090014711A KR 20090014711 A KR20090014711 A KR 20090014711A KR 20090098679 A KR20090098679 A KR 20090098679A
Authority
KR
South Korea
Prior art keywords
insulating film
layer
light
active layer
light absorbing
Prior art date
Application number
KR1020090014711A
Other languages
English (en)
Inventor
팔 다람 고사인
츠토무 타나카
나리히로 모로사와
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090098679A publication Critical patent/KR20090098679A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

활성층에의 광의 입사를 확실하게 억제할 수 있는 박막 트랜지스터 및 이것을 구비한 표시 장치를 제공한다. 박막 트랜지스터는: 게이트 전극과; 활성층; 및 상기 게이트 전극 및 상기 활성층 사이에 마련되고, 상기 게이트 전극에 접하여 마련된 제 1 절연막과, 상기 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 상기 제 1 광 흡수층 및 상기 활성층 사이에 마련된 제 2 절연막을 갖는 게이트 절연막을 포함한다.

Description

박막 트랜지스터 및 표시 장치{THIN FILM TRANSISTOR AND DISPLAY}
우선권 정보
본 발명은 2008년 3월 13일자로 일본특허청에 특허출원된 일본특허원 제2008-63915호를 우선권으로 주장한다.
기술분야
본 발명은, 산화물 도전체 또는 실리콘(Si)으로 이루어지는 활성층을 갖는 박막 트랜지스터(TFT ; Thin Film Transistor) 및 이것을 구비하는 표시 장치에 관한 것이다.
박막 트랜지스터는, 액정 표시 장치 또는 유기 EL(Electro Luminescence) 표시 장치 등의 기반 기술로서 널리 응용되고 있다. 그 활성층이 되는 반도체막으로서는, 일반적으로는 비정질 상태의 실리콘(Si)막(이른바 어모퍼스 실리콘막), 또는 엑시머 레이저 또는 고상(高相) 성장에 의해 결정화한 폴리실리콘막이 사용되고 있다. 또한, 근래에는, 반도체막에, 스퍼터법 등의 염가의 장치로 형성 가능한 금속 산화물을 사용하는 것도 제안되어 있다.
활성층에 실리콘막을 사용하는 박막 트랜지스터에서는, 실리콘막에 광이 입사하지 않도록, 차광막이 마련되어 있는 것이 많다. 또한, 금속 산화물 반도체의 경우도, 광유도(photoinduction)에 의한 전기 전도도의 변화가 있는 것이 알려져 있고(예를 들면, 일본 특개2007-115902호 공보(도 8) 참조), 차광막을 마련하는 것이 제안되어 있다.
그러나, 차광막의 재료로서는, 금속 또는 실리콘 등, 도전성이 있는 것이 사용되기 때문에, 박막 트랜지스터의 특성에 대한 영향이라는 점에서, 차광막과 활성층과의 거리를 충분히 접근하기는 어렵고, 완전히 차광되지 않을 우려가 있다. 또한, 차광막을 마련함에 의해, 제조 공정이 복잡하게 되어 버린다는 문제점도 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 활성층에의 광의 입사를 확실하게 억제할 수 있는 박막 트랜지스터 및 이것을 구비하는 표시 장치를 제공하는 데 있다.
본 발명의 실시예에 따르면, (A) 내지 (C)의 구성요건을 구비하는 박막 트랜지스터가 제공된다.
(A) 게이트 전극;
(B) 활성층; 및
(C) 게이트 전극 및 활성층 사이에 마련되고, 게이트 전극에 접하여 마련된 제 1 절연막과, 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 제 1 광 흡수층 및 활성층 사이에 마련된 제 2 절연막을 갖는 게이트 절연막.
본 발명에 의한 표시 장치는, 기판에, 박막 트랜지스터와, 표시 소자를 구비한 것으로서, 박막 트랜지스터가, 상기 본 발명의 박막 트랜지스터에 의해 구성되 어 있는 것이다.
본 발명의 박막 트랜지스터에서는, 게이트 절연막이, 게이트 전극에 접하여 마련된 제 1 절연막과, 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 제 1 광 흡수층과 활성층 사이에 마련된 제 2 절연막을 갖고 있기 때문에, 제 1 광 흡수층과 활성층과의 거리가 매우 가까워지고, 활성층에의 광의 입사가 확실하게 억제되고, 특성이 안정된다. 따라서, 이 박막 트랜지스터를 구비하는 표시 장치에서는, 예를 들면 액정 표시 장치에 있어서는, 액정의 보존 기간에 있어서의 전하의 누설이 억제되고, 콘트라스트나 휘도 등의 표시 품질의 열화가 억제된다.
본 발명의 박막 트랜지스터에 의하면, 게이트 절연막이, 게이트 전극에 접하여 마련된 제 1 절연막과, 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 제 1 광 흡수층과 활성층 사이에 마련된 제 2 절연막을 갖도록 하였기 때문에, 제 1 광 흡수층과 활성층과의 거리를 매우 접근할 수 있고, 활성층에의 광의 입사를 확실하게 억제할 수 있다.
본 발명의 표시 장치에 의하면, 본 발명에 의한 안정된 특성의 박막 트랜지스터를 구비하도록 하였기 때문에, 높은 표시 품질을 실현할 수 있다.
본 발명의 다른 목적, 특징 및 이점은 하기의 설명으로부터 충분히 설명될 것이다.
이하, 본 발명의 실시예에 관해 도면을 참조하여 상세히 설명한다.
(제 1의 실시예)
도 1은, 본 발명의 제 1의 실시예에 관한 액정 표시 장치의 구성을 도시한 것이다. 이 액정 표시 장치는, 액정 텔레비전 등에 이용되는 것이고, 예를 들면, 액정 표시 패널(1)과, 백라이트부(2)와, 화상 처리부(3)와, 프레임 메모리(4)와, 게이트 드라이버(5)와, 데이터 드라이버(6)와, 타이밍 제어부(7)와, 백라이트 구동부(8)를 구비하고 있다.
액정 표시 패널(1)은, 게이트 드라이버(5)로부터 공급되는 구동 신호에 의해, 데이터 드라이버(6)로부터 전달된 영상 신호(Di)에 의거하여 영상 표시를 행하는 것이고, 매트릭스형상으로 배치된 복수의 화소(P1)를 가지며, 이들의 화소(P1)마다 구동이 행해지는 액티브 매트릭스 방식의 액정 표시 패널이다. 각 화소(P1)는, 예를 들면, 액정 표시 소자에 의해 구성되고, 적(R ; Red), 녹(G ; Green), 청(B ; Blue)의 기본색의 어느 하나를 표시하도록 되어 있다.
백라이트부(2)는, 액정 표시 패널(1)에 광을 조사하는 광원이고, 예를 들면, CCFL(Cold Cathode Fluorescent Lamp : 냉음극 형광 램프)이나, LED(Light Emitting Diode : 발광 다이오드) 등을 포함하여 구성되어 있다.
화상 처리부(3)는, 외부로부터의 영상 신호(S1)에 대해 소정의 화상 처리를 시행함에 의해, RGB 신호인 영상 신호(S2)를 생성하는 것이다.
프레임 메모리(4)는, 화상 처리부(3)로부터 공급되는 영상 신호(S2)를 프레임 단위로 화소(P)마다 기억하는 것이다.
타이밍 제어부(7)는, 게이트 드라이버(5), 데이터 드라이버(6) 및 백라이트 구동부(8)의 구동 타이밍을 제어하는 것이다. 또한, 백라이트 구동부(8)는, 타이밍 제어부(7)의 타이밍 제어에 따라, 백라이트부(2)의 점등 동작을 제어하는 것이다.
도 2는 액정 표시 패널(1)의 단면 구조를 도시한 것이다. 액정 표시 패널(1)은, TFT 기판(구동 기판)(10)과 대향 기판(20) 사이에 액정층(30)을 갖고 있다. TFT 기판(10) 및 대향 기판(20)의 각각에는, 편광판(41, 42)이, 그들의 광학축(도시 생략)을 직교시키도록 마련되어 있다.
TFT 기판(10)은, 유리 기판(11)에, 각 화소(P1)마다, TFT(12)와, ITO(Indium Tin Oxide ; 인듐 주석 산화물) 등으로 이루어지는 화소 전극(13)이 형성된 것이다. TFT(12)와 화소 전극(13) 사이에는, 층간 절연막(14)이 마련되어 있다. 화소 전극(13)은, 층간 절연막(14)에 마련된 접속 구멍(14A)을 통하여 TFT(12)에 전기적으로 접속되어 있다. 또한, 유리 기판(11)에는, 도시하지 않은 용량 소자 등이 마련되어 있다.
대향 기판(20)은, 유리 기판(21)에 ITO로 이루어지는 공통 전극(커먼 전극)(22)이 형성된 것이다. 유리 기판(21)에는, 도시하지 않지만, 컬러 필터 및 블랙 매트릭스 등이 형성되어 있다.
도 3은, TFT(12)의 한 예를 도시한 것이다. TFT(12)는, 예를 들면, 유리 기판(11)상에, 게이트 전극(51), 게이트 절연막(52), 활성층(53), 스토퍼층(54), 소스 전극(55S) 및 드레인 전극(55D), 층간 절연막(56), 및 소스 배선(57S) 및 드레인 배선(57D)을 차례로 적층한 것이다.
게이트 전극(51)은, 예를 들면, 두께가 65㎚이고, 몰리브덴(Mo)에 의해 구성되어 있다. 활성층(53)은, 예를 들면, 두께가 50㎚이고, IGZO(InGaZnO)계, InZnO계, ZnO계, SbSnO녜, SrTiO3계 또는 TiO2계 등의 산화물 반도체에 의해 구성되어 있다.
게이트 절연막(52)은, 게이트 전극(51) 및 활성층(53) 사이에 마련되고, 게이트 전극(51)측부터 차례로, 질화 실리콘(SiN)으로 이루어지는 제 1 절연막(52A)과, 제 1 광 흡수층(52B)과, 2산화 실리콘(SiO2)으로 이루어지는 제 2 절연막(53B)을 갖고 있다. 제 1 광 흡수층(52B)은, 420㎚ 이하의 광을 흡수하는 재료에 의해 구성되어 있다. 이로써, 이 TFT(12)에서는, 활성층(53)에의 광의 입사를 확실하게 억제할 수 있도록 되어 있다.
도 4는, IGZO로 이루어지는 활성층을 구비한 TFT에 대해, 조사(照射)하는 광의 파장을 변화시켜서 TFT의 특성 변화를 조사한 결과를 도시한 것이다. 도 4에서 알 수 있는 바와 같이, 420㎚ 이하, 특히 350㎚ 이하의 광이 조사된 경우에는, 임계전압 그 자체가 크게 왼쪽으로 시프트하여 버려서, TFT가 항상 온 상태에 있는 것으로 변함없이 되어 버리는 것을 알 수 있다. 또한, 상술한 일본 특개2007-115902호 공보에는, 광유도에 의해 산화물 반도체의 전기 전도도가 변화하는 것이 기재되어 있는데, 이것으로부터 예측되는 것은 오프 전류의 상승에 지나지 않는다. 도 4에 도시하는 바와 같은 임계전압 그 자체의 현저한 시프트는, 본 발명자들이 처음으로 발견한 것이다.
제 1 광 흡수층(52B)은, 구체적으로는, 어모퍼스 실리콘에 의해 구성되어 있는 것이 바람직하다. 제 1 광 흡수층(52B)은, 금속막과 같은 완전한 차광성은 필요 없고, 420㎚ 이하의 광이 활성층(53)에 입사하는 것을 차단할 수 있으면 좋기 때문이다. 또한, 제 1 절연막(52A), 제 1 광 흡수층(52B) 및 제 2 절연막(52C)을, 연속 성막할 수 있고, 공정을 늘릴 필요가 없다는 이점도 있다.
제 1 광 흡수층(52B)의 두께는, 10㎚ 이상 100㎚ 이하인 것이 바람직하다. 도 5에서 알 수 있는 바와 같이, 420㎚ 이하의 파장역에서는, 이 범위 내의 두께, 예를 들면 50㎚ 정도이면, 충분히 높은 흡수 계수를 얻을 수 있기 때문이다.
도 6은, 제 1 광 흡수층(52B)과 활성층(53)과의 위치 관계를 설명하기 위한 것이다. 제 1 광 흡수층(52B)과 활성층(53) 사이의 거리(D)는, 활성층(53)의 단(端)(A점)과 제 1 광 흡수층(52B)의 단(B점) 사이의 거리(L)와 같은(D=L)것이 바람직하다. 즉, 백라이트부(2)로부터 활성층(53)에 가장 입사하기 쉬운 것은, 옆에서 돌아 들어가도록 입사한 광(n)이다. 이 광(n)은, 공기와 유리 기판(11)과의 계면에서 45°로 입사한다. 활성층(53)의 단(A점)으로부터 제 1 광 흡수층(52B)에 수직선을 내려서, 삼각형(ABC)을 형성한다. 광(n)을 차광하기 위해서는, 삼각형(ABC)에 있어서, tanθ=D/L, 즉, tan45°=D/L=1, 따라서 D=L이 된다. 제 1 광 흡수층(52B)이 게이트 절연막(52) 내에 형성되어 있음에 의해, 거리(L)를 작게 할 수 있다. 이에 대해, 예를 들면 유리 기판(11)의 이면에 차광막을 마련하는 경우, 거리(D)가 길어지기 때문에, 그것에 맞추어서 거리(L)를 길게 하여야 하게 되어, 개구율이 감소하여 버릴 우려가 있다. 한편, 거리(L)를 짧게 하면 돌아들어가는 광(n)을 제 1 광 흡수층(52B)에 의해 흡수시킬 수 없을 가능성이 있다.
도 3에 도시한 스토퍼층(54)은, 예를 들면, 두께가 20㎚이고, 2산화 실리콘(SiO2)에 의해 구성되어 있다. 소스 전극(55S) 및 드레인 전극(55D)은, 예를 들면, 두께가 65㎚이고, 몰리브덴(Mo)에 의해 구성되어 있다. 층간 절연막(57)은, 예를 들면, 질화 실리콘(SiN)/2산화 실리콘(SiO2)에 의해 구성되어 있다. 소스 배선(55A) 및 드레인 배선(56A)은, 예를 들면 티탄(Ti)/알루미늄(Al)/티탄(Ti)에 의해 구성되고, 층간 절연막(57)을 관통하여 소스 전극(55) 및 드레인 전극(56)에 접속되어 있다.
이 액정 표시 장치는, 예를 들면, 다음과 같은 제조 방법에 의해 제조할 수 있다.
우선, 도 7의 A에 도시한 바와 같이, 유리 기판(11)에, 예를 들면 스퍼터에 의해, 상술한 두께 및 재료로 이루어지는 게이트 전극(51)을 형성한다.
뒤이어, 도 7의 B에 도시한 바와 같이, 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해, 게이트 전극(51)상에, 상술한 두께 및 재료로 이루어지는 제 1 절연막(52A), 제 1 광 흡수층(52B) 및 제 2 절연막(52C)을 연속 성막한다. 즉, 질화 실리콘(SiN)으로 이루어지는 제 1 절연막(52A)을 형성한다. 뒤이어, 공급되고 있는 원료 가스중 실란 이외를 정지하고, 실란만을 흐르게 함으로써, 어모퍼스 실리콘으로 이루어지는 제 1 광 흡수층(52B)을 형성한다. 그 후, 실란 이외의 원료 가스의 공급을 시작하여, 2산화 실리콘(SiO2)으로 이루어지는 제 2 절연막(53B)을 형성한다. 이로써, 공정을 늘리는 일도 없고, 조건을 변경할 필요도 없고, 제 1 절연막(52A), 제 1 광 흡수층(52B) 및 제 2 절연막(52C)으로 이루어지는 게이트 절연막(52)을, 간단한 공정으로 형성할 수 있다. 또한, 유리 기판(11)의 이면에 차광막을 마련하는 경우와 같이, 유리 기판(11)의 표측의 오염의 우려가 없고, 세정의 필요도 없고, 양산에도 매우 알맞다.
계속해서, 도 7의 C에 도시한 바와 같이, 예를 들면 스퍼터에 의해, 상술한 두께 및 재료로 이루어지는 활성층(53)을 형성한다. 그 후, 도 8의 A에 도시한 바와 같이, 게이트 전극(51)의 상방에, 상술한 재료로 이루어지는 스토퍼층(54)을 형성하고, 도 8의 B에 도시한 바와 같이, 상술한 재료로 이루어지는 소스 전극(55S) 및 드레인 전극(55D)을 형성한다.
소스 전극(55S) 및 드레인 전극(55D)을 형성한 후, 상술한 재료로 이루어지는 층간 절연막(56)을 형성하고, 이 층간 절연막(56)에 관통구멍을 마련하여, 상술한 재료로 이루어지는 소스 배선(57S) 및 드레인 배선(57D)을 형성한다. 이로써, 도 3에 도시한 TFT(12)가 형성된다.
또한, 이 제조 방법에 의해, TFT를 실제로 제작하고, 얻어진 TFT에 대해, 백라이트를 상정하여 이면에서 광을 조사한 바, 도 9에 도시한 바와 같이, 조사하지 않는 경우와 비교하여, 특성에 변화는 보이지 않았다. 즉, 제 1 광 흡수층을 마련함에 의해, 활성층에의 광의 입사를 억제하고, 특성을 안정시킬 수 있는 것이 밝혀졌다.
TFT(12)를 형성한 후, 층간 절연막(13)을 형성하고, 패터닝에 의해 접속 구 멍을 마련한다. 계속해서, 화소 전극(14)을 형성하고, 소정의 형상으로 패터닝한다. 이로써 구동 기판(10)이 형성된다.
또한, 유리 기판(21)에, 통상의 제조 방법에 의해, 공통 전극(22)을 형성하고, 대향 기판(20)을 형성한다.
구동 기판(10) 및 대향 기판(20)을 형성한 후, 이들을 대향 배치하여 외주부에 밀봉층(도시 생략)을 형성하고, 내부에 액정을 주입함에 의해 액정층(30)을 형성한다. 이로써, 도 2 및 도 3에 도시한 액정 표시 패널(1)이 형성된다. 이 액정 표시 패널(1)을, 백라이트부(2), 화상 처리부(3), 프레임 메모리(4), 게이트 드라이버(5), 데이터 드라이버(6), 타이밍 제어부(7) 및 백라이트 구동부(8)를 구비한 시스템에 조립함에 의해, 본 실시예의 액정 표시 장치가 완성된다.
이 액정 표시 패널(1)에서는, 도 1에 도시한 바와 같이, 외부로부터 공급된 영상 신호(S1)가 화상 처리부(3)에 의해 화상 처리되고, 각 화소(P1)용의 영상 신호(S2)가 생성된다. 이 영상 신호(S2)는, 프레임 메모리(4)에서 기억되고, 영상 신호(S3)로서, 데이터 드라이버(6)에 공급된다. 이와 같이 하여 공급된 영상 신호(S3)에 의거하여, 게이트 드라이버(5) 및 데이터 드라이버(6)로부터 출력되는 각 화소(P1) 내에의 구동 전압에 의해, 각 화소(P1)마다 선순차 표시 구동 동작이 이루어진다. 이로써, 백라이트부(2)로부터의 조명광이 액정 표시 패널(1)에 의해 변조되고, 표시광으로서 출력된다.
여기서는, 게이트 절연막(52)이, 제 1 절연막(52A)과, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층(52B)과, 제 2 절연막(52C)을 갖고 있기 때문에, 제 1 광 흡수층(52B)과 활성층(53)과의 거리(D)가 아주 가까워지고, 활성층(53)에의 광의 입사가 확실하게 억제되고, 특성이 안정된다. 따라서, 액정의 보존 기간에 있어서의 전하의 리크가 억제되고, 콘트라스트나 휘도 등의 표시 품질의 열화가 억제된다.
이와 같이 본 실시예에서는, TFT(12)의 게이트 절연막(52)이, 제 1 절연막(52A)과, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층(52B)과, 제 2 절연막(52C)을 갖도록 하였기 때문에, 제 1 광 흡수층(52B)과 활성층(53)과의 거리(D)를 매우 접근할 수 있고, 활성층(53)에의 광의 입사를 확실하게 억제할 수 있다. 따라서, 이 TFT(12)를 이용하여 표시 장치를 구성하면, TFT(12)의 특성이 안정되어 있고, 높은 표시 품질을 실현할 수 있다.
(제 2의 실시예)
도 10은, 본 발명의 제 2의 실시예에 관한 TFT의 구성을 도시한 것이다. 이 TFT는, 층간 절연막(56)의 위에, 제 2 광 흡수층(58)을 마련한 것을 제외하고는, 제 1의 실시예에서 설명한 TFT(12)와 마찬가지이다.
제 2 광 흡수층(58)은, 상방으로부터의 광이 활성층(53)에 입사하는 것을 억제하기 위한 것이다. 제 2 광 흡수층(58)의 구성 재료 및 두께는, 제 1 광 흡수층(52B)과 마찬가지이다. 또한, 제 2 광 흡수층(58)은, 도 11에 도시한 바와 같이, 2층의 층간 절연막(56A, 56B) 사이에 마련하도록 하여 좋다.
(제 3의 실시예)
도 12는, 본 발명을 유기 발광 표시 장치(유기 EL 표시 장치)에 적용한 경우 의 구성의 한 예를 도시한 것이다. 본 실시예는, 표시 소자를 유기 발광 소자에 의해 구성한 것을 제외하고는, 상기 제 1의 실시예와 완전히 동일하고, 그 작용 및 효과도 동일하다. 따라서, 대응하는 구성 요소에는 동일한 부호를 붙여서 설명한다.
이 표시 장치는, 극박형의 유기 발광 컬러 디스플레이 장치 등으로서 이용되는 것이고, 예를 들면, TFT 기판(61)에, 표시 소자로서 예를 들면 후술하는 복수의 유기 발광 소자(60R, 60G, 60B)가 매트릭스형상으로 배치되어 이루어지는 표시 영역(110)이 형성됨과 함께, 이 표시 영역(110)의 주변에, 영상 표시용의 드라이버인 데이터 드라이버(6) 및 게이트 드라이버(5)가 형성된 것이다.
표시 영역(110) 내에는 화소 구동 회로(140)가 형성되어 있다. 도 13은, 화소 구동 회로(140)의 한 예를 도시한 것이다. 이 화소 구동 회로(140)는, 후술하는 제 1 전극(71)의 하층에 형성되고, 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)와, 그 사이의 커패시터(보존 용량)(Cs)와, 제 1의 전원 라인(Vcc) 및 제 2의 전원 라인(GND)의 사이에서 구동 트랜지스터(Tr1)에 직렬로 접속된 유기 발광 소자(10R 또는 10G, 10B)를 갖는 액티브형의 구동 회로이다. 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)는, 제 1의 실시예 또는 제 2의 실시예에서 설명한 TFT(12)에 의해 구성되어 있다. 특히, 제 2의 실시예에서 도 10 또는 도 11에 도시한 TFT(12)에서는, 제 2 광 흡수층(58)에 의해, 유기 발광 소자(60R, 60G, 60B)에서 발생한 광이 상방으로부터 활성층(53)에 입사하는 것을 억제할 수 있다.
화소 구동 회로(140)에 있어서, 열방향으로는 신호선(120A)이 복수 배치되 고, 행방향으로는 주사선(130A)이 복수 배치되어 있다. 각 신호선(120A)과 각 주사선(130A)의 교차점이, 유기 발광 소자(60R, 60G, 60B)의 어느 하나(서브픽셀)에 대응하고 있다. 각 신호선(120A)은, 데이터 드라이버(6)에 접속되고, 이 데이터 드라이버(6)로부터 신호선(120A)을 통하여 기록 트랜지스터(Tr2)의 소스 전극에 화상 신호가 공급되도록 되어 있다. 각 주사선(130A)은 게이트 드라이버(5)에 접속되고, 이 게이트 드라이버(5)로부터 주사선(130A)을 통하여 기록 트랜지스터(Tr2)의 게이트 전극에 주사 신호가 순차적으로 공급되도록 되어 있다.
도 14는, 표시 영역(110)의 단면 구성을 도시한 것이다. 표시 영역(110)에는, 적색의 광을 발생하는 유기 발광 소자(60R)와, 녹색의 광을 발생하는 유기 발광 소자(60G)와, 청색의 광을 발생하는 유기 발광 소자(60B)가, 차례로 전체로서 매트릭스형상으로 형성되어 있다. 또한, 유기 발광 소자(60R, 60G, 60B)는 긴 직사각형의 평면 형상을 가지며, 이웃하는 유기 발광 소자(60R, 60G, 60B)의 조합이 하나의 화소를 구성하고 있다.
유기 발광 소자(60R, 60G, 60B)는, 각각, TFT 기판(61)상에, 양극으로서의 제 1 전극(71), 전극간 절연막(72), 후술하는 발광층을 포함하는 유기층(73), 및 음극으로서의 제 2 전극(74)이 이 차례로 적층된 구성을 갖고 있다.
이와 같은 유기 발광 소자(60R, 60G, 60B)는, 필요에 따라, 질화 규소(SiN) 또는 산화 규소 등(SiO)의 보호막(75)에 의해 피복되고, 또한 이 보호막(65)상에, 열경화형 수지 또는 자외선 경화형 수지 등의 접착층(80)을 사이에 두고 유리 등으로 이루어지는 밀봉용 기판(81)이 전면에 걸쳐서 부착됨에 의해 밀봉되어 있다. 밀 봉용 기판(81)에는, 필요에 따라 컬러 필터(82) 및 블랙 매트릭스로서의 광 차폐막(도시 생략)이 마련되어 있어도 좋다.
제 1 전극(71)은, 유기 발광 소자(60R, 60G, 60B)의 각각에 대응하여 형성되어 있다. 또한, 제 1 전극(71)은, 발광층에서 발생한 광을 반사시키는 반사 전극으로서의 기능을 갖고 있고, 가능한 한 높은 반사률을 갖도록 하는 것이 발광 효율을 높이는데 바람직하다. 제 1 전극(71)은, 예를 들면, 두께가 100㎚ 이상 1000㎚ 이하이고, 은(Ag), 알루미늄(Al), 크롬(Cr), 티탄(Ti), 철(Fe), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 탄탈(Ta), 텅스텐(W), 백금(Pt) 또는 금(Au) 등의 금속 원소의 단체 또는 합금에 의해 구성되어 있다.
전극간 절연막(72)은, 제 1 전극(71)과 제 2 전극(74)의 절연성을 확보함과 더불어 발광 영역을 정확하게 소망하는 형상으로 하기 위한 것이고, 예를 들면, 폴리이미드 등의 유기 재료, 또는 산화 실리콘(SiO2) 등의 무기 절연 재료에 의해 구성되어 있다. 전극간 절연막(72)은, 제 1 전극(71)의 발광 영역에 대응하여 개구부를 갖고 있다. 또한, 유기층(73) 및 제 2 전극(74)은, 발광 영역뿐만 아니라 전극간 절연막(72)의 위에도 연속하여 마련되어 있어도 좋지만, 발광이 생기는 것은 전극간 절연막(72)의 개구부뿐이다.
유기층(73)은, 예를 들면, 제 1 전극(71)의 측부터 차례로, 정공 주입층, 정공 수송층, 발광층 및 전자 수송층(모두 도시 생략)을 적층한 구성을 갖지만, 이들 중 발광층 이외의 층은 필요에 따라 마련하면 좋다. 또한, 유기층(73)은, 유기 발 광 소자(60R, 60G, 60B)의 발광색에 의해 각각 구성이 달라도 좋다. 정공 주입층은, 정공 주입 효율을 높이기 위한 것임과 함께, 리크를 방지하기 위한 버퍼층이다. 정공 수송층은, 발광층에의 정공 수송 효율을 높이기 위한 것이다. 발광층은, 전계를 걸음에 의해 전자와 정공의 재결합이 일어나, 광을 발생하는 것이다. 전자 수송층은, 발광층에의 전자 수송 효율을 높이기 위한 것이다. 또한, 유기층(73)의 구성 재료는, 일반적인 저분자 또는 고분자 유기 재료면 좋고, 특히 한정되지 않는다.
제 2 전극(74)은, 예를 들면, 두께가 5㎚ 이상 50㎚ 이하이고, 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 나트륨 등(Na)의 금속 원소의 단체 또는 합금에 의해 구성되어 있다. 그 중에서도, 마그네슘과 은과의 합금(MgAg 합금), 또는 알루미늄(Al)과 리튬(Li)과의 합금(AlLi 합금)이 바람직하다. 또한, 제 2 전극(74)은, ITO(인듐·주석 복합 산화물) 또는 IZO(인듐·아연 복합 산화물)에 의해 구성되어 있어도 좋다.
이 표시 장치는, 예를 들면 다음과 같이 하여 제조할 수 있다.
우선, 유리 기판상에, 제 1의 실시예와 마찬가지로 하여 TFT(12)를 형성함과 함께, 통상의 제조 방법에 의해 화소 구동 회로(140)를 형성하고, TFT 기판(61)을 형성한다.
TFT 기판(61)을 형성한 후, 예를 들면 직류 스퍼터링에 의해, 상술한 재료로 이루어지는 제 1 전극(71)을 성막하고, 예를 들면 리소그래피 기술을 이용하여 선택적으로 에칭하여, 소정의 형상으로 패터닝한다. 계속해서, 예를 들면 CVD법에 의 해 상술한 두께 및 재료로 이루어지는 전극간 절연막(72)을 형성하고, 예를 들면 리소그래피 기술을 이용하여 개구부를 형성한다. 그 후, 예를 들면 증착법에 의해, 상술한 재료로 이루어지는 유기층(73) 및 제 2 전극(74)을 순차적으로 성막하고, 유기 발광 소자(10R, 10G, 10B)를 형성한다. 계속해서, 유기 발광 소자(10R, 10G, 10B)를, 상술한 재료로 이루어지는 보호막(75)으로 덮는다.
그 후, 보호막(75)의 위에, 접착층(80)을 형성한다. 그 후, 컬러 필터(82)가 마련되고, 상술한 재료로 이루어지는 밀봉용 기판(81)을 준비하고, TFT 기판(61)과 밀봉용 기판(81)을 접착층(80)을 사이에 두고 접합한다. 이상에 의해, 도 12 내지 도 14에 도시한 표시 장치가 완성된다.
이 표시 장치에서는, 각 화소에 대해 게이트 드라이버(5)로부터 기록 트랜지스터(Tr2)의 게이트 전극을 통하여 주사 신호가 공급됨과 함께, 데이터 드라이버(6)로부터 화상 신호가 기록 트랜지스터(Tr2)를 통하여 보존 용량(Cs)에 보존된다. 즉, 이 보존 용량(Cs)에 보존된 신호에 따라 구동 트랜지스터(Tr1)가 온 오프 제어되고, 이로써, 각 유기 발광 소자(60R, 60G, 60B)에 구동 전류(Id)가 주입됨에 의해, 정공과 전자가 재결합하여 발광이 일어난다. 이 광은, 제 2 전극(74), 보호막(75) 및 밀봉용 기판(81)을 투과하여 취출된다. 여기서는, 제 1의 실시예와 마찬가지로, 게이트 절연막(52)이, 제 1 절연막(52A)과, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층(52B)과, 제 2 절연막(52C)을 갖고 있기 때문에, 제 1 광 흡수층(52B)과 활성층(53)과의 거리(D)가 매우 가까워지고, 활성층(53)에의 광의 입사가 확실하게 억제되고, 특성이 안정된다. 따라서, TFT(12)의 동작이 안정되고, 표시 품질이 향상한다.
이와 같이 본 실시예에서는, 제 1의 실시예와 마찬가지로, TFT(12)의 게이트 절연막(52)이, 제 1 절연막(52A)과, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층(52B)과, 제 2 절연막(52C)을 갖도록 하였기 때문에, 제 1 광 흡수층(52B)과 활성층(53)과의 거리(D)를 매우 접근할 수 있고, 활성층(53)에의 광의 입사를 확실하게 억제할 수 있다. 따라서, 이 TFT(12)를 이용하여 표시 장치를 구성하면, TFT(12)의 특성이 안정되어 있고, 높은 표시 품질을 실현할 수 있다.
(모듈 및 적용예)
이하, 상기 실시예에서 설명한 표시 장치의 적용예에 관해 설명한다. 상기 실시예의 표시 장치는, 텔레비전 장치, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치 또는 비디오 카메라 등, 외부로부터 입력된 영상 신호 또는 내부에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시 장치에 적용하는 것이 가능하다.
(모듈)
상기 실시예의 표시 장치는, 예를 들면, 도 15에 도시한 바와 같은 모듈로서, 후술하는 적용예 1 내지 5 등의 여러가지의 전자 기기에 조립된다. 이 모듈은, 예를 들면, 기판(11)의 한 변에, 밀봉용 기판(81) 및 접착층(80)으로부터 노출한 영역(210)을 마련하고, 이 노출한 영역(210)에, 데이터 드라이버(6) 및 게이트 드라이버(5)의 배선을 연장하여 외부 접속 단자(도시 생략)를 형성한 것이다. 외부 접속 단자로는, 신호의 입출력을 위한 플렉시블 프린트 배선 기판(FPC ; Flexible Printed Circuit)(220)이 마련되어 있어도 좋다.
(적용예 1)
도 16은, 상기 실시예의 표시 장치가 적용되는 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 갖고 있고, 이 영상 표시 화면부(300)는, 상기 각 실시예에 관한 표시 장치에 의해 구성되어 있다.
(적용예 2)
도 17의 A 및 B는, 상기 실시예의 표시 장치가 적용되는 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는, 예를 들면, 플래시용의 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 갖고 있고, 그 표시부(420)는, 상기 각 실시예에 관한 표시 장치에 의해 구성되어 있다.
(적용예 3)
도 18은, 상기 실시예의 표시 장치가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는, 예를 들면, 본체(510), 문자 등의 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 갖고 있고, 그 표시부(530)는, 상기 각 실시예에 관한 표시 장치에 의해 구성되어 있다.
(적용예 4)
도 19는, 상기 실시예의 표시 장치가 적용되는 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는, 예를 들면, 본체부(610), 이 본체부(610)의 전방측면에 마련된 피사체 촬영용의 렌즈(620), 촬영시의 스타트/스톱 스위치(630) 및 표시부(640)를 갖고 있고, 그 표시부(640)는, 상기 각 실시예에 관한 표시 장치에 의해 구성되어 있다.
(적용예 5)
도 20은, 상기 실시예의 표시 장치가 적용되는 휴대 전화기의 외관을 도시한 것이다. 이 휴대 전화기는, 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그 디스플레이(740) 또는 서브 디스플레이(750)는, 상기 각 실시예에 관한 표시 장치에 의해 구성되어 있다.
이상, 실시예를 들어서 본 발명을 설명하였지만, 본 발명은 상기 실시예로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시예에서 설명한 각 층의 재료 및 두께, 또는 성막 방법 및 성막 조건 등은 한정되는 것이 아니고, 다른 재료 및 두께로 하여도 좋고, 또는 다른 성막 방법 및 성막 조건으로 하여도 좋다. 예를 들면, 제 1 광 흡수층(52B) 및 제 2 광 흡수층(58)은, 어모퍼스 실리콘 외에, 예를 들면 실리콘 카바이드(SiC)에 의해 구성되어 있어도 좋다. 이 경우도, 게이트 절연막(52)의 제 1 절연막(52A), 제 1 광 흡수층(52B) 및 제 2 절연막(52C)의 연속 성막이 가능하다.
또한, 상기 실시예에서는, 액정 표시 장치의 화소(P1), 또는 유기 발광 소자(60R, 60B, 60G)의 구성을 구체적으로 들어서 설명하였지만, 모든 층을 구비할 필요는 없고, 또한, 다른 층을 더 구비하고 있어도 좋다.
또한, 본 발명은, 도 21에 도시한 바와 같은 톱 게이트 구조의 TFT에도 적용 가능하다. 이 경우, 유리 기판(11)상에, 질화 실리콘(SiN)층(59A) 및 2산화 실리콘(SiO2)층(59B)을 형성하고, 그 위에 활성층(53), 게이트 절연막(52) 및 활성층(51)을 차례로 적층하고, 층간 절연막(56A, 56B)으로 덮고, 소스 배선(57S) 및 드레인 배선(57D)을 활성층(53)에 접속한다.
또한, 본 발명은, 활성층을 실리콘에 의해 구성한 경우에도 적용 가능하다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러가지 변형예, 조합예, 부분 조합예, 수정예를 실시할 수 있을 것이다.
도 1은 본 발명의 제 1의 실시예에 관한 액정 표시 패널을 구비한 액정 표시 장치의 전체 구성을 도시하는 도면.
도 2는 도 1에 도시한 액정 표시 패널의 일부의 구조를 도시하는 단면도.
도 3은 도 2에 도시한 TFT의 구성을 도시하는 단면도.
도 4는 광에 의한 TFT의 특성의 변화를 설명하기 위한 도면.
도 5는 광 흡수층의 두께를 설명하기 위한 도면.
도 6은 제 1 광 흡수층과 활성층과의 거리에 관해 설명하기 위한 도면.
도 7의 A 내지 C는 도 3에 도시한 TFT의 제조 방법을 공정 순으로 도시하는 단면도.
도 8의 A 및 B는 도 7의 A 내지 C에 계속되는 공정을 도시하는 단면도.
도 9는 광을 조사한 경우와 하지 않은 경우의 특성의 변화를 도시하는 도면.
도 10은 본 발명의 제 2의 실시예에 관한 TFT의 구성을 도시하는 단면도.
도 11은 도 10의 변형예를 도시하는 단면도.
도 12는 본 발명의 제 3의 실시예에 관한 표시 장치의 구성을 도시하는 도면.
도 13은 도 12에 도시한 화소 구동 회로의 한 예를 도시하는 등가 회로도.
도 14는 도 12에 도시한 표시 영역의 구성을 도시하는 단면도.
도 15는 상기 실시예의 표시 장치를 포함하는 모듈의 개략 구성을 도시하는 평면도.
도 16은 상기 실시예의 표시 장치의 적용예 1의 외관을 도시하는 사시도.
도 17의 A는 적용예 2의 표측에서 본 외관을 도시하는 사시도, B는 이측에서 본 외관을 도시하는 사시도.
도 18은 적용예 3의 외관을 도시하는 사시도.
도 19는 적용예 4의 외관을 도시하는 사시도.
도 20의 A 내지 G는 적용예 5를 도시하는 도면으로서, A는 적용예 5의 연 상태의 정면도, B는 그 측면도, C는 닫은 상태의 정면도, D는 좌측면도, E는 우측면도, F는 상면도, G는 하면도.
도 21은 도 3에 도시한 TFT의 변형예를 도시하는 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 액정 표시 패널 2 : 백라이트부
5 : 게이트 드라이버 6 : 데이터 드라이버
10 : 구동 기판 11, 21 : 유리 기판
12 : TFT 13 : 화소 전극
14 : 층간 절연막 20 : 대향 기판
22 : 공통 전극 30 : 액정층
41, 42 : 편광판 P1 : 화소
51 : 게이트 전극 52 : 게이트 절연막
52A : 제 1 절연막 52B : 제 1 광 흡수층
52C : 제 2 절연막 53 : 활성층
54 : 스토퍼층 55S : 소스 전극
55D : 드레인 전극 56, 56A, 56B : 층간 절연막
57S : 소스 배선 57D : 드레인 배선
58 : 제 2 광 흡수층 61 : TFT 기판
60R, 60G, 60B : 유기 발광 소자 71 : 제 1 전극
72 : 전극간 절연막 73 : 유기층
74 : 제 2 전극 75 : 보호막
80 : 접착층 81 : 밀봉용 기판
110 : 표시 영역 140 : 화소 구동 회로

Claims (6)

  1. 게이트 전극과;
    활성층; 및
    상기 게이트 전극 및 상기 활성층 사이에 마련되고, 상기 게이트 전극에 접하여 마련된 제 1 절연막과, 상기 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 상기 제 1 광 흡수층 및 상기 활성층 사이에 마련된 제 2 절연막을 갖는 게이트 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 제 1 절연막 및 상기 제 2 절연막은, 산화 실리콘 및 질화 실리콘의 적어도 한쪽에 의해 구성되고,
    상기 제 1 광 흡수층은, 어모퍼스 실리콘에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 2항에 있어서,
    상기 제 1 광 흡수층의 두께는, 10㎚ 이상 100㎚ 이하인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 3항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막 및 상기 활성층을 덮는 층간 절연막; 및
    상기 층간 절연막에 접하여 형성된 제 2 광 흡수층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 활성층은 산화물 반도체에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  6. 기판에, 박막 트랜지스터와, 표시 소자를 구비한 표시 장치로서,
    상기 박막 트랜지스터는:
    게이트 전극과;
    활성층; 및
    상기 게이트 전극 및 상기 활성층 사이에 마련되고, 상기 게이트 전극에 접하여 마련된 제 1 절연막과, 상기 제 1 절연막에 접하여 마련되고, 420㎚ 이하의 광을 흡수하는 재료로 이루어지는 제 1 광 흡수층과, 상기 제 1 광 흡수층 및 상기 활성층 사이에 마련된 제 2 절연막을 갖는 게이트 절연막을 포함하는 것을 특징으로 하는 표시 장치.
KR1020090014711A 2008-03-13 2009-02-23 박막 트랜지스터 및 표시 장치 KR20090098679A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008063915A JP4626659B2 (ja) 2008-03-13 2008-03-13 表示装置
JPJP-P-2008-063915 2008-03-13

Publications (1)

Publication Number Publication Date
KR20090098679A true KR20090098679A (ko) 2009-09-17

Family

ID=41062034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014711A KR20090098679A (ko) 2008-03-13 2009-02-23 박막 트랜지스터 및 표시 장치

Country Status (5)

Country Link
US (2) US8134154B2 (ko)
JP (1) JP4626659B2 (ko)
KR (1) KR20090098679A (ko)
CN (1) CN101533857B (ko)
TW (1) TWI393262B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099561B2 (en) 2011-08-17 2015-08-04 Samsung Electronics Co., Ltd. Transistors and electronic devices including the transistors
US9299723B2 (en) 2010-05-21 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light-blocking layers

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
IN2012DN01823A (ko) * 2009-10-16 2015-06-05 Semiconductor Energy Lab
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101636998B1 (ko) 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102078253B1 (ko) * 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI541782B (zh) * 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN103299431B (zh) 2011-01-13 2016-06-15 夏普株式会社 半导体装置
JP2013045522A (ja) 2011-08-22 2013-03-04 Sony Corp 表示装置およびその製造方法
JP6040518B2 (ja) * 2011-08-25 2016-12-07 ソニー株式会社 電子機器および半導体基板
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
KR102002858B1 (ko) 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5768023B2 (ja) * 2012-08-29 2015-08-26 日東電工株式会社 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102067669B1 (ko) 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
KR20140100307A (ko) * 2013-02-06 2014-08-14 삼성디스플레이 주식회사 유기 발광 트랜지스터
US20150079727A1 (en) * 2013-09-17 2015-03-19 Intermolecular, Inc. Amorphous IGZO Devices and Methods for Forming the Same
CN104022123B (zh) * 2014-05-16 2016-08-31 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN106098785A (zh) * 2016-06-15 2016-11-09 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法
CN106449656A (zh) * 2016-10-26 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106653776B (zh) * 2017-01-20 2019-07-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102179934B1 (ko) * 2019-06-04 2020-11-17 서울대학교산학협력단 3차원 비휘발성 메모리 소자 및 이의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132263A (ja) * 1990-09-21 1992-05-06 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH05198809A (ja) * 1992-10-26 1993-08-06 Casio Comput Co Ltd 薄膜トランジスタ
JPH0832082A (ja) * 1994-07-15 1996-02-02 Sony Corp 薄膜トランジスタの製造方法
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
JP2739844B2 (ja) * 1995-05-19 1998-04-15 日本電気株式会社 薄膜トランジスタアレイ
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6020590A (en) * 1998-01-22 2000-02-01 Ois Optical Imaging Systems, Inc. Large area imager with UV blocking layer
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100780714B1 (ko) * 2001-10-29 2007-11-30 엘지.필립스 엘시디 주식회사 액정 표시장치
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
JP2004325261A (ja) * 2003-04-24 2004-11-18 Canon Inc 放射線画像撮像装置
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CA2655057C (en) * 2006-06-02 2016-12-06 Fury Technologies Corporation An optically addressed gray scale electric charge-accumulating spatial light modulator
KR20070119280A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 표시 기판의 제조 방법, 표시 기판 및 이를 갖는액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299723B2 (en) 2010-05-21 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light-blocking layers
US9099561B2 (en) 2011-08-17 2015-08-04 Samsung Electronics Co., Ltd. Transistors and electronic devices including the transistors

Also Published As

Publication number Publication date
JP2009224354A (ja) 2009-10-01
TWI393262B (zh) 2013-04-11
CN101533857A (zh) 2009-09-16
US20120146039A1 (en) 2012-06-14
US8134154B2 (en) 2012-03-13
US8618545B2 (en) 2013-12-31
US20090230390A1 (en) 2009-09-17
JP4626659B2 (ja) 2011-02-09
CN101533857B (zh) 2013-07-24
TW200952179A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4626659B2 (ja) 表示装置
US10044002B2 (en) Display device
US9436053B2 (en) Display unit and electronic apparatus
JP5542262B2 (ja) 半導体装置
JP4655102B2 (ja) 表示素子およびその製造方法、ならびに表示装置
US8421097B2 (en) Organic light emitting diode display device
TW516244B (en) EL display device and method for manufacturing the same
JP4731970B2 (ja) 発光装置及びその作製方法
US20120261685A1 (en) Display device
KR20140118787A (ko) 유기 ｅｌ 표시 장치 및 전자 기기
EP2280435A2 (en) Organic light emitting diode display device
US7935544B2 (en) Method of manufacturing organic light-emitting device
JP2014229356A (ja) 発光素子およびその製造方法、ならびに表示装置
JP2015069844A (ja) 表示装置および電子機器
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
US7863615B2 (en) Display unit and method of manufacturing the same
JP2009237508A (ja) 表示装置
TW201421766A (zh) 顯示單元，顯示單元之製造方法，及電子設備
JP2005189304A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2005294815A (ja) 薄膜トランジスタ及び半導体装置
US8692458B2 (en) Light emitting device and electronic device
JP2012174356A (ja) 表示装置およびその製造方法
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP2011081998A (ja) 有機ｅｌ素子の製造方法、有機ｅｌ素子および表示装置
US20230061983A1 (en) Display apparatus having an oxide semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application