KR20140100307A - 유기 발광 트랜지스터 - Google Patents

유기 발광 트랜지스터 Download PDF

Info

Publication number
KR20140100307A
KR20140100307A KR1020130013458A KR20130013458A KR20140100307A KR 20140100307 A KR20140100307 A KR 20140100307A KR 1020130013458 A KR1020130013458 A KR 1020130013458A KR 20130013458 A KR20130013458 A KR 20130013458A KR 20140100307 A KR20140100307 A KR 20140100307A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
semiconductor layer
light emitting
organic light
Prior art date
Application number
KR1020130013458A
Other languages
English (en)
Inventor
최대성
김기서
여용석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130013458A priority Critical patent/KR20140100307A/ko
Priority to US13/937,965 priority patent/US20140217369A1/en
Publication of KR20140100307A publication Critical patent/KR20140100307A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 트랜지스터가 제공된다. 유기 발광 트랜지스터는 제1 전극, 상기 제1 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되는 제2 반도체층 및 상기 제2 반도체층 상에 배치되는 제3 전극을 포함한다.

Description

유기 발광 트랜지스터{ORANIC LIGHT EMITTING TRANSISTOR}
본 발명은 유기 발광 트랜지스터에 관한 것으로서, 보다 상세하게는 수직 구조의 유기 발광 트랜지스터에 관한 것이다.
유기 발광 트랜지스터는 일반적인 TFT(Thin Film Transistor)에서 비정질 또는 다결정의 실리콘을 반도체 소자로서 사용하는 것과는 달리, 유기물을 반도체 소자로 사용하는 트랜지스터이다. 유기 발광 트랜지스터에 반도체로 사용되는 유기물로서, p형으로는 공역계 폴리머나 싸이오펜 등의 다량체, 금속 프탈로시아닌 화합물, 펜타센 등의 축합 방향족 탄화수소 등이, 단체(單體) 또는 다른 화합물과의 혼합물의 상태로 사용될 수 있으며, n형으로서는 1,4,5,8-나프탈렌테트라카복실다이안하이드라이드(NTCDA), 11,11,12,12-테트라사이아노나프트-2,6-퀴노다이메테인(TCNNQD), 1,4,5,8-나프탈렌테트라카복실다이이미드(NTCDI) 및 불소화프탈로시아닌 등이 사용될 수 있다.
유기 발광 트랜지스터는 소스 전극과 드레인 전극 사이에 흐르는 전류에 대응하여 발광할 수 있어, 복수의 유기 발광 트랜지스터를 이용하여 표시 장치를 형성할 수 있다. 유기 발광 트랜지스터를 이용한 표시 장치는 소형화, 경량화 및 박형화에 유리하며, 유기 발광 트랜지스터의 경우 일반적인 TFT에 비해 기판 선택의 제약이 적어 플렉서블 디스플레이(flexible display) 구현에 용이하다.
유기 발광 트랜지스터의 구조로서 SIT(Sit Induction Transistor) 구조, MIS(Metal Insulator Semiconductor) 구조 및 MOS(Metal Oxide Semiconductor) 구조 등이 제안된 바 있으나, SIT 구조는 발광 면적이 상대적으로 제한적이며, MIS 구조는 구동을 위하여 게이트에 상대적으로 고전압이 필요하며, MOS 구조는 구동을 위하여 소스와 드레인 사이에 상대적으로 고전압이 인가될 필요가 있다.
이에 본 발명이 해결하고자 하는 과제는, 발광 면적을 향상시킬 수 있는 유기 발광 트랜지스터를 제공하고자 하는 것이다.
이에 본 발명이 해결하고자 하는 다른 과제는, 구동 전압을 낮출 수 있는 유기 발광 트랜지스터를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 트랜지스터는 제1 전극, 상기 제1 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되는 제2 반도체층 및 상기 제2 반도체층 상에 배치되는 제3 전극을 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 발광 트랜지스터는 제1 전극, 상기 제1 전극 상에 배치되는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 제2 전극, 제2 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 제2 반도체층 및 상기 제2 반도체층 상에 배치되는 제3 전극을 포함한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터는 제1 전극, 상기 제1 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 반도체층, 상기 반도체층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되는 전자 수송층 및 상기 전자 수송층 상에 배치되는 제3 전극을 포함한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터는 제1 전극, 상기 제1 전극 상에 배치되는 정공 수송층, 상기 정공 수송층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 반도체층 및 상기 반도체층 상에 배치되는 제3 전극을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 발광 면적을 향상시킨 유기 발광 트랜지스터를 제공할 수 있다.
또, 낮은 구동 전압을 갖는 유기 발광 트랜지스터를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 2는 본 발명의 일 실시예에 유기 발광 트랜지스터가 턴온된 경우의 유기 발광 트랜지스터 각 영역의 에너지 밴드를 나타낸 도면이다.
도 3 및 4는 본 발명의 일 실시예에 유기 발광 트랜지스터가 턴오프된 경우의 유기 발광 트랜지스터 각 영역의 에너지 밴드를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 트랜지스터의 제2 전극의 전압과 제1 반도체층에 흐르는 전류의 관계를 나타낸 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 14은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 1을 참조하면, 유기 발광 트랜지스터(1)는 제1 전극(10), 제1 반도체층(20), 제2 전극(30), 제2 반도체층(4) 및 제3 전극(50)을 포함한다.
제1 전극(10)은 도전성 물질로 이루어질 수 있다. 제1 전극(10)에는 제1 전압(V1)이 인가될 수 있다. 유기 발광 트랜지스터(1)가 턴온된 경우, 제1 전압(V1)은 제2 전극(30)에 인가되는 후술할 제2 전압(V2) 및 제3 전극(50)에 인가되는 후술할 제3 전압(V3)보다 높을 수 있다. 유기 발광 트랜지스터(1)가 턴온된 경우, 제1 전극(10)에서 제3 전극(50) 방향으로 정공의 투입을 원활히 하기 위하여, 제1 전극(10)은 제3 전극(50)보다 일함수가 큰 물질로 형성될 수 있다. 제1 전극(10)은 제1 반도체층(20)에서 생성된 광을 하부로 방출하기 위하여 투명한 도전성 물질로 형성될 수 있다. 예를 들어, 제1 전극(10)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 마그네슘(Mg)와 은(Ag)의 화합물, 칼슘(Ca)과 은(Ag)의 화합물 또는 리튬(Li)과 알루미늄(Al)의 화합물로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제1 전극(10)은 유기 발광 트랜지스터(1)의 콜렉터로서 기능할 수 있다.
제1 반도체층(20)은 제1 전극(10) 상에 배치될 수 있다. 제1 반도체층(20)은 제1 전압(V1)이 제2 전압(V2)과 후술할 제2 문턱전압(Vth2)의 합 이상인 경우 도전성을 가질 수 있다. 제1 반도체층(20)은 유기 반도체를 포함할 수 있다. 제1 반도체층(20)이 포함하는 유기 반도체는 제1 전극(10)에서 방출되는 정공의 원활한 수송을 위하여 p형의 유기 반도체일 수 있다. 제1 반도체층(20)은 유기 발광 물질을 포함 수 있다. 제1 반도체층(20)에 포함된 유기 발광 물질은 제1 전극(10)에서 방출된 정공과 제3 전극(50)에서 방출된 전자의 결합에 의하여 생성되는 에너지에 대응하여 발광할 수 있다. 제1 반도체층(20)에는 제1 전극(10)에서 제2 전극(30) 방향으로 구동 전류(I)가 흐를 수 있다. 제1 반도체층(20)의 발광 휘도는 구동 전류(I)에 대응될 수 있다. 제1 반도체층(20)은 구동 전류(I)에 대응하여 발광할 수 있으므로, 제1 반도체층(20)의 발광 영역은 구동 전류(I)가 용이하게 흐를 수 있는 제1 전극(10)과 제2 전극(30)이 중첩하는 영역에 대응될 수 있다. 따라서, 유기 발광 트랜지스터(1)는 제1 전극(10)과 제2 전극(30)이 중첩하는 영역을 조절하여 발광 영역의 면적을 제어할 수 있으며, 대면적의 발광 소자를 용이하게 구현할 수 있다.
제2 전극(30)은 제1 반도체층(30) 상에 배치될 수 있다. 제2 전극(30)에는 제2 전압(V2)이 인가될 수 있다. 유기 발광 트랜지스터(1)는 제2 전압(V2)을 제어하여 유기 발광 트랜지스터(1)의 온-오프 및 발광 휘도를 제어할 수 있다. 이에 관하여는 후에 도 2 내지 도 5를 참조하여 보다 상세히 설명하도록 한다. 제2 전극(30)은 도전성 물질로 이루어질 수 있다. 제2 전극(30)은 제1 전극(10)보다 일함수가 작고, 제3 전극(50)보다 일함수가 큰 물질로 이루어질 수 있다. 제2 전극(30)은 유기 발광 트랜지스터(1)의 베이스로서 기능할 수 있다.
제2 반도체층(40)은 제2 전극(30) 상에 배치될 수 있다. 제2 반도체층(40)은 제3 전극(50)에서 방출되는 전자의 원활한 수송을 위하여 n형 반도체를 포함하여 형성될 수 있다. 제2 반도체층(40)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제2 반도체층(40)은 제2 전압(V2)이 제3 전압(V3)에서 제1 문턱전압(Vth1)을 더한 값 이상이면 도전성을 가질 수 있다.
제3 전극(50)은 제2 반도체층(40) 상에 배치될 수 있다. 제3 전극(50)에는 제3 전압(V3)이 인가될 수 있다. 유기 발광 트랜지스터(1)가 턴온된 경우 제3 전압(V3)은 제1 전압(V1) 및 제2 전압(V2)보다 낮을 수 있다. 제3 전극(50)은 도전성 물질로 이루어질 수 있다. 유기 발광 트랜지스터(1)가 턴온된 경우 제3 전극(50)에서 제1 전극(1) 방향으로 전자의 투입을 원활히 하기 위하여 제3 전극(50)은 제1 전극(1)보다 낮은 일함수를 갖는 물질로 형성될 수 있다. 제3 전극(50)은 유기 발광 트랜지스터(1)의 에미터로서 기능할 수 있다.
이하 도2 내지 도 5를 참조하여, 유기 발광 트랜지스터(1)의 동작에 대하여 상세히 설명하도록 한다. 도 2는 본 발명의 일 실시예에 유기 발광 트랜지스터가 턴온된 경우의 유기 발광 트랜지스터 각 영역의 에너지 밴드를 나타낸 도면이다. 도 3 및 4는 본 발명의 일 실시예에 유기 발광 트랜지스터가 턴오프된 경우의 유기 발광 트랜지스터 각 영역의 에너지 밴드를 나타낸 도면이다. 도 5는 본 발명의 일 실시예에 따른 유기 발광 트랜지스터의 제2 전극의 전압과 제1 반도체층에 흐르는 전류의 관계를 나타낸 그래프이다.
도 2를 참조하면, 제1 전압(V1)이 제2 전압(V2)보다 크고, 제2 전압(V2)이 제3 전압(V3)보다 큰 경우 제1 전극(10)의 에너지 준위는 제2 전극(30)의 에너지 준위보다 낮고, 제2 전극(30)의 에너지 준위는 제3 전극(50)의 에너지 준위보다 낮을 수 있다. 전자는 에너지 준위가 높은 곳에서 낮은 곳으로 이동하고, 정공은 에너지 준위가 낮은 곳에서 높은 곳으로 이동할 수 있다. 따라서, 도 2에서와 같이 제1 전극(10)의 에너지 준위가 제2 전극(30)의 에너지 준위보다 낮고, 제2 전극(30)의 에너지 준위가 제3 전극(50)의 에너지 준위보다 높으면, 제1 전극(10)에서 제3 전극(50) 방향으로 정공의 이동이 원활해지며, 제3 전극(50)에서 제1 전극(10) 방향으로 전자의 이동이 원활해져, 유기 발광 트랜지스터(1)가 턴온될 수 있다.
이하, 도 5를 참조하여 유기 발광 트랜지스터(1)의 턴온 구간에 대하여 보다 상세히 설명하도록 한다. 유기 발광 트랜지스터(1)는 제2 전압(V2)이 제2 구간(P2)의 전압 값을 가질 때 턴온될 수 있다. 제2 구간(P2)는 제2 전압(V2)이 제3 전압(V3)과 제1 문턱전압(Vth1)의 합 이상의 전압 내지 제1 전압(V3)에서 제2 문턱전압(Vth2)을 뺀 전압 이하의 구간일 수 있다. 제1 문턱전압(Vth1)은 제2 반도체층(30)과 제3 전극(50) 사이의 에너지 장벽을 해소하기 위하여 필요한 최소의 제2 전극(30)과 제3 전극(50) 사이의 전위차일 수 있다. 제2 문턱전압(Vth2)은 제2 반도체층(30)과 제1 전극(10) 사이의 에너지 장벽을 해소하기 위하여 필요한 최소의 제2 전극(30)과 제1 전극(10) 사이의 전위차일 수 있다. 제2 구간(P2)에서 구동 전류(I)는 제2 전압(V2)의 전압의 증가에 대응하여 증가할 수 있다. 제2 구간(P2)에서 구동 전류(I)는 제2 전압(V2) 증가하면 포화 전류(Is)로 수렴할 수 있다. 제2 전압(V2)이 제3 전압(V3)에 제1 문턱전압(Vth1)을 더한 값보다 크지 않은 경우, 즉, 제1 구간(P1)에 해당하는 경우, 제2 반도체층(40)과 제3 전극(50)사이의 에너지 장벽이 해소되지 않아 구동 전류(I)가 흐르지 못하며, 유기 발광 트랜지스터(1)는 턴온되지 못할 수 있다. 마찬가지로, 제2 전압(V2)이 제1 전압(V3)에 제2 문턱 전압(Vth2)을 더한 값보다 크지 않은 경우, 즉 제3 구간(P3)에 해당하는 경우, 제1 반도체층(20)과 제1 전극(10) 사이의 에너지 장벽이 해소되지 않아 구동 전류(I)가 흐르지 못하며, 유기 발광 트랜지스터(1)는 턴온되지 못할 수 있다.
도 3을 참조하면, 제1 전압(V1)이 제3 전압(V3)보다 크고, 제3 전압(V3)이 제2 전압(V2)보다 큰 경우 제1 전극(10)의 에너지 준위는 제2 전극(30)의 에너지 준위보다 낮고, 제2 전극(30)의 에너지 준위는 제3 전극(50)의 에너지 준위보다 높을 수 있다. 제2 전극(30)의 에너지 준위가 제3 전극(50)의 에너지 준위보다 높으면, 제3 전극(50)에서 방출된 전자가 제2 전극(30) 방향으로 이동하지 못하므로, 구동 전류(I)가 흐르지 못한다. 따라서, 유기 발광 트랜지스터(1)는 턴오프된다.
도 4를 참조하면, 제2 전압(V2)이 제3 전압(V1)보다 크고, 제1 전압(V1)이 제2 전압(V3)보다 큰 경우 제1 전극(10)의 에너지 준위는 제2 전극(30)의 에너지 준위보다 높고, 제2 전극(30)의 에너지 준위는 제3 전극(50)의 에너지 준위보다 낮을 수 있다. 제2 전극(30)의 에너지 준위가 제1 전극(10)의 에너지 준위보다 높으면, 제1 전극(10)에서 방출된 정공이 제2 전극(30) 방향으로 이동하지 못하므로, 구동 전류(I)가 흐르지 못한다. 따라서, 유기 발광 트랜지스터(1)는 턴온된다.
도 2 내지 도 5에서 살펴본 바와 같이, 유기 발광 트랜지스터(1)를 턴온시키기 위하여는, 제1 전압(V1)은 제3 전압(V3), 제1 문턱전압(Vth1) 및 제2 문턱전압(Vth2)를 합한 것을 초과하면 된다. 따라서, 제1 문턱전압(Vth1)과 제2 문턱전압(Vth)를 초과하는 전위차만으로 유기 발광 트랜지스터(1)를 구동시킬 수 있으므로, 유기 발광 트랜지스터(1)는 저전압 구동이 가능하다. 또한, 제2 전압(V2)이 제3 전압(V3) 과 제1 문턱전압(Vth1)의 합 이상의 전압 내지 제1 전압(V3)에서 제2 문턱전압(Vth2)을 뺀 전압 이하일 때, 유기 발광 트랜지스터(1)가 턴온될 수 있으므로, 제2 전압(V2) 또한 저전압으로 유기 발광 트랜지스터(1)를 구동할 수 있다.
이하 도 6을 참조하여 본 발명의 다른 실시예에 대하여 설명하도록 한다. 도 6은 본 발명의 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 6을 참조하면, 유기 발광 트랜지스터(2)는 제1 전극(10), 제1 반도체층(20), 제2 전극(30), 제2 반도체층(4), 제3 전극(50) 및 제3 반도체층(60)을 포함한다.
제3 반도체층(60)은 제2 반도체층(20)과 제2 전극(30) 사이에 배치될 수 있다. 제3 반도체층(60)은 제3 전극(50)에서 방출된 전자를 제1 반도체층(20)으로 수송하기 위하여 n형 반도체를 포함할 수 있다. 제3 반도체층(60)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제3 반도체층(60)은 구동 전류(I)에 대응하여 발광하지 않을 수 있다. 제3 반도체층(60)은 유기 발광 트랜지스터(2)의 전하 이동 특성을 제어할 수 있다.
그 밖의 유기 발광 트랜지스터(2)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 1의 유기 발광 트랜지스터(1)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 7을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 7을 참조하면, 유기 발광 트랜지스터(3)는 제1 전극(10), 제1 반도체층(20), 제2 전극(30), 제2 반도체층(4), 제3 전극(50) 및 제4 반도체층(61)을 포함한다.
제4 반도체층(61)은 제2 반도체층(20)과 제1 전극(10) 사이에 배치될 수 있다. 제4 반도체층(61)은 제1 전극(10)에서 방출된 정공를 제2 반도체층(20)으로 수송하기 위하여 p형 반도체를 포함할 수 있다. 제4 반도체층(61)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제4 반도체층(61)은 구동 전류(I)에 대응하여 발광하지 않을 수 있다. 제4 반도체층(61)은 유기 발광 트랜지스터(3)의 전하 이동 특성을 제어할 수 있다.
그 밖의 유기 발광 트랜지스터(2)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 1의 유기 발광 트랜지스터(1)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 8을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 8은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 8을 참조하면, 유기 발광 트랜지스터(4)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 제1 반도체층(21) 및 제2 반도체층(41)을 포함할 수 있다.
제2 반도체층(41)은 제1 전극(10) 상에 배치될 수 있다. 제2 반도체층(41)은 제1 전극(10)에서 방출되는 정공의 원활한 수송을 위하여 p형 반도체를 포함하여 형성될 수 있다. 제2 반도체층(41)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제2 반도체층(41)은 제2 전압(V2)이 제1 전압(V1)에 제2 문턱전압(Vth2)을 뺀 값 이하이면 도전성을 가질 수 있다.
제2 전극(30)은 제2 반도체층(41) 상에 배치될 수 있다.
제1 반도체층(21)은 제2 전극(30) 상에 배치될 수 있다. 제1 반도체층(21)은 제2 전압(V2)이 제3 전압(V3)과 제1 문턱전압(Vth1)의 합 이상인 경우 도전성을 가질 수 있다. 제1 반도체층(21)은 유기 반도체를 포함할 수 있다. 제1 반도체층(21)에 포함된 유기 반도체는 제3 전극(50)에서 방출되는 전자의 원활한 수송을 위하여 n형의 유기 반도체일 수 있다. 제1 반도체층(21)은 유기 발광 물질을 포함 수 있다. 제1 반도체층(21)에 포함된 유기 발광 물질은 제1 전극(10)에서 방출된 정공과 제3 전극(50)에서 방출된 전자의 결합에 의하여 생성되는 에너지에 대응하여 발광할 수 있다. 제1 반도체층(21)의 발광 휘도는 구동 전류(I)에 대응될 수 있다. 제1 반도체층(21)의 발광 영역은 구동 전류(I)가 용이하게 흐를 수 있는 제2 전극(30)과 제3 전극(50)이 중첩하는 영역에 대응될 수 있다. 따라서, 유기 발광 트랜지스터(4)는 제2 전극(30)과 제3 전극(50)이 중첩하는 영역을 조절하여 발광 영역의 면적을 제어할 수 있으며, 대면적의 발광 소자를 용이하게 구현할 수 있다.
제3 전극(50)은 제1 반도체층(21) 상에 배치될 수 있다. 제3 전극(50)은 제1 반도체층(21)에서 생성된 광을 상부로 방출하기 위하여 투명한 도전성 물질로 형성될 수 있다. 예를 들어, 제3 전극(50)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 마그네슘(Mg)와 은(Ag)의 화합물, 칼슘(Ca)과 은(Ag)의 화합물 또는 리튬(Li)과 알루미늄(Al)의 화합물로 형성될 수 있으며, 이에 한정되는 것은 아니다.
그 밖의 유기 발광 트랜지스터(4)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 1의 유기 발광 트랜지스터(1)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 9를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 9를 참조하면, 유기 발광 트랜지스터(5)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 제1 반도체층(21), 제2 반도체층(41) 및 제5 반도체층(62)을 포함한다.
제5 반도체층(62)은 제2 전극(30)과 제1 반도체층(21) 사이에 배치될 수 있다. 제5 반도체층(62)은 제1 전극(30)에서 방출된 정공를 제1 반도체층(21)으로 수송하기 위하여 p형 반도체를 포함할 수 있다. 제5 반도체층(62)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제5 반도체층(62)은 구동 전류(I)에 대응하여 발광하지 않을 수 있다. 제5 반도체층(62)은 유기 발광 트랜지스터(5)의 전하 이동 특성을 제어할 수 있다.
그 밖의 유기 발광 트랜지스터(5)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 8의 유기 발광 트랜지스터(4)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 10을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 10를 참조하면, 유기 발광 트랜지스터(6)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 제1 반도체층(21), 제2 반도체층(41) 및 제6 반도체층(63)을 포함한다.
제6 반도체층(63)은 제3 전극(50)과 제1 반도체층(21) 사이에 배치될 수 있다. 제6 반도체층(63)은 제3 전극(50)에서 방출된 전자를 제1 반도체층(21)으로 수송하기 위하여 n형 반도체를 포함할 수 있다. 제6 반도체층(63)은 유기 반도체 또는 무기 반도체로 형성될 수 있다. 제6 반도체층(63)은 구동 전류(I)에 대응하여 발광하지 않을 수 있다. 제6 반도체층(63)은 유기 발광 트랜지스터(6)의 전하 이동 특성을 제어할 수 있다.
그 밖의 유기 발광 트랜지스터(6)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 8의 유기 발광 트랜지스터(4)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 11을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 11을 참조하면, 유기 발광 트랜지스터(7)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 제1 반도체층(20) 및 전자 수송층(70)을 포함한다.
전자 수송층(70)은 제2 전극(30)과 제3 전극(50) 사이에 배치될 수 있다. 전자 수송층(70)은 Alq3, Bphen(4,7-Diphenyl-1,10-phenanthroline), PBD(2-(4-Biphenyl)-5-(p-tert-butylphenyl)-1,3,4-oxadiazole) 또는 탄소 나노 튜브로 형성될 수 있으며, 이에 한정되는 것은 아니다. 전자 수송층(70)은 제3 전극(50)에서 방출되는 전자를 제2 전극(30) 방향으로 이동시킬 수 있다.
그 밖의 유기 발광 트랜지스터(7)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 1의 유기 발광 트랜지스터(1)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 12를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 12를 참조하면, 유기 발광 트랜지스터(8)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 제1 반도체층(21) 및 정공 수송층(71)을 포함한다.
정공 수송층(71)은 제1 전극(10)과 제2 전극(30) 사이에 배치될 수 있다. 정공 수송층(71)은 NPB(4,4'-bis[N-(1-naphthyl)-N-phenyl-mino]biphenyl) 또는 TPD(N,N'-diphenyl-N,N'-bis(3-methylphenyl)-1,1-biphenyl-4,4'-diamine)으로 형성될 수 있으며, 이에 한정되지는 않는다. 정공 수송층(71)은 제1 전극(10)에서 방출된 정공을 제2 전극(30) 방향으로 이동시킬 수 있다.
그 밖의 유기 발광 트랜지스터(8)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 8의 유기 발광 트랜지스터(4)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이하 도 13을 참조하여, 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 13은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 13을 참조하면, 유기 발광 트랜지스터(9)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 유기 발광 다이오드(80) 및 제2 반도체층(40)을 포함한다.
유기 발광 다이오드(80)는 제1 전극(10)과 제2 전극(30) 사이에 배치될 수 있다. 유기 발광 다이오드(80)는 정공 주입층(81), 정공 주입층(81) 상에 배치되는 정공 수송층(82), 정공 수송층(82) 상에 배치되는 유기 발광층(83), 유기 발광층(83) 상에 배치되는 전자 수송층(84) 및 전자 수송층(84) 상에 배치되는 전자 주입층(85)을 포함할 수 있다. 유기 발광층(83)은 구동 전류(I)에 대응하는 휘도로 발광할 수 있다. 유기 발광 트랜지스터(9)가 도 1의 제1 반도체층(20) 대신 유기 발광 다이오드(80)를 포함하면, 유기 발광 다이오드(80)는 정공을 제공하는 정공 주입층(81) 및 전자를 제공하는 전자 주입층(85)을 포함하므로, 제1 전극(10) 및 제3 전극(50)에서 정공 또는 전자를 제공할 필요가 없으므로, 제1 전극(10), 제2 전극(30) 및 제3 전극(50)의 재질을 선택하는 데 있어, 일함수를 고려하지 않아도 될 수 있다.
그 밖의 유기 발광 트랜지스터(9)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 1의 유기 발광 트랜지스터(1)의 구성에 대한 설명과 동일하므로 생략한다.
이하 도 14를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 14은 본 발명의 또 다른 실시예에 따른 유기 발광 트랜지스터의 단면도이다.
도 14를 참조하면, 유기 발광 트랜지스터(9a)는 제1 전극(10), 제2 전극(30), 제3 전극(50), 유기 발광 다이오드(80a) 및 제2 반도체층(41)을 포함한다.
유기 발광 다이오드(80a)는 제2 전극(30)과 제3 전극(50) 사이에 배치될 수 있다. 그 밖의 유기 발광 다이오드(80a)에 대한 설명은 도 13의 유기 발광 다이오드(80)에 대한 설명과 실질적으로 동일하므로 생략한다.
그 밖의 유기 발광 트랜지스터(9a)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 8의 유기 발광 트랜지스터(4)의 구성에 대한 설명과 실질적으로 동일하므로 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3, 4, 5, 6, 7, 8, 9, 9a: 유기 발광 트랜지스터
10: 제1 전극 20, 21: 제1 반도체층
30: 제2 전극 40, 41: 제2 반도체층
50: 제3 전극 60: 제3 반도체층
61: 제4 반도체층 62: 제5 반도체층
63: 제6 반도체층 70, 84: 전자 수송층
71, 82: 정공 수송층 80, 80a: 유기 발광 다이오드
81: 정공 주입층 83: 유기 발광층
85: 전자 주입층

Claims (20)

  1. 제1 전극;
    상기 제1 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 전극;
    상기 제2 전극 상에 배치되는 제2 반도체층; 및
    상기 제2 반도체층 상에 배치되는 제3 전극을 포함하는 유기 발광 트랜지스터.
  2. 제1 항에 있어서,
    상기 제2 반도체층은 유기 반도체 또는 무기 반도체를 포함하는 유기 발광 트랜지스터.
  3. 제1 항에 있어서,
    상기 제1 전극에는 제1 전압이 인가되고, 상기 제2 전극에는 제2 전압이 인가되고, 상기 제3 전극에는 제3 전압이 인가되되,
    상기 유기 발광 트랜지스터가 턴온될 때, 상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압보다 높은 유기 발광 트랜지스터.
  4. 제3 항에 있어서,
    상기 제2 전압이 상기 제3 전압보다 낮으면 턴오프는 유기 발광 트랜지스터.
  5. 제3 항에 있어서,
    상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제1 전압보다 높으면 턴오프되는 유기 발광 트랜지스터.
  6. 제1 항에 있어서,
    상기 제1 반도체층과 상기 제1 전극 사이에 배치되는 제3 반도체층을 더 포함하는 유기 발광 트랜지스터.
  7. 제1 항에 있어서,
    상기 제1 반도체층과 상기 제2 전극 사이에 배치되는 제4 반도체층을 더 포함하는 유기 발광 트랜지스터.
  8. 제1 항에 있어서,
    상기 제1 전극의 일함수는 상기 제2 전극의 일함수보다 크고,
    상기 제2 전극의 일함수는 상기 제3 전극의 일함수보다 큰 유기 발광 트랜지스터.
  9. 제1 전극;
    상기 제1 전극 상에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 전극;
    제2 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 제2 반도체층; 및
    상기 제2 반도체층 상에 배치되는 제3 전극을 포함하는 유기 발광 트랜지스터.
  10. 제9 항에 있어서,
    상기 제1 전극에는 제1 전압이 인가되고, 상기 제2 전극에는 제2 전압이 인가되고, 상기 제3 전극에는 제3 전압이 인가되되,
    상기 유기 발광 트랜지스터가 턴온될 때, 상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압보다 높은 유기 발광 트랜지스터.
  11. 제10 항에 있어서,
    상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제3 전압보다 낮으면 턴오프되는 유기 발광 트랜지스터.
  12. 제10 항에 있어서,
    상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제1 전압보다 높으면 턴오프되는 유기 발광 트랜지스터.
  13. 제9 항에 있어서,
    상기 제2 반도체층과 상기 제2 전극 사이에 배치되는 제3 반도체층을 더 포함하는 유기 발광 트랜지스터.
  14. 제9 항에 있어서,
    상기 제2 반도체층과 상기 제3 전극 사이에 배치되는 제4 반도체층을 더 포함하는 유기 발광 트랜지스터.
  15. 제9 항에 있어서,
    상기 제1 전극의 일함수는 상기 제2 전극의 일함수보다 크고,
    상기 제2 전극의 일함수는 상기 제3 전극의 일함수보다 큰 유기 발광 트랜지스터.
  16. 제1 전극;
    상기 제1 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 반도체층;
    상기 반도체층 상에 배치되는 제2 전극;
    상기 제2 전극 상에 배치되는 전자 수송층; 및
    상기 전자 수송층 상에 배치되는 제3 전극을 포함하는 유기 발광 트랜지스터.
  17. 제16 항에 있어서,
    상기 제1 전극에는 제1 전압이 인가되고, 상기 제2 전극에는 제2 전압이 인가되고, 상기 제3 전극에는 제3 전압이 인가되되,
    상기 유기 발광 트랜지스터가 턴온될 때, 상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압보다 높은 유기 발광 트랜지스터.
  18. 제17 항에 있어서,
    상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제3 전압보다 낮으면 턴오프되는 유기 발광 트랜지스터.
  19. 제1 전극;
    상기 제1 전극 상에 배치되는 정공 수송층;
    상기 정공 수송층 상에 배치되는 제2 전극;
    상기 제2 전극 상에 배치되고, 흐르는 구동 전류에 대응하여 발광하는 유기 반도체를 포함하는 반도체층; 및
    상기 반도체층 상에 배치되는 제3 전극을 포함하는 유기 발광 트랜지스터.
  20. 제19 항에 있어서,
    상기 제1 전극에는 제1 전압이 인가되고, 상기 제2 전극에는 제2 전압이 인가되고, 상기 제3 전극에는 제3 전압이 인가되되,
    상기 유기 발광 트랜지스터가 턴온될 때, 상기 제1 전압은 상기 제3 전압보다 높고, 상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압보다 높은 유기 발광 트랜지스터.
KR1020130013458A 2013-02-06 2013-02-06 유기 발광 트랜지스터 KR20140100307A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130013458A KR20140100307A (ko) 2013-02-06 2013-02-06 유기 발광 트랜지스터
US13/937,965 US20140217369A1 (en) 2013-02-06 2013-07-09 Organic light-emitting transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013458A KR20140100307A (ko) 2013-02-06 2013-02-06 유기 발광 트랜지스터

Publications (1)

Publication Number Publication Date
KR20140100307A true KR20140100307A (ko) 2014-08-14

Family

ID=51258539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013458A KR20140100307A (ko) 2013-02-06 2013-02-06 유기 발광 트랜지스터

Country Status (2)

Country Link
US (1) US20140217369A1 (ko)
KR (1) KR20140100307A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427983B (zh) * 2017-08-30 2020-08-11 清华大学 有机发光二极管
CN109428006B (zh) * 2017-08-30 2020-01-07 清华大学 有机发光二极管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269358A (ja) * 1999-03-17 2000-09-29 Hitachi Ltd 半導体装置およびその製造方法
EP1246244A3 (en) * 2001-03-30 2007-02-14 Pioneer Corporation Organic electroluminescence unit
JP3983037B2 (ja) * 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP2003187983A (ja) * 2001-12-17 2003-07-04 Ricoh Co Ltd 有機ｅｌトランジスタ
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP4283515B2 (ja) * 2002-09-30 2009-06-24 株式会社リコー 縦型有機トランジスタ
US7476893B2 (en) * 2003-08-29 2009-01-13 The Regents Of The University Of California Vertical organic field effect transistor
KR20060080446A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR101116093B1 (ko) * 2009-06-26 2012-02-21 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법과 표시장치
JP5515661B2 (ja) * 2009-11-16 2014-06-11 ソニー株式会社 有機ｅｌ表示装置の製造方法
WO2012008304A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101991099B1 (ko) * 2012-03-29 2019-06-20 삼성디스플레이 주식회사 화소 및 그 화소 어레이의 시험 방법

Also Published As

Publication number Publication date
US20140217369A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US7667385B2 (en) Organic thin film transistor and organic electroluminescent device using the same
US20230301127A1 (en) Organic light emitting display device having layer to control charge transfer
US10950812B2 (en) Organic light emitting display device (OLED) having p-type charge generation layer (CGL) formed between emissions stack
KR101677265B1 (ko) 유기 발광 표시 장치
KR102594014B1 (ko) 유기 발광 소자 및 이를 포함하는 표시 장치
US10978656B2 (en) Organic light emitting display device having layer to control charge transfer
KR20070061804A (ko) 유기 반도체 발광 장치 및 그것을 이용한 표시 장치
KR101595341B1 (ko) 전기발광 유기 트랜지스터
JP5499045B2 (ja) 電流増幅型トランジスタ素子及び電流増幅型発光トランジスタ素子
KR101686808B1 (ko) 퀀텀 도트 발광소자
JP2020183971A (ja) ディスプレイの点灯方法及びディスプレイ
KR101374891B1 (ko) 표시장치
JP2003282884A (ja) サイドゲート型有機ｆｅｔ及び有機ｅｌ
TWI610481B (zh) 有機發光元件和製造有機發光元件的方法
KR20140100307A (ko) 유기 발광 트랜지스터
JP4972727B2 (ja) 有機半導体発光素子およびそれを用いた表示装置、ならびに有機半導体発光素子の製造方法
US9634291B2 (en) Organic light-emitting transistor
KR102034870B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
TW200926475A (en) Organic semiconductor light emitting device
JP6829644B2 (ja) 有機ｅｌ素子および有機ｅｌ光源
JP2017016739A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid