JP2739844B2 - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JP2739844B2 JP2739844B2 JP16856195A JP16856195A JP2739844B2 JP 2739844 B2 JP2739844 B2 JP 2739844B2 JP 16856195 A JP16856195 A JP 16856195A JP 16856195 A JP16856195 A JP 16856195A JP 2739844 B2 JP2739844 B2 JP 2739844B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- thin film
- film transistor
- film
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 14
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims 2
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133502—Antiglare, refractive index matching layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Surface Treatment Of Optical Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタアレイ
に関し、特に、アクティブマトリクス液晶パネルに用い
られる薄膜トランジスタ（ＴＦＴ）アレイに関する。
に関し、特に、アクティブマトリクス液晶パネルに用い
られる薄膜トランジスタ（ＴＦＴ）アレイに関する。
【０００２】
【従来の技術】図５および図６を用いて従来の技術によ
りＴＦＴを用いた液晶表示装置につき説明する。なお、
図５は同装置のＴＦＴが形成された方のパネルの部分平
面図および図６は図５のＡ−Ａ′線に沿った断面図であ
る。
りＴＦＴを用いた液晶表示装置につき説明する。なお、
図５は同装置のＴＦＴが形成された方のパネルの部分平
面図および図６は図５のＡ−Ａ′線に沿った断面図であ
る。
【０００３】薄膜トランジスタ（ＴＦＴ）をアクティブ
素子として用いたアクティブマトリクス液晶パネルで
は、ＴＦＴのチャネル層１０２として、３００℃程度の
比較的低温で形成できる水素化アモルファスシリコン
（ａ−Ｓｉ：Ｈ）膜等が用いられている。活性領域であ
るチャネル層１０２に光が入射するとチャネル層１０２
内でキャリアが生成されそのトランジスタがオフしてい
るときには、これがリーク電流となりオフ電流を増加さ
せる。オフ電流の増加は表示むら等の原因となりアクテ
ィブマトリクス液晶ディスプレイの表示品質を著しく低
下させる。
素子として用いたアクティブマトリクス液晶パネルで
は、ＴＦＴのチャネル層１０２として、３００℃程度の
比較的低温で形成できる水素化アモルファスシリコン
（ａ−Ｓｉ：Ｈ）膜等が用いられている。活性領域であ
るチャネル層１０２に光が入射するとチャネル層１０２
内でキャリアが生成されそのトランジスタがオフしてい
るときには、これがリーク電流となりオフ電流を増加さ
せる。オフ電流の増加は表示むら等の原因となりアクテ
ィブマトリクス液晶ディスプレイの表示品質を著しく低
下させる。
【０００４】このため、通常ＴＦＴに対する遮光は対向
基板に設けたブラックマトリクス層１２２で行っている
が、投影型表示装置のような強光環境下では、ＴＦＴに
用いている金属膜とブラックマトリクス層１２２の間で
の反射によりチャネル層１０２へ１４１として示すよう
に入射光が回り込むという問題がある。
基板に設けたブラックマトリクス層１２２で行っている
が、投影型表示装置のような強光環境下では、ＴＦＴに
用いている金属膜とブラックマトリクス層１２２の間で
の反射によりチャネル層１０２へ１４１として示すよう
に入射光が回り込むという問題がある。
【０００５】一方、光利用効率の向上のために開口率を
高くすることが要求されており、そのためにはブラック
マトリクス層１２２を小さくもしくは無くすことが求め
られている。この場合、前述した光入射にはオフ電流の
増加を防止するため、ＴＦＴアレイ基板上での遮光が必
要となる。すなわち、ＴＦＴ上に遮光膜１０５が設けら
れている。
高くすることが要求されており、そのためにはブラック
マトリクス層１２２を小さくもしくは無くすことが求め
られている。この場合、前述した光入射にはオフ電流の
増加を防止するため、ＴＦＴアレイ基板上での遮光が必
要となる。すなわち、ＴＦＴ上に遮光膜１０５が設けら
れている。
【０００６】本構造の液晶パネルでは、ガラス基板１０
０に設けた画素電極１０６とガラス基板１２０に設けた
対向電極１２１の間に電界をかけることにより液晶１３
０の状態を制御し、ここを通過する光をオン・オフさせ
ている。
０に設けた画素電極１０６とガラス基板１２０に設けた
対向電極１２１の間に電界をかけることにより液晶１３
０の状態を制御し、ここを通過する光をオン・オフさせ
ている。
【０００７】本液晶パネルの製法につき説明すると、ガ
ラス基板１００上にＣｒ、Ａｌ等の金属膜からなるゲー
ト電極１０１をパターニングした後、ゲート絶縁膜１１
４、真性半導体非晶質シリコン（以下では「ａ−Ｓｉ
（Ｉ）」と称する）からなるチャネル層１０２、ｎ型半
導体非晶質シリコン（以下では「ａ−Ｓｉ（ｎ+ ）」と
称する）からなるコンタクト層１０７を順次形成し、そ
の上にゲート電極１０１と同様にＣｒ、Ａｌ等の金属膜
にて形成されるドレイン電極１０３、ソース電極１０
４、映像信号線１１２及び画素電極１０６を形成し、そ
の後パッシベーション膜１１５、さらに遮光膜１０５を
形成してＴＦＴアレイ基板とする。また、対向基板側は
ガラス基板１２０上に対向電極１２１を形成して製造す
る。
ラス基板１００上にＣｒ、Ａｌ等の金属膜からなるゲー
ト電極１０１をパターニングした後、ゲート絶縁膜１１
４、真性半導体非晶質シリコン（以下では「ａ−Ｓｉ
（Ｉ）」と称する）からなるチャネル層１０２、ｎ型半
導体非晶質シリコン（以下では「ａ−Ｓｉ（ｎ+ ）」と
称する）からなるコンタクト層１０７を順次形成し、そ
の上にゲート電極１０１と同様にＣｒ、Ａｌ等の金属膜
にて形成されるドレイン電極１０３、ソース電極１０
４、映像信号線１１２及び画素電極１０６を形成し、そ
の後パッシベーション膜１１５、さらに遮光膜１０５を
形成してＴＦＴアレイ基板とする。また、対向基板側は
ガラス基板１２０上に対向電極１２１を形成して製造す
る。
【０００８】最後にＴＦＴアレイ基板と対向基板にそれ
ぞれ配向膜（図示せず）を形成して配向処理を行い、シ
ールパターンを形成してから重ね合わせてこれを焼成
し、液晶１３０を注入、封孔して液晶パネルが完成す
る。
ぞれ配向膜（図示せず）を形成して配向処理を行い、シ
ールパターンを形成してから重ね合わせてこれを焼成
し、液晶１３０を注入、封孔して液晶パネルが完成す
る。
【０００９】この液晶パネルに偏光板、駆動回路および
筐体などを付加し、液晶表示装置となる。
筐体などを付加し、液晶表示装置となる。
【００１０】なお、液晶パネルには、表示品位を向上さ
せるために対向基板には、Ｃｒ等の金属膜にて形成され
たブラックマトリクス層１２２が設けられている。
せるために対向基板には、Ｃｒ等の金属膜にて形成され
たブラックマトリクス層１２２が設けられている。
【００１１】ゲート電極１０１は走査信号線１１と枝分
れして形成されており、ドレイン電極１０３は映像信号
線１２に連結して形成されている。すなわち、図示のよ
うな、走査信号線１１と映像信号線１２が直交して互い
に絶縁してパターン形成され、その交差部にＴＦＴが配
置されており、ゲート電極１０１には走査信号線１１１
が、ドレイン電極１０３には、映像信号線１１２がそれ
ぞれ接続されている。なお、図５の平面図では、半導体
膜２、ドレイン電極３、ソース電極４、遮光膜５、画素
電極６３及び隣の映像信号線１３を示しているが、それ
以外は省略されている。
れして形成されており、ドレイン電極１０３は映像信号
線１２に連結して形成されている。すなわち、図示のよ
うな、走査信号線１１と映像信号線１２が直交して互い
に絶縁してパターン形成され、その交差部にＴＦＴが配
置されており、ゲート電極１０１には走査信号線１１１
が、ドレイン電極１０３には、映像信号線１１２がそれ
ぞれ接続されている。なお、図５の平面図では、半導体
膜２、ドレイン電極３、ソース電極４、遮光膜５、画素
電極６３及び隣の映像信号線１３を示しているが、それ
以外は省略されている。
【００１２】アクティブマトリクス液晶パネルを投影型
表示装置として用いる場合には、対向電極１２１が形成
されているガラス基板１２０側から光が照射される。ガ
ラス基板１２０側から照射された光１４１は、光入射側
とは反対側のガラス基板１００の裏面やソース電極１０
４、ドレイン電極１０３等の金属膜で反射し、更にブラ
ックマトリクス層１２２で反射した後、活性領域である
チャネル層１０２に入射することになる。この光入射を
遮り、オフ電流の増加を抑制して、表示画質の低下を防
止するために遮光膜１０５が形成されている。
表示装置として用いる場合には、対向電極１２１が形成
されているガラス基板１２０側から光が照射される。ガ
ラス基板１２０側から照射された光１４１は、光入射側
とは反対側のガラス基板１００の裏面やソース電極１０
４、ドレイン電極１０３等の金属膜で反射し、更にブラ
ックマトリクス層１２２で反射した後、活性領域である
チャネル層１０２に入射することになる。この光入射を
遮り、オフ電流の増加を抑制して、表示画質の低下を防
止するために遮光膜１０５が形成されている。
【００１３】上記ＴＦＴアレイ基板に設けられている遮
光膜１０５として、遮光効果の点から金属膜や半導体膜
などの導電性の材料が用いられている場合と絶縁性の樹
脂を使用する場合がある。
光膜１０５として、遮光効果の点から金属膜や半導体膜
などの導電性の材料が用いられている場合と絶縁性の樹
脂を使用する場合がある。
【００１４】
【発明が解決しようとする課題】遮光膜１０５として導
電性の高い金属膜を用いた場合、下記の２つの問題があ
る。
電性の高い金属膜を用いた場合、下記の２つの問題があ
る。
【００１５】第１の問題は、ドレイン電極およびソース
電極と寄生容量を形成することである。寄生容量がある
と、ＴＦＴがオフの間も映像信号線の信号がドレイン電
極−（寄生容量）−遮光膜−（寄生容量）−ソース電極
−画素電極と伝わるため、画素電極の電圧変動を招き、
輝度ムラがクロストークが発生し、表示品質を低下させ
る。
電極と寄生容量を形成することである。寄生容量がある
と、ＴＦＴがオフの間も映像信号線の信号がドレイン電
極−（寄生容量）−遮光膜−（寄生容量）−ソース電極
−画素電極と伝わるため、画素電極の電圧変動を招き、
輝度ムラがクロストークが発生し、表示品質を低下させ
る。
【００１６】そこで、寄生容量を減らすために、例えば
特開昭６４−４２６３４号公報では金属膜にて形成した
遮光膜を分離して設けた構成が提案されている。この技
術によれば、寄生容量はある程度減少するが、完全では
ない。
特開昭６４−４２６３４号公報では金属膜にて形成した
遮光膜を分離して設けた構成が提案されている。この技
術によれば、寄生容量はある程度減少するが、完全では
ない。
【００１７】第２の問題は、遮光膜が帯電し、ＴＦＴの
動作電圧に変動を生じさせ、表示ムラが発生することで
ある。そこで、帯電防止のために、特開昭６３−２７６
０３１号公報には遮光膜を走査信号線または映像信号線
と接続する技術が提案されている。しかし、寄生容量に
関しては接続しない場合に比べて、むしろ増加するとい
う問題があり、第１の問題が解決されず、悪化する。
動作電圧に変動を生じさせ、表示ムラが発生することで
ある。そこで、帯電防止のために、特開昭６３−２７６
０３１号公報には遮光膜を走査信号線または映像信号線
と接続する技術が提案されている。しかし、寄生容量に
関しては接続しない場合に比べて、むしろ増加するとい
う問題があり、第１の問題が解決されず、悪化する。
【００１８】遮光膜として半導体膜を用いた場合、形成
される寄生容量は小さくなるが、遮光効果が金属膜に比
べて小さくなる。
される寄生容量は小さくなるが、遮光効果が金属膜に比
べて小さくなる。
【００１９】遮光膜として、絶縁性の樹脂を用いる技術
が、例えば特開平２−３０８１３１号公報、特開平３−
１２３３２０号公報、特開平４−８６８０９号公報等に
開示されているが、その膜厚が非常に厚いため、厚みや
パターニングの精度が低下し、段差起因による配向不良
等による表示品質の低下という問題がある。
が、例えば特開平２−３０８１３１号公報、特開平３−
１２３３２０号公報、特開平４−８６８０９号公報等に
開示されているが、その膜厚が非常に厚いため、厚みや
パターニングの精度が低下し、段差起因による配向不良
等による表示品質の低下という問題がある。
【００２０】また、パネル内での光反射を抑制するもの
として、特開平３−２７４０２８号公報には光反射防止
膜を対向基板上に形成する構成が提案されている。この
構成の場合、光反射防止膜が対向基板上に形成されてい
るため、ＴＦＴアレイ基板と対向基板間での重ねずれが
生じると、光が直接チャネル部に入射するという問題が
ある。また、重ねずれの影響を無くすためには、光反射
防止膜の領域を拡大する必要があるので、遮光膜をＴＦ
Ｔアレイ基板上に設けた場合と比較すると、開口率の低
下は避けられない。
として、特開平３−２７４０２８号公報には光反射防止
膜を対向基板上に形成する構成が提案されている。この
構成の場合、光反射防止膜が対向基板上に形成されてい
るため、ＴＦＴアレイ基板と対向基板間での重ねずれが
生じると、光が直接チャネル部に入射するという問題が
ある。また、重ねずれの影響を無くすためには、光反射
防止膜の領域を拡大する必要があるので、遮光膜をＴＦ
Ｔアレイ基板上に設けた場合と比較すると、開口率の低
下は避けられない。
【００２１】なお、映像信号線上に導電性材料からなる
光吸収層を絶縁層を介して設けた構造が特開平５−２４
１１９９号公報に開示されているが、これは配線上で反
射した光が隣接画素に入射して偽信号となるのを防止す
るものであり、オフ電流の低減に寄与するものではな
い。
光吸収層を絶縁層を介して設けた構造が特開平５−２４
１１９９号公報に開示されているが、これは配線上で反
射した光が隣接画素に入射して偽信号となるのを防止す
るものであり、オフ電流の低減に寄与するものではな
い。
【００２２】従って、本発明の目的は、ＴＦＴ上に導電
性の遮光膜を設けたことに付随する寄生容量の増加を抑
制すると同時に、液晶パネル内での反射光がチャネル層
に入射することを防止した薄膜トランジスタアレイを提
供することにある。
性の遮光膜を設けたことに付随する寄生容量の増加を抑
制すると同時に、液晶パネル内での反射光がチャネル層
に入射することを防止した薄膜トランジスタアレイを提
供することにある。
【００２３】
【課題を解決するための手段】本発明による薄膜トラン
ジスタアレイは、薄膜トランジスタの活性層である半導
体層上に絶縁膜を介して設けた遮光膜と同一の材料にて
形成された反射防止膜が、薄膜トランジスタのソース・
ドレイン電極上に絶縁膜を介して設けられていることを
特徴とする。
ジスタアレイは、薄膜トランジスタの活性層である半導
体層上に絶縁膜を介して設けた遮光膜と同一の材料にて
形成された反射防止膜が、薄膜トランジスタのソース・
ドレイン電極上に絶縁膜を介して設けられていることを
特徴とする。
【００２４】好ましくは、遮光膜と反射防止膜は、非晶
質シリコンにて形成されており、これらは分離して形成
されていることがさらに好ましい。
質シリコンにて形成されており、これらは分離して形成
されていることがさらに好ましい。
【００２５】遮光膜と反射防止膜は、同一の層をもって
同一のパターニング工程を用いて形成され得る。
同一のパターニング工程を用いて形成され得る。
【００２６】
【実施例】本発明の上記および他の目的、特徴および効
果を明確にすべく以下に図面を参照して本発明の実施例
につき詳述する。
果を明確にすべく以下に図面を参照して本発明の実施例
につき詳述する。
【００２７】図１は本発明の液晶表示装置の第１の実施
例の平面図であり、図２のそのＡ−Ａ′断面図を示す。
例の平面図であり、図２のそのＡ−Ａ′断面図を示す。
【００２８】本装置の構成をその製造方法とともに以下
に説明する。
に説明する。
【００２９】ガラスのような透明絶縁基板１００上にＣ
ｒ、Ａｌ等の金属膜からなるゲート電極１０１および走
査信号線１１１をパターニングした後、ゲート絶縁膜１
１４、真性半導体非晶質シリコン（以下では「ａ−Ｓｉ
（Ｉ）」と称する）からなるチャネル層１０２、ｎ型半
導体非晶質シリコン（以下では「ａ−Ｓｉ（ｎ+ ）」と
称する）からなるコンタクト層１０７を順次形成し、そ
の上にＣｒ、Ａｌ等の金属膜にて形成されるドレイン電
極１０３、ソース電極１０４、映像信号線１１３を形成
し、さらに透明導電体からなる画素電極１０６を形成す
る。その後シリコン窒化膜等からなるパッシベーション
膜１１５を形成し、そして本発明に従って遮光膜１０５
と多重反射防止膜２０７および２０８を同時に形成して
ＴＦＴアレイ基板とする。
ｒ、Ａｌ等の金属膜からなるゲート電極１０１および走
査信号線１１１をパターニングした後、ゲート絶縁膜１
１４、真性半導体非晶質シリコン（以下では「ａ−Ｓｉ
（Ｉ）」と称する）からなるチャネル層１０２、ｎ型半
導体非晶質シリコン（以下では「ａ−Ｓｉ（ｎ+ ）」と
称する）からなるコンタクト層１０７を順次形成し、そ
の上にＣｒ、Ａｌ等の金属膜にて形成されるドレイン電
極１０３、ソース電極１０４、映像信号線１１３を形成
し、さらに透明導電体からなる画素電極１０６を形成す
る。その後シリコン窒化膜等からなるパッシベーション
膜１１５を形成し、そして本発明に従って遮光膜１０５
と多重反射防止膜２０７および２０８を同時に形成して
ＴＦＴアレイ基板とする。
【００３０】一方、対向基板側はガラス等の透明絶縁基
板１２０上に、Ｃｒ等の金属膜からなるブラックマトリ
クス層１２２を設けた後、対向電極１２１を形成して製
造する。
板１２０上に、Ｃｒ等の金属膜からなるブラックマトリ
クス層１２２を設けた後、対向電極１２１を形成して製
造する。
【００３１】最後にＴＦＴアレイ基板と対向基板にそれ
ぞれ配向膜（図示せず）を形成して配向処理を行い、シ
ールパターンを形成してから重ね合わせてこれを焼成
し、液晶１３０を注入、封孔して液晶パネルが完成す
る。
ぞれ配向膜（図示せず）を形成して配向処理を行い、シ
ールパターンを形成してから重ね合わせてこれを焼成
し、液晶１３０を注入、封孔して液晶パネルが完成す
る。
【００３２】本実施例では、遮光膜１０５と反射防止膜
２０７および２０８をプラズマＣＶＤを用いて、チャネ
ル層１０２と同じａ−Ｓｉ（Ｉ）で形成されており、図
示のとおりそれぞれが独立している。その厚みは遮光性
を得るために、３００〜５００ｎｍとしている。
２０７および２０８をプラズマＣＶＤを用いて、チャネ
ル層１０２と同じａ−Ｓｉ（Ｉ）で形成されており、図
示のとおりそれぞれが独立している。その厚みは遮光性
を得るために、３００〜５００ｎｍとしている。
【００３３】本アクティブマトリクス液晶パネルを投影
型表示装置として用いる場合には、ガラス基板１２０側
から光が照射される。このとき、図２に示すように、ガ
ラス基板１２０側から照射された光１４０は、光入射側
とは反対側のガラス基板１００の裏面やソース電極１０
４、ドレイン電極１０３等の金属膜で反射し、更にブラ
ックマトリクス層１２２で反射した後、活性領域である
チャネル層１０２に入射することになる。この光入射を
遮り、オフ電流の増加を抑制して、表示画素の低下を防
止するために遮光膜１０５が形成されている。本実施例
では遮光膜１０５はａ−Ｓｉ（Ｉ）で形成されているの
で、投影型表示装置として用いる場合、遮光膜１０５だ
けではチャネル層１０２に入射する光を完全に吸収でき
ない。
型表示装置として用いる場合には、ガラス基板１２０側
から光が照射される。このとき、図２に示すように、ガ
ラス基板１２０側から照射された光１４０は、光入射側
とは反対側のガラス基板１００の裏面やソース電極１０
４、ドレイン電極１０３等の金属膜で反射し、更にブラ
ックマトリクス層１２２で反射した後、活性領域である
チャネル層１０２に入射することになる。この光入射を
遮り、オフ電流の増加を抑制して、表示画素の低下を防
止するために遮光膜１０５が形成されている。本実施例
では遮光膜１０５はａ−Ｓｉ（Ｉ）で形成されているの
で、投影型表示装置として用いる場合、遮光膜１０５だ
けではチャネル層１０２に入射する光を完全に吸収でき
ない。
【００３４】そこで、遮光膜１０５と併せて、パネル内
での光反射の原因となるソース電極１０４、ドレイン電
極１０３上にａ−Ｓｉ（Ｉ）で形成された反射防止膜２
０７および２０８を設けており、これにより、パネル内
反射光の強度を減衰させ、遮光膜１０５で完全にチャネ
ル層１０２に入射する光を完全に遮光できる。
での光反射の原因となるソース電極１０４、ドレイン電
極１０３上にａ−Ｓｉ（Ｉ）で形成された反射防止膜２
０７および２０８を設けており、これにより、パネル内
反射光の強度を減衰させ、遮光膜１０５で完全にチャネ
ル層１０２に入射する光を完全に遮光できる。
【００３５】遮光膜１０５と反射防止膜２０７をａ−Ｓ
ｉ（Ｉ）で形成しているので、金属膜を用いた場合と比
較して、ドレイン電極１０３およびソース電極１０４と
の間での寄生容量の形成は抑制される。また、遮光膜１
０５と多重反射防止膜２０７を独立に形成していること
により、さらに、寄生容量は低減する。
ｉ（Ｉ）で形成しているので、金属膜を用いた場合と比
較して、ドレイン電極１０３およびソース電極１０４と
の間での寄生容量の形成は抑制される。また、遮光膜１
０５と多重反射防止膜２０７を独立に形成していること
により、さらに、寄生容量は低減する。
【００３６】このようにして、ＴＦＴ上に遮光膜１０５
と反射防止膜２０７を設け、チャネル層１０２への光入
射を防止することにより、オフ電流の低減化を図り、も
って液晶ディスプレイの表示品質を向上させることがで
きる。
と反射防止膜２０７を設け、チャネル層１０２への光入
射を防止することにより、オフ電流の低減化を図り、も
って液晶ディスプレイの表示品質を向上させることがで
きる。
【００３７】図３は本発明の液晶表示装置の第２の実施
例の断面図である。平面図は実施例１と同じである。本
実施例では、遮光膜１０５と反射防止膜２０７および２
０８の上にさらに第２の遮光膜２０９と第２の反射防止
膜２１０および２１２をそれぞれ形成している。
例の断面図である。平面図は実施例１と同じである。本
実施例では、遮光膜１０５と反射防止膜２０７および２
０８の上にさらに第２の遮光膜２０９と第２の反射防止
膜２１０および２１２をそれぞれ形成している。
【００３８】遮光膜１０５および反射防止膜２０７，２
０８は第１の実施例と同じく、チャネル層１０２と同じ
ａ−Ｓｉ（Ｉ）で形成されており、遮光膜２０９および
反射防止膜２１０，２１２は、コンタクト層１０７と同
じようにリン等のｎ型不純物を１×１０20ａｔｏｍｓ／
ｃｍ3 以上に高濃度に添加したａ−Ｓｉ（ｎ+ ）で形成
されている。チャネル層１０２とコンタクト層１０７の
場合と同じように、遮光膜１０５−２０９および反射防
止膜２０７−２１０、２０８−２１２を形成しているａ
−Ｓｉ（Ｉ）とａ−Ｓｉ（ｎ+ ）はプラズマＣＶＤを用
いて、連続的に順次形成される。これら遮光膜１０５，
２０９および反射防止膜２０７，２０８，２１０，２１
２は全て同一のパターニング工程で形成される。
０８は第１の実施例と同じく、チャネル層１０２と同じ
ａ−Ｓｉ（Ｉ）で形成されており、遮光膜２０９および
反射防止膜２１０，２１２は、コンタクト層１０７と同
じようにリン等のｎ型不純物を１×１０20ａｔｏｍｓ／
ｃｍ3 以上に高濃度に添加したａ−Ｓｉ（ｎ+ ）で形成
されている。チャネル層１０２とコンタクト層１０７の
場合と同じように、遮光膜１０５−２０９および反射防
止膜２０７−２１０、２０８−２１２を形成しているａ
−Ｓｉ（Ｉ）とａ−Ｓｉ（ｎ+ ）はプラズマＣＶＤを用
いて、連続的に順次形成される。これら遮光膜１０５，
２０９および反射防止膜２０７，２０８，２１０，２１
２は全て同一のパターニング工程で形成される。
【００３９】本実施例によれば、遮光膜１０５と反射防
止膜２０７，２０８上に、ａ−Ｓｉ（ｎ+ ）からなる遮
光膜２０９および反射防止膜２１０，２１２を設けてお
り、その膜厚は１００〜４００ｎｍとしている。ａ−Ｓ
ｉ（ｎ+ ）はａ−Ｓｉ（Ｉ）に比べて、赤色光の様な長
波長側の光の透過率が低いので、長波長側の光に対する
遮光効果が向上するという利点がある。
止膜２０７，２０８上に、ａ−Ｓｉ（ｎ+ ）からなる遮
光膜２０９および反射防止膜２１０，２１２を設けてお
り、その膜厚は１００〜４００ｎｍとしている。ａ−Ｓ
ｉ（ｎ+ ）はａ−Ｓｉ（Ｉ）に比べて、赤色光の様な長
波長側の光の透過率が低いので、長波長側の光に対する
遮光効果が向上するという利点がある。
【００４０】以上は遮光膜および反射防止膜がａ−Ｓｉ
（Ｉ）およびａ−Ｓｉ（ｎ+ ）の二層になっている例で
あるが、図３（ｂ）に示すようにａ−Ｓｉ（ｎ+ ）の一
層でも良い。すなわち図４の遮光膜２０９と反射防止膜
２０８の両者はａ−Ｓｉ（ｎ+ ）の一層である。遮光膜
および反射防止膜を二層にするか一層にするかの選択
は、入射光の強度と波長域の違いにより遮光膜を透過す
る光の量が異なるため実験により決定すると良い。
（Ｉ）およびａ−Ｓｉ（ｎ+ ）の二層になっている例で
あるが、図３（ｂ）に示すようにａ−Ｓｉ（ｎ+ ）の一
層でも良い。すなわち図４の遮光膜２０９と反射防止膜
２０８の両者はａ−Ｓｉ（ｎ+ ）の一層である。遮光膜
および反射防止膜を二層にするか一層にするかの選択
は、入射光の強度と波長域の違いにより遮光膜を透過す
る光の量が異なるため実験により決定すると良い。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
ＴＦＴ上に遮光膜と反射防止膜の双方を設け、チャネル
層へのパネル内反射光の入射を防止することにより、オ
フ電流の低減化を図り、もって液晶ディスプレイの表示
品質を向上させることができる。
ＴＦＴ上に遮光膜と反射防止膜の双方を設け、チャネル
層へのパネル内反射光の入射を防止することにより、オ
フ電流の低減化を図り、もって液晶ディスプレイの表示
品質を向上させることができる。
【００４２】また、本発明において、遮光膜と反射防止
膜の双方を半導体層で形成し、それぞれを独立すること
により、ドレイン電極およびソース電極との間での寄生
容量の形成は抑制されるという利点を有する。
膜の双方を半導体層で形成し、それぞれを独立すること
により、ドレイン電極およびソース電極との間での寄生
容量の形成は抑制されるという利点を有する。
【図１】本発明の実施例１および実施例２の平面図であ
る。
る。
【図２】本発明の実施例１の断面図である。
【図３】本発明の実施例２の断面図である。
【図４】本発明の実施例３の断面図である。
【図５】従来技術の平面図である。
【図６】従来技術の断面図である。
１０１ ゲート電極 １０３ ドレイン電極 １０４ ソース電極 １０５，２０９ 遮光膜 １０６ 画素電極 ２０７，２０８，２１０，２１２ 反射防止膜 １１１ 走査信号線 １１２ 映像信号線 １０２ チャネル層 １０７ コンタクト層 １１４ ゲート絶縁膜 １１５ パッシベーション膜 １２１ 対向電極 １２２ ブラックマトリクス層 １３０ 液晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小出 慎 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平４−132263（ＪＰ，Ａ) 特開 昭64−42634（ＪＰ，Ａ) 特開 平３−23429（ＪＰ，Ａ) 特開 昭62−81061（ＪＰ，Ａ) 特開 昭62−172758（ＪＰ，Ａ) 特開 昭62−179156（ＪＰ，Ａ) 特開 平６−310723（ＪＰ，Ａ) 実開 昭62−186445（ＪＰ，Ｕ) 実開 昭63−1355（ＪＰ，Ｕ)
Claims (8)
- 【請求項１】 透明基板上に複数の走査信号ラインとこ
れに直交する複数のデータ信号ラインとが配置され、こ
れらの各交点に薄膜トランジスタが配置されている薄膜
トランジスタアレイにおいて、前記薄膜トランジスタの
活性層である半導体層上に絶縁膜を介して半導体層から
なる遮光膜を設け、前記薄膜トランジスタのソース・ド
レイン電極上に絶縁膜を介して半導体層からなる反射防
止膜を前記遮光膜と分離して設けていることを特徴とす
る薄膜トランジスタアレイ。 - 【請求項２】 アクティブマトリクス液晶パネルに用い
られる薄膜トランジスタアレイに おいて、前記薄膜ト
ランジスタの活性層である半導体層上に絶縁膜を介して
半導体層からなる遮光膜を設けるとともに、前記薄膜ト
ランジスタアレイ側の基板と対向する基板側から入射し
た光が前記薄膜トランジスタのソース・ドレイン電極で
反射されることを防止するように前記ソース・ドレイン
電極上に絶縁膜を介して半導体層からなる反射防止膜を
前記遮光膜と分離して設けて、前記薄膜トランジスタの
チャネル層へのパネル内反射光の入射を防止するととも
に寄生容量の形成を抑制していることを特徴とする薄膜
トランジスタアレイ。 - 【請求項３】 前記液晶パネルは投影型表示装置として
用いられることを特徴とする請求項２記載の薄膜トラン
ジスタアレイ。 - 【請求項４】 前記遮光膜と前記反射防止膜は、同一の
層に対し同一のパターニング工程を用いて形成されてい
ることを特徴とする請求項１又は２記載の薄膜トランジ
スタアレイ。 - 【請求項５】 前記半導体層は非晶質シリコンであるこ
とを特徴とする請求項１又は２記載の薄膜トランジスタ
アレイ。 - 【請求項６】 前記遮光膜および前記反射防止膜上にさ
らに第２の遮光膜および反射防止膜がそれぞれ形成され
ていることを特徴とする請求項１又は２記載の薄膜トラ
ンジスタアレイ。 - 【請求項７】 前記第２の遮光膜および反射防止膜はそ
れぞれ不純物を高濃度に含む半導体層でなることを特徴
とする請求項６記載の薄膜トランジスタアレイ。 - 【請求項８】 前記半導体層に不純物が高濃度にドープ
されている請求項１又は２記載の薄膜トランジスタアレ
イ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16856195A JP2739844B2 (ja) | 1995-05-19 | 1995-07-04 | 薄膜トランジスタアレイ |
| US08/645,816 US5789761A (en) | 1995-05-19 | 1996-05-14 | Thin-film transistor array having light shading film and antireflection layer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-121130 | 1995-05-19 | ||
| JP12113095 | 1995-05-19 | ||
| JP16856195A JP2739844B2 (ja) | 1995-05-19 | 1995-07-04 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0943632A JPH0943632A (ja) | 1997-02-14 |
| JP2739844B2 true JP2739844B2 (ja) | 1998-04-15 |
Family
ID=26458567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16856195A Expired - Fee Related JP2739844B2 (ja) | 1995-05-19 | 1995-07-04 | 薄膜トランジスタアレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5789761A (ja) |
| JP (1) | JP2739844B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997028483A1 (fr) * | 1996-01-30 | 1997-08-07 | Seiko Epson Corporation | Substrat pour affichage a cristaux liquides, procede de production d'un substrat pour affichage a cristaux liquides, affichage a cristaux liquides et dispositif electronique |
| KR100229678B1 (ko) * | 1996-12-06 | 1999-11-15 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JPH10241572A (ja) * | 1997-02-25 | 1998-09-11 | Fujitsu Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネル |
| JP3017712B2 (ja) * | 1998-05-15 | 2000-03-13 | 松下電送システム株式会社 | インターネット・ファクシミリ |
| US6452652B1 (en) * | 1998-06-12 | 2002-09-17 | National Semiconductor Corporation | Light absorbing thin film stack in a light valve structure |
| JP3141860B2 (ja) * | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP3645755B2 (ja) * | 1999-09-17 | 2005-05-11 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| KR100367009B1 (ko) * | 2000-05-19 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100408346B1 (ko) * | 2001-07-18 | 2003-12-06 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| US6828595B2 (en) * | 2001-11-13 | 2004-12-07 | Chartered Semiconductorsmanufacturing Limited | Light shield cum gap fill scheme for microdisplay backplane fabrication |
| KR100491144B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| TWI300508B (en) * | 2003-01-13 | 2008-09-01 | Toppoly Optoelectronics Corp | Liquid crystal display |
| CN100403150C (zh) * | 2004-03-03 | 2008-07-16 | 鸿富锦精密工业（深圳）有限公司 | 主动矩阵型液晶显示装置 |
| TWI284246B (en) * | 2004-08-13 | 2007-07-21 | Au Optronics Corp | Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel |
| US7719745B2 (en) * | 2007-07-10 | 2010-05-18 | Seiko Epson Corporation | Display device and electronic apparatus |
| JP4626659B2 (ja) | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
| KR20090110099A (ko) * | 2008-04-17 | 2009-10-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 |
| JP2010117499A (ja) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | アレイ基板及びアレイ基板の製造方法 |
| US20120299074A1 (en) * | 2011-05-24 | 2012-11-29 | Sharp Kabushiki Kaisha | Semiconductor device |
| CN102681245B (zh) * | 2012-03-15 | 2014-08-06 | 京东方科技集团股份有限公司 | 半透半反液晶显示阵列基板及其制造方法、显示装置 |
| TWI505476B (zh) * | 2012-12-27 | 2015-10-21 | E Ink Holdings Inc | 薄膜電晶體結構 |
| US10261310B2 (en) * | 2016-06-27 | 2019-04-16 | Amazon Technologies, Inc. | Amorphous silicon layer as optical filter for thin film transistor channel |
| CN112038288B (zh) * | 2020-11-04 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| CN113097227B (zh) * | 2021-03-22 | 2022-10-21 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281061A (ja) * | 1985-10-04 | 1987-04-14 | Fujitsu Ltd | 薄膜トランジスタの構造 |
| JPS62172758A (ja) * | 1986-01-27 | 1987-07-29 | Fujitsu Ltd | 薄膜トランジスタの構造 |
| JPS62179156A (ja) * | 1986-01-31 | 1987-08-06 | Fujitsu Ltd | 薄膜トランジスタの構造 |
| JPS62186445U (ja) * | 1986-05-20 | 1987-11-27 | ||
| JPS631355U (ja) * | 1986-06-20 | 1988-01-07 | ||
| FR2605777B1 (fr) * | 1986-10-23 | 1989-02-17 | France Etat | Dispositif d'affichage electroluminescent utilisant du silicium amorphe hydrogene et carbone |
| JP2652786B2 (ja) * | 1987-05-08 | 1997-09-10 | 株式会社日立製作所 | 液晶表示装置 |
| JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| JPS6442634A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Thin film transistor |
| JPH02308131A (ja) * | 1989-05-22 | 1990-12-21 | Sharp Corp | 液晶表示装置 |
| JPH0323429A (ja) * | 1989-06-20 | 1991-01-31 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| JPH03123320A (ja) * | 1989-10-06 | 1991-05-27 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH03274028A (ja) * | 1990-03-23 | 1991-12-05 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0486809A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH04132263A (ja) * | 1990-09-21 | 1992-05-06 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP3101780B2 (ja) * | 1992-02-28 | 2000-10-23 | キヤノン株式会社 | 液晶パネル |
| JP3342164B2 (ja) * | 1993-04-16 | 2002-11-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5486485A (en) * | 1994-02-18 | 1996-01-23 | Philip Electronics North America Corporation | Method of manufacturing a reflective display |
-
1995
- 1995-07-04 JP JP16856195A patent/JP2739844B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-14 US US08/645,816 patent/US5789761A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5789761A (en) | 1998-08-04 |
| JPH0943632A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739844B2 (ja) | 薄膜トランジスタアレイ | |
| KR100270127B1 (ko) | 액정표시장치 | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| US5517341A (en) | Liquid crystal display with TFT and capacitor electrodes with redundant connection | |
| JP4309811B2 (ja) | インプレーンスイッチング方式液晶表示装置及びその製造方法 | |
| US5193017A (en) | Reflective-type active matrix liquid crystal display device | |
| US6452241B1 (en) | Thin film transistor for use in liquid crystal display device and method for manufacturing the same | |
| JPH1031235A (ja) | 液晶表示装置 | |
| KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
| JP4307582B2 (ja) | 液晶表示装置 | |
| US5844647A (en) | Liquid crystal display device | |
| US20100128191A1 (en) | Increasing lcd aperture ratios | |
| JPH1090655A (ja) | 表示装置 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP2002141509A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JPH06160900A (ja) | 液晶表示装置 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR100380894B1 (ko) | Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 | |
| JP3316115B2 (ja) | 反射型液晶表示装置 | |
| KR100242034B1 (ko) | 차광막을 가지는 박막 트랜지스터 어레이 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3029426B2 (ja) | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971224 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |