KR100242034B1 - 차광막을 가지는 박막 트랜지스터 어레이 - Google Patents

Abstract

본 발명은 부유 용량의 증가를 억제시키는 동시에 액정 패널 내부에서 반사된 광이 채널층 내로 입사되는 것을 방지하는 박막 트랜지스터 어레이를 제공한다. 본 발명은 서로 분리되어 반도체층으로 만들어진 차광막 및 반사 방지막을 각각 TFT상에 제공한다. 본 발명은 오프 전류를 감소시켜 디스플레이 패널 내부에서 반사된 광이 채널층 내로 입사되는 것을 방지할 수 있기 때문에 디스플레이의 품질면에서 액정 디스플레이를 향상시킨다.

Description

차광막을 가지는 박막 트랜지스터 어레이

제1도는 본 발명의 평면도.

제2도는 본 발명의 제1실시예를 도시하기 위해 제1도의 선 A-A를 따른 단면도.

제3도는 본 발명의 제2실시예를 도시하기 위해 제1도의 선 A-A를 따른 횡단면도.

제4도는 본 발명의 제3실시예를 도시하기 위해 제1도의 선 A-A를 따른 단면도.

제5도는 종래 기술의 평면도.

제6도는 제5도의 선 B-B를 따른 단면도.

* 도면의 주요부분에 대한 부호의 설명

100,120 : 글래스 기판 102 : 채널층

103 : 드레인 전극 104 : 소스 전극

105 : 차광막 106 : 픽셀 전극

107 : 접촉층 114 : 게이트 절연막

115 : 불활성막 122 : 블랙 매트릭스층

130 : 액정

본 발명은 박막 트랜지스터 어레이에 관한 것으로, 특히 활성 매트릭스 액정 패널에 사용되는 박막 트랜지스터(TFT) 어레이에 관한 것이다.

제5도 및 제6도를 참조하여 종래 기술에 따른 TFT 어레이를 사용하는 액정 디스플레이 장치가 기술되었다. 제5도는 액정 디스플레이 장치의 TFT 어레이가 형성된 부분의 평면도이며, 제6도는 제5도의 선 B-B를 따라 절단된 단면도이다.

활성 소자로서 박막 트랜지스터(TFT)를 사용하는 활성 매트릭스 액정 패널에서, 약 300℃의 비교적 낮은 온도에서 형성될 수 있는 비정질 실리콘 수소화물(amorphous silicon hydride; a-Si:H)막 등이 TFT의 채널층(102)으로서 사용된다. 활성 영역인 채널층(102)으로 광이 입사되면, 채널층(102) 내에서 캐리어가 발생되며, 트랜지스터가 오프되면, 캐리어는 누설 전류를 생성하여 오프 전류를 증가시키게 된다. 오프 전류가 증가하면 디스플레이 등에 불규칙성을 야기시켜 활성 매트릭스 액정 디스플레이의 디스플레이의 품질이 현저히 저하된다.

그러므로 일반적으로, 광은 대향 기판상에 제공된 블랙 매트릭스층(122)에 의해 TFT로부터 차광되지만, 투사형(projection type) 디스플레이 장치에서 볼 수 있는 것과 같은 강한 광의 경우, 제6도에서 선(141)으로 나타낸 바와 같이 TFT에서 사용된 금속막과 블랙 매트릭스층(122) 사이의 반사로 인해 입사광이 채널층(102)내로 우회한다(detour)는 문제점이 있다.

반면에, 광 이용 효율을 개선하기 위해서는 애퍼처 효율을 높이는 것이 요구되므로, 블랙 매트릭스층(122)을 작게 하거나 제거할 필요가 있다. 이러한 경우, 입사광이 입사될 때 오프 전류의 증가를 방지하기 위해서 어레이 기판 상의 광을 차광할 필요가 있다. 이러한 이유로 차광막(105)이 TFT 상에 제공된다.

이러한 구조의 액정 패널은 글래스 기판(100) 상에 제공된 픽셀 전극(106)과 글래스 기판(120) 상에 제공된 대향 전극(121) 사이에 전계를 인가함으로써 투과된 광을 온 및 오프시키기 위해 액정(130)의 상태를 제어한다.

액정 패널의 제조 공정은 아래에 설명된다. Cr, Al 등의 금속막으로 구성된 게이트 전극(101)이 글래스 기판(100) 상에 패터닝된 후, 게이트 절연막(114), 진성 반도체 비정질 실리콘[이후, “a-Si(I)”라 칭함]으로 구성된 채널층(102), n-형 반도체 비정질 실리콘[이후, “a-Si(n+)”라 칭함]으로 구성된 접촉층(107)이 글래스 기판(100)상에 차례로 형성된다. 그 후, Cr, Al 등의 금속막으로 구성된 드레인 전극(103), 소스 전극(104), 및 영상 신호선(image signal line;112) 및 픽셀 전극(106)이 글래스 기판(100) 상에 형성된 후, 패시베이션막(passivation film;115)이 형성되고, 그 후 차광막(105)이 형성되어 TFT 어레이 기판이 형성된다. 대향 기판측에서는, 대향 전극(121)이 다른 글래스 기판(120) 상에 형성된다. 결과적으로, 배향막(orientation film)(도시되지 않음)이 TFT 어레이 기판 및 그 대향 기판 상에 각각 형성된다. 그 후, 배향 공정이 수행된다. 봉지 공정(seal pattern)이 수행된 후, 기판은 각기 박막화(laminated)되고 경화되며, 액정(130)이 기판들 사이에 주입된 후, 주입 홀(injection hole)이 봉지된다. 그리하여 액정 패널이 완료된다.

이러한 액정 패널에 편광판(polarizing plate), 구동 회로, 케이스 등을 추가함으로써 액정 디스플레이 장치가 제조된다.

그러나, 액정 패널에 있어서, 디스플레이의 품질을 개선하기 위해서 Cr 등의 금속막으로 구성된 블랙 매트릭스층(122)이 대향 기판 상에 제공된다.

스캐닝 신호선(111)으로부터 분기하도록 게이트 전극(101)이 형성되며, 영상 신호선(112)에 접속되도록 드레인 전극(103)이 형성된다. 즉, 도시된 바와 같이, 스캐닝 신호선(111) 및 영상 신호선(112)은 서로 수직으로 교차하며 서로 절연되도록 패턴이 형성된다. TFT는 교차 부분 상에 배치되고, 게이트 전극(101)은 스캐닝 신호선(111)에 접속되며, 드레인 전극(103)은 영상 신호선(112)에 접속된다. 제5도의 평면도는 반도체막(102), 드레인 전극(103), 소스 전극(104), 차광막(105), 픽셀 전극(106) 및 인접 영상 신호선(112)을 도시하지만 다른 부분은 생략되었다.

투사형 디스플레이 장치로서 활성 매트릭스 액정 패널을 사용하는 경우, 광은 상부에 대향 전극(121)이 형성되는 글래스 기판(120)측으로부터 인가된다. 글래스 기판(120)측으로부터 인가된 광(141)은 입사면에 대향된 글래스 기판(100)의 내면에 의해 반사되고, 소스 전극(104), 드레인 전극(103)등의 금속막에 의해 반사된 후, 블랙 매트릭스층(122)에 의해 반사되어, 활성 영역인 채널층(102)로 입사된다. 차광막(105)은 입사광을 차광하여 오프 전류의 증가를 억제함으로써 디스플레이의 품질면에서의 저하를 방지할 목적으로 형성된다.

차광 효과면에서, 금속막 또는 반도체막과 같은 도전성 물질이 사용되는 경우와, 절연 수지막이 상기 TFT 어레이 기판상에 제공되는 차광막으로서 사용되는 경우가 있다.

고 도전성 금속막이 차광막(105)으로서 사용되는 경우, 다음의 2가지 문제점이 있다.

첫번째 문제점은 드레인 전극과 소스 전극 사이에 표유 용량(stray capacitance)이 형성된다는 점이다. 부유 용량이 있으면, TFT가 오프일지라도 영상 신호선 상의 신호는 드레인 전극-(부유 용량)-차광막-(부유 용량)-소스 전극-픽셀 전극을 통해 전송되기 때문에, 부유 용량이 픽셀 전극의 전압을 변화시키므로 불규칙한 휘도 및 크로스토크(crosstalk)가 발생하여 디스플레이의 품질을 저하시킨다.

그러므로, 부유 용량을 감소시키기 위해서, 예를 들면 일본국 미심사 특허 공보 제 64-42634호에서 금속막으로 제조된 차광막이 분리되어 제공되는 구성이 제안된다. 이러한 기술은 부유 용량을 어느 정도 감소시키지만 완전하지는 않다.

두번째 문제점은 전기적으로 충전된 차광막은 TFT의 동작 전압을 변화시켜 디스플레이가 불규칙해지도록 한다. 그러므로, 전기적 충전 현상을 방지하기 위해서, 스캐닝 신호선 또는 영상 신호선과 차광막을 접속하는 기술이 일본국 미심사 특허 공보 제63-276031호에 제안되었다. 그러나, 이러한 기술은 그런 접속이 수행되지 않은 경우에 비해 부유 용량이 증가하고, 첫번째 문제점을 해결하지 못하며 디스플레이의 품질이 저하된다는 문제점이 있다.

반도체막을 차광막으로서 사용하는 경우, 부유 용량은 감소되지만, 그 차광 효과는 금속막보다 감소된다.

예를 들어, 일본국 미심사 특허 공보 제2-308131호, 제3-123320호, 및 제4-86809호에 절연 수지막을 차광막으로서 사용하는 기술이 개시되었지만, 차광막의 두께가 매우 두꺼우므로, 두께 제어 및 패터닝 제어의 정확성이 불량하여 불규칙한 두께 및 패터닝에 기인한 불규칙한 배향에 의해 디스플레이의 품질이 저하된다.

일본국 미심사 특허 공보 제3-274028호에는 디스플레이 패널의 내부의 광 반사를 억제하는 기술로서 광 반사 방지(antireflection)막이 대향 기판상에 형성되는 구성이 제안되었다. 이 구성에서, 광 반사 방지막이 대향 기판 상에 형성되므로, 서로 박막화되는 경우 TFT 어레이 기판과 대향 기판간에 어긋남(slippage)이 있으면, 광이 채널 내로 직접 압사된다. 박막차(lamination slippage)의 영향을 제거하기 위해서 광 반사 방지막의 영역을 확장시킬 필요가 있으므로, TFT 어레이 기판 상에 차광막이 제공되는 경우에 비해 애퍼처 효율의 저하를 피할 수 없다.

또한, 일본국 미심사 특허 공보 제5-241199호에 도전성 물질로 구성된 광흡수층이 절연층을 통해 영상 신호선 상에 제공되는 구조가 개시되어 있다. 그러나, 이러한 기술은 배선에 의해 반사된 광이 인접 픽셀내로 입사되어 의사(spurious)신호를 만드는 것을 방지하는 기술이며, 오프 전류 감소에 기여하지는 않는다.

본 발명의 목적은 TFT 상에 도전성 차광막을 제공함으로써 부유 용량의 증가를 억제하는 것 이외에 액정 패널의 내부에서 반사된 광이 채널층으로 입사되는 것을 방지하는 박막 트랜지스터 어레이를 제공하는 것이다.

본 발명에 따른 박막 트랜지스터 어레이에서, 절연막을 통해 박막 트랜지스터의 활성층인 반도체층 상에 제공된 차광막과 동일한 물질로 제조된 반사 방지막은 절연막을 통해 박막 트랜지스터의 소스 전극 및 드레인 전극 상에 제공된다.

차광막 및 반사 방지막은 양호하게는, 비정질 실리콘으로 제조되며, 보다 양호하게는, 서로 분리되어 형성된다.

차광막 및 반사 방지막은 동일한 패터닝 공정을 사용하여 동일한 층으로 구성될 수 있다.

이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하고자 한다.

제1도 및 제2도를 참조하여, 본 장치의 제조 공정 뿐만 아니라 구성이 다음에 설명된다.

Cr, Al의 금속막 등으로 구성된 게이트 전극(101) 및 스캐닝 신호선(111)이 글래스 기판과 같은 투명 절연 기판(100)상에 패터닝된 후, 게이트 절연막(114), 진성 반도체 비정질 실리콘(102)[이후 , “a-Si(I)”라 칭함]으로 구성된 채널층(102), 및 n형 반도체 비정질 실리콘[이후, “a-Si(n+)”라 칭함]으로 구성된 접촉층(107)이 글래스 기판(100) 상에 차례로 형성된다. 그 후, Cr, Al 등의 금속막으로 구성된 드레인 전극(103), 소스 전극(104), 영상 신호선(112) 및 투명 도전성 물질로 구성된 픽셀 전극(106)이 글래스 기판(100) 상에 형성되며, 다음으로 실리콘 질화막 등으로 구성된 패시베이션막(115)이 형성되고, 본 발명에 따라 TFT 어레이 기판을 제조하는 동시에 차광막(105) 및 반사 방지 다중막(207 및 208)이 형성된다.

반면에, 대향 기판측에서, 블랙 매트릭스층(122)이 기판(120) 상에 Cr등의 금속막으로 구성된 다음 글래스 등의 투명 절연 기판(120) 상에 대향 전극(121)이 형성된다.

결과적으로, 배향막(도시되지 않음)이 TFT 어레이 기판 및 대향 기판 상에 각각 형성된다. 그 후, 배향 공정이 수행된다. 그 상부에 봉지 패턴이 형성된 후, 기판은 각기 박막화되고 경화되며, 액정(130)이 기판 사이에 주입된 후, 주입 홀이 봉지된다. 그리하여 액정 패널이 완료된다.

이 실시예에서, 차광막(105) 및 반사 방지막(207 및 208)은 플라스마 CVD 방법에 의해 채널층(102)과 동일한 a-Si(I)로 제조되며, 이 막들은 도시된 바와 같이, 서로 분리되어 형성된다. 이러한 막들은 차광 능력을 얻도록 300 내지 500㎚ 두께로 제조된다.

이러한 활성 매트릭스 액정 패널을 투사형 디스플레이 장치에 사용하는 경우에, 광은 글래스 기판(120)측으로부터 인가된다. 이 경우, 제2도에 도시된 바와 같이, 글래스 기판(120)측으로부터 인가된 광(140)은 광 입사면에 대향하는 글래스 기판(100)의 내면에 의해 반사된 후, 소스 전극(104), 드레인 전극(103) 등의 금속막에 의해 반사된 후, 다음으로 블랙 매트릭스층(122)에 의해 반사되어, 활성 영역인 채널층(102)으로 입사된다. 차광막(105)은 입사광을 차광하여 오프 전류의 증가를 억제함으로써 디스플레이의 품질면에서의 저하를 방지할 목적으로 형성된다. 이 실시예에서, 차광막(105)만이 a-Si(I0로 제조되므로, 차광막(105)만으로는 이 액정 패널을 투사형 디스플레이 장치로서 사용하는 경우 채널층(102)으로 입사하는 광을 완전히 흡수할 수 없다.

그러므로, 패널 내부에서 광을 반사하는 a-Si(I)로 제조된 반사 방지막(207 및 208)은 차광막(105)와 함께 소스 전극(104) 및 드레인 전극(103) 상에 제공된다. 이러한 막들에 의해, 패널의 내부의 반사 광의 강도를 감소시킬 수 있으며 차광막(105)를 사용하여 채널층(102)으로 입사하는 광을 완벽히 차단할 수 있다.

차광막(105) 및 반사 방지막(207)이 a-Si(I)로 제조되므로, 차광막과 반사 방지막이 금속으로 제조되는 경우에 비해 드레인 전극(103)과 소스 전극(104) 사이의 부유 용량의 형성이 억제된다. 또한, 차광막(105) 및 반사 방지막(207)은 서로 분리되어 형성되므로, 부유 용량은 더욱 현저하게 감소된다.

그러한 방식으로, TFT 상에 차광막(105) 및 반사 방지막(207)을 제공함으로써 채널층(102) 내로 광이 입사되는 것을 방지하여, 오프 전류를 감소시키므로 디스플레이 품질 면에서 액정 디스플레이를 개선할 수 있다.

제3도는 본 발명의 액정 디스플레이 장치의 제2실시예의 단면도이다. 평면도는 제1실시예의 도면과 동일하다. 이 실시예에서, 제2차광막(209) 및 제2반사 방지막(210 및 212)이 차광막(105) 및 반사 방지막(207 및 208) 상에 각각 추가로 형성된다.

차광막(105) 및 반사 방지막(207 및 208)은 제1실시예와 동일한 방식으로 채널층(102)과 동일한 a-Si(I)로 제조되며, 차광막(209) 및 반사 방지막(210 및 212)은 1x10²⁰원자/cm³이상의 농도의 인 등의 n-형 불순물이 첨가되는 a-Si(N+)로 제조되는데, 이는 접촉층(107)과 유사하다. 채널층(102) 및 접촉층(107)의 경우와 유사하게, a-Si(I) 및 a-Si(N+)가 플라스마 CVD 방법에 의해 차광막(105 및 209) 및 반사 방지막(207과 210, 및 208과 212)이 순서대로 연속하여 형성된다. 이러한 차광막(105 및 209) 및 이러한 반사 방지막(207과 208, 및 210과 212)는 동일한 패터닝 공정을 통해 형성된다.

이 실시예에 따라, a-Si(n+)로 제조되며 100 내지 400㎚ 두께인 차광막(209) 및 반사 방지막(210 및 212)이 차광막(105) 및 반사 방지막(207 및 208) 상에 각각 제공된다. a-Si(n+)는 a-Si(I)에 비해 적색광과 같은 장 파장 범위에서 낮은 투과율을 가지므로, a-Si(n+)는 장 파장의 광에 대한 차광 효과를 개선시키는 이점이 있다.

상술한 실시예에서, 차광막 및 반사 방지막은 각각 a-Si(I) 및 a-Si(n+)의 2개의 층을 가지지만, 이러한 막들은 또한 제4도에 도시된 바와 같이, a-Si(n+)의 단일 층으로 처리할 수 있다. 즉, 제4도에 도시된 각각의 차광막(209) 및 반사 방지막(208)은 a-Si(n+)의 단일 층을 가진다.

차광막을 통해 투과된 광의 양은 입사 광의 강도 및 파장에 따라 변동되기 때문에, 차광막 및 반사 방지막이 2층 또는 단일 층으로 제조될 것인지는 실험에 의해 결정하는 것이 바람직하다.

상술한 바와 같이, 본 발명은 오프 전류를 감소시켜, 차광막 및 반사 방지막을 제공하여 TFT 상에 디스플레이 패널 내부에서 반사된 광이 채널층으로 입사되는 것을 방지함으로써 디스플레이의 품질면에서 액정 디스플레이를 향상시킬 수 있다.

본 발명은 또한, 반도체막의 차광막과 반사 방지막을 서로 분리되어 제조함으로써 드레인 전극과 소스 전극 사이의 부유 용량의 형성을 억제하는 장점을 가진다.

Claims (8)

1. 박막 트랜지스터 어레이에 있어서, 투명 기판 상에 배치된 다수의 스캐닝 신호선 및 다수의 데이타 신호선; 상기 스캐닝 신호선과 상기 데이타 신호선의 각 교점에 배치된 박막 트랜지스터; 절연막을 통해 상기 박막 트랜지스터의 활성층 상에 제공된 차광막; 및 절연막을 통해 상기 박막 트랜지스터의 소스 및 드레인 전극 상에 제공된 반사 방지막(antireflection film)을 포함하는 박막 트랜지스터 어레이.
2. 제1항에 있어서, 상기 차광막 및 상기 반사 방지막은 각각 반도체층으로 형성되는 박막 트랜지스터 어레이.
3. 제1항에 있어서, 상기 차광막 및 상기 반사 방지막은 서로 분리되어 형성되는 박막 트랜지스터 어레이.
4. 제1항에 있어서, 상기 차광막 및 상기 반사 방지막은 동일한 층에 대해 동일한 패터닝 공정을 사용하여 형성되는 박막 트랜지스터 어레이.
5. 제2항에 있어서, 상기 반도체층은 비정질 실리콘인 박막 트랜지스터 어레이.
6. 제1항에 있어서, 상기 차광막 및 상기 반사 방지막 상에 각각 제2차광막 및 제2반사 방지막이 추가로 형성되는 박막 트랜지스터 어레이.
7. 제6항에 있어서, 상기 제2차광막 및 상기 제2반사 방지막은 각각 고밀도의 불순물을 함유하는 반도체층으로 형성되는 박막 트랜지스터 어레이.
8. 제2항에 있어서, 상기 반도체층 내로 고밀도의 불순물이 도핑되는 박막 트랜지스터 어레이.