JP2010117499A - アレイ基板及びアレイ基板の製造方法 - Google Patents
アレイ基板及びアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP2010117499A JP2010117499A JP2008289943A JP2008289943A JP2010117499A JP 2010117499 A JP2010117499 A JP 2010117499A JP 2008289943 A JP2008289943 A JP 2008289943A JP 2008289943 A JP2008289943 A JP 2008289943A JP 2010117499 A JP2010117499 A JP 2010117499A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- amorphous silicon
- film
- array substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】アレイ基板1は、チャネル層19と、ゲート絶縁膜21と、ゲート配線と、ゲート電極23と、層間絶縁膜25と、非晶質シリコン層27aと、データ配線と、を備えている。データ配線は、非晶質シリコン層27aに積層され、金属で形成され、ゲート絶縁膜21及び層間絶縁膜25に形成されたコンタクトホールh1を介してチャネル層19に接続されている。
【選択図】 図5
Description
この後、層間絶縁膜を形成、コンタクトホールを開口してソース・ドレイン領域を露出させ、これに電気的接続させたデータ配線を形成する。
この発明は以上の点に鑑みなされたもので、その目的は、製造歩留まりの高いアレイ基板及びアレイ基板の製造方法を提供することにある。
基板上に形成され、シリコンを主成分とするチャネル層と、
前記基板及びチャネル層上に成膜されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート配線と、
前記ゲート配線の一部を延出して前記ゲート絶縁膜上に形成され、前記チャネル層上に重ねられたゲート電極と、
前記ゲート絶縁膜、ゲート配線及びゲート電極上に成膜された層間絶縁膜と、
前記層間絶縁膜上に形成された非晶質シリコン層及び前記非晶質シリコン層に積層された金属層を含み、前記層間絶縁膜に形成されたコンタクトホールを介して前記チャネル層に接続されたデータ配線と、を備えている。
基板上に、シリコンを主成分とするチャネル層を形成し、
前記基板及びチャネル層上に、ゲート絶縁膜を成膜し、
前記ゲート絶縁膜上に、ゲート配線及びゲート配線の一部を延出して前記チャネル層上に重なったゲート電極を形成し、
前記ゲート絶縁膜、ゲート配線及びゲート電極上に、層間絶縁膜を成膜し、
前記層間絶縁膜上に、非晶質シリコン膜を成膜し、
前記チャネル層に重なった前記層間絶縁膜及び非晶質シリコン膜に、それぞれコンタクトホールを形成し、前記チャネル層を露出させ、
前記非晶質シリコン膜上に、金属膜を成膜し、
前記非晶質シリコン膜及び金属膜をパターニングし、前記層間絶縁膜上に形成された非晶質シリコン層、及び前記非晶質シリコン層に積層され前記コンタクトホールを介して前記チャネル層に接続された金属層を含んだデータ配線を形成する。
図1、図2、図3、図4、図5及び図6に示すように、液晶表示装置は、液晶表示パネルDPと、走査線駆動回路4と、信号線駆動回路5と、補助容量線駆動回路6と、バックライトユニット7とを備えている。以下、透過型の液晶表示装置について説明する。液晶表示装置は、アレイ基板1及び対向基板2が重なった矩形状の表示領域R1を有している。
アレイ基板1において、ガラス基板10上に、第1方向d1に間隔を置いて並んでいるとともに第1方向と直交した第2方向d2に延びている複数のデータ配線としての複数の信号線11と、複数の信号線と交差して第1方向に延びているとともに第2方向に間隔を置いて並んだ複数のゲート配線としての複数の走査線12とが格子状に配置されている。さらに、ガラス基板10上に、第1方向に延びているとともに第2方向に間隔を置いて並んだ複数の補助容量線22が配置されている。各画素PXは、隣合う2本の信号線11及び隣合う2本の補助容量線22で囲まれた領域に重なって設けられている。
上記したように、ガラス基板10上にアレイパターン1pが形成され、アレイ基板1を形成している。
液晶層3は、アレイ基板1及び対向基板2間に挟持されている。シール材60の一部には液晶注入口61が形成され、液晶注入口は封止材62で封止されている。
まず、補助容量素子15について説明する。
図5に示すように、補助容量素子15は、ゲート絶縁膜21を挟んで対向配置された補助容量電極18と、補助容量線22とで形成されている。補助容量電極18は、アンダーコート膜14上に形成されている。なお、アンダーコート膜14は、ガラス基板10上に絶縁材料で形成され、ガラス基板10上に形成される素子に不純物が拡散しないようにするためのものである。補助容量電極18は、画素電極34に電気的に接続されている。補助容量電極18は、ポリシリコンで形成されている。
図5に示すように、TFT16は、nチャネル型である。TFT16は、チャネル層19と、ゲート電極23とを有している。TFT16には、信号線11と、接続配線30とが接続されている。
図6に示すように、TFT17は、pチャネル型である。TFT17は、チャネル層20と、ゲート電極24とを有している。TFT17には、ソース電極31と、ドレイン電極32とが接続されている。
図7及び図8に示すように、まず、ガラス基板10を用意する。用意したガラス基板10上には、CVD(Chemical Vapor Deposition)法により、SiNXやSiOX等からなるアンダーコート膜14を成膜する。続いて、アモルファスシリコンを、PECVD法やスパッタリング法等により、アンダーコート膜14上に堆積させる。次いで、アモルファスシリコン膜にレーザ光を照射し、アニールする。これにより、アモルファスシリコン膜は、再結晶化され、ポリシリコン膜が形成される。
上記したように、成膜やパターニングを繰り返すことにより、補助容量素子15、TFT16及びTFT17が形成される。
第1段階は、非晶質シリコン膜27をエッチングし、さらに層間絶縁膜25及びゲート絶縁膜21の一部までをエッチングするものであり、チャネル層19、20に対するエッチング速度選択比は小さい条件で行う。具体的には、CF4ガスやSF6ガスを主成分としたガスを用いて反応性イオンエッチングを施す。
層間絶縁膜25上に形成された非晶質シリコン層27a、27b、27c、27d、及び非晶質シリコン層に積層されコンタクトホールh1、h2、h3、h4を介してチャネル層19、20に接続された信号線11、接続配線30、ソース電極31及びドレイン電極32を形成する。
また、信号線11等の下層部分に非晶質シリコン層が形成されているため、信号線11等での光の反射、散乱によるコントラストの低下を抑制することができる。
例えば、チャネル層19、20は、シリコンを主成分とする材料で形成されていれば良い。
Claims (10)
- 基板上に形成され、シリコンを主成分とするチャネル層と、
前記基板及びチャネル層上に成膜されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート配線と、
前記ゲート配線の一部を延出して前記ゲート絶縁膜上に形成され、前記チャネル層上に重ねられたゲート電極と、
前記ゲート絶縁膜、ゲート配線及びゲート電極上に成膜された層間絶縁膜と、
前記層間絶縁膜上に形成された非晶質シリコン層と、
前記非晶質シリコン層に積層され、金属で形成され、前記ゲート絶縁膜及び層間絶縁膜に形成されたコンタクトホールを介して前記チャネル層に接続されたデータ配線と、を備えているアレイ基板。 - 前記非晶質シリコン層は、前記ゲート絶縁膜及び層間絶縁膜のコンタクトホールに重なって開口し、前記ゲート絶縁膜及び層間絶縁膜とともに前記コンタクトホールを形成している請求項1に記載のアレイ基板。
- 前記コンタクトホールは、前記ゲート絶縁膜、層間絶縁膜及び非晶質シリコン層に一体に形成されている請求項2に記載のアレイ基板。
- 前記非晶質シリコン層及びデータ配線は、同一にパターニングされている請求項1に記載のアレイ基板。
- 前記非晶質シリコン層の膜厚は、10nm以上200nm以下である請求項1に記載のアレイ基板。
- 前記非晶質シリコン層は、3属又は5属の不純物をイオンドーピングして形成されている請求項1に記載のアレイ基板。
- 基板上に、シリコンを主成分とするチャネル層を形成し、
前記基板及びチャネル層上に、ゲート絶縁膜を成膜し、
前記ゲート絶縁膜上に、ゲート配線及びゲート配線の一部を延出して前記チャネル層上に重なったゲート電極を形成し、
前記ゲート絶縁膜、ゲート配線及びゲート電極上に、層間絶縁膜を成膜し、
前記層間絶縁膜上に、非晶質シリコン膜を成膜し、
前記チャネル層に重なった前記ゲート絶縁膜、層間絶縁膜及び非晶質シリコン膜に、コンタクトホールを形成し、前記チャネル層を露出させ、
前記非晶質シリコン膜上に、金属膜を成膜し、
前記非晶質シリコン膜及び金属膜をパターニングし、前記層間絶縁膜上に形成された非晶質シリコン層、及び前記非晶質シリコン層に積層され金属で形成され前記コンタクトホールを介して前記チャネル層に接続されたデータ配線を形成するアレイ基板の製造方法。 - 前記コンタクトホールを形成する際、CF4ガス、SF6ガス、C2HF5ガス又はC4F8ガスを主成分としたガスを用い、前記ゲート絶縁膜、層間絶縁膜及び非晶質シリコン膜に反応性イオンエッチングを施す請求項7に記載のアレイ基板の製造方法。
- 前記データ配線を形成する際、塩素ガスを主成分としたガスを用い、前記金属膜に反応性イオンエッチングを施す請求項7に記載のアレイ基板の製造方法。
- 前記非晶質シリコン層及びデータ配線を形成する際、薬液を用い、前記金属膜にウエットエッチングを施し、前記データ配線を形成した後、前記非晶質シリコン膜にドライエッチングを施し、前記非晶質シリコン層を形成する請求項10に記載のアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289943A JP2010117499A (ja) | 2008-11-12 | 2008-11-12 | アレイ基板及びアレイ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289943A JP2010117499A (ja) | 2008-11-12 | 2008-11-12 | アレイ基板及びアレイ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010117499A true JP2010117499A (ja) | 2010-05-27 |
Family
ID=42305210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008289943A Abandoned JP2010117499A (ja) | 2008-11-12 | 2008-11-12 | アレイ基板及びアレイ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010117499A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07110496A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
JPH0996838A (ja) * | 1995-09-29 | 1997-04-08 | Casio Comput Co Ltd | 液晶表示素子 |
JPH10177185A (ja) * | 1996-12-18 | 1998-06-30 | Nec Kagoshima Ltd | 液晶表示装置及びその製造方法 |
JPH11297668A (ja) * | 1998-03-18 | 1999-10-29 | Internatl Business Mach Corp <Ibm> | ドライエッチング方法およびその方法を用いたtftの製造方法 |
JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
JP2000332251A (ja) * | 1999-05-18 | 2000-11-30 | Nec Kagoshima Ltd | スルーホール形成方法および薄膜トランジスタ製造方法 |
JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Tft基板、それを用いた液晶表示装置及びその製造方法 |
JP2006195317A (ja) * | 2005-01-17 | 2006-07-27 | Seiko Epson Corp | 表示装置、表示装置の製造方法及び電子機器 |
-
2008
- 2008-11-12 JP JP2008289943A patent/JP2010117499A/ja not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07110496A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
JPH0996838A (ja) * | 1995-09-29 | 1997-04-08 | Casio Comput Co Ltd | 液晶表示素子 |
JPH10177185A (ja) * | 1996-12-18 | 1998-06-30 | Nec Kagoshima Ltd | 液晶表示装置及びその製造方法 |
JPH11297668A (ja) * | 1998-03-18 | 1999-10-29 | Internatl Business Mach Corp <Ibm> | ドライエッチング方法およびその方法を用いたtftの製造方法 |
JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
JP2000332251A (ja) * | 1999-05-18 | 2000-11-30 | Nec Kagoshima Ltd | スルーホール形成方法および薄膜トランジスタ製造方法 |
JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Tft基板、それを用いた液晶表示装置及びその製造方法 |
JP2006195317A (ja) * | 2005-01-17 | 2006-07-27 | Seiko Epson Corp | 表示装置、表示装置の製造方法及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6215053B2 (ja) | 表示装置及びその製造方法 | |
JP4277874B2 (ja) | 電気光学装置の製造方法 | |
KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
JP2008129314A (ja) | 画像表示装置およびその製造方法 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
EP2521180A1 (en) | Active matrix substrate and method for manufacturing same | |
US20180190679A1 (en) | Thin film transistor substrate and method for manufacturing same | |
KR20150001177A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US20090237582A1 (en) | System for displaying images | |
CN107112367B (zh) | 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置 | |
JP2019169660A (ja) | 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法 | |
WO2017094644A1 (ja) | 半導体基板及び表示装置 | |
JP5437895B2 (ja) | 表示装置及びその製造方法 | |
KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
WO2011161875A1 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
JP2008305860A (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP5560227B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
JP2009277733A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP4910706B2 (ja) | 電気光学装置の製造方法 | |
JP2010117499A (ja) | アレイ基板及びアレイ基板の製造方法 | |
JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110309 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20120824 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120828 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130108 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130125 |