KR100380894B1 - Tft로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 - Google Patents

Tft로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100380894B1
KR100380894B1 KR10-2000-0040157A KR20000040157A KR100380894B1 KR 100380894 B1 KR100380894 B1 KR 100380894B1 KR 20000040157 A KR20000040157 A KR 20000040157A KR 100380894 B1 KR100380894 B1 KR 100380894B1
Authority
KR
South Korea
Prior art keywords
thin film
film
tft
liquid crystal
semiconductor
Prior art date
Application number
KR10-2000-0040157A
Other languages
English (en)
Other versions
KR20010015320A (ko
Inventor
미야모토타다요시
데가와토시히코
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010015320A publication Critical patent/KR20010015320A/ko
Application granted granted Critical
Publication of KR100380894B1 publication Critical patent/KR100380894B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/104Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT에 입사하는 복귀광의 광량을 감소시키고 TFT의 특성 열화를 방지할 수 있는 액정표시장치 및 그의 제조방법이 제공된다. 투명 기판(1)상에 형성된 실리사이드막과 이 실리사이드 막의 상부를 피복하도록 형성된 폴리실리콘 막으로 차광성 박막(2)을 형성하며, 이 차광성 박막(2)의 상부를 피복하도록 폴리실리콘막(3)을 형성한다. 이어, 상기 차광성 박막(2) 및 폴리실리콘막(3)으로 차광막을 구성하는 것에 의해 상기 차광막상에 투명 절연막(4)을 개재하여 형성된 TFT용 폴리실리콘층(5)으로 차광효과를 향상시킬 수 있어 TFT 제조 공정에 있어서 충분한 내열성 및 밀착성을 얻을 수 있다.

Description

TFT로 복귀하는 광의 광량을 감소시킬 수 있는 액정표시장치 및 그의 제조방법{Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor}
본 발명은 박막 트랜지스터를 사용한 액티브 매트릭스형의 액정표시장치 및 그의 제조방법에 관한 것이다.
최근, 액티브 매트릭스 표시장치는 LCD(액정표시장치) 장치의 표시방법의 주류를 형성하여왔다. 상기 액티브 내트릭스형의 LCD 장치는 2개의 기판과 그 2개의 기판 사이에 협지된 액정으로 구성되며, 매트릭스상으로 배치된 화소에 대응하도록 형성된 스위칭 소자 뿐만 아니라 이 스위칭 소자에 접속된 화소 전극이 1개의 기판상에 형성되는 한편, 대향 전극은 다른 기판상에 형성된다. 상기 구성의 LCD 장치에 있어서, 화소 전극과 대향 전극 사이에 표시 신호를 인가하는 것에 의해 표시를 실시한다. 보다 자세하게는, 표시 전압을 인가하는 것에 의해, 2개의 전극 사이에 협지된 액정의 배향 상태가 변화되어 이들 액정에 의해 전달되는 광량이 제어되는 것에 의해 표시가 실시된다.
스위칭 소자로서는, 박막 트랜지스터(이후, "TFT"로 칭함), 다이오드 등과 같은 비선형 소자가 사용된다. 그중에서도, LCD 장치의 구동 회로와 통합적으로 형성될 수 있고 또 응답 속도가 빠른 폴리실리콘 TFT가 흔히 사용된다. 그러나, 액티브 매트릭스 LCD 장치에 있어서, TFT상에 직접적으로 닿는 광을 광의 입사방향을 한정하는 것에 의해 차광하더라도, 차광 필름이 형성되어 있지 않은 부분을 통과한 광은 어떤 경우에는 LCD 장치 외부에 형성된 광학 부분(렌즈, 편광판 및 거울 등)에 의해 또는 LCD 장치 등의 내벽에 의한 반사의 결과로서 TFT 측으로 되돌아가게된다. 특히 프로젝션형 표시장치용으로 사용되는 LCD 장치의 경우, 화상을 확대 투영하기 위해 매우 강한 광이 조사되기 때문에 TFT측으로 되돌아오는 광(복귀광)의 양이 많아져서 이 복귀광에 의한 TFT의 특성 열화가 현저해지는 문제가 있다.
이러한 환경하에서, 이들 문제 및 기타 문제를 해결하기 위하여, 폴리실리콘 TFT가 형성된 TFT 기판측상에 또는 TFT가 형성된 부위에 대응하는 대향 기판 측상의 영역에 차광막이 형성되어 있는 구조가 제안되었다(예컨대, 일본 특개소 평 6-138483호). 이러한 LCD 장치의 하나로서, 폴리실리콘 단층이 투명 기판상에 차광막으로 형성되어 있고, 상기 폴리실리콘 단층의 막 두께는 복귀광이 간섭 효과에 의해 차광되도록 설정되어 있는 LCD 장치를 제안하였다. 그러나, 이 LCD 장치에서는, 폴리실리콘 단층 자체의 불충분한 차광 뿐만 아니라 필요한 차광 성능을 얻는데 있어 막 두께 제어의 곤란성으로 인하여, 충분한 차광 효과를 얻을 수 없는 문제가 있다.
다른 한 개의 액정표시장치로서 도 5에 도시한 바와 같이 투명 기판상에 차광막으로서 금속 박막을 형성한 것이 있다. 이 액정표시장치는 도 5에 도시한 바와 같이 투명 기판(51)상에 형성된 탄탈막(52), 상기 투명 기판(51)상 및 탄탈막(52)상에 형성된 투명 절연막(54), 상기 투명 절연막(54)상의 탄탈막(52)에 대응하는 영역에 형성된 TFT용 폴리실리콘층(55), 상기 투명 절연막(54)상 및 TFT용 폴리실리콘층(55)상에 형성된 게이트 절연막(56), 상기 게이트 절연막(56)상의 TFT용 폴리실리콘층(55)의 대략 중앙부에 대응하는 영역에 형성된 게이트 전극(57), 상기 게이트 절연막(56)상 및 게이트 전극(57)상에 형성된 제1 층간 절연막(58), 상기 제1층간 절연막(58)상 및 TFT용 폴리실리콘 층(55)의 양측의 영역상에 각각 형성된 TFT용 금속 배선(59, 60), 상기 제1 층간 절연막(58)상 및 TFT용 금속 배선(59, 60) 상에 형성된 제2 층간 절연막(61), 상기 제2 층간 절연막(61)상에 형성된 TFT용 금속 배선(60)에 일부가 접속된 화소 전극(62)을 갖고 있다. 상기 투명 기판(51)상에 차광성 박막으로서 금속 박막(탄탈막(52))을 형성하는 것에 의해 TFT 측으로 되돌아오는 광(복귀광)에 의한 TFT 특성 열화를 방지한다.
그러나, 도 5에 도시하는 액정표시장치에는 차광층으로서 금속 박막(탄탈막(52))만을 사용하고 있기 때문에 금속 박막(52)과 그 금속 박막(52)의상부에 형성하는 투명 절연막(54)의 밀착성이 나쁘고 그후의 TFT의 제조 과정의 고온 열처리에 의해 막 박리가 일어나는 문제 및 TFT와 금속 박막(52) 사이에 입사한 광이 금속 박막에 의해 반사되어 TFT에 입사하는 문제가 있다.
본 발명의 목적은 TFT에 입사하는 복귀광의 광량을 감소시키고 TFT의 특성 열화를 방지할 수 있는 것과 함께 높은 공정 온도에서도 막 박리를 방지할 수 있는 액정표시장치 및 그의 제조방법을 제공하는 것이다.
도1은 본 발명의 제1 실시예의 액정표시장치의 TFT 기판의 요부 단면도,
도 2는 상기 액정표시장치의 FTF 기판의 제조 공정을 도시하는 도,
도 3은 본 발명의 제2 실시예의 액정표시장치의 TFT 기판의 요부 단면도,
도 4는 상기 액정표시장치의 TFT 기판의 제조공정을 도시하는 도,
도 5는 종래 기술에 따른 액정표시장치의 TFT 기판의 단면도.
상기 목적을 달성하기 위해, 본 발명의 제1 특징은 투명 기판, 상기 투명 기판상에 형성된 투명 절연막, 상기 투명 절연막상에 형성된 반도체 박막 트랜지스터, 상기 투명 기판과 상기 투명 절연막 사이의 상기 반도체 박막 트랜지스터에 대응하는 영역에 형성된 차광막을 구비한 액정표시장치에 있어서,
상기 차광막은 상기 투명 기판상에 형성된 실리사이드로 제조된 제1 박막과 상기 제1 박막의 적어도 상부를 피복하도록 형성된 반도체로 제조된 제2 박막을 갖는 것을 특징으로 하는 액정표시장치를 제공한다.
상기 구성의 액정표시장치에 의하면, 상기 투명 기판과 반도체 TFT 사이에 실리사이드로 제조된 제1 박막과 상기 제1 박막의 적어도 상부에 퇴적한 반도체로 제조된 제2 박막으로 상기 차광막을 형성하고 있기 때문에 폴리실리콘 단층의 차광 효과에 비하여 TFT 측으로 되돌아가는 광(복귀광)을 보다 효과적으로 차광한다. 또한 금속 단층의 차광막에 비하여 실리사이드로 제조된 제1 박막과 투명 기판의 밀착성이 향상되는 것과 함께 상기 반도체로 제조된 제2 박막과 그 상부에 형성되는 투명 절연막과의 밀착성이 향상된다. 또한 실리사이드로 제조된 제1 박막과 그의 제1 박막의 적어도 상부에 퇴적된 반도체로 제조된 제2 박막과의 밀착성도 좋다. 또한 상기 실리사이드로 제조된 제1 박막의 적어도 상부에 상기 반도체로 제조된 제2 박막을 형성하고 있기 때문에 TFT와 차광막 사이에 들어간 복귀광을 상기 반도체로 제조된 제2 박막으로 흡수함으로써 반사를 억제한다. 이와 같이하여, TFT에 입사하는 복귀광을 효과적으로 차광하는 것에 의해 TFT의 특성 열화를 방지할 수 있는 것과 함께 높은 공정 온도에서도 막 박리가 방지될 수 있는 액정표시장치를 실현할 수 있다.
또한, 일실시예의 액정표시장치는 상기 제1 박막이 고 융점 금속 실리사이드로 제조된다.
상기 실시형태의 액정표시장치에 의하면, 상기 제1 박막으로 고융점 금속 재료를 갖는 실리사이드를 사용하는 것에 의해 상기 차광막의 내열성을 향상시키고 특히 나중의 TFT 제조 공정의 열처리에서 높은 공정 온도에서 TFT를 제조할 수 있어 특성이 양호한 TFT를 얻을 수 있다.
또한 일실시예의 액정표시장치에서는 상기 제2 박막이 Si계 반도체 또는 Ge계 반도체로 제조된다.
상기 실시예의 액정표시장치에 의하면, 상기 제2 박막의 반도체 재료로서 Si계 반도체 또는 Ge계 반도체를 사용하는 것에 의해 제2 박막의 적어도 상부에 형성되는 실리콘 산화막, 실리콘 질화막 등의 투명 절연막과의 밀착성이 또한 향상된다.
또한 일실시예의 액정표시장치에서 상기 차광막은 상기 투명 기판과 상기 실리사이드로 제조된 제1 박막 사이에 형성되는 반도체로 구성되는 제3 박막을 갖는다.
상기 실시예의 액정표시장치에 의하면, 상기 투명 기판과 실리사이드로 제조된 제1 박막 사이에 반도체로 제조된 제3 박막을 형성하는 것에 의해 상기 차광막과 투명 기판의 밀착성이 향상된다.
또한 본 발명의 일실시예에서, 상기 반도체로 제조된 제2 박막은 실리사이드로 제조된 제1 박막의 측부를 피복한다.
상기 실시예의 액정표시장치에 의하면, 실리사이드로 제조된 제1 박막의 측부에도 반도체 박막을 형성하는 것에 의해 TFT 제조 공정에서의 열확산에 의한 불순물이 TFT용 폴리실리콘층 측에 혼입하는 것을 방지하고 불순물 혼입에 의한 TFT 특성의 악화를 방지할 수 있다.
일실시예에서, 상기 액정표시장치는 폴리실리콘 박막 트랜지스터이다.
일실시예에서, 상기 투명 절연막은 실리콘 산화막 또는 실리콘 질화막이다.
또한 본 발명의 1 특징은 반도체 박막 트랜지스터의 반도체층이 형성될 투명 기판상의 영역에 실리사이드로 제조된 제1 박막을 형성하는 공정,
상기 실리사이드로 제조된 제1 박막의 적어도 상부에 반도체로 제조된 제2 박막을 형성하는 공정,
상기 투명 기판상 및 상기 반도체로 제조된 제2 박막상에 투명 절연막을 형성하는 공정, 및
상기 투명 절연막상의 상기 실리사이드로 제조된 제1 박막에 대응하는 영역에 상기 반도체 박막 트랜지스터의 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
상기 구성의 액정표시장치의 제조방법에 의하면, 실리콘 막의 융점은 약 1400℃이고, 실리사이드막의 융점은 1300 내지 1500℃ 또는 그 이상이기 때문에 통상의 백라이트는 물론 프로젝션용의 할라이드 램프와 같은 강력한 광을 발하는 램프를 사용하여도 충분한 내열성과 차광성을 얻을 수 있다. 또한 이와 같은 차광 구조를 사용하는 것에 의해 차광막과 투명 절연막 간의 박리 및 차광성 재료의 열확산에 의한 TFT의 특성 열화를 유발함없이 900 내지 1200℃ 범위의 공정 최고 온도 범위에서 고온 열처리를 실행할 수 있다. 따라서, TFT 제조 공정을 높은 공정 온도에서 실시하여 특성이 양호한 TFT를 얻을 수 있다.
일실시예로서 상기 반도체 박막 트랜지스터는 폴리실리콘 박막 트랜지스터이고 상기 반도체층은 폴리실리콘층이다.
일실시예는 상기 제1 박막을 형성하기 전에 상기 투명 기판상에 반도체로 제조된 제3 박막을 형성하는 공정을 더 포함하며, 상기 제3 박막은 상기 투명 기판과 제1 박막 사이에 위치한다.
일실시예로서, 상기 제3 박막은 폴리실리콘으로 제조된다.
이하, 본 발명의 액정표시장치 및 그의 제조방법을 첨부한 도면을 참조하여 실시예에 의해 상세하게 설명한다.
(제 1 실시예)
도 1은 본 발명의 제1 실시예의 액정표시장치에 사용되는 TFT 기판의 요부 단면도를 도시하고 있다. 이 액정표시장치용의 TFT 기판은 도 1에 도시한 바와 같이 투명 기판(1)상에 형성된 제1 및 제3 박막(2b, 2a)으로 제조된 차광성 박막(2), 상기 차광성 박막(2)의 상부에 형성된 제2 박막으로서 폴리실리콘막(3), 상기 투명 기판(1)상 및 폴리실리콘막(3)상에 형성된 투명 절연막(4), 상기 투명 절연막(4)상의 차광성 박막(2)에 대응하는 영역에 형성된 TFT용 폴리실리콘층(5), 상기 투명 절연막(4)상 및 TFT용 폴리실리콘 층(5)상에 형성된 게이트 절연막(6), 상기 게이트 절연막(6)상의 TFT용 폴리실리콘층(5)의 대략 중앙부에 대응하는 영역에 형성된 게이트 전극(7), 상기 게이트 절연막(6)상 및 게이트 전극(7)상에 형성된 제1 층간 절연막(8)상 및 TFT용 금속 배선(9, 10)상에 형성된 제2 층간 절연막(11), 상기 제2층간 절연막(11)상에 형성되며 TFT용 금속 배선(10)에 일부가 접속된 화소 전극(12)을 갖고 있다. 상기 차광성 박막(2)과 폴리실리콘 막(3)으로 차광막(72)을 형성하고 있다.
상기 구조를 갖는 액정표시장치용의 TFT 기판의 제조방법을 도 2a 내지 도 2f에 따라 설명한다.
먼저, 도 2a에 도시한 바와 같이 예컨대 석영 기판, 고왜곡점 유리 기판 등으로 제조된 투명 기판(1)상에 CVD(Chemical VApor Deposition) 법에 의해 제3 박막으로서 폴리실리콘막(2a)을 50 nm 정도의 막두께로 형성한다. 또한 상기 폴리실리콘막(2a)상에 고융점 금속 재료인 텅스텐(W)의 실리사이드인 제1 박막으로서 실리사이드 막(2b)을 100 nm 정도의 막 두께로 형성한다.
이어, 도 2b에 도시한 바와 같이 TFT용 폴리실리콘층(5)이 형성될 영역에 포토리소그래피법에 의해 보호막(도시되지않음)을 형성한다. 이 보호막이 형성된 영역 이외의 폴리실리콘 막(2a) 및 실리사이드 막(2b)을 불소계 가스 플라즈마에 의한 드라이 에칭법에 의해 제거한 후 950℃의 고온에서 처리하여 제3 박막으로서 폴리실리콘막(2a)과 제1 박막으로서 실리사이드막(2b)의 적층막으로 구성된 차광성 박막(2)을 형성한다. 상기 폴리실리콘막(2a)의 융점은 약 1400℃, 실리사이드막(2b)의 융점은 1300 내지 1500℃ 또는 그 이상이기 때문에 통상의 백라이트는 물론 프로젝션용의 할라이드 램프와 같은 강력한 광을 발하는 램프를 사용하여도 충분한 내열성을 갖는 것과 함께 충분한 차광성을 갖고 있다. 이와 같은 차광 구조를 사용하는 것에 의해 900 내지 1200℃의 공정 온도에서 고온 열처리하는 공정을 실시할 수 있다.
또한 도 2c에 도시한 바와 같이, 상기 차광성 박막(2)이 형성된 투명 기판(1)상의 전면에 제2 박막으로서 폴리실리콘막(3)을 50 nm 정도의 막 두께로 형성한다.
그후, 도 2d에 도시한 바와 같이, 상기 포토리소그래피법 및 드라이 에칭법에 의해 폴리실리콘막(3)을 차광성 박막(2)의 바로 위에 오버랩하도록 퇴적한다.
이어, 도 2e에 도시한 바와 같이, 차광성 박막(2)과 폴리실리콘막(3)이 오버랩하도록 형성된 투명 기판(1)상의 전면에 후공정에서 형성되는 TFT용 폴리실리콘층(5)(도 2f 참조)이 전기적으로 절연되도록 투명 절연막(4)을 380 nm 정도의 막두께로 형성한다.
이어, 도 2f에 도시한 바와 같이, 투명 절연막(4)상의 전면에 SiH4또는 Si2H6의 분해에 의한 LPCVD(저압화학기상성장)법에 의해 아모퍼스(amorphous) 실리콘막을 65 nm 정도의 막 두께로 형성시킨 후에 결정화 처리를 실시하여 TFT용 폴리실리콘층(5)을 형성한다.
이후는 통상의 액정표시장치용의 TFT 기판의 제조방법과 동일하게하여 도 1에 도시한 게이트 절연막(6), 게이트 전극(7), TFT용 금속 배선(9, 10) 및 화소 전극(12) 등을 형성한다.
이와같이하여, 상기 투명 기판(1)과 TFT용 폴리실리콘층(5) 사이에 실리사이드로 제조된 제1 박막인 살리사이드 막(2b) 및 그의 실리사이드막(2b)의 상부에 퇴적한 반도체로 제조된 제2 박막으로서 폴리실리콘막(3)으로 차광막(72)을 형성하고 있기 때문에 폴리실리콘 단층에 의한 차광효과에 비하여 TFT측으로 되돌아오는 광(복귀광)을 보다 한층 효과적으로 차광할 수 있다. 또한 금속 단층의 차광막에 비하여 실리사이드막(2b)과 그의 실리사이드막(2b)의 상부에 퇴적한 폴리실리콘막(3)의 밀착성이 좋고 또한 폴리실리콘막(3)과 그의 상부에 형성된 투명 절연막(4)의 밀착성이 향상된다. 또한 상기 실리사이드막(2b) 상부에 폴리실리콘막(3)을 형성하고 있기 때문에 TFT용 폴리실리콘층(5)과 차광막(72)의 사이에 들어간 복귀광을 폴리실리콘막(3)으로 흡수하여 반사를 억제할 수 있다.
또한 상기 제1 박막으로서의 실리사이드막(2b)용 고융점 금속재료 실리사이드를 사용하는 것에 의해 그후의 TFT 제조 공정에서의 열처리에서 높은 공정 온도에서 TFT를 형성할 수 있어 특성이 양호한 TFT를 얻을 수 있다.
또한 상기 제2 박막으로서 폴리실리콘막(3)을 사용하는 것에 의해 그로부터 제조된 제3 박막으로서 폴리실리콘막(2a)을 형성하는 것에 의해 투명 기판(1)과 차광막(72)의 밀착성이 보다 향상된다. 따라서, 그후의 TFT 제조공정에 있어서 공정 온도가 900℃ 이상인 고온으로한 경우 투명 기판(1)상에 직접 고융점 금속 재료를 갖는 실리사이드막을 형성한 경우에 비하여 막 박리를 방지할 수 있다.
또한 상기 제2 박막으로서 폴리실리콘막(3)의 박막을 그의 상부에 형성된 투명 절연막(4)과의 간섭 효과에 의해 광의 반사를 취소하도록 최적화하는 것에 의해 TFT에 반사광이 입사하는 것을 방지하고 TFT의 오프시의 누설 전류에 의한 특성을 열화시키는 문제를 개선할 수 있다.
(제2 실시예)
도 3은 본 발명의 제2 실시예의 액정표시장치에 사용되는 TFT 기판의 요부 단면도를 도시하고 있다. 이 액정표시장치의 TFT 기판은 차광막(82)을 제외하고는 제1 실시예의 액정표시장치의 TFT 기판과 동일한 구성을 하고 있다.
상기 액정표시장치용의 TFT 기판은 도 3에 도시한 바와 같이 투명 기판(21)상에 형성된 제1, 제3 박막(22b, 22a)으로 제조된 차광성 박막(22), 상기 차광성 박막(22)의 상부 및 측부를 피복하도록 형성된 제2 박막으로서 폴리실리콘막(23), 상기 투명 기판(21) 상 및 폴리실리콘막(23)상에 형성된 투명 절연막(24), 상기 투명 절연막(24)상의 차광성 박막(22)에 대응하는 영역에 형성된 TFT용폴리실리콘층(25), 상기 투명 절연막(24)상 및 TFT용 폴리실리콘층(25)상에 형성된 게이트 절연막(26), 상기 게이트 절연막(26)상의 TFT용 폴리실리콘층(25)의 대략 중앙부에 대응하는 영역에 형성된 게이트 전극(27), 상기 게이트 절연막(26)상 및 게이트 전극(27)상에 형성된 제1 층간 절연막(28), 상기 제1 층간 절연막(28) 상 및 TFT용 폴리실리콘층(25)의 양측의 영역상에 각각 형성된 TFT용 금속배선(29, 30), 상기 제1 층간 절연막(28)상 및 TFT용 금속 배선(29, 30)상에 형성된 제2 층간 절연막(31), 상기 제2 층간 절연막(31)상에 형성된 TFT용 금속 배선(30)에 일부가 접속된 화소 전극(32)을 갖고 있다. 상기 차광성 박막(22)과 폴리실리콘막(23)으로 차광막(82)을 형성하고 있다.
상기 구조를 갖는 액정표시장치용의 TFT 기판의 제조방법을 도 4a 내지 4f에 따라 설명한다.
먼저, 도 4a에 도시한 바와 같이, 예컨대 석영 기판, 고왜곡점 유리 기판 등으로 제조된 투명 기판(1)상에 CVD법에 의해 제3 박막으로서 폴리실리콘막(22a)을 50 nm 정도의 막 두께로 형성한다. 또한 폴리실리콘막(22a)상에 고융점 금속 재료로서 텅스텐(W)의 실리사이드로 제조된 제1 박막으로서 실리사이드 막(22b)을 100 nm 정도의 막 두께로 형성한다.
이어, 이어, 도 2b에 도시한 바와 같이 도 4e에 도시하는 TFT용 폴리실리콘층(25)이 형성될 영역에 포토리소그래피법에 의해 보호막(도시되지않음)을 형성하고 그 보호막이 형성된 영역 이외의 폴리실리콘막(22a) 및 실리사이드막(22b)을불소계 가스 플라즈마에 의한 드라이 에칭법에 의해 제거한 후 950℃의 고온에 처리하여 폴리실리콘막(22a) 및 실리사이드막(22b)의 적층막으로 구성된 차광성 박막(22)을 형성한다. 상기 폴리실리콘막(22a)의 융점은 약 1400℃, 실리사이드막(22b)의 융점은 1300 내지 1500℃ 또는 그 이상이기 때문에 통상의 백라이트는 물론 프로젝션용의 할라이드 램프와 같은 강력한 광을 발하는 램프를 사용하여도 충분한 내열성을 갖는 것과 함께 충분한 차광성을 갖고 있다. 이와 같은 차광 구조를 사용하는 것에 의해 공정 온도 900 내지 1200℃의 고온 열처리하는 공정을 실시할 수 있다.
또한 도 4c에 도시한 바와 같이, 상기 차광성 박막(22)이 형성된 투명 기판(21)상의 전면에 제2 박막으로서 폴리실리콘막(23)을 50 nm 정도의 막 두께로 형성한다.
그후, 도 4d에 도시한 바와 같이, 상기 포토리소그래피법 및 드라이 에칭법에 의해 폴리실리콘막(23)을 차광성 박막(22)의 측부를 피복하도록 형성한다.
이어, 도 4e에 도시한 바와 같이, 차광성 박막(22)과 폴리실리콘막(23)이 오버랩하도록 형성된 투명 기판(21)상의 전면에 후공정에서 형성되는 TFT용 폴리실리콘층(25)이 전기적으로 절연되도록 투명 절연막(24)을 380 nm 정도의 막 두께로 형성한다.
이어, 도 4f에 도시한 바와 같이, 투명 절연막(24)상의 전면에 SiH4또는 Si2H6의 분해에 의한 LPCVD법에 의해 아모퍼스 실리콘막을 65 nm 정도의 막 두께로 형성시킨 후에 결정화 처리를 실시하여 TFT용 폴리실리콘층(25)을 형성한다.
이후는 통상의 액정표시장치용의 TFT 기판의 제조방법과 동일하게하여 도 3에 도시한 게이트 절연막(26), 게이트 전극(27), TFT용 금속 배선(29, 30) 및 화소 전극(32) 등을 형성한다.
상기 액정표시장치는 제1 실시예의 액정표시장치와 동일한 효과를 갖는 것과 함께 상기 제1 박막으로서 실리사이드막(22b)의 측부에도 제2 박막으로서 폴리실리콘막(23)을 형성하는 것에 의해 후의 TFT 제조공정에서 열확산에 의한 실리사이드막(22b)으로부터의 불순물이 TFT용 폴리실리콘층(25)에 혼입하는 것을 방지할 수 있고 불순물 혼입에 의한 TFT의 특성 악화를 방지할 수 있다.
상기 제1, 제2 실시예에서는 제1 박막으로서 실리사이드막(2b, 22b)으로서 고 융점 금속재료인 텅스텐(W)을 사용하였지만, 고융점 금속재료는 이것에 한정되지 않고 탄탈, 티탄, 몰리브덴, 크롬 또는 니켈 등을 사용할 수 있다. 또한 공정 온도가 그다지 높지 않은 경우는 제1 박막은 고융점 금속이외의 물질로 형성될 수 있다.
또한 상기 제1, 제2 실시예에서는 제2 박막으로서 폴리실리콘(3, 23) 및 제3 박막으로서 폴리실리콘막(2a, 22a) 대신 폴리실리콘(폴리-Si)을 사용하였지만, 제2, 제3 박막은 이것에 한정되지 않고 아모퍼스 실리콘(a-Si), 미결정 실리콘(μc-Si), 폴리게르마늄(Poly-Ge), 아모퍼스 게르마늄(a-Ge), 폴리Si-xGex계, 아모퍼스 Si-xGex계 등의 반도체 박막을 사용하여도 동등의 효과를 얻을 수 있다. 제2, 제3 박막은 Si계, Ge계 반도체에 한정되지 않고 투명 기판, 투명 절연막 등에 따라서 다른 반도체를 적당히 사용할 수 있다.
또한 상기 제1, 제2 실시예에서는 상기 투명 기판(1, 21)과 실리사이드로 제조된 제1 박막(2b, 22b)의 사이에 반도체로 제조된 제3 박막으로서 폴리실리콘층(2a, 22a)을 형성하였지만, 제3 박막은 생략될 수도 있다.
상술한 바와 같은 본 발명은 많은 방식으로 다양하게 변경될 수 있다. 이러한 변경은 본 발명의 정신과 범위를 벗어나지 않는 것으로 간주되며, 당업자에게 자명한 이러한 모든 변형은 첨부한 특허청구범위에 포함되는 것으로 본다.
이상으로부터 분명한 바와 같이, 본 발명의 액정표시장치에 의하면 실리사이드로 제조된 제1 박막의 상부(또는 측부)에 반도체로 제조된 제2 박막을 피복하도록 형성하는 것에 의해 TFT 측으로 되돌아가는 광(복귀광)을 보다 효과적으로 차광할 수 있기 때문에 TFT 특성의 개선 효과가 현저하고 크로스 토크(crosstalk) 등의 표시품위에 관한 문제도 개선할 수 있다. 또한 차광막에 금속 단층을 사용한 경우와 같이 막 박리 및 금속 단층으로 부터의 반사광의 TFT로의 입사 등의 문제를 해결할 수 있다. 또한 열확산에 의한 불순물(금속 단층의 재료)이 TFT용 폴리실리콘층으로 혼입되어 TFT의 특성이 열화되는 문제도 용이하게 해결할 수 있다.
또한 본 발명의 액정표시장치의 제조방법에 의하면, 소형 고정밀 및 고개구율의 투과형 액정표시장치용의 TFT 기판을 제조할 수 있다.

Claims (11)

  1. 투명 기판, 상기 투명 기판상에 형성된 투명 절연막, 상기 투명 절연막상에 형성된 반도체 박막 트랜지스터, 상기 투명 기판과 상기 투명 절연막 사이의 상기 반도체 박막 트랜지스터에 대응하는 영역에 형성된 차광막을 구비한 액정표시장치에 있어서,
    상기 차광막은 상기 투명 기판상에 형성된 실리사이드로 구성된 제1 박막, 상기 제1 박막의 적어도 상부를 피복하도록 형성된 반도체로 구성된 제2 박막을 갖는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 제1 박막이 고융점 금속 실리사이드로 제조된 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 제2 박막이 Si계 반도체 또는 Ge계 반도체로 제조된 것을 특징으로하는 액정표시장치.
  4. 제1항에 있어서, 상기 차광막이 상기 투명 기판과 상기 실리사이드로 제조된 제1 박막 사이에 형성된 반도체로 제조된 제3 박막을 더 포함하는 것을 특징으로하는 액정표시장치.
  5. 제1항에 있어서, 상기 반도체로 제조된 제2 박막이 상기 실리사이드로 제조된 제1 박막의 측부를 피복하는 것을 특징으로하는 액정표시장치.
  6. 제1항에 있어서, 상기 반도체 박막 트랜지스터가 폴리실리콘 박막 트랜지스터인 것을 특징으로하는 액정표시장치.
  7. 제1항에 있어서, 상기 투명 절연막이 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로하는 액정표시장치.
  8. 반도체 박막 트랜지스터의 반도체층이 형성될 투명 기판상의 영역에 실리사이드로 제조된 제1 박막을 형성하는 공정,
    상기 실리사이드로 제조된 제1 박막의 적어도 상부에 반도체로 제조된 제2 박막을 형성하는 공정,
    상기 투명 기판상 및 상기 반도체로 제조된 제2 박막상에 투명 절연막을 형성하는 공정, 및
    상기 투명 절연막상의 상기 실리사이드로 제조된 제1 박막에 대응하는 영역에 상기 반도체 박막 트랜지스터의 반도체층을 형성하는 공정,
    을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제8항에 있어서, 상기 반도체 박막 트랜지스터가 폴리실리콘 박막 트랜지스터이고 상기 반도체층이 폴리실리콘층인 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제8항에 있어서, 상기 제1 박막을 형성하기 전에 상기 투명 기판상에 반도체로 제조된 제3 박막을 형성하는 공정을 더 포함하고, 상기 제3 박막은 상기 투명 기판과 제1 박막 사이에 위치하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제10항에 있어서, 상기 제3 박막이 폴리실리콘으로 제조되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2000-0040157A 1999-07-19 2000-07-13 Tft로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 KR100380894B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20458799A JP3463005B2 (ja) 1999-07-19 1999-07-19 液晶表示装置およびその製造方法
JP11-204587 1999-07-19

Publications (2)

Publication Number Publication Date
KR20010015320A KR20010015320A (ko) 2001-02-26
KR100380894B1 true KR100380894B1 (ko) 2003-04-21

Family

ID=16492943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0040157A KR100380894B1 (ko) 1999-07-19 2000-07-13 Tft로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법

Country Status (4)

Country Link
US (1) US6603518B1 (ko)
JP (1) JP3463005B2 (ko)
KR (1) KR100380894B1 (ko)
TW (1) TWI279608B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460706B2 (ja) * 2000-08-07 2003-10-27 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。
JP2005086005A (ja) * 2003-09-09 2005-03-31 Seiko Epson Corp 基板及びその製造方法並びに電気光学装置
KR102234434B1 (ko) 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR960011523A (ko) * 1994-09-08 1996-04-20 쯔지 하루오 화상표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138483A (ja) 1992-10-26 1994-05-20 Seiko Epson Corp アクティブマトリクス基板
JPH0980476A (ja) * 1995-09-12 1997-03-28 Nec Corp アクティブマトリックス基板とその製造方法
JP2770807B2 (ja) 1995-12-27 1998-07-02 日本電気株式会社 端子構造
JPH10161151A (ja) 1996-11-29 1998-06-19 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH10206889A (ja) 1997-01-22 1998-08-07 Sharp Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP4021014B2 (ja) 1997-09-11 2007-12-12 セイコーエプソン株式会社 液晶表示パネル及び薄膜トランジスタアレイ基板
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR960011523A (ko) * 1994-09-08 1996-04-20 쯔지 하루오 화상표시장치

Also Published As

Publication number Publication date
KR20010015320A (ko) 2001-02-26
TWI279608B (en) 2007-04-21
JP2001033771A (ja) 2001-02-09
JP3463005B2 (ja) 2003-11-05
US6603518B1 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
US7615783B2 (en) Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100560020B1 (ko) 액정 표시 장치
KR100390177B1 (ko) 액정디스플레이장치 및 그 제조방법
KR100194926B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
JP2739844B2 (ja) 薄膜トランジスタアレイ
JP2001119027A (ja) 液晶表示装置用の薄膜トランジスタとその製造方法
JP2002229060A (ja) 反射型表示装置及びその製造方法
JPH1090655A (ja) 表示装置
KR100493382B1 (ko) 액정표시장치의 제조방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP3244552B2 (ja) アクティブ・マトリックス型表示装置及びその製造方法
KR100380894B1 (ko) Tft로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법
US6549252B1 (en) Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same
JP4019461B2 (ja) カラー表示装置とその製造方法およびカラー液晶装置
JP2004170656A (ja) 液晶表示装置及びその製造方法
JP2004053630A (ja) 液晶表示装置及びその製造方法
JP3767204B2 (ja) 電気光学装置
JPH06222390A (ja) 液晶表示装置
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JP2004012726A (ja) 表示装置およびその製造方法
JP3761250B2 (ja) 液晶表示装置
JP2003229573A (ja) 半導体装置およびその製造方法
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH0667197A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 17