KR20090110099A - 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 - Google Patents

박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 Download PDF

Info

Publication number
KR20090110099A
KR20090110099A KR1020080035705A KR20080035705A KR20090110099A KR 20090110099 A KR20090110099 A KR 20090110099A KR 1020080035705 A KR1020080035705 A KR 1020080035705A KR 20080035705 A KR20080035705 A KR 20080035705A KR 20090110099 A KR20090110099 A KR 20090110099A
Authority
KR
South Korea
Prior art keywords
black
thin film
layer
film transistor
electrode
Prior art date
Application number
KR1020080035705A
Other languages
English (en)
Inventor
신중한
장선필
윤민호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080035705A priority Critical patent/KR20090110099A/ko
Priority to US12/352,099 priority patent/US20090261332A1/en
Publication of KR20090110099A publication Critical patent/KR20090110099A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Abstract

본 발명은 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 평판 표시 장치에 관한 것이다. 본 발명의 박막 트랜지스터 표시판은 절연 기판; 상기 절연 기판 위에 형성되며, 게이트 전극을 갖는 게이트 라인; 상기 게이트 라인 위에 형성되는 게이트 절연막; 상기 게이트 라인과 교차하며 상기 게이트 절연막 위에 형성되는 데이터 라인; 상기 데이터 라인과 연결되는 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극; 상기 소스 전극 및 상기 드레인 전극과 연결되어 채널을 형성하는 반도체층; 상기 반도체층 위에 형성되어 상기 반도체층으로 입사되는 광을 차단하는 차광층; 및 상기 드레인 전극과 접속되는 화소 전극을 포함한다. 본 발명에 따르면, 외부광에 의한 박막 트랜지스터 표시판의 특성 저하를 방지할 수 있다.

Description

박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 평판 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL, FABRICATING METHOD THEREOF, AND FLAT PANEL DISPLAY WITH THE SAME}
본 발명은 박막트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 평판 표시 장치에 관한 것이다.
오늘날 정보화 시대의 도래와 함께 다양한 정보의 신속한 전달을 위해, 영상, 그래픽, 문자 등의 각종 정보를 표시하는 고성능의 디스플레이에 대한 요구가 급증하고 있다. 특히, 두께가 얇고 저전압으로 구동되는 액정 표시 장치 및 전기 영동 표시 장치 등의 평판 표시 장치와 관련한 기술은 급속한 성장을 보이고 있다.
이러한 평판 표시 장치는 종류에 따라 세부적인 구조는 상이하지만, 통상적으로는 스위칭 소자로서의 박막 트랜지스터(thin film transistor, TFT)가 형성된 박막 트랜지스터 표시판을 구비한다.
박막 트랜지스터는 소스 전극과 드레인 전극 사이의 전류 흐름 통로인 채널을 형성하기 위한 반도체층을 구비하는데, 최근에는 유기 반도체 물질을 함유한 잉크를 잉크젯 방식으로 적하하여 반도체층을 형성하는 유기 박막 트랜지스터의 개발 이 활발히 진행되고 있다.
그런데, 이와 같은 유기 박막 트랜지스터는 외부광에 노광되면 소자 특성이 열화되어, 표시 품질을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는, 외부광에 의한 특성 저하를 방지할 수 있는 박막트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 평판 표시 장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 절연 기판; 상기 절연 기판 위에 형성되며, 게이트 전극을 갖는 게이트 라인; 상기 게이트 라인 위에 형성되는 게이트 절연막; 상기 게이트 라인과 교차하며 상기 게이트 절연막 위에 형성되는 데이터 라인; 상기 데이터 라인과 연결되는 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극; 상기 소스 전극 및 상기 드레인 전극과 연결되어 채널을 형성하는 반도체층; 상기 반도체층 위에 형성되어 상기 반도체층으로 입사되는 광을 차단하는 차광층; 및 상기 드레인 전극과 접속되는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
상기 차광층은 흑색 안료를 포함하여 이루어질 수 있다. 상기 흑색 안료로는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 또는 니그로신산블랙 등이 사용될 수 있다.
상기 반도체층을 보호하는 보호막을 포함하여 이루어질 수 있다. 이때, 상기 차광층은 상기 보호막의 위 또는 아래에 배치될 수 있다. 상기 차광층은 상기 반도체층의 상면에 배치될 수 있다. 상기 보호막은 스핀 코팅 또는 잉크젯 방식으로 형성될 수 있다.
상기 박막 트랜지스터 표시판은 상기 반도체층이 형성되는 영역을 구획짓는 뱅크 절연막 더 포함할 수 있다.
상기 화소 전극은 투명 또는 불투명 도전성 물질로 형성될 수 있다.
본 발명은 또한, 절연 기판 위에 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 게이트 라인 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계; 상기 소스 전극 및 드레인 전극 사이에 반도체층을 형성하는 단계; 상기 반도체층과 중첩되어 광을 차단하도록 차광층을 형성하는 단계; 및 상기 드레인 전극과 접속되도록 화소 전극을 형성하는 단계;를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
상기 차광층은 흑색 안료를 포함하여 이루어질 수 있다. 이때, 상기 차광층은 흑색 안료, 바인더 수지, 용제를 포함하는 차광층 형성용 조성물로 형성될 수 있다. 여기서, 상기 차광층 형성용 조성물에서의 흑색 안료, 바인더 수지 및 용제의 함량은 각각 1 내지 10 중량부, 2 내지 10 중량부 및 70 내지 95 중량부일 수 있다. 상기 흑색 안료로는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 또는 니그로신산블랙 등이 사용될 수 있다. 한편, 상기 차광층 형성용 조성물은 열경화제, 분산제 또는 계면활성제를 포함할 수 있다.
상기 반도체층은 잉크젯 방식으로 형성될 수 있다.
본 발명은 또한, 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 대향하는 공통 전극 표시판, 그리고 상기 박막 트랜지스터 표시판 및 상기 공통 전극 표시판 사이에 개재되는 전기 영동 입자를 포함하는 평판 표시 장치를 제공한다. 여기서, 상기 박막 트랜지스터 표시판은, 절연 기판, 상기 절연 기판 위에 형성되며, 게이트 전극을 갖는 게이트 라인, 상기 게이트 라인 위에 형성되는 게이트 절연막, 상기 게이트 라인과 교차하며 상기 게이트 절연막 위에 형성되는 데이터 라인, 상기 데이터 라인과 연결되는 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 채널을 형성하는 반도체층, 상기 반도체층 위에 형성되어 상기 반도체층으로 입사되는 광을 차단하는 차광층 및 상기 드레인 전극과 접속되는 화소 전극을 포함한다.
상기 차광층은 흑색 안료를 포함하여 이루어질 수 있다. 상기 흑색 안료로는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 또는 니그로신산블랙 등이 사용될 수 있다.
상기 박막 트랜지스터 표시판은 상기 반도체층을 보호하는 보호막을 포함하여 이루어질 수 있다. 이때, 상기 차광층은 상기 보호막의 위 또는 아래에 배치될 수 있다. 상기 보호막은 스핀 코팅 또는 잉크젯 방식으로 형성될 수 있다.
한편, 상기 박막 트랜지스터 표시판은 상기 반도체층이 형성되는 영역을 구획짓는 뱅크 절연막을 더 포함하여 이루어질 수 있다.
본 발명의 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 평판 표시 장치 에 따르면, 외부광에 의한 성능 열화를 방지하여 박막 트랜지스터 표시판의 문턱 전압(Vth) 쉬프트 및 오프 전류(Ioff) 특성 등의 소자 특성을 향상시킬 수 있다. 이를 통해 표시 장치의 표시 품질을 향상시킬 수 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"에 있다고 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"에 있다고 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 경우를 나타낸다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 I-I 선을 따라 절취한 단면도이다.
절연 기판(110) 위에 게이트라인(120)이 형성되어 있다. 절연 기판(110)은 투명한 유리, 실리콘(silicon) 또는 플라스틱(plastic) 등의 절연 물질로 형성된다.
게이트라인(110)은 구동 회로로부터 전달된 게이트 신호를 전달하며, 제1 방향(도 1의 가로 방향)으로 뻗어 있다. 그리고, 게이트라인(110)은 제2 방향(도 1의 세로 방향)으로 뻗어 나온 게이트 전극(gate electrode)(121)을 포함한다.
게이트 전극은 연결부(121a)와 전극부(121b)를 포함한다. 전극부(121b)는 연결부(121a)에 비해 제1 방향과 제2 방향으로 폭이 확장되어 있다. 그러나, 연결부(121a)가 반드시 이와 같은 형태로 형성되어야 하는 것은 아니며, 전극부(121b)와 동일한 폭으로 형성될 수도 있다. 한편, 게이트라인(120)을 상하로 확장하여 게이트 전극(121)을 형성할 수도 있다.
도 1 및 도 2에서는 설명의 편의를 위하여 한 개의 게이트라인(120)만을 도시하였지만, 절연 기판(110) 상에는 각각의 서브 화소 영역에 배치된 복수의 박막 트랜지스터와 연결되도록 복수의 게이트라인(120)이 형성된다.
게이트라인으로 전달되는 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로 기판(flexible printed circuit)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우, 게이트라인(120)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트라인(120) 및 게이트 전극(121)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금 등의 은 계열의 금속, 구리(Cu)나 구리 합금 등의 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다.
아울러, 게이트라인(120) 및 게이트 전극(121)은 상이한 재질의 2 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조로 형성될 수 있다. 예를 들어, 게이트라인(120)과 게이트 전극(121)은 ITO 또는 IZO 등의 투명 도전성 산화물과 앞서 설명한 저저항성의 금속 재료로 이루어진 이중 도전막 구조로 형성될 수 있다.
게이트라인(120)과 게이트 전극(121) 위에는 게이트 절연막(gate insulating layer)(130)이 형성되어 있다.
게이트 절연막(130)은 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 플루오란(fluorane) 함유 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물로 이루어진 유기 절연막으로 이루어지거나, 질화규소 등의 무기 절연막으로 이루어질 수 있다.
게이트 절연막(130) 위에는 소스 전극(source electrode)(141)을 갖는 데이터라인(data line)(140)과 드레인 전극(drain electrode)(143)이 형성되어 있다.
데이터라인(140)은 데이터 구동 회로로부터 전달 받은 데이터 신호를 전달하며 세로 방향으로 뻗어 게이트선(120)과 교차한다.
각각의 소스 전극(141)은 게이트 전극(121)의 전극부(121b)를 향하여 뻗은 선형부(141a)와 선형부(141a)의 끝단에서 세로 방향으로 연장되어 있는 연장부(141b)를 포함한다.
데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로 기판(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다.
데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터라인(140)이 연장되어 이와 직접 연결될 수 있다.
소소 전극(141)과 이격되어 섬형(island type)으로 형성되는 드레인 전극(143)은 가로 방향으로 형성된 선형부(143a)와 선형부(143a)의 끝단에서 세로 방향으로 연장되어 있는 연장부(143b)를 포함한다. 드레인 전극(143)의 연장부(143b)는 소스 전극(141)의 연장부(141b)와 나란하며 서로 마주보도록 배치된다.
그리고, 소스 전극(141)의 연장부(141b)와 드레인 전극(143)의 연장부(143b)는 게이트 전극(121)의 전극부(121b)의 상하 방향 길이를 초과하지 않는 범위 내에서 최대한 길게 형성될 수 있다. 이를 통해, 반도체의 채널 길이에 대한 너비의 비(W/L)를 증가시켜, 박막 트랜지스터의 특성을 향상시킬 수 있다.
데이터라인(140), 소스 전극(141) 및 드레인 전극(143)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금 등의 은 계열의 금 속, 구리(Cu)나 구리 합금 등의 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 등으로 이루어질 수 있다.
아울러, 데이터라인(140), 소스 전극(141) 및 드레인 전극(143)은 상이한 재질의 2 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조로 형성될 수 있다. 예를 들어, 게이트라인(120)과 게이트 전극(121)은 ITO 또는 IZO 등의 투명 도전성 산화물과 앞서 설명한 저저항성의 금속 재료로 이루어진 이중 도전막 구조로 형성될 수 있다. 이때, 반도체층(160)과 접하는 부분은 반도체층(160)과의 접촉 특성을 고려하여 도전성 산화물로 이루어진 단층 구조로, 그 이외의 부분은 도전성 산화물 및 저저항성 금속 재료로 이루어진 이층 구조로 형성될 수 있다.
데이터선(140)과 소스 전극(141) 및 드레인 전극(143)이 형성된 기판(110) 상에는 뱅크 절연막(150)이 형성되어 있다.
뱅크 절연막(150)은 소스 전극(141)과 드레인 전극(143)의 일부분을 노출하는 제1 컨택홀(210)과 드레인 전극(143)의 선형부(143a) 끝 부분을 노출하는 제2 컨택홀(220)을 가진다.
제1 컨택홀(210)의 크기는 게이트 전극(121)의 전극부(121b)보다 작은 면적으로 형성하는 것이 바람직하다. 그 이유는 제1 컨택홀(210)에 형성되는 반도체층(160)이 기판(110) 하부로부터 들어오는 광에 직접 노출되는 경우 광 누설(photo leakage)이 발생할 수 있는데, 이를 방지하기 위한 것이다.
도 1에서는 제1 컨택홀(210)은 사각형으로 형성되어 있지만, 이에 한정되지 않으며 타원형 또는 원형 등의 다양한 형태로 형성될 수 있다.
제1 컨택홀(210)의 내부에는 반도체층(160)이 형성되어 있다. 이를 통해, 반도체층(160)의 일부는 소스 전극(141) 및 드레인 전극(143)의 일부와 접촉하게 된다. 반도체층(160)은 유기 반도체, 나노 파티클(nano particle) 또는 무기 반도체로 이루어질 수 있다.
여기에서, 무기 반도체는 규소(Si)를 포함하며, 유기 반도체는 공액계(conjugated system)와 같이 전자를 쉽게 이동시킬 수 있는 구조를 가진 올리고머(oligomer) 또는 중합체(polymer)를 포함한다.
유기 반도체는 저분자 화합물 또는 수용액이나 유기 용매에 용해되는 고분자 화합물로 이루어질 수 있으며, 용해성이 낮은 저분자 화합물을 용액 공정에 적용하기 위하여 저분자 공액계 화합물에 친수성(hydrophilic) 또는 소수성(hydrophobic) 작용기를 결합시킨 유도체(derivatives)를 이용하여 형성할 수도 있다.
반도체층(160)에 사용되는 유기 반도체의 예로는 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실 릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체 및 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등이 있다.
반도체층(160)은 반도체 물질을 함유하는 잉크를 잉크젯 방식에 의해 적하하여 제1 컨택홀(210)의 내부에 형성될 수 있다.
앞서 설명한 게이트 전극(121), 소스 전극(141) 및 드레인 전극(143)은 반도체층(160)과 함께 박막 트랜지스터를 이루며, 반도체층(160)은 소스 전극(141) 및 드레인 전극(143) 사이에서 채널(channel)로 기능한다.
반도체층(160) 위에는 차광층(170)이 형성되어 있다.
차광층(170)은 외부광에 의해 반도체층(160)이 열화되는 것을 방지하고 광누설 전류가 발생하는 것을 방지한다. 차광층(170)은 흑색 안료를 포함하여 이루어질 수 있다. 이때, 흑색 안료로는 예를 들어 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 또는 니그로신산블랙이 사용될 수 있다.
차광층(170)은 도 1에 도시된 바와 같이 보호막(180) 아래에 형성될 수 있을 뿐만 아니라, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면을 도시한 도 3에 도시된 바와 같이 보호막(180)의 위에 형성될 수도 있다.
뱅크 절연막(150)과 차광층(170) 위에는 보호막(80)이 형성되어 있다. 보호막(180)에는 뱅크 절연막(150)의 제2 컨택홀(220)이 연장 형성된다. 보호막(180)은 박막 트랜지스터 표시판의 제조 과정과 그 이후에 반도체층(160)이 손상되는 것을 방지한다.
보호막(180) 위에는 화소 전극(190)이 형성되어 있다.
화소 전극(190)은 뱅크 절연막(150) 및 보호막(180)에 형성된 제2 컨택홀을 통해 드레인 전극(143)의 일부와 접촉된다. 이와 같은 구성을 통해 드레인 전극(143)으로부터 데이터 전압을 인가받는다.
데이터 전압이 인가된 화소 전극(190)은 박막 트랜지스터 표시판에 대향하는 공통 전극 표시판에 형성되어 공통 전압을 인가받는 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 전기 영동 입자(도시하지 않음)를 구동한다.
화소 전극(191)은 예를 들어 ITO 또는 IZO 등의 투명 도전성 산화물로 형성될 수 있다.
이어서, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4a 내지 도 4h를 참조하여 상세하게 설명한다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 보여 주는 위한 단면도들이다.
먼저, 투명한 유리, 실리콘(silicon) 또는 플라스틱(plastic) 등의 절연 물질로 이루어진 절연 기판(110) 위에 알루미늄이나 몰리브덴 등의 금속 박막 또는 금속 박막 및 ITO 또는 IZO 등의 투명 도전성 산화물 박막을 형성한다. 이어서 이와 같은 박막들을 식각액을 이용하여 식각하여 게이트 라인(120) 및 게이트 전 극(121)을 형성한다(도 4a 참조).
다음으로, 게이트 라인(120) 및 게이트 전극(121) 위에 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 플루오란(fluorane) 함유 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물 또는 질화규소 등의 무기 절연 물질을 적층하여 게이트 절연막(130)을 형성한다(도 4b 참조).
다음으로, 게이트 절연막 위에 알루미늄이나 몰리브덴 등의 금속 박막 또는 금속 박막 및 ITO 또는 IZO 등의 투명 도전성 산화물 박막을 형성한다. 이어서 이와 같은 박막들을 식각액을 이용하여 식각하여 데이터 라인(140), 소스 전극(141) 및 드레인 전극(143)을 형성한다(도 4c 참조).
다음으로, 데이터 라인(140), 소스 전극(141) 및 드레인 전극(143) 위에 제1 유기 절연막을 도포하고 사진 식각하여 제1 컨택홀(210)을 갖는 뱅크 절연막(150)을 형성한다(도 4d 참조). 여기서, 제1 컨택홀(210)은 소스 전극(141) 및 드레인 전극(143)의 일부분을 노출시킨다.
다음으로, 뱅크 절연막(150)에 형성된 제1 컨택홀(210) 내에 반도체 물질을 함유하는 잉크를 잉크젯 방식으로 적하한 후 건조하여 반도체층(160)을 형성한다(도 4e 참조). 반도체층(160) 형성을 위해 유기 반도체, 나노 파티클(nano particle) 또는 무기 반도체가 사용될 수 있다. 여기서, 무기 반도체는 규소(Si)를 포함하며, 유기 반도체는 공액계(conjugated system)와 같이 전자를 쉽게 이동시킬 수 있는 구조를 가진 올리고머(oligomer) 또는 중합체(polymer)를 포함한다.
다음으로, 반도체층(160) 위에 흑색 안료를 이용하여 차광층(170)을 형성한 다(도 4f). 흑색 안료로는 예를 들어 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 또는 니그로신산블랙이 사용될 수 있다.
차광층(170)은 흑색 안료, 바인더 수지 및 용제를 포함하는 차광층 형성용 조성물을 이용하여 형성될 수 있다. 이때, 차광층 형성용 조성물에서 흑색 안료, 바인더 수지 및 용제의 함량은 차광층(170)의 성능 및 공정 용이성을 고려할 때 각각 1 내지 10 중량부, 바인더 수지 2 내지 10 중량부 및 용제 70 내지 95 중량부로 하는 것이 바람직하다. 한편, 차광층 형성용 조성물에는 열경화제, 분산제 또는 계면활성제가 더 첨가될 수 있다.
본 실시예에서와 달리 보호막(180)을 형성하고 그 위에 차광층(170)을 형성한 후 화소 전극(190)을 형성함으로써 도 3에 도시된 바와 같은 구조의 박막 트랜지스터 표시판을 제조할 수 있다.
다음으로, 뱅크 절연막(150) 및 차광층(170) 위에 유기 절연 물질 또는 무기 절연 물질을 이용하여 보호막(180)을 형성한다(도 4g 참조).
다음으로, 보호막(180) 및 뱅크 절연막(150)을 식각하여 제2 컨택홀(220)을 형성한 후 ITO 또는 IZO 등의 투명 도전 물질을 증착하여 화소 전극(190)을 형성한다(도 4h 참조). 이를 통해, 화소 전극(190)은 드레인 전극(143)과 접촉한다.
이상 설명한 바와 같은 차광층(170)을 포함하는 박막 트랜지스터 표시판의 효과에 대하여 그래프를 참고로 하여 설명한다.
도 5는 차광층(170)을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대 한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자의 노광 전과 노광 후의 VG(게이트 전압)-ID(드레인 전류) 곡선을 나타낸다. 또한, 도 6은 차광층(170)을 사용한 유기 박막 트랜지스터 단위 소자 및 차광층(170)을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자들의 노광 전과 노광 후의 VG(게이트 전압)-ID(드레인 전류) 곡선을 나타낸다. 도 7은 차광층(170)을 사용한 유기 박막 트랜지스터 단위 소자 및 차광층(170)을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자들의 노광 전과 노광 후의 VGS(게이트-소스 간 전압)-ID(드레인 전류) 곡선을 나타낸다.
도 5를 참조하면, 차광층(170)을 사용하지 않은 경우 노광에 의해 문턱 전압(Vth) 증가하고 오프 전류(Ioff)가 증가하는 것을 확인할 수 있다. 한편, 도 6 및 도 7을 참조하면, 차광층을 사용하지 않은 경우 노광 전에 비해 노광 후에 문턱 전압(Vth) 및 오프 전류(Ioff)가 크게 증가하나, 차광층을 사용함으로써 이와 같은 특성 열화를 감소시킬 수 있음을 알 수 있다.
도 8은 본 발명의 일 실시에에 따른 박막 트랜지스터 표시판을 갖는 평판 표시 장치의 한 예를 나타낸 단면도이다. 도 8은 평판 표시 장치의 한 예로 전기 영동 표시 장치를 도시하고 있지만, 본 실시예의 박막 트랜지스터 표시판은 액정 표시 장치나 유기 발광 표시 장치 등 다른 형태의 평판 표시 장치에도 적용될 수 있 다.
도 8에 도시한 평판 표시 장치는 도 1 및 도 2에 도시한 실시예의 박막 트랜지스터 표시판을 포함한다. 따라서, 이하에서는 박막 트랜지스터 표시판의 구성 요소에 대해 도면부호만 부여하며, 이에 대한 설명을 생략한다.
본 실시예의 평판 표시 장치는 박막 트랜지스터 표시판에 E-INK사(社)의 시트(sheet)를 라미네이션(lamination) 하여 형성한 것이다.
구체적으로 설명하면, 상기 시트(sheet)는 절연 기판(310), 절연 기판(310)의 한쪽 면에 형성된 공통 전극(350), 공통 전극(350) 위에 배치된 블랙 매트릭스(도시하지 않음), 상기 블랙 매트릭스에 의해 구획된 화소 공간에 배치된 전기 영동 입자(330) 및 전기 영동 입자(330)를 화소 공간에 밀봉하는 접착제(370)를 포함한다.
이때, 접착제(370)는 시트(sheet)를 박막 트랜지스터 표시판에 접착하는 작용도 한다. 한편, 공통 전극(350)은 ITO 또는 IZO로 형성될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야의 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 I-I 선을 따라 절취한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 보여 주는 단면도들이다.
도 5는 차광막을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자의 노광 전과 노광 후의 VG(게이트 전압)-ID(드레인 전류) 곡선을 나타낸다.
도 6은 차광막을 사용한 유기 박막 트랜지스터 단위 소자 및 차광막을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자들의 노광 전과 노광 후의 VG(게이트 전압)-ID(드레인 전류) 곡선을 나타낸다.
도 7은 차광막을 사용한 유기 박막 트랜지스터 단위 소자 및 차광막을 사용하지 않은 유기 박막 트랜지스터 단위 소자에 대한 노광 실험을 한 결과를 나타낸 그래프로서, 상기 단위 소자들의 노광 전과 노광 후의 VGS(게이트-소스 간 전압)-ID(드레인 전류) 곡선을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 갖는 평판 표 시 장치의 한 예를 나타낸 단면도이다.

Claims (21)

  1. 절연 기판;
    상기 절연 기판 위에 형성되며, 게이트 전극을 갖는 게이트 라인;
    상기 게이트 라인 위에 형성되는 게이트 절연막;
    상기 게이트 라인과 교차하며 상기 게이트 절연막 위에 형성되는 데이터 라인;
    상기 데이터 라인과 연결되는 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극과 연결되어 채널을 형성하는 반도체층;
    상기 반도체층 위에 형성되어 상기 반도체층으로 입사되는 광을 차단하는 차광층; 및
    상기 드레인 전극과 접속되는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에 있어서,
    상기 차광층은 흑색 안료를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에 있어서,
    상기 흑색 안료는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐 린블랙, 시아닌블랙 및 니그로신산블랙으로 이루어진 군에서 선택되는 박막 트랜지스터 표시판.
  4. 제1항에 있어서,
    상기 반도체층을 보호하는 보호막을 포함하는 박막 트랜지스터 표시판.
  5. 제4항에 있어서,
    상기 차광층은 상기 보호막의 위 또는 아래에 배치되는 박막 트랜지스터 표시판.
  6. 제5항에 있어서,
    상기 차광층은 상기 반도체층의 상면에 배치되는 박막 트랜지스터 표시판.
  7. 제4항에 있어서,
    상기 보호막은 스핀 코팅 또는 잉크젯 방식으로 형성되는 박막 트랜지스터 표시판.
  8. 제1항에 있어서,
    상기 반도체층이 형성되는 영역을 구획짓는 뱅크 절연막을 더 포함하는 박막 트랜지스터 표시판.
  9. 제1항에 있어서,
    상기 화소 전극은 투명 또는 불투명 도전성 물질로 형성되는 박막 트랜지스터 표시판.
  10. 절연 기판 위에 게이트 전극 및 게이트 라인을 형성하는 단계;
    상기 게이트 라인 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 사이에 반도체층을 형성하는 단계;
    상기 반도체층과 중첩되어 광을 차단하도록 차광층을 형성하는 단계; 및
    상기 드레인 전극과 접속되도록 화소 전극을 형성하는 단계;를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에 있어서,
    상기 차광층은 흑색 안료를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에 있어서,
    상기 차광층은 흑색 안료, 바인더 수지 및 용제를 포함하는 차광층 형성용 조성물로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에 있어서,
    상기 차광층 형성용 조성물은 흑색 안료 1 내지 10 중량부, 바인더 수지 2 내지 10 중량부 및 용제 70 내지 95 중량부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에 있어서,
    상기 흑색 안료는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 및 니그로신산블랙으로 이루어진 군에서 선택되는 박막 트랜지스터 표시판의 제조 방법.
  15. 제12항에 있어서,
    상기 차광층 형성용 조성물은 열경화제, 분산제 또는 계면활성제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제10항에 있어서,
    상기 반도체층은 잉크젯 방식으로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  17. 박막 트랜지스터 표시판;
    상기 박막 트랜지스터 표시판과 대향하는 공통 전극 표시판; 및
    상기 박막 트랜지스터 표시판 및 상기 공통 전극 표시판 사이에 개재되는 전기 영동 입자를 포함하며,
    상기 박막 트랜지스터 표시판은,
    절연 기판,
    상기 절연 기판 위에 형성되며, 게이트 전극을 갖는 게이트 라인,
    상기 게이트 라인 위에 형성되는 게이트 절연막,
    상기 게이트 라인과 교차하며 상기 게이트 절연막 위에 형성되는 데이터 라인,
    상기 데이터 라인과 연결되는 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극과 연결되어 채널을 형성하는 반도체층,
    상기 반도체층 위에 형성되어 상기 반도체층으로 입사되는 광을 차단하는 차광층 및
    상기 드레인 전극과 접속되는 화소 전극
    을 포함하는 평판 표시 장치.
  18. 제17항에 있어서,
    상기 차광층은 흑색 안료를 포함하는 평판 표시 장치.
  19. 제18항에 있어서,
    상기 흑색 안료는 카본블랙, 산화크롬, 산화철, 티탄블랙, 페닐렌블랙, 아닐린블랙, 시아닌블랙 및 니그로신산블랙으로 이루어진 군에서 선택되는 평판 표시 장치.
  20. 제17항에 있어서,
    상기 반도체층을 보호하는 보호막을 포함하는 평판 표시 장치.
  21. 제17항에 있어서,
    상기 반도체층이 형성되는 영역을 구획짓는 뱅크 절연막을 더 포함하는 평판 표시 장치.
KR1020080035705A 2008-04-17 2008-04-17 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 KR20090110099A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080035705A KR20090110099A (ko) 2008-04-17 2008-04-17 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
US12/352,099 US20090261332A1 (en) 2008-04-17 2009-01-12 Thin film transistor array panel, fabricating method thereof and flat panel display having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080035705A KR20090110099A (ko) 2008-04-17 2008-04-17 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치

Publications (1)

Publication Number Publication Date
KR20090110099A true KR20090110099A (ko) 2009-10-21

Family

ID=41200360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080035705A KR20090110099A (ko) 2008-04-17 2008-04-17 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치

Country Status (2)

Country Link
US (1) US20090261332A1 (ko)
KR (1) KR20090110099A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099561B2 (en) 2011-08-17 2015-08-04 Samsung Electronics Co., Ltd. Transistors and electronic devices including the transistors
KR20180028750A (ko) * 2016-09-09 2018-03-19 주식회사 엘지화학 투과도 가변 소자
KR20190050369A (ko) * 2017-11-03 2019-05-13 주식회사 엘지화학 투과도 가변 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270636B (zh) * 2010-06-04 2015-12-16 元太科技工业股份有限公司 薄膜晶体管阵列基板及其制造方法
CN103337497A (zh) * 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN104880852B (zh) * 2015-06-16 2019-02-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
CN108110060A (zh) 2017-12-12 2018-06-01 合肥京东方显示技术有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE142352T1 (de) * 1990-05-31 1996-09-15 Canon Kk Flüssigkristall-farbanzeige und verfahren zu seiner herstellung
JP2739844B2 (ja) * 1995-05-19 1998-04-15 日本電気株式会社 薄膜トランジスタアレイ
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100239778B1 (ko) * 1996-12-03 2000-01-15 구본준 액정표시장치 및 그 제조방법
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099561B2 (en) 2011-08-17 2015-08-04 Samsung Electronics Co., Ltd. Transistors and electronic devices including the transistors
KR20180028750A (ko) * 2016-09-09 2018-03-19 주식회사 엘지화학 투과도 가변 소자
US10996459B2 (en) 2016-09-09 2021-05-04 Lg Chem, Ltd. Transmittance-variable element
KR20190050369A (ko) * 2017-11-03 2019-05-13 주식회사 엘지화학 투과도 가변 장치
US11809056B2 (en) 2017-11-03 2023-11-07 Lg Chem, Ltd. Apparatus having variable transmittance

Also Published As

Publication number Publication date
US20090261332A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US10341475B2 (en) Display unit, method of manufacturing the same, and electronic apparatus
KR20090110099A (ko) 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
US7286281B2 (en) Electrophoretic display and method of manufacturing thereof
JP5429454B2 (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
US10230066B2 (en) Organic light emitting display device having banks and method of manufacturing the same
JP5288706B2 (ja) 薄膜トランジスタ表示板
JP5497976B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US9947723B2 (en) Multiple conductive layer TFT
JP2007140520A (ja) 有機薄膜トランジスタ表示板及びその製造方法
US20080258138A1 (en) Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
JP2006279053A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US8399311B2 (en) Thin film transistor array panel and method of manufacture
US20090096949A1 (en) Thin film transistor array panel, method for manufacturing the same and display device with the same
US20070114525A1 (en) Display device and manufacturing method
US8263969B2 (en) Laminated structure and image display device
JP2008047893A (ja) 薄膜トランジスタ表示板及びその製造方法
US20140291687A1 (en) Display unit, manufacturing method thereof, and electronic apparatus
WO2014041744A1 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101295096B1 (ko) 표시 기판 및 이를 구비한 전기영동 표시장치
KR20070056598A (ko) 표시 장치 및 그 제조 방법
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
KR20080095073A (ko) 유기 박막 트랜지스터 표시판 및 이의 제조 방법과 이표시판을 갖는 전기 영동 표시장치
KR20090022693A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법과 이 표시판을갖는 평판 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid