JP2012059757A - 半導体装置の製造方法、半導体装置、表示装置、および電子機器 - Google Patents

半導体装置の製造方法、半導体装置、表示装置、および電子機器 Download PDF

Info

Publication number
JP2012059757A
JP2012059757A JP2010198839A JP2010198839A JP2012059757A JP 2012059757 A JP2012059757 A JP 2012059757A JP 2010198839 A JP2010198839 A JP 2010198839A JP 2010198839 A JP2010198839 A JP 2010198839A JP 2012059757 A JP2012059757 A JP 2012059757A
Authority
JP
Japan
Prior art keywords
layer wiring
layer
organic semiconductor
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010198839A
Other languages
English (en)
Inventor
Masahisa Katsuhara
真央 勝原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010198839A priority Critical patent/JP2012059757A/ja
Publication of JP2012059757A publication Critical patent/JP2012059757A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】特別なマスクを用いることなく低コストで第1層配線と第2層配線との間の短絡を防止できる半導体装置の製造方法を提供する。
【解決手段】基板1上にゲート電極3gを含む第1層配線3をパターン形成し、第1層配線3を覆う状態でゲート絶縁膜5および有機半導体層7をこの順に成膜する。有機半導体層7上にポジ型のレジスト膜9を成膜し、第1層配線3を遮光マスクとした基板1側からの裏面露光とその後の現像処理によってレジスト膜9を第1層配線3と同一形状にパターニングしてなるレジストパターン9aを形成する。レジストパターン9aをマスクにして有機半導体層7をエッチングし、第1層配線3と同一形状に有機半導体層7をパターニングする。この上部にソース電極11s/ドレイン電極11dを含む第2層配線11をパターン形成する。
【選択図】図1

Description

本発明は、有機半導体層を用いた薄膜トランジスタを有する半導体装置の製造方法、この製造方法によって得られる半導体装置、この半導体装置を有する表示装置、およびこの半導体装置を有する電子機器に関する。
有機半導体層にチャネル領域を形成する有機薄膜トランジスタ(有機TFT:thin film transistor)は、ゲート電極と、有機半導体層およびソース電極/ドレイン電極との間にゲート絶縁膜を挟持する層構成である。例えば、ボトムゲート・トップコンタクト構造の有機TFTであれば、ゲート電極、ゲート絶縁膜、有機半導体層、ソース電極/ドレイン電極がこの順に積層されている。
また有機TFTを備えた半導体装置は、ゲート絶縁膜の上下層に、ゲート電極と同一層からなる第1層配線と、ソース電極/ドレイン電極と同一層からなる第2層配線とが、ゲート絶縁膜を介して配線されている。このため、ゲート絶縁膜に欠陥が存在すると、この欠陥部分において第1層配線と第2層配線との短絡が発生する。フラット型のディスプレイのバックプレーンとして用いられる半導体装置においては、このような短絡の発生が表示素子の欠陥につながる。
そこで、第1層配線と第2層配線との交点に、半導体層パターンを配置する(下記特許文献1参照)。これにより、ゲート絶縁膜に欠陥に起因する第1層配線と第2層配線との短絡が防止される。
特開平7−56160号公報(特に図1参照)
しかしながら、第1層配線と第2層配線との交点に半導体層パターンを配置する構成では、有機TFTの半導体層と短絡防止のための半導体層とを形成するためのマスクが必要であるため、製造コストが増大する。またゲート電極を含む第1層配線とマスクとのアライメント精度も要求される。
そこで本発明は、特別なマスクを用いることなく低コストで第1層配線と第2層配線との間の短絡を防止できる半導体装置の製造方法を提供すること、およびこの方法を適用して作製することにより低コストで信頼性の高い半導体装置を提供することを目的とする。また本発明は、このような半導体装置を用いることで信頼性の向上が図られた表示装置および電子機器を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、以下の第1工程〜第4工程を行う。すなわち第1工程では、基板上にゲート電極を含む第1層配線をパターン形成し、当該第1層配線を覆う状態でゲート絶縁膜および有機半導体層をこの順に成膜する。次の第2工程では、有機半導体層上にポジ型のレジスト膜を成膜し、第1層配線を遮光マスクとした基板側からの裏面露光とその後の現像処理によって当該レジスト膜を当該第1層配線と同一形状にパターニングしてなるレジストパターンを形成する。その後第3工程では、レジストパターンをマスクにして有機半導体層をエッチングし、ゲート電極を含む第1層配線と同一形状に当該有機半導体層をパターニングする。続く第4工程では、有機半導体層のパターンが形成されたゲート絶縁膜上に、ソース電極/ドレイン電極を含む第2層配線を形成する。
以上の製造方法により、基板上にはゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極/ドレイン電極をこの順に積層してなる、いわゆるボトムゲート・トップコンタクト構造の薄膜トランジスタが形成される。また、ゲート電極と同一層で構成された第1層配線、およびソース電極/ドレイン電極と同一層で構成された第2層配線が形成される。第1層配線を覆うゲート絶縁膜上には、当該第1層配線と同一形状の有機半導体層が当該第1層配線に重ねてパターン形成される。これにより、第1層配線と第2層配線との間には、ゲート絶縁膜と共に有機半導体層が必ず挟持されることになり、第1層配線と第2層配線との間の絶縁性が確保される。特に、上述したような特徴的な形状を有する有機半導体層をパターニングするためのマスクとなるレジストパターンの形成に、ゲート電極を含む第1層配線を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線と第2層配線とを絶縁するための有機半導体層、および薄膜トランジスタを構成する有機半導体層がパターン形成される。
また本発明の半導体装置は、以上の製造方法によって得られる半導体装置であり、前記第1層配線と同一形状を有し前記ゲート絶縁膜上において当該第1層配線に重ねて配置された有機半導体層を有することを特徴としている。さらに本発明は、この半導体装置における薄膜トランジスタに画素電極を接続させた表示装置である。さらにもう一つの本発明は、この半導体装置を有する電子機器である。
これらの本発明では、第1層配線を覆うゲート絶縁膜上に、当該第1層配線と同一形状の有機半導体層が当該第1層配線に重ねてパターン形成される。これにより、第1層配線と第2層配線との間には、ゲート絶縁膜と共に第2層配線が必ず挟持されることになり、第1層配線と第2層配線との間の絶縁性が確保される。
以上説明したように本発明によれば、ゲート絶縁膜下の第1層配線と同一形状の有機半導体層をゲート絶縁膜上において第1層配線上に重ねて設けることにより、第1層配線と第2層配線との間の絶縁性を確実にすることができる。しかも、このような有機半導体層をパターニングするためのマスクとなるレジストパターンの形成に、ゲート電極を含む第1層配線を遮光マスクにした裏面露光を適用したことにより、特別なマスクを用いる必要がない。この結果、有機薄膜ランジスタを有する半導体装置、表示装置、および電子機器の信頼性の向上と低コスト化を図ることが可能になる。
第1実施形態の半導体装置の製造方法を示す断面工程図である。 第1実施形態の半導体装置の製造方法を示す平面図である。 第1実施形態で作製された半導体装置の平面図である。 第2実施形態の半導体装置の製造方法を示す断面工程図である。 第3実施形態の半導体装置の製造方法を示す断面工程図である。 第4実施形態の半導体装置の構成を示す断面図工程図である。 第5実施形態の半導体装置の製造方法を示す断面工程図である。 第6実施形態の半導体装置の構成を示す断面図工程図である。 第7実施形態の表示装置の一例を示す断面図である。 第7実施形態の表示装置の回路構成図である。 本発明の表示装置を用いたテレビを示す斜視図である。 本発明の表示装置を用いたデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。 本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。 本発明の表示装置を用いたビデオカメラを示す斜視図である。 本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
1.第1実施形態(薄膜トランジスタを備えた半導体装置の製造方法の第1例)
2.第2実施形態(レジストパターンを残す例)
3.第3実施形態(絶縁性の保護膜を設ける例)
4.第4実施形態(絶縁性の保護膜を設けると共にレジストパターンを残す例)
5.第5実施形態(導電性の保護膜を設ける第1例)
6.第6実施形態(導電性の保護膜を設ける第2例)
7.第7実施形態(半導体装置を用いた表示装置への適用例)
6.第8実施形態(電子機器への適用例)
尚、第1〜第6実施形態においては、ボトムゲート・トップコンタクト構造の有機薄膜トランジスタを含む半導体装置の製造方法の各例を説明するにあたり、同一の構成要素には同一の符号を用いて重複する説明は省略する。
≪1.第1実施形態≫
図1は本発明の第1実施形態を説明する断面工程図であり、以下これらの図と共に、必要に応じて図2および図3に示した平面図を参照しつつ第1実施形態の半導体装置の製造方法を説明する。ここでは、半導体装置の一例として、有機ELディスプレイのバックプレーンを形成する場合を説明する。尚、図1は、図2および図3におけるA−A’断面に対応している。
先ず、図1(1)に示すように、基板1上に、ゲート電極3gを含む第1層配線3をパターン形成し、これを覆う状態でゲート絶縁膜5を成膜し、さらに有機半導体層7を成膜する。
ここで用いる基板1は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成される。露光光は、g線,h線,i線等の一般的にフォトリソグラフィーに用いる紫外線(以下UV)である。また基板1は、これらの露光光に対して、透過率30%以上の割合で透過性を有することが望ましい。このような基板1を構成する材料としては、例えば、ポリエーテルスルホン(polyethersulfone:PES)を用いる。
ゲート電極3gを含む第1層配線3は、上述した露光光に対して遮光性を有する材料で構成される。また図2(1)を参照し、第1層配線3として、2つの薄膜トランジスタのゲート電極3g部分の他、容量素子の下部電極3cs、水平方向に配線される走査線および電源線を形成する。このような第1層配線3のパターン形成は、基板1上に電極材料膜を成膜した後、レジストパターン(図示省略)を形成し、これをマスクにして電極材料膜をパターンエッチングすることによって行われる。このような第1層配線3を構成する材料としては、例えばクロム(Cr)が用いられる。尚、ここでのレジストパターンの形成は、フォトリソグラフィー法の他、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷、フレキソ印刷、マイクロコンタクト印刷等の印刷法により、直接レジストパターンを形成しても良い。
再び図1(1)に戻り、第1層配線3を覆うゲート絶縁膜5および有機半導体層7は、上述した露光光に対して透過性を有する材料で構成される。以上において、露光光に対する透過率は、次のようである。
[有機半導体層7の透過率]×[ゲート絶縁膜5の透過率]>[第1層配線3の透過率]
このようなゲート絶縁膜5は、例えばポリビニルフェノール(PVP)を用いて構成され、スピンコート法によって成膜される。
また有機半導体層7は、例えばポリ3ヘキシルチオフェン(P3HT)を用いて構成され、例えばスピンコート法によって成膜される。
以上の後、図1(2)に示すように、有機半導体層7上にレジスト膜9を成膜する。ここで成膜するレジスト膜9は、ポジ型のレジスト材料で構成されることが必須である。尚、レジスト膜9には、フッ素系樹脂からなるレジスト材料を用いることが好ましい。これにより、次に行う現像処理において有機半導体層7へのダメージを抑え、有機半導体層7に対してレジスト材料を選択的に溶解除去することができる。
次に、図1(3)に示すように、基板1側から露光光hを照射する裏面露光を行う。これにより、第1層配線3を遮光マスクとしてレジスト膜9に対してパターン露光が行われる。このような裏面露光の後に現像処理を行うことにより、レジスト膜9における露光光の照射部を除去し、未露光部のみを有機半導体層7上にレジストパターン9aとして残す。このようにして形成されるこのレジストパターン9aは、ゲート電極3gを含む第1層配線3と同一形状であり、第1層配線3の上方に重ねて自己整合的に形成される。
次に、図1(4)に示すように、レジストパターン9aをマスクにして有機半導体層7をエッチングし、第1層配線3の上方において有機半導体層7を第1層配線3と同一形状にパターニングする。これにより、第1層配線3に対して自己整合的に有機半導体層7をパターン形成する。この状態においては、図2(2)を参照し、基板1上の第1層配線3上には、ゲート絶縁膜5を介して、第1層配線3と同一形状の有機半導体層7が積層された状態となる。
尚、第2層配線11の形成前には、第1層配線3と第2層配線11との接続部において有機半導体層7およびゲート絶縁膜5に接続孔5aを形成する工程を行う。
以上の後、図1(5)に示すように、有機半導体層7のパターンが形成されたゲート絶縁膜5上に、ソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。図3(1)を参照し、ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置される。第2層配線11としては、これらの2つの薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極11cs、および垂直方向に配線される信号線を形成する。また、このような第2層配線11は、必要部分において接続孔5aを介して第1層配線3に接続される。
このような第2層配線11のパターン形成は、先ず電極材料膜を成膜し、この電極材料膜上にレジストパターンを形成し、これをマスクに用いたエッチングによって電極材料膜をパターニングすることによって行われる。このような第2層配線11を構成する材料としては、例えば金,銀,銅,アルミ等の一般的な配線金属が用いられる。尚、ここでのレジストパターンの形成は、フォトリソグラフィー法の他、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷、フレキソ印刷、マイクロコンタクト印刷等の印刷法により、直接レジストパターンを形成しても良い。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、図3(2)を参照し、パッシベーション膜12および第2層配線11から露出している有機半導体層7部分を除去し、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部の除去は、パッシベーション膜12をパターン形成する際のドライエッチングを有機半導体層7のエッチングとしてそのまま連続させて行っても良い。また有機半導体層7の不要部の除去は、溶剤を用いて有機半導体層の露出部分を溶解除去する方法であっても良い。さらに有機半導体層7の不要部の除去は、パッシベーション膜12を形成した後に、基板1上を覆う層間絶縁膜を塗布によって成膜する際の有機溶剤に対して、有機半導体層7の露出部分を侵食させて不導体化することによって行っても良い。このような有機溶剤を用いたチャネルの除去は溶剤にダメージを受けやすい有機半導体固有の手法である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-1が形成される。また第1層配線3と同一層の下部電極3scと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTr1,Tr2の間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-1において、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とは、ゲート絶縁膜5および有機半導体層7で絶縁された状態となる。
次に、以上の第1実施形態で説明した各要素を構成する材料を説明する。尚、ここで例示する材料は、以降の実施形態においても同様に用いられるものであるため、以降の実施形態においての説明は省略する。
<基板1>
露光光に対する透過性を有する基板1を構成する材料としては、上述したポリエーテルスルホンの他、以下の材料が例示される。ガラス、ポリエーテルサルフォン、ポリカーボネート、ポリイミド類、ポリアミド類、ポリアセタール類、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチルエーテルケトン、ポリオレフィン類等のプラスチック基板などを用いることができる。またこれらの材料を用いた基板1は、密着性や平坦性を改善するためのバッファー層や、ガスバリア性を向上するためのバリア膜等の機能性膜が設けられたものであっても良い。
<第1層配線3>
露光光に対する遮光性を有する第1層配線3を構成する材料としては、上述したクロム(Cr)の他、以下の材料が例示される。金(Au)、白金(Pt)、パラジウム(Pd)、銀(Ag)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、チタン(Ti)、銅(Cu)、ニッケル(Ni)、インジウム(In)、錫(Sn)、マンガン(Mn)、ルテニウム(Rh)、ルビジウム(Rb)、およびこれらの化合物が用いられる。
以上のように例示した各材料膜の成膜には、抵抗加熱蒸着、スパッタリング等の真空蒸着法、電界メッキ,無電界メッキ等のメッキ法、インク・ペーストを用いた塗布法が行われる。塗布法としては、スピンコート法,エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、および浸漬法が例示される。
<ゲート絶縁膜5>
ゲート絶縁膜5を構成する材料としては、無機絶縁性材料および有機絶縁性材料を用いることができる。
無機絶縁性材料としては、例えば酸化ケイ素、チッ化珪素、酸化アルミニウム、酸化チタン、および酸化ハフニウムが用いられる。これらの無機絶縁性材料からなるゲート絶縁膜5の成膜は、スパッタ法、抵抗加熱蒸着法、物理的気相成長法(Physical vapor deposition:PVD),化学的気相成長法(chemical vapor deposition:CVD)等の真空プロセスによって成膜される。また、これらの無機材料からなるゲート絶縁膜5は、原料を溶解させた溶液のゾル・ゲル法によっても成膜される。
有機絶縁性材料としては、例えばポリビニルフェノール、ポリビニルピロリドン、ポリイミド樹脂、ノボラック樹脂、シンナメート樹脂、アクリル樹脂、エポキシ樹脂、スチレン樹脂、ポリパラキシリレン等の高分子材料を用いることができる。これらの有機絶縁性材料からなるゲート絶縁膜5の成膜は、上述した塗布法の他,化学的気相成長法や蒸着重合法等の真空プロセスを用いてもよい。
<有機半導体層7>
有機半導体層7を構成する材料としては、次の材料が例示される。
ポリピロールおよびポリピロール置換体、
ポリチオフェンおよびポリチオフェン置換体、
ポリイソチアナフテンなどのイソチアナフテン類、
ポリチェニレンビニレンなどのチェニレンビニレン類、
ポリ(p−フェニレンビニレン)などのポリ(p−フェニレンビニレン)類、
ポリアニリンおよびポリアニリン置換体、
ポリアセチレン類、
ポリジアセチレン類、
ポリアズレン類、
ポリピレン類、
ポリカルバゾール類、
ポリセレノフェン類、
ポリフラン類、
ポリ(p−フェニレン)類、
ポリインドール類、
ポリピリダジン類、
ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、
上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、
ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類、およびアセン類の炭素の一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した誘導体(トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−6,15−キノン,ペリキサンテノキサンテンなど)、さらにはこれらの水素を他の官能基で置換した誘導体、
金属フタロシアニン類、
テトラチアフルバレンおよびテトラチアフルバレン誘導体、
テトラチアペンタレンおよびテトラチアペンタレン誘導体、
ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N' −ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N' −ビス(1H,1H−ペルフルオロオクチル)、N,N' −ビス(1H,1H−ペルフルオロブチル)、N,N' −ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、
アントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、
C60、C70、C76、C78、C84等フラーレン類およびこれらの誘導体、
SWNTなどのカーボンナノチューブ、
メロシアニン色素類、ヘミシアニン色素類などの色素とこれらの誘導体。
以上のような有機半導体材料からなる膜の成膜には、上述した塗布法の他、真空プロセスが適用される。真空プロセスであれば、抵抗過熱蒸着およびスパッタリング等の真空蒸着法が例示される。
<第2層配線11>
第2層配線11は、上述した第1層配線3を構成する電極材料の他、PEDOT-PSS(Poly(3,4-ethylenedioxythiophene)/Poly(stylenesulfonic acid)、TTF-TCNQ(2,2'-bis-l,3-dithiole (TTF) and 7,7,8,8-tetracyanoquinodimethane (TCNQ))等の有機金属材料を用いることができる。またこれらの中から有機半導体層7に対して良好にオーミック接合される材料を選択して構成される。
<第1実施形態の効果>
以上の第1実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持されることになる。このため、例えば、図3に示したように、水平方向に配線された第1層配線3と、垂直方向に配線された第2層配線11dとが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7が挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性が確実に確保される。
特に、上述したような第1層配線3と同一形状と言った特徴的な形状を有する有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分を、自己整合的にパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-1における第1層配線3と第2層配線11との絶縁性を確保して信頼性の向上を図りつつ、この半導体装置13-1の低コスト化を図ることが可能になる。
≪第2実施形態≫
図4は本発明の第2実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第2実施形態の製造方法は、第1実施形態の製造方法において、有機半導体層7のパターニングの際にマスクとして用いたレジストパターン9aを、有機半導体層7上に残す方法であり、以下のように行う。
先ず、第1実施形態で図1(1)〜図1(3)を用いて説明した工程を同様に行う。これにより、図4(1)に示すように、基板1上にゲート電極3gを含む第1層配線3を形成し、これを覆う状態でゲート絶縁膜5および有機半導体層7を形成し、この上部にレジストパターン9aを形成するまでを行う。レジストパターン9aの形成には、ゲート電極3gを含む第1層配線3を遮光マスクとして用いた基板1側からの裏面露光を適用することは、第1実施形態と同様である。
また図4(2)に示すように、形成したレジストパターン9aをマスクに用いたエッチングにより、有機半導体層7をパターニングする。以上までを、第1実施形態と同様に行う。
その後、図4(3)に示すように、レジストパターン9aを再度パターニングして不要部を除去する。ここでは、少なくともゲート電極3gの中央部上にレジストパターン9aを残し、また少なくともゲート電極3gの幅方向の両脇に位置するレジストパターン9aを除去して有機半導体層7部分を露出させる。例えば図示したように、ゲート電極3gの幅方向の両端縁に位置するレジストパターン9aのみを除去し、ゲート電極3gの中央部上を含む他の部分のレジストパターン9aを残す。この際、基板1の上方から、再度のパターン露光を行うことにより、レジストパターン9aの不要部分のみに露光光を照射し、その後現像処理を行う。この際、容量素子を構成する領域のレジストパターン9a部分も不要部として除去することが好ましい。
以上の後には、図4(4)に示すように、有機半導体層7およびレジストパターン9aが形成されたゲート絶縁膜5上に、第1実施形態と同様にソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置される。第2層配線11としては、薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極および信号線を形成する。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜12と第2層配線11とからレジストパターン9aが露出している場合、このレジストパターン9aの露出部分も同時に除去する。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部およびレジストパターン9aの露出部分の除去は、第1実施形態で説明した有機半導体層7の不要部の除去と同様である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-2が形成される。また第1実施形態と同様に、第1層配線3と同一層の下部電極3csと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTrの間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-2においては、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とが、ゲート絶縁膜5および有機半導体層7、さらにはレジストパターン9aで絶縁された状態となる。また本第2実施形態で作製した半導体装置13-2は、ゲート電極3gの中央部に位置する有機半導体層7上がレジストパターン9aで覆われ、ゲート電極3gの幅方向の両端縁に位置する有機半導体層7がレジストパターン9aから露出した状態となる。
<第2実施形態の効果>
以上の第2実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成され、また有機半導体層7上にはレジストパターン9aも配置される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持され、また必要部分にはレジストパターン9aも配置されることになる。このため、例えば第1層配線3と第2層配線11とが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7およびレジストパターン9aが挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性がさらに確実に確保される。
また、少なくともゲート電極3gの中央部上にレジストパターン9aを残したことで、薄膜トランジスタTrのチャネル部となる有機半導体層7部分がレジストパターン9aで保護され、プロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極3gの幅方向の両端縁に位置するレジストパターン9aを除去して有機半導体層7部分を露出させているため。この露出部分において、ソース電極11s/ドレイン電極11dと、チャネル部となる有機半導体層7部分との接合が確実になる。
さらに第1実施形態と同様に、上述したような第1層配線3と同一形状と言った特徴的な形状を有する有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分を、自己整合的にパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-2における第1層配線3と第2層配線11との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置13-2の低コスト化を図ることが可能になる。
≪第3実施形態≫
図5は本発明の第3実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第3実施形態の製造方法は、第1実施形態の製造方法において、有機半導体層7の上部に絶縁性の保護膜を設ける例であり、以下のように行う。
先ず、第1実施形態で図1(1)を用いて説明した工程を同様に行う。これにより、図5(1)に示すように、基板1上にゲート電極3gを含む第1層配線3を形成し、これを覆う状態でゲート絶縁膜5および有機半導体層7を成膜するまでを行う。
次に、図5(2)に示すように、有機半導体層7上に絶縁性の保護膜21を成膜する。ここで成膜する保護膜21は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成され、透過率が30%以上であることが好ましい。またこの保護膜21は、上述のパターン露光後に行う現像処理において有機半導体層7にダメージが加わることを抑えるものである。このような保護膜21を構成する材料としては、酸化モリブデン(MoO)、酸化チタン(TiO)、窒化シリコン(SiN)等の無機絶縁膜、さらにはフッ素樹脂等の絶縁性透明ポリマーが用いられる。このような保護膜21の成膜法が限定されることはないが、例えばフッ素樹脂からなる保護膜21であれば、スピンコート法のような塗布法を適用して成膜する。
次いで保護膜21上にポジ型のレジスト材料からなるレジスト膜9を成膜する。尚、ここで成膜するレジスト膜9には、ポジ型であれば良く、以降に行う現像処理において有機半導体層7にダメージが加わることを考慮する必要はない。
次に、図5(3)に示すように、保護膜21上にレジストパターン9aを形成する。レジストパターン9aの形成には、ゲート電極3gを含む第1層配線3を遮光マスクとして用いた基板1側からの裏面露光を適用することは、第1実施形態と同様である。
その後、図5(4)に示すように、レジストパターン9aをマスクにして保護膜21および有機半導体層7をエッチングし、第1層配線3の上方において保護膜21および有機半導体層7を第1層配線3と同一形状にパターニングする。これにより、第1層配線3に対して自己整合的に保護膜21および有機半導体層7をパターン形成する。エッチング終了後にはレジストパターン9aを除去する。
その後、図5(5)に示すように、レジストパターン9aを再度パターニングして不要部を除去し、これをマスクに用いたエッチングによって保護膜21をパターニングする。
ここでは、少なくともゲート電極3gの中央部上、および第1層配線3にレジストパターン9aを残し、また少なくともゲート電極3gの幅方向の両端縁に位置するレジストパターン9aを除去して有機半導体層7部分を露出させる。例えば図示したように、ゲート電極3gの幅方向の端縁に位置するレジストパターン9aのみを除去し、ゲート電極3gの中央部上を含む他の部分のレジストパターン9aを残す。この際、基板1の上方から、再度のパターン露光を行うことにより、レジストパターン9aの不要部分のみに露光光を照射し、その後現像処理を行う。また、容量素子を構成する領域のレジストパターン9a部分も不要部として除去することが好ましい。
その後、レジストパターン9aをマスクに用いて保護膜21をエッチングし、少なくともゲート電極3gの幅方向の両端縁に位置する有機半導体層7を露出させる。また、容量素子を構成する領域の保護膜21も除去する。エッチング終了後には、レジストパターン9aを除去する。
以上の後には、図5(6)に示すように、有機半導体層7および保護膜21が形成されたゲート絶縁膜5上に、第1実施形態と同様にソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置される。第2層配線11としては、これらの2つの薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極および信号線を形成する。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜12と第2層配線11とから保護膜21が露出している場合、この保護膜21の露出部分をエッチング除去した後に、有機半導体層7の不要部を除去する。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部の除去は、第1実施形態で説明した有機半導体層7の不要部の除去と同様である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-3が形成される。また第1実施形態と同様に、第1層配線3と同一層の下部電極3csと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTrの間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-3においては、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とが、ゲート絶縁膜5および有機半導体層7、さらには絶縁性の保護膜21で絶縁された状態となる。また本第3実施形態で作製した半導体装置13-3は、ゲート電極3gの中央部に位置する有機半導体層7上が保護膜21で覆われ、ゲート電極3gの幅方向の両端縁に位置する有機半導体層7が保護膜21から露出した状態となる。
<第3実施形態の効果>
以上の第3実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成され、また絶縁性の保護膜21も配置される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持され、また必要部分には絶縁性の保護膜21も配置されることになる。
このため、例えば第1層配線3と第2層配線11とが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7および保護膜21が挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性がさらに確実に確保される。
また、少なくともゲート電極3gの中央部上に保護膜21を残したことで、薄膜トランジスタTrのチャネル部となる有機半導体層7部分が保護膜21によって保護されプロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極3gの幅方向の両端縁に位置する保護膜21を除去して有機半導体層7部分を露出させているため。この露出部分において、ソース電極11s/ドレイン電極11dと、チャネル部となる有機半導体層7部分との接合が確実になる。
さらに第1実施形態および第2実施形態と同様に、有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分をパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-3における第1層配線3と第2層配線11との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置13-3の低コスト化を図ることが可能になる。
≪第4実施形態≫
図6は本発明の第4実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第4実施形態の製造方法は、第3実施形態の製造方法において、保護膜21および有機半導体層7のパターニングの際にマスクとして用いたレジストパターン9aを、保護膜21上に残す方法であり、以下のように行う。
先ず、第3実施形態で図5(1)〜図5(5)を用いて説明した工程を同様に行う。これにより図6(1)に示すように、基板1上にゲート電極3gを含む第1層配線3を形成してゲート絶縁膜5で覆い、この上部に第1層配線3と同一形状の有機半導体層7を形成し、有機半導体層7上に絶縁性の保護膜21とレジストパターン9aを形成する。保護膜21およびレジストパターン9aは、少なくともゲート電極3gの中央部上を覆い、また少なくともゲート電極3gの幅方向の両端縁に位置する有機半導体層7部分を露出させる。また、容量素子を構成する領域のレジストパターン9a部分も不要部として除去することが好ましい。
この状態で、図6(2)に示すように、有機半導体層7、保護膜21、およびレジストパターン9aが形成されたゲート絶縁膜5上に、第1実施形態と同様にソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置される。第2層配線11としては、これらの2つの薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極および信号線を形成する。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜12と第2層配線11とからレジストパターン9aおよび保護膜21が露出している場合、これらのレジストパターン9aおよび保護膜21の露出部分をエッチング除去した後に、有機半導体層7の不要部を除去する。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部の除去は、第1実施形態で説明した有機半導体層7の不要部の除去と同様である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-4が形成される。また第1実施形態と同様に、第1層配線3と同一層の下部電極3csと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTrの間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-4においては、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とが、ゲート絶縁膜5および有機半導体層7、さらには絶縁性の保護膜21およびレジストパターン9aで絶縁される。また特に半導体装置13-4は、ゲート電極3gの中央部に位置する有機半導体層7上が保護膜21およびレジストパターン9aで覆われ、ゲート電極3gの幅方向の両端縁に位置する有機半導体層7が保護膜21およびレジストパターン9aから露出した状態となる。
<第4実施形態の効果>
以上の第4実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成され、また絶縁性の保護膜21およびレジストパターン9aも配置される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持され、また必要部分には絶縁性の保護膜21およびレジストパター9aも配置されることになる。このため、例えば第1層配線3と第2層配線11とが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7、保護膜21およびレジストパターン9aが挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性がさらに確実に確保される。
また、少なくともゲート電極3gの中央部上に保護膜21およびレジストパターン9aを残したことで、薄膜トランジスタTrのチャネル部となる有機半導体層7部分が保護膜21によって保護されプロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極3gの幅方向の両端縁に位置する保護膜21およびレジストパターン9aを除去して有機半導体層7部分を露出させているため。この露出部分において、ソース電極11s/ドレイン電極11dと、チャネル部となる有機半導体層7部分との接合が確実になる。
さらに第1実施形態〜第3実施形態と同様に、有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分をパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-4における第1層配線3と第2層配線11との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置13-4の低コスト化を図ることが可能になる。
≪第5実施形態≫
図7は本発明の第5実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第5実施形態の製造方法は、第1実施形態の製造方法において、有機半導体層7の上部に導電性の保護膜を設ける例であり、以下のように行う。
先ず、第1実施形態で図1(1)を用いて説明した工程を同様に行う。これにより、図7(1)に示すように、基板1上にゲート電極3gを含む第1層配線3を形成し、これを覆う状態でゲート絶縁膜5および有機半導体層7を成膜するまでを行う。
次に、図7(2)に示すように、有機半導体層7上に導電性の保護膜23を成膜する。ここで成膜する保護膜23は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成され、透過率が30%以上であることが好ましい。またこの保護膜23は、上述のパターン露光後に行う現像処理において有機半導体層7にダメージが加わることを抑えるものである。このような保護膜21を構成する材料としては、カーボンナノチューブ、ITO、IZO等の透明導電膜が用いられる。
次いで保護膜23上にポジ型のレジスト材料からなるレジスト膜9を成膜する。尚、ここで形成するレジスト膜9には、ポジ型であれば良く、以降に行う現像処理において有機半導体層7にダメージが加わることを考慮する必要はない。
次に、図7(3)に示すように、保護膜23上にレジストパターン9aを形成する。レジストパターン9aの形成には、ゲート電極3gを含む第1層配線3を遮光マスクとして用いた基板1側からの裏面露光を適用することは、他の実施形態と同様である。
その後、図7(4)に示すように、レジストパターン9aをマスクにして保護膜23および有機半導体層7をパターンエッチングし、第1層配線3と同一形状の保護膜23および有機半導体層7を、第1層配線3の上方に重ねて形成する。これにより、第1層配線3に対して自己整合的に保護膜23および有機半導体層7をパターン形成する。
その後、図7(5)に示すように、レジストパターン9aを再度パターニングし、ゲート電極3gの幅方向の両端縁上のみにレジストパターン9aを残し、他の第1層配線3上のレジストパターン9aを除去する。この際、基板1の上方から、再度のパターン露光を行うことにより、レジストパターン9aの不要部分に露光光を照射し、その後現像処理を行う。
その後、以上のように再度パターニングされたレジストパターン9aをマスクに用いて保護膜23をエッチングし、ゲート電極3gの幅方向の両端縁上のみに導電性の保護膜23を残す。エッチング終了後には、レジストパターン9aを除去する。
以上の後には、図7(6)に示すように、有機半導体層7および保護膜23が形成されたゲート絶縁膜5上に、第1実施形態と同様にソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置され、導電性の保護膜23上に端縁を積層する。第2層配線11としては、これらの2つの薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極および信号線を形成する。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部の除去は、第1実施形態で説明した有機半導体層7の不要部の除去と同様である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-5が形成される。また第1実施形態と同様に、第1層配線3と同一層の下部電極3csと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTrの間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-5においては、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とが、ゲート絶縁膜5および有機半導体層7で絶縁された状態となる。また特に本第5実施形態で作製した半導体装置13-5は、ゲート電極3gの幅方向の両端縁上に位置する有機半導体層7上に、導電性の保護膜23を介してソース電極11s/ドレイン電極11dの端縁が積層されたものとなる。
<第5実施形態の効果>
以上の第5実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成され、また絶縁性の保護膜21およびレジストパターン9aも配置される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持されることになる。このため、例えば第1層配線3と第2層配線11とが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7が挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性が確実に確保される。
また、ゲート電極3gの幅方向の両端縁に位置する有機半導体層7上に、導電性の保護膜23を介してソース電極11s/ドレイン電極11dの端縁が積層される。これにより、導電性の保護膜23によって、有機半導体層7とソース電極11s/ドレイン電極11dとの間のコンタクト性の向上を図ることが可能になる。
さらに第1実施形態〜第4実施形態と同様に、有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分をパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-5における第1層配線3と第2層配線11との絶縁性を確実に確保して信頼性の向上を図りつつ、この半導体装置13-5の低コスト化を図ることが可能になる。
≪第6実施形態≫
図8は本発明の第6実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第6実施形態の製造方法は、第5実施形態の製造方法において、導電性の保護膜23を、第2層配線11をマスクにしたエッチングによってパターニングする方法であり、以下のように行う。
先ず、第5実施形態で図7(1)〜図7(4)を用いて説明した工程を同様に行う。これにより、図8(1)に示すように、基板1上にゲート電極3gを含む第1層配線3、これを覆うゲート絶縁膜5、第1層配線3と同一形状の有機半導体層7と導電性の保護膜23とレジストパターン9aとをこの順に形成するまでを行う。また、この工程の後には、レジストパターン9aを除去する。
次に、図8(2)に示すように、有機半導体層7および保護膜23が形成されたゲート絶縁膜5上に、第1実施形態と同様にソース電極11s/ドレイン電極11dを含む第2層配線11を形成する。ソース電極11s/ドレイン電極11dは、それぞれの端部で各薄膜トランジスタのゲート電極3を幅方向から挟持する状態で配置され、導電性の保護膜23上に端縁を積層する。第2層配線11としては、これらの2つの薄膜トランジスタのソース電極11s/ドレイン電極11d部分の他、容量素子の上部電極および信号線を形成する。
その後、図8(3)に示すように、第2層配線11をマスクにしたエッチングにより、導電性の保護膜23を再度パターニングする。これにより、第2層配線11から露出する導電性の保護膜23部分がエッチングによって除去されて有機半導体層7が露出する。また、ゲート電極3g上においては、第2層配線11で構成されるソース電極11s−ドレイン電極11d間の保護膜23が除去され、ソース電極11s/ドレイン電極11dが電気的に絶縁される。
その後、第2層配線11で構成されたソース電極11s−ドレイン電極11d間の上部を覆う状態で、パッシベーション膜12をパターン形成する。次いで、このパッシベーション膜12と第2層配線11とをマスクにして、有機半導体層7の不要部を除去する。これにより、ソース電極11s−ドレイン電極11d間以外の第2層配線11同士の絶縁状態を確実にする。
このようなパッシベーション膜12と第2層配線11とをマスクにした有機半導体層7の不要部の除去は、第1実施形態で説明した有機半導体層7の不要部の除去と同様である。
以上のようにして、基板1上にゲート電極3g、ゲート絶縁膜5、有機半導体層7、およびソース電極11s/ドレイン電極11dをこの順に積層してなる薄膜トランジスタTrと、第1層配線3および第2層配線11とを備えた半導体装置13-6が形成される。また第1実施形態と同様に、第1層配線3と同一層の下部電極3csと第2層配線11と同一層の上部電極11csとの間に、ゲート絶縁膜5および有機半導体層7を挟持した容量素子Csが設けられる。これにより、2つの薄膜トランジスタTrの間に容量素子Csを配置した表示装置のバックプレーンが構成される。
この半導体装置13-6においては、ゲート電極3gを含む第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11とが、ゲート絶縁膜5および有機半導体層7で絶縁された状態となる。また特に本第6実施形態で作製した半導体装置13-6は、ゲート電極3gの幅方向の両端縁上に位置する有機半導体層7上に、導電性の保護膜23を介してソース電極11s/ドレイン電極11dの端縁が積層されたものとなる。さらに、第2層配線11と有機半導体層7とが積層される部分には、導電性の保護膜23が挟持される。
<第6実施形態の効果>
以上の第6実施形態によれば、第1層配線3を覆うゲート絶縁膜5上には、第1層配線3と同一形状の有機半導体層7が第1層配線3に重ねてパターン形成され、また絶縁性の保護膜21およびレジストパターン9aも配置される。これにより、第1層配線3と、ソース電極11s/ドレイン電極11dを含む第2層配線11との間には、ゲート絶縁膜5と共に有機半導体層7が必ず挟持されることになる。このため、例えば第1層配線3と第2層配線11とが交差する部分の間に、ゲート絶縁膜5と共に有機半導体層7が挟持される。したがって、例えば走査線や電源線等の第1層配線3と、信号線等の第2層配線11との間の絶縁性が確実に確保される。
また、有機半導体層7と第2層配線11との間には、導電性の保護膜23が必ず挟持される。これにより、ゲート電極3gの上方においては、導電性の保護膜23によって、有機半導体層7とソース電極11s/ドレイン電極11dとの間のコンタクト性の向上を図ることが可能になる。またその他の部分においても、第2層配線11の下部に残された導電性の保護膜23が、第2層配線11の一部となって第2層配線11の導電性を補強する。
さらに第1実施形態〜第5実施形態と同様に、有機半導体層7をパターニングするためのマスクとなるレジストパターン9aの形成に、ゲート電極を含む第1層配線3を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第1層配線3と第2層配線11とを絶縁するための有機半導体層7、および薄膜トランジスタTrを構成する有機半導体層7部分をパターン形成することが可能である。
以上より、有機薄膜ランジスタTrを有する半導体装置13-6における第1層配線3と第2層配線11との絶縁性を確実に確保して信頼性の向上を図りつつ、この半導体装置13-6の低コスト化を図ることが可能になる。
以上説明したい第1実施形態〜第6実施形態においては、半導体装置として表示装置のバックプレーンを例示した。しかしながら本発明の半導体装置は、これに限定されることはなく、有機薄膜トランジスタと、これに接続される第1層配線と第2層配線とを有する構成に広く適用可能であり、同様の効果を得ることが可能である。
≪第7実施形態≫
<表示装置の層構成>
図9は、本発明を適用した表示装置50の3画素分の構成図である。この表示装置50は、第1〜第6実施形態で例示した本発明の半導体装置をバックプレーンとして用いて構成されたものであり、ここでは一例として第1実施形態で説明した半導体装置1を設けた構成を示す。
この図に示す表示装置50は、基板1上の各画素aに、例えば図3を用いて説明した2つの薄膜トランジスタTr1、Tr2と容量素子Csとを用いた画素回路と、これに接続する有機電界発光素子ELとを有するアクティブマトリックス型の表示装置50である。尚、図9においては、図3における1つの薄膜トランジスタTr2部分の断面を示している。
このような画素回路が配列されたバックプレーンを構成する基板1上は、パッシベーション膜51で覆われ、この上部に平坦化絶縁膜53が設けられている。平坦化絶縁膜53およびパッシベーション膜51には、各薄膜トランジスタTr2に達する接続孔51aが設けられている。この平坦化絶縁膜53上に、各接続孔51aを介して薄膜トランジスタTr2に接続された画素電極55が配列形成されている。
各画素電極55の周縁はウインドウ絶縁膜57で覆われて素子分離されている。素子分離された各画素電極55上は、各色の有機発光機能層59r,59g,59bで覆われ、さらにこれらを覆う状態で各画素aに共通の共通電極61が設けられている。各有機発光機能層59r,59g,59bは、少なくとも有機発光層を備えた積層構造からなり、少なくとも有機発光層が画素毎に異なる構成でパターン形成されており、各画素に共通の層を有していても良い。共通電極61は、例えば陰極として形成され、さらにここで作製する表示装置が基板1と反対側から発光光を取り出す上面発光型であれば光透過電極として形成されることとする。
以上により、画素電極55と共通電極61との間に有機発光機能層59r,59g,59bが挟持された各画素a部分に、有機電界発光素子ELが形成される。尚、ここでの図示は省略したが、これらの有機電界発光素子ELが形成された基板1上には、さらに保護層が設けられ、接着剤を介して封止基板が貼り合わされて表示装置50が構成されている。
<表示装置の回路構成>
図10には、表示装置50の回路構成図の一例を示す。尚ここで説明する回路構成は、あくまでも一例である。
図10に示すように、表示装置50の基板1上には、表示領域1aとその周辺領域1bとが設定されている。表示領域1aには、複数の走査線71と複数の信号線73とが縦横に配線されており、それぞれの交差部に対応して1つの画素aが設けられた画素アレイ部として構成されている。また周辺領域1bには、走査線71を走査駆動する走査線駆動回路75と、輝度情報に応じた映像信号(すなわち入力信号)を信号線73に供給する信号線駆動回路77とが配置されている。
走査線71と信号線73との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタTr1、駆動用の薄膜トランジスタTr2、保持容量Cs、および有機電界発光素子ELで構成されている。
この表示装置50は、走査線駆動回路75による駆動により、スイッチング用の薄膜トランジスタTr1を介して信号線73から書き込まれた映像信号が保持容量Csに保持される。そして保持された信号量に応じた電流が駆動用の薄膜トランジスタTr2から有機電界発光素子ELに供給され、この電流値に応じた輝度で有機電界発光素子ELが発光する。尚、駆動用の薄膜トランジスタTr2は、共通の電源供給線(Vcc)79に接続されている。
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域11bには、画素回路の変更に応じて必要な駆動回路が追加される。
尚、図9においては、以上のような回路構成の表示装置50における3画素分の断面図として、薄膜トランジスタTr2と有機電界発光素子ELとが積層された部分の断面図を示している。スイッチング用の薄膜トランジスタTr1および容量素子Csも、駆動用の薄膜トランジスタTr2と同一層に形成されている。また、図10においては、薄膜トランジスタTr1,Tr2がpチャンネル型である場合を例示している。
以上のような構成の表示装置50においては、図3を参照し、信号線73、電源供給配線79、薄膜トランジスタTr1,Tr2のゲート電極、および容量素子Csの下部電極が、第1層配線3で構成されている。また信号線73、薄膜トランジスタTr1,Tr2のソース電極/ドレイン電極、および容量素子Csの上部電極が、第2層配線11で構成されている。そして、第1層配線3上には、ゲート絶縁膜5を介して有機半導体層7が積層されている。これにより、第1層配線3と第2層配線11との交差部、すなわち走査線71および電源供給線79と信号線73との交差部は、ゲート絶縁膜5と共に有機半導体層7で確実に絶縁され、クロスリークの発生を防止することが可能である。これにより、信頼性の高い表示を行うことができる。
尚、上述した本第7実施形態では、本発明の表示装置の一例として有機EL表示装置を示した。しかしながら本発明の表示装置は薄膜トランジスタを用いた表示装置、特に薄膜トランジスタを画素電極に接続させたアクティブマトリックス型の表示装置に広く適用可能であり、同様の効果を得ることができる。このような表示装置としては、例えば液晶表示装置や電気泳動型表示装置が例示され、同様の効果を得ることができる。
≪8.第8実施形態≫
図11〜15には、本発明に係る電子機器の一例を説明する。ここで説明する電子機器は、例えば第7実施形態で説明した表示装置を表示部として用いた電子機器であることとする。尚、第7実施形態で一例を説明した本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
図11は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図12は、本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図13は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図14は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図15は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。このうちディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
尚、上述した第8実施形態では、本発明の電子機器の一例として、表示部を有する電子機器の各例を示した。しかしながら本発明の電子機器は、このような表示部を用いた物への適用に限定されることはなく、薄膜トランジスタと共にゲート絶縁膜で絶縁された第1層配線および第2層配線を備えた電子機器に広く適用可能である。このような例として、IDタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
1…基板、3…第1層配線、3g…ゲート電極、5…ゲート絶縁膜、7…有機半導体層、9…レジスト膜、9a…レジストパターン、11…第2層配線、11s…ソース電極、11d…ドレイン電極、13-1,13-2,13-3,13-4,13-5,13-6…半導体装置、21…保護膜(絶縁性)、23…保護膜(導電性)、50…表示装置、Tr1,Tr2…薄膜トランジスタ

Claims (7)

  1. 基板上にゲート電極を含む第1層配線をパターン形成し、当該第1層配線を覆う状態でゲート絶縁膜および有機半導体層をこの順に成膜する第1工程と、
    前記有機半導体層上にポジ型のレジスト膜を成膜し、前記第1層配線を遮光マスクとした前記基板側からの裏面露光とその後の現像処理によって当該レジスト膜を当該第1層配線と同一形状にパターニングしてなるレジストパターンを形成する第2工程と、
    前記レジストパターンをマスクにして前記有機半導体層をエッチングし、前記ゲート電極を含む前記第1層配線と同一形状に当該有機半導体層をパターニングする第3工程と、
    前記有機半導体層のパターンが形成された前記ゲート絶縁膜上に、ソース電極/ドレイン電極を含む第2層配線をパターン形成する第4工程とを行う
    半導体装置の製造方法。
  2. 前記有機半導体層上にレジスト膜を成膜する前に、当該有機半導体層上に保護膜を成膜し、
    前記第3工程では、前記レジストパターンをマスクにして前記保護膜と共に前記有機半導体層をパターニングし、
    前記第4工程では、前記有機半導体層上に前記保護膜を残した状態で前記第2層配線のパターニングを行う
    請求項1記載の半導体装置の製造方法。
  3. 前記保護膜は導電性材料からなり、
    前記第4工程の後に、前記第2層配線をマスクにしたエッチングにより、前記保護膜をパターニングする
    請求項2記載の半導体装置の製造方法。
  4. 前記第4工程では、前記有機半導体層上に前記レジスト膜を残した状態で前記第2層配線のパターン形成を行う
    請求項1〜3の何れかに記載の半導体装置の製造方法。
  5. ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極/ドレイン電極をこの順に積層してなる薄膜トランジスタと、
    前記ゲート電極と同一層で構成された第1層配線と、
    前記ソース電極/ドレイン電極と同一層で構成された第2層配線とを有し、
    前記有機半導体層は、前記第1層配線と同一形状を有し前記ゲート絶縁膜上において当該第1層配線に重ねて配置された
    半導体装置。
  6. ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極/ドレイン電極をこの順に積層してなる薄膜トランジスタと、
    前記ゲート電極と同一層で構成された第1層配線と、
    前記ソース電極/ドレイン電極と同一層で構成された第2層配線と、
    前記薄膜トランジスタに接続された画素電極とを有し、
    前記有機半導体層は、前記第1層配線と同一形状を有し前記ゲート絶縁膜上において当該第1層配線に重ねて配置された
    表示装置。
  7. ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極/ドレイン電極をこの順に積層してなる薄膜トランジスタと、
    前記ゲート電極と同一層で構成された第1層配線と、
    前記ソース電極/ドレイン電極と同一層で構成された第2層配線とを有し、
    前記有機半導体層は、前記第1層配線と同一形状を有し前記ゲート絶縁膜上において当該第1層配線に重ねて配置された
    電子機器。
JP2010198839A 2010-09-06 2010-09-06 半導体装置の製造方法、半導体装置、表示装置、および電子機器 Pending JP2012059757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010198839A JP2012059757A (ja) 2010-09-06 2010-09-06 半導体装置の製造方法、半導体装置、表示装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010198839A JP2012059757A (ja) 2010-09-06 2010-09-06 半導体装置の製造方法、半導体装置、表示装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2012059757A true JP2012059757A (ja) 2012-03-22

Family

ID=46056561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010198839A Pending JP2012059757A (ja) 2010-09-06 2010-09-06 半導体装置の製造方法、半導体装置、表示装置、および電子機器

Country Status (1)

Country Link
JP (1) JP2012059757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120126A (ja) * 2013-09-13 2020-08-06 株式会社半導体エネルギー研究所 発光装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120126A (ja) * 2013-09-13 2020-08-06 株式会社半導体エネルギー研究所 発光装置
JP7012775B2 (ja) 2013-09-13 2022-01-28 株式会社半導体エネルギー研究所 発光装置
JP2022048208A (ja) * 2013-09-13 2022-03-25 株式会社半導体エネルギー研究所 発光装置
US11508852B2 (en) 2013-09-13 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2023090752A (ja) * 2013-09-13 2023-06-29 株式会社半導体エネルギー研究所 発光装置
JP2023133354A (ja) * 2013-09-13 2023-09-22 株式会社半導体エネルギー研究所 発光装置
US11869977B2 (en) 2013-09-13 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US10341475B2 (en) Display unit, method of manufacturing the same, and electronic apparatus
JP5429454B2 (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP5025110B2 (ja) 半導体装置の作製方法
US8242501B2 (en) Thin film transistor and electronic apparatus
US11374082B2 (en) Electronic device and method of manufacturing electronic device, and electronic apparatus
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
JP6031650B2 (ja) 表示装置およびその製造方法、並びに電子機器
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
US20120032174A1 (en) Semiconductor device, display device and electronic device
JP2013115098A (ja) トランジスタ、トランジスタの製造方法、表示装置および電子機器
US20140291687A1 (en) Display unit, manufacturing method thereof, and electronic apparatus
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2010212326A (ja) 半導体装置
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2014056955A (ja) 薄膜トランジスタおよびその製造方法、並びに電子機器
US20140070193A1 (en) Transistor, method of manufacturing transistor, method of manufacturing semiconductor unit, and method of manufacturing display unit