CN103137866B - 晶体管、晶体管的制造方法、显示装置和电子设备 - Google Patents

晶体管、晶体管的制造方法、显示装置和电子设备 Download PDF

Info

Publication number
CN103137866B
CN103137866B CN201210470032.9A CN201210470032A CN103137866B CN 103137866 B CN103137866 B CN 103137866B CN 201210470032 A CN201210470032 A CN 201210470032A CN 103137866 B CN103137866 B CN 103137866B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
transistor
contact
etching stopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210470032.9A
Other languages
English (en)
Other versions
CN103137866A (zh
Inventor
牛仓信
牛仓信一
八木岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103137866A publication Critical patent/CN103137866A/zh
Application granted granted Critical
Publication of CN103137866B publication Critical patent/CN103137866B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及晶体管、晶体管的制造方法、显示装置和电子设备。晶体管包括：栅电极；半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；在半导体层上的蚀刻停止层；一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及源‑漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。

Description

晶体管、晶体管的制造方法、显示装置和电子设备
技术领域
本发明涉及适合于有机半导体材料用于半导体层的应用的晶体管、晶体管的制造方法、显示装置和电子设备。
背景技术
薄膜晶体管(TFT)用作大量电子设备(例如显示单元)中作为驱动装置。在TFT中，栅电极、栅极绝缘层、半导体层和源-漏电极设置在衬底上。对于这种TFT的半导体层，使用无机材料或有机材料。在成本、柔性等方面对由有机材料形成的半导体层(有机半导体层)有期待，并且已经进行了发展(例如，见APPLIED PHYSICS LETTERS，2005，87，193508和APPLIED PHYSICS LETTERS，2009，94，055304)。
发明内容
期望能通过减小制造缺陷来更有效率地制造使用有机半导体层的TFT。
期望提供能够以高产量制造的晶体管、制造晶体管的方法以及都具有这种晶体管的显示单元和电子设备。
根据本发明的实施例，提供一种晶体管，包括：栅电极；半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；在半导体层上的蚀刻停止层；一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
根据本发明的实施例，提供了一种具有像素和驱动像素的至少一个晶体管的显示单元。至少一个晶体管包括：栅电极；半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；在半导体层上的蚀刻 停止层；一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
根据本发明的实施例，提供了一种具有显示单元的电子设备，显示单元设置有像素和驱动像素的至少一个晶体管的显示单元。至少一个晶体管包括：栅电极；半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；在半导体层上的蚀刻停止层；一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
根据本发明的实施例，提供了一种制造晶体管的方法，方法包括：形成栅电极；在绝缘层置于半导体层与栅电极之间的状态下，形成面向栅电极的半导体层；在半导体层上形成蚀刻停止层；至少在蚀刻停止层的两侧上在半导体层上形成一对接触层；以及在从一对接触层到绝缘层的区域、在绝缘层上以及在接触层上形成源-漏电极。
在根据本发明的上述实施例的晶体管仲，接触层设置在半导体层上。因此，接触层不存在于半导体层周围的区域中，并且绝缘层和源-漏电机在该区域中彼此直接接触。
根据本发明的上述实施例的晶体管、制造晶体管的方法、显示单元和电子设备，接触层设置在半导体层上，并且源-漏电机直接与绝缘层接触。因此，允许防止由于在半导体层附近的区域中的接触层引起的层剥离。因此，可以实现抑制制造缺陷和高制造产量。
应当理解，前文的一般描述和下文的详细描述都是示例性的，旨在对要求保护的技术进行进一步说明。
附图说明
附图用来提供对公开内容的进一步理解，并且并入说明书中并组成说明书的一部分。附图示出实施例，并与说明书一起用来解释本发明的原理。
图1示出了根据本发明的实施例的晶体管的构造。
图2A和图2B是示出以处理顺序制造图1中所示的晶体管的方法的截面图。
图3A和3B是示出在图2B之后的处理的截面图。
图4是示出了在图3B之后的处理的示例的截面图。
图5是示出了根据修改形式1的晶体管的构造的截面图。
图6是示出了根据修改形式2的晶体管的构造的截面图。
图7示出了根据修改形式的晶体管的构造。
图8A和图8B是示出以处理顺序制造图7中所示的晶体管的方法的截面图。
图9A和图9B是是出了在图8B之后的处理的截面图。
图10是示出根据应用示例1的显示单元的电路构造的示图。
图11是示出图10中所示的像素驱动电路的示例的等效电路示意图。
图12A和图12B是示出了应用示例2的外观的立体图。
图13是示出了应用示例3的外观的立体图。
图14A和图14B是示出了应用示例4的外观的立体图，即，图14A示出了再从前方观察时的外观，并且图14B示出了在从后方观察时的外观。
图15是示出了应用示例5的外观的立体图。
图16是示出了应用示例6的外观的立体图。
图17A到图17G是应用示例7的图，即，处于打开状态的正视图、处于关闭状态的侧视图、处于关闭状态的正视图、左侧视图、右侧视图、俯视图、仰视图。
具体实施方式
将在下文中参照附图具体描述本发明的实施例。注意将以下列顺序进行描述。
1.实施例(其中每个接触层不被划分的示例)
2.修改形式(接触层被划分的示例)
3.应用示例
[实施例]
图1的部分(A)和部分(B)都示出了根据本发明的实施例的晶体管(晶体管1)的构造。图1的部分(A)示出了晶体管1的平面(上表面)构造，并且图1的部分(B)示出了沿着图1的部分(A)的线B-B取得的截面构造。晶体管1是在半导体层中使用有机半导体材料的场效应晶体管，即有机TFT。晶体管1用作使用(例如但不局限于)液晶显示体、有机EL显示体或电泳显示体的显示器的驱动装置。晶体管1具有所谓的顶接触底栅极结构。晶体管1在衬底11上以下列顺序包括栅电极12、栅极绝缘层13(绝缘层)、有机半导体层14(半导体层)、蚀刻停止层15、接触层16A和16B、和源-漏电极17A和17B。
衬底11支撑栅电极12等，并且其表面(即，栅电极12侧上的表面)具有绝缘特性。衬底11例如是塑料衬底，例如，该塑料衬底由PES(聚醚砜)、PEN(聚萘二甲酸乙二醇酯)、PET(聚对苯二甲酸乙二醇酯)、PC(聚碳酸酯)和PI(聚酰亚胺)形成。对于衬底11，可以使用通过将树脂涂布到金属箔(例如由不锈钢(SUS)制成)的表面而形成的层叠体。或者，可以使用玻璃衬底来作为衬底11。优选使用塑料衬底或金属箔，以获得高柔性。
栅电极12用来将栅极电压施加到晶体管1，并且通过使用栅极电压来控制有机半导体层14中的载流子密度。栅电极12设置在衬底11的选择性区域中。栅电极12例如由简单金属(例如金(Au)、铝(Al)、银(Ag)、铜(Cu)、铂(Pt)和镍(Ni))或其合金形成。栅电极12可以是包含诸如钛(Ti)和铬(Cr)的元素的层叠体。这种层叠结构使得可以改进对于衬底11或用在处理中的抗蚀剂的粘附性。其他无机导电材料、有机导电材料以及进一步的碳材料可以被用在栅电极12中。
栅极绝缘层13设置在栅电极12和有机半导体层14之间，以使得栅电极12与有机半导体层14绝缘。有机半导体层14电连接到源-漏电极17A和17B。栅极绝缘层13使用例如有机绝缘膜来构成，该有机绝缘膜由诸如PVP(聚乙烯苯酚)、PMMA(聚甲基丙烯酸甲脂)、PVA(聚乙烯醇) 和PI形成。对于栅极绝缘层13，可以使用无机绝缘膜，该无机绝缘膜由诸如氧化硅(SiO2)、氧化铝(Al2O3)、氧化钽(Ta2O5)、氮化硅(SiNx)的材料形成。
有机半导体层14被成形为类似于岛的形状，并且设置在栅极绝缘层13上，以面对栅电极12。有机半导体层14形成沟道，通过该沟道施加栅极电压。有机半导体层14可以由p型有机半导体材料或n型有机半导体材料形成。作为P型有机半导体材料，可以使用例如并五苯、蒽、酞菁、卟啉、噻吩基聚合物及它们的衍生物。作为n型有机半导体材料，可以使用例如富勒烯、氟化并五苯、聚苯并二咪唑并苯并菲咯啉及它们衍生物。
蚀刻停止层15设置在有机半导体层14的一部分上(例如，中央部分)，以在金属膜(之后将会描述的在图3A和图3B中的金属膜17M)被图案化来形成源-漏电极17A和17B时，保护有机半导体层14。换言之，源-漏电极17A与源-漏电极17B之间的空间位于蚀刻停止层15上。该蚀刻停止层15的提供使得在集成顶接触型的晶体管1时可以通过使用干法蚀刻来形成源-漏电极17A和17B。蚀刻停止层15由具有绝缘性并且防止有机半导体层14劣化的材料制成。具体地，可以使用由诸如SiNx和SiO2制成的无机绝缘膜、有机树脂绝缘膜或氟树脂绝缘材料膜。
彼此面对的一对接触层16A和16B从蚀刻停止层15的顶表面通过蚀刻停止层15的端面连续地设置在有机半导体层14上。换言之，接触层16A和16B设置在蚀刻停止层15的两侧上(图1的部分(B)的右侧和左侧上)。具体地，接触层16A设置在有机半导体层14与源-漏电极17A之间，并且接触层16B设置在有机半导体层14与源-漏电极17B之间。这抑制了源-漏电极17A和17B中每一者与有机半导体层14之间的接触电阻。应当注意，接触层16A和16B可以至少设置在有机半导体层14上，并且晶体管1可以在不对于蚀刻停止层15上提供接触层16A和16B的状态下构造晶体管1。
接触层16A和16B具有彼此面对的各自的表面，它们与源-漏电极17A和17B的彼此面对的各自的表面位置一致。此外，接触层16A和16B具有各自的末端表面(与接触层16A和16B的彼此面对的表面相反的表 面)，它们与有机半导体层14的端面位置一致。如之后具体描述的，在本实施例中，因为接触层16A和16B仅设置在有机半导体层14上，所以防止了在有机半导体层14周围发生的线剥离，以改善了制造产量。
接触层16A和16B由各种类型的材料制成，其被选择为适合于诸如有机半导体层14的导电类型和HOMO水平的因素。这些材料的示例包括氧化物、卤化物、硫化物、碳化物、有机分子及配合物、以及导电聚合物。当有机半导体层14由例如p型有机半导体材料制成时，任何以下材料可以被用于接触层16A和16B，而没有具体限制。可以被用于接触层16A和16B的材料例如包括：金属氧化物(例如，MoO3、ReO3、V2O5、WO3、TiO2、AuO、Al2O3、和CuO)；氧化物(例如SO3)；金属卤化物(例如，CuI、SbCl5、SbF5、FeCl3、LiF、BaF2、CaF2、和MgF2)；金属硫化物(例如Cu2S)；卤化物(例如，AsF5、BF3、BCl3、BBr3、和PF5)；金属碳酸盐(例如，CaCO3、BaCO3、和LiCO3)。例如也可以使用对苯醌类(例如，2，3，5，6-四氰基-(对氰酸)、2，3-二溴-5，6-二氰基-对苯醌、2，3-二氯-5，6-二氰基-对苯醌、2，3-二碘-5，6-二氰基-对苯醌、2，3-二氰基-对苯醌、对四溴苯醌、对四氯苯醌、对四碘苯醌、对四氟苯醌、2，5-二氯-对苯醌、2，6-二氯-对苯醌、氯冉酸、2，5-二溴-3，6-二羟对苯醌、2，5-二羟基-对苯醌、2，5-二氯-3，6-二甲基-对苯醌、2，5-二溴-3，6-二甲基-对苯醌、BTDAQ、对苯醌、2，5-二甲基-对苯醌、2，6-二甲基-对苯醌、杜烯(1，2，4，5-四甲基苯)、邻苯醌、拎四溴苯醌、邻四氯苯醌、1，4-萘醌、2，3-二氰基-5-硝基-1，4-萘醌、2，3-二氰基-1，4-萘醌、2，3-二氯-5-硝基-1，4-萘醌、2，3-二氯-1，4-萘醌、和1，4-萘醌)。也可以使用例如联苯醌类(例如，3，3’，5，5’-四溴-联苯醌、3，3’，5，5’-四氯-联苯醌、和联苯醌)。此外，例如也可以使用TCNQ类以及TCNQ类的类似物。TCNQ类地示例包括：四氰基-对苯醌二甲烷(TCNQ)、四氟-四氰基-对苯醌二甲烷(F4-TCNQ)、三氟甲基-TCNQ、2，5-二氟-TCNQ、单氟-TCNQ、TNAP、癸基-TCNQ、甲基-TCNQ、dihydrobarrereno-TCNQ、tetrahydrobarreleno-TCNQ、二甲基-TCNQ、二乙基-TCNQ、苯并-TCNQ、二甲氧基-TCNQ、BTDA-TCNQ、二乙氧基-TCNQ、四甲基-TCNQ、四氰基蒽醌基二甲烷、多硝基化合物、 四硝基双酚、二硝基联苯、苦味酸、三硝基苯、2，6-二硝基酚和2，4-二硝基酚、以及其类似物)。也可以使用例如芴类，例如9-二氰基亚甲基-2，4，5，7-四硝基-芴、9-二氰基亚甲基-2，4，7-三硝基-芴、2，4，5，7-四硝基-芴酮、和2，4，7-三硝基-芴酮。此外，例如也可以使用苯佐卡因类以及苯佐卡因类的；类似物。苯佐卡因类的示例包括：(TBA)2HCTMM、(TBA)2HCDAHD、K·CF、TBA·PCA、TBA·MeOTCA、TBA·EtOTCA、TBA·PrOTCA、(TBA)2HCP、六氰基丁二烯-四氟乙烯、和1，2，4，5-四氰基苯、以及其类似物。例如也可以使用过渡金属配合物(例如，(TPP)2Pd(dto)2、(TPP)2Pt(dto)2、(TPP)2Ni(dto)2、(TPP)2Cu(dto)2、和(TBA)2Cu(ox)2)，以及另外的导电聚合物(例如，PEDOT/PSS和聚苯胺)。
当有机半导体层14由例如n型有机半导体材料形成时，例如任何以下材料可以被用于接触层16A和16B，而不具有任何限制。可以被用于接触层16A和16B的材料例如包括：金属(例如Li和Cs)；金属羧酸盐(例如Cs2CO3和Rb2CO3)；以及芳烃(例如，并四苯、二萘嵌苯、蔥、晕苯、并五苯、苯并菲、菲、萘、对二甲氧基苯、红荧烯、和六甲氧基三亚苯、以及其类似物)。此外，也可以使用TTF类以及TTF类的类似物。TTF类的示例包括：例如，HMTTF、OMTTF、TMTTF、BEDO-TTF、TTeCn-TTF、TMTSF、EDO-TTF、HMTSF、TTF、EOET-TTF、EDT-TTF、(EDO)2DBTTF、TSCn-TTF、HMTTeF、BEDT-TTF、CnTET-TTF、TTCn-TTF、TSF、和DBTTF、以及其类似物。此外，也可以使用TTT类，例如，四硫代并四苯、四硒代并四苯和四碲代并四苯。也可以使用吖嗪类，例如，二苯并[c，d]-吩噻嗪、苯并[c]-吩噻嗪、吩噻嗪、N甲基吩噻嗪、二苯并[c，d]-吩硒嗪、N，N-二甲基吩嗪和吩嗪。也可以使用例如单胺类，诸如，N，N-二乙基-m-甲苯胺、N，N-二乙基苯胺、N-乙基-o-甲苯胺、二苯胺、粪臭素、吲哚、N，N-二甲基-o-甲苯胺、o-甲苯胺、m-甲苯胺、苯胺、o-氯苯胺、o-溴苯胺和p-硝基苯胺。也可以使用例如二元胺类，诸如例如，N，N，N′，N′-四甲基-p-苯二胺、2，3，5，6-四甲基-(均四甲苯二胺)、p-苯二胺、N，N，N′，N′-四甲基联苯胺、3，3′，5，5′-四甲基联苯胺、3，3′-二 甲基联苯胺、3，3′-二甲氧基联苯胺、联苯胺、3，3′-二溴-5，5′-二甲基联苯胺、3，3′-二氯-5，5′-二甲基联苯胺和1，6-二氨基芘。此外，也可以使用例如4，4′，4″-三(N-3-甲基苯基-N-苯基氨基)-三苯基氨基：(m-MTDATA)、4，4′，4″-三(N-(2-萘基)-N-苯基氨基)-三苯基氨基：(2TNATA)、α-NDP、酞菁铜、1，4，6，8-四二甲基氨基芘、1，6-二硫代芘、十甲基二茂铁和二茂铁。
由任何上述材料形成的接触层16A和16B中的每一者具有例如约数nm到约30nm的厚度。如此提供薄接触层16A和16B作为薄层使得可以抑制沿竖直方向(厚度方向)的电阻。
源-漏电极17A和17B分别经由接触层16A和16B电连接到有机半导体层14。源-漏电极17A和17B覆盖接触层16A和16B的相应端面，以及有机半导体层14的端面。因此，在形成源-漏电极17A和17B的制造过程中或其之后，保护了接触层16A和16B的相应端面。
源-漏电极17A和17B例如由单一金属(例如金、铝、银、铜、铂、镍和ITO(氧化铟锡))或这些金属的合金形成。以与栅电极12类似的方式，诸如钛或铬的元件层叠在源-漏电极17A和17B的上方或下方。这种层叠的结构允许对于衬底11、在处理中使用抗蚀剂或接触层16A和16B的粘附性。源-漏电极17A和17B可以通过对包含导电微粒的导电墨水进行图案化来形成。
例如，以下列方式制造晶体管1。
首先，如图2A所示，按照顺序在衬底11上形成栅极电极12、栅极绝缘层13、将会变为有机半导体层14的有机膜14M以及蚀刻停止层15。具体地，首先，通过气相沉积、溅射等在衬底11的整个表面上形成作为栅电极12的导电膜。随后，例如由光刻在导电膜上形成光刻胶的图案。之后，通过使用在图案形成之后的光刻胶作为掩模进行蚀刻来对导电膜进行图案化。由此形成栅电极12。或者，可以通过印刷方法(例如丝网印刷、凹版印刷和喷墨印刷)来形成栅电极12。之后，利用任何涂覆方法在衬底11的整个表面上形成由有机绝缘材料制成的栅极绝缘层13，涂覆方法包括旋转涂覆法以及例如丝网印刷、凹版印刷和喷墨印刷的印刷方法。当栅极绝缘层13由无机绝缘材料形成时，可以使用诸如气相沉积、溅射和 CVD(化学气相沉积)的方法。在形成栅极绝缘层13之后，通过例如气相沉积或诸如旋转涂覆法和狭缝涂覆法的涂覆法，在衬底11的整个表面上(在栅极绝缘层13上)形成由有机半导体层14的材料制成的有机膜14M。之后，通过例如图案气相沉积或使用掩模的印刷，已经被图案化的蚀刻停止层15直接形成在有机膜14M上。蚀刻停止层15可以在衬底11的整个表面上形成由蚀刻停止层15的上述材料制成的膜并且之后通过使用例如光刻来将该膜图案化来形成。
在形成蚀刻停止层15之后，将会变为接触层16A和16B的接触材料膜16M例如通过气相沉积法、溅射法、CVD法或诸如旋转涂覆法和狭缝涂覆法的涂覆法来形成，如图2B所示。
之后，通过使用具有有机半导体层14的图案形状的掩模18、由发射激光束L的激光烧蚀来将有机膜14M和接触材料膜16M图案化，如图3A所示。有机半导体层14和接触材料膜16MA由该处理形成。这里，该接触材料膜16MA的端面与有机半导体层14的端面位置一致，并且因此，接触层16A和16B仅设置在有机半导体层14上。有机膜14M和接触材料膜16M的图案化可以通过与激光烧蚀不同的方法来执行，但是激光烧蚀的使用是优选的，因为不产生掩模的残余等。
之后，将变为源-漏电极17A和17B的金属膜17M形成在接触材料膜16MA和栅极绝缘层13上，如图3B所示。在此时刻，接触材料膜16MA的端面与有机半导体层14的端面位置一致，并且因此接触材料膜16MA的端面和有机半导体层14的端面都由金属膜17M覆盖。在形成之后，金属膜17M被图案化以形成源-漏电极17A和17B。因为提供了蚀刻停止层15，所以干法蚀刻可以被用于金属膜17M的图案化。此外，因为接触材料膜16MA(接触层16A和16B)的端面由金属膜17M(源-漏电极17A和17B)覆盖，允许在金属膜17M的图案化的过程中防止接触材料膜16MA的侧蚀刻。与金属膜17M的图案化同时地或者在形成源-漏电极17A和17B之后，接触材料膜16MA被蚀刻以形成接触层16A和16B。通过这种过程，完成晶体管1。
当晶体管1为集成的时，在形成源-漏电极17A和17B之后，按照顺 序在源-漏电极17A和17B上形成钝化层19、平坦化层21、布线22等，例如如图4所示。通过在栅极绝缘层13中形成连接孔13H，源-漏电极17A和17B可以被连接到设置在栅极绝缘层13下方的电极(例如，设置在与栅极电极12相同层中的电极)。
在本实施例中，接触层16A和16B仅设置在有机半导体层14上。因此，防止了在有机半导体层14周围的区域中的层剥离，具体地，源-漏电极17A和17B的布线剥离，这允许改善产量。下面将参照对比示例1和2描述。
图5示出根据对比示例1的晶体管100的截面结构。与晶体管1类似，晶体管100具有底栅极顶接触结构。但是，在晶体管100中，在有机半导体层14附近，接触层116A和116B不仅设置在有机半导体层14上，并且还设置在栅极绝缘层13与源-漏电极17A和17B之间。在这种晶体管100中，栅极绝缘层13与接触层116A和116B的每一者之间的粘附性较低，并且源-漏电极17A和17B与接触层116A和116B的每一者之间的粘附性较低。因此，在这些层之间可能发生层剥离，这将会减小制造产量。此外，当连接孔(例如与图4中的连接孔13H类似)设置在栅极绝缘层13中以将源-漏电极17A和17B连接到设置于栅极绝缘层13下方的电极时，接触层116A和116B作为阻止该连接的阻碍成分。
晶体管100不具有蚀刻停止层15，并且因此，源-漏电极17A和17B在被集成时不由干法蚀刻形成。同时，根据比较示例2的晶体管101(图6)具有蚀刻停止层15。在该晶体管101中，以与晶体管100类似的方式，接触层216A和216B存在于有机半导体层14附近。因此，虽然可能发生剥离，但是可以在形成源-漏电极17A和17B的过程中使用干法蚀刻。
然而，在晶体管101中，在形成源-漏电极17A和17B时或在其之后的处理中，接触层216A和216B可能被无意地侧蚀刻，从而使得源-漏电极17A和17B电极剥离或接触不良。当制造顶接触型晶体管时，水溶液或水通常用于布线(电极)的处理或抗蚀剂膜的清洗等中，以防止有机半导体层由于有机溶剂而恶化。但是，接触层的很多材料(例如，MoO3、 WO3、V2O5、FeCl3和PEDOT/PSS)溶于水。同时，接触层都具有小厚度以抑制电阻抗。因此，例如，接触层在制造中易于受到例如用于抗蚀剂剥落处理的碱性水溶液或水蚀刻。例如，作为接触层的材料的MoO3即使具有50nm的厚度也可在约三秒内溶解在纯水中。
对于晶体管101，在形成岛形的有机半导体层14之后，接触层216A和216B的材料膜和将作为源-漏电极17A和17B的金属膜顺序地形成并同时受到图案化。换言之，接触层216A和216B的端面与源-漏电极17A和17B的相应的端面位置一致，并且接触层216A和216B的相应端面暴露。由于这个原因，接触层216A和216B可能会无意地受到在形成源-漏电极17A和17B时或在后续处理中使用的碱性水溶液或水的侧蚀刻。
相比于这些比较示例1和2，接触层16A和16B可以进设置在本实施例中的有机半导体层14上。因此，在有机半导体层14周围的区域中，可以防止在接触层16A和16B的每一者与栅极绝缘层13之间或者在接触层16A和16B的每一者与源-漏电极17A和17B的每一者之间发生层剥离。换言之，允许防止源-漏电极17A和17B的布线剥离。
此外，当连接孔13H设置在栅极绝缘层13中以将源-漏电极17B连接到与栅极电极12在相同层中的电极时，接触层16A和16B不损害该连接。
此外，因为接触层16A和16B的端面由源-漏电极17A和17B覆盖，所以保护接触层16A和16B使其不受到在形成源-漏电极17A和17B时或在形成诸如钝化层19(图4)的上层时使用的水溶液或水的影响。因此，使得能够防止由于侧蚀刻引起的电极剥离或接触不良。
在本实施例的晶体管1中，当预定电势被施加到栅极电极12时，在有机半导体层14的沟道中产生电场，并且之后电流在源-漏电极17A和17B之间流动。换言之，本实施例的晶体管1具有所谓的场效应晶体管的功能。这里，接触层16A和16B设置在有机半导体层14上，并且因此在有机半导体层14周围不易于产生层剥离。
在本实施例中，因为接触层16A和16B如上所述地设置在有机半导体层14上，防止了层剥离，这允许改善制造产量。此外，当连接孔13H设 置在栅极绝缘层13中时，接触层16A和16B被允许保持良好的连接状态，而不损害连接。
此外，因为接触层16A和16B由源-漏电极17A和17B覆盖，所以接触层16A和16B被保护使其不受到在形成源-漏电极17A和17B的处理中或该处理之后使用的抗蚀剂剥离溶液的影响。因此，允许改善晶体管特性。
[修改形式]
图7的部分(A)和部分(B)分别示出了根据上述实施例的修改形式的晶体管(晶体管1A)的平面构造和横截面结构。晶体管1A与上述实施例的晶体管1的不同之处在于接触层26A和26B由蚀刻停止层15断开。否则，晶体管1A具有与晶体管1类似的构造、功能和效果。与实施例相同的元件将会具有与上述实施例相同的附图标记，并且将会使当地省略其描述。
在晶体管1A中，接触层26A和26B被划分为在蚀刻停止层15的上表面上的部分和在有机半导体层14的上表面上的部分，并且因此处于不连续状态。因此，即使在形成源-漏电极17A和17B的处理或在该处理之后，当诸如用在湿法蚀刻中的蚀刻溶液的溶液渗入蚀刻停止层15上的接触层26A和26B时，该溶液等被阻止到达有机半导体层14上的接触层26A和26B。
例如，如下所述地制造晶体管1A。
首先，如图8A所示，以与晶体管1类似的方式执行蚀刻停止层15的形成。之后，由接触层26A和26B的材料制成的接触材料膜26m形成在有机膜14M和蚀刻停止层15上，其中接触材料膜26m由蚀刻停止层15划分(图8B)。通过调整接触材料膜26m的厚度、蚀刻停止层15的厚度和锥形角，接触材料膜26m由蚀刻停止层15划分(不连续)。接触材料膜26m是可以接受的，只要其在蚀刻停止层15的顶表面与有机半导体层14的顶表面之间不连续。例如，接触材料膜26m通过在蚀刻停止层15的角部处分离而可以存在于蚀刻停止层15的端面上。
在形成接触材料膜26m之后，以与图1类似的方式，按照顺序执行由 激光烧蚀(图9A，接触材料膜26m’)进行的有机膜14M和接触材料膜26m的图案化以及金属膜17M的形成(图9B)。
在形成之后，金属膜17M被图案化以形成源-漏电极17A和17B。这里，接触材料膜26M’(接触层26A和26B)由蚀刻停止层15而不连续，并且因此在有机半导体层14上的接触材料膜26m’被允许防止由于蚀刻溶液等而产生劣化。这里，也允许由湿法蚀刻形成源-漏电极17A和17B。
与金属膜17M的图案化同时或者在形成源-漏电极17A和17B之后，接触层26A和26B通过蚀刻接触材料膜26M’来形成。晶体管1A通过上述处理完成。
[应用示例1]
图10示出具有晶体管1或1A作为驱动装置的显示单元(显示单元90)的电路构造。例如，显示单元90例如但不局限于：液晶显示装置、有机EL显示装置、或电子纸显示装置等。布置为矩阵的多个像素10和驱动像素10的各种驱动电路形成在驱动面板91的显示区域110中。在驱动面板91上，例如作为图像显示的驱动器的信号线驱动电路120和扫描线驱动电路130以及像素驱动电路150布置为驱动电路。未示出的密封面板被粘附到驱动面板91，并且像素10和驱动电路被密封面板所密封。
图11像素驱动电路150的等效电路图。像素驱动电路150是有源驱动电路，其中晶体管Tr1和Tr2都被布置为作为晶体管1或1A。电容Cs设置在晶体管Tr1和Tr2之间，并且像素10在第一电力线(Vcc)和第二电力线(GND)之间串联连接到晶体管Tr1。在像素驱动电路150中，多个信号线120A沿列方向布置，多个扫描线130A沿行方向布置。每个信号线120A连接到信号线驱动电路120，图像信号从信号线驱动电路120经由信号线120A供应到晶体管Tr2的源电极。每个扫描线130A连接到扫描线驱动电路130，并且扫描信号顺序地从扫描线驱动电路130经由扫描线130A供应到晶体管Tr2的栅电极。在显示单元中，晶体管Tr1和Tr2都由上述实施例的晶体管1或1A构成。因此，通过晶体管Tr1和Tr2的优秀的TFT特性来允许高质量显示。例如，这种显示单元90可以被结合到下文描述的应用示例2至7中任何一者的电子设备上。
[应用示例2]
图12A和12B各自示出电子书的外观。该电子书例如包括显示部分210、非显示部分220和操作部分230。操作部分230可以如图12A所示设置在与显示部分210相同的表面(前表面)上，或者可以如图12B所示设置在与显示部分210不同的表面(顶表面)上。
[应用示例3]
图13示出电视机的外观。例如，该电视机包括图像显示屏部分300，图像显示屏部分300包括前面板310和滤光玻璃320。
[应用示例4]
图14A和14B各自示出数字照相机的外观。例如，该数字照相机包括闪光发射部分410、显示部分420、菜单开关430和快门释放钮440。
[应用示例5]
图15示出笔记本个人电脑的外观。例如，该笔记本个人电脑包括主体510、设置为输入字符等的键盘520以及显示图像的显示部分530。
[应用示例6]
图16示出视频摄像机的外观。例如，该视频摄像机包括主体610、设置在主体610的前侧表面上的用于拍摄对象图像的镜头620、用于拍摄的开始/停止开关630以及显示部分640。
[应用示例7]
图17A至17G各自示出移动电话的外观。例如，该移动电话例如是其中上壳体710和下壳体720通过连接部分(铰链部分)730彼此连接的单元，并且包括显示装置740、次显示装置750、图片光源760和摄像头770。
已经参照示例实施例和应用示例描述了本发明，并且本发明不限于此，可以进行各种修改。例如，在上述实施例等中，已经描述了顶接触底栅极晶体管1和1A，但是可以使用具有顶接触顶栅极结构的晶体管。
此外，在上述实施例等中，接触层16A、有机半导体层14的端面与接触层16A和16B(26A和26B)的端面位置一致。然而，接触层16A和16B的端面不需要与有机半导体层14的端面位置一致，只要接触层16A 和16B在有机半导体层14上。
此外，在上述实施例等中，使用有机半导体材料来构成半导体层。但是，半导体层可以使用诸如硅和氧化物半导体的无机材料构成。
此外，例如，每个层的材料和厚度、或每个层的膜形成方法和膜形成条件不限于实施例等中所述的这些。可以使用其他材料和厚度、或者其他膜形成方法和膜形成条件。
因此，可以通过本发明的上述示例实施例、修改形式和应用示例来至少实现以下构造。
(1)一种晶体管，包括：
栅电极；
半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；
在半导体层上的蚀刻停止层；
一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及
源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
(2)根据(1)所述的晶体管，其中
一对接触层具有彼此面对的各自的表面以及与各自的表面相反的各自的端面，以及
源-漏电极覆盖各个接触层的端面。
(3)根据(1)或(2)所述的晶体管，其中，各个接触层的端面的位置与半导体层的端面的位置一致。
(4)根据(1)到(3)中任意一项权利要求1所述的晶体管，其中，一对接触层也设置在蚀刻停止层的顶表面上。
(5)根据(4)所述的晶体管，其中，每个接触层被划分为在蚀刻停止层的顶表面上的一部分和在有机半导体层上的一部分。
(6)根据(1)到(5)中任意一项所述的晶体管，其中，一对接触层也设置在蚀刻停止层的顶表面和端面上。
(7)根据(6)所述的晶体管，其中，一对接触层被设置在半导体层 上，其从蚀刻停止层的顶表面经由蚀刻停止层的端面连续。
(8)根据(1)到(7)中任意一项所述的晶体管，其中，绝缘层具有在源-漏电极与设置在绝缘层下方的电极之间建立连接的连接孔。
(9)根据(1)到(8)中任意一项所述的晶体管，其中，半导体层包括有机半导体材料。
(10)一种制造晶体管的方法，所述方法包括：
形成栅电极；
在绝缘层置于半导体层与栅电极之间的状态下，形成面向栅电极的半导体层；
在半导体层上形成蚀刻停止层；
至少在蚀刻停止层的两侧上在半导体层上形成一对接触层；以及
在绝缘层上的从一对接触层到绝缘层的区域以及在接触层上形成源-漏电极。
(11)根据(10)所述的制造晶体管的方法，其中，半导体层和接触层通过图案化一同形成。
(12)根据(11)所述的制造晶体管的方法，其中，图案化是由激光烧蚀执行的。
(13)一种具有像素和驱动所述像素的至少一个晶体管的显示单元，至少一个晶体管包括：
栅电极；
半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；
在半导体层上的蚀刻停止层；
一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及
源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
(14)一种具有显示单元的电子设备，显示单元设置有像素和驱动像素的至少一个晶体管的显示单元，至少一个晶体管包括：
栅电极；
半导体层，其在绝缘层置于半导体层与栅电极之间的状态下，面向栅电极；
在半导体层上的蚀刻停止层；
一对接触层，其至少在蚀刻停止层的两侧上设置在半导体层上；以及
源-漏电极，其通过一对接触层电连接到半导体层，并且与绝缘层相接触。
本申请包含与2011年11月25日递交于日本特许厅的日本在先专利申请JP 2011-257437中公开的内容相关的主题，上述专利中请的全部内容通过引用结合于此。
本领域技术人员应当理解，只要在权利要求书或等同的范围内，根据设计需求和其他因素，可以产生各种修改、组合、变形和替换。

Claims (11)

1.一种晶体管，包括：
栅电极；
半导体层，其在绝缘层置于所述半导体层与所述栅电极之间的状态下，面向所述栅电极；
在所述半导体层上的蚀刻停止层；
一对接触层，其至少在所述蚀刻停止层的两侧上设置在所述半导体层上；以及
源-漏电极，其通过一对所述接触层电连接到所述半导体层，并且与所述绝缘层相接触，
其中，所述一对接触层包括位于所述蚀刻停止层的上表面上的部分和位于所述半导体层的上表面上的部分，并且因此处于不连续状态。
2.根据权利要求1所述的晶体管，其中
一对所述接触层具有彼此面对的各自的表面以及与所述各自的表面相反的各自的端面，以及
所述源-漏电极覆盖各个所述接触层的所述端面。
3.根据权利要求2所述的晶体管，其中，各个所述接触层的位于所述半导体层上的所述端面的位置与所述半导体层的端面的位置一致。
4.根据权利要求1所述的晶体管，其中，一对所述接触层也设置在所述蚀刻停止层的顶表面上。
5.根据权利要求1所述的晶体管，其中，所述绝缘层具有在所述源-漏电极与设置在所述绝缘层下方的电极之间建立连接的连接孔。
6.根据权利要求1所述的晶体管，其中，所述半导体层包括有机半导体材料。
7.一种制造晶体管的方法，所述方法包括：
形成栅电极；
在绝缘层置于半导体层与所述栅电极之间的状态下，形成面向所述栅电极的所述半导体层；
在所述半导体层上形成蚀刻停止层；
至少在所述蚀刻停止层的两侧上在所述半导体层上形成一对接触层；以及
在一对所述接触层到所述绝缘层的区域、在所述绝缘层上以及在所述接触层上形成源-漏电极，
其中，所述一对接触层包括位于所述蚀刻停止层的上表面上的部分和位于所述半导体层的上表面上的部分，并且因此处于不连续状态。
8.根据权利要求7所述的制造晶体管的方法，其中，所述半导体层和所述接触层通过图案化一同形成。
9.根据权利要求8所述的制造晶体管的方法，其中，所述图案化是由激光烧蚀执行的。
10.一种具有像素和驱动所述像素的至少一个晶体管的显示单元，所述至少一个晶体管包括：
栅电极；
半导体层，其在绝缘层置于所述半导体层与所述栅电极之间的状态下，面向所述栅电极；
在所述半导体层上的蚀刻停止层；
一对接触层，其至少在所述蚀刻停止层的两侧上设置在所述半导体层上；以及
源-漏电极，其通过一对所述接触层电连接到所述半导体层，并且与所述绝缘层相接触，
其中，所述一对接触层包括位于所述蚀刻停止层的上表面上的部分和位于所述半导体层的上表面上的部分，并且因此处于不连续状态。
11.一种具有显示单元的电子设备，所述显示单元设置有像素和驱动所述像素的至少一个晶体管的显示单元，所述至少一个晶体管包括：
栅电极；
半导体层，其在绝缘层置于所述半导体层与所述栅电极之间的状态下，面向所述栅电极；
在所述半导体层上的蚀刻停止层；
一对接触层，其至少在所述蚀刻停止层的两侧上设置在所述半导体层上；以及
源-漏电极，其通过一对所述接触层电连接到所述半导体层，并且与所述绝缘层相接触，
其中，所述一对接触层包括位于所述蚀刻停止层的上表面上的部分和位于所述半导体层的上表面上的部分，并且因此处于不连续状态。
CN201210470032.9A 2011-11-25 2012-11-19 晶体管、晶体管的制造方法、显示装置和电子设备 Expired - Fee Related CN103137866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-257437 2011-11-25
JP2011257437A JP2013115098A (ja) 2011-11-25 2011-11-25 トランジスタ、トランジスタの製造方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN103137866A CN103137866A (zh) 2013-06-05
CN103137866B true CN103137866B (zh) 2018-02-02

Family

ID=48466014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210470032.9A Expired - Fee Related CN103137866B (zh) 2011-11-25 2012-11-19 晶体管、晶体管的制造方法、显示装置和电子设备

Country Status (3)

Country Link
US (1) US8884313B2 (zh)
JP (1) JP2013115098A (zh)
CN (1) CN103137866B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2015019000A (ja) * 2013-07-12 2015-01-29 ソニー株式会社 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN107316815B (zh) * 2017-06-30 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112670240B (zh) * 2020-12-24 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法与显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454035A (zh) * 2002-04-23 2003-11-05 株式会社半导体能源研究所 发光器件及其制造方法
CN101064318A (zh) * 2006-04-24 2007-10-31 三星电子株式会社 用于显示设备的薄膜晶体管阵列面板及其制造方法
JP2008077074A (ja) * 2006-08-24 2008-04-03 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812357B2 (ja) * 1988-07-06 1996-02-07 シャープ株式会社 Ｔｆｔ基板の製造方法
KR100527087B1 (ko) * 2001-12-22 2005-11-09 비오이 하이디스 테크놀로지 주식회사 엑스레이 디텍터의 제조방법
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP4877871B2 (ja) * 2004-04-28 2012-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US7615501B2 (en) * 2005-08-11 2009-11-10 3M Innovative Properties Company Method for making a thin film layer
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
WO2010061823A1 (ja) * 2008-11-28 2010-06-03 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454035A (zh) * 2002-04-23 2003-11-05 株式会社半导体能源研究所 发光器件及其制造方法
CN101064318A (zh) * 2006-04-24 2007-10-31 三星电子株式会社 用于显示设备的薄膜晶体管阵列面板及其制造方法
JP2008077074A (ja) * 2006-08-24 2008-04-03 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置

Also Published As

Publication number Publication date
JP2013115098A (ja) 2013-06-10
CN103137866A (zh) 2013-06-05
US20130134453A1 (en) 2013-05-30
US8884313B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN103151460B (zh) 晶体管、显示装置和电子设备
TWI470697B (zh) 薄膜電晶體及其製造方法
US8859326B2 (en) Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer
US8222631B2 (en) Organic thin film transistor and flat display device having the same
CN103137866B (zh) 晶体管、晶体管的制造方法、显示装置和电子设备
JP4455517B2 (ja) 薄膜トランジスタの製造方法
KR20140140742A (ko) 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
JPWO2010061823A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
CN101355095A (zh) 有机薄膜晶体管阵列面板及其制造方法
US11374082B2 (en) Electronic device and method of manufacturing electronic device, and electronic apparatus
CN103050625A (zh) 有机薄膜晶体管、制造有机薄膜晶体管的方法和显示器
JP2008182047A (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
JP5948814B2 (ja) トランジスタ、表示装置および電子機器
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
WO2014038132A1 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
WO2014041744A1 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
TWI463669B (zh) 薄膜電晶體，製造薄膜電晶體的方法，顯示裝置及電子設備
JP4070659B2 (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180202

Termination date: 20211119

CF01 Termination of patent right due to non-payment of annual fee