JP2010135584A - 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 Download PDF

Info

Publication number
JP2010135584A
JP2010135584A JP2008310666A JP2008310666A JP2010135584A JP 2010135584 A JP2010135584 A JP 2010135584A JP 2008310666 A JP2008310666 A JP 2008310666A JP 2008310666 A JP2008310666 A JP 2008310666A JP 2010135584 A JP2010135584 A JP 2010135584A
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
electrode
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008310666A
Other languages
English (en)
Inventor
Norio Kimura
典生 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008310666A priority Critical patent/JP2010135584A/ja
Publication of JP2010135584A publication Critical patent/JP2010135584A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】エッチング耐性良好なゲート絶縁膜によってトランジスタ特性を維持しながらも微細化が可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ1は、表面層を構成するポリパラキシリレン層7bとこれとは異なる材料からなる有機絶縁層7aとを積層してなるゲート絶縁膜7を備えている。ゲート絶縁膜7のポリパラキシリレン層7b上にはソース電極9sおよびドレイン電極9dがパターン形成されている。またソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7のポリパラキシリレン層7b上には有機半導体層11が設けられている。
【選択図】図1

Description

本発明は、有機半導体層をチャネル層として用いた構成に好適な薄膜トランジスタ、さらには薄膜トランジスタの製造方法、この薄膜トランジスタとを用いた表示装置および電子機器に関する。
近年、チャネル層として有機半導体を利用した薄膜トランジスタ、(thin film transistor:TFT)、いわゆる有機TFTが注目されている。有機TFTは、有機半導体からなるチャネル層を低温で塗布成膜することが可能であるため、低コスト化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能である。
このような有機TFTにおいて、チャネル領域を構成する有機半導体薄膜の膜質を良好に維持するためには、ボトムゲート・ボトムコンタクト型とすることが有利である。ボトムゲート・ボトムコンタクト型の有機TFTは、基板上にゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極、さらには有機半導体薄膜がこの順に積層された構成である。このため、最上部に形成される有機半導体薄膜に対して、電極層などの多層の形成工程が影響を及ぼすことがない。
また、有機TFTの微細化を目的として、フォトリソグラフィー法を適用して微細なレジストパターンを形成し、これをマスクにしたパターンエッチングによってゲート電極やソース/ドレイン電極の形成が行われている。また、レジストパターンを用いる他の例として、レジストパターン上から電極層を成膜し、その後レジストパターンと共に電極層をリフトオフする方法も行なわれている(下記特許文献1参照)。
特開2005−223049号公報(例えば図5,図6および関連箇所参照)
ところで、以上のような有機TFTにおいては、フレキシブル性およびトランジスタ特性を考慮すると、ゲート絶縁膜を有機材料で形成することが望ましい。しかしながら、有機材料で構成されたゲート絶縁膜上において、レジストパターンをマスクにしてソース電/ドレイン電極材料層を酸系のエッチャントでエッチングすると、ゲート絶縁膜にダメージが入りトランジスタ特性が劣化することが分かっている。
このようなトランジスタ特性の劣化は、ゲート絶縁膜上においてリフトオフ法を適用してソース/ドレイン電極を形成した場合には発生しない。しかしながら、リフトオフ法によるソース/ドレイン電極の形成は、大面積には対応せず、電極材料パーティクル等によって歩留まりが低下する。
そこで本発明は、エッチング耐性良好なゲート絶縁膜によってトランジスタ特性を維持しながらも微細化が可能な薄膜トランジスタ、およびこの薄膜トランジスタの製造方法を提供することを目的とする。さらに本発明は、このような薄膜トランジスタを用いた表示装置および電子機器を提供することを目的とする。
このような目的を達成すための本発明の薄膜トランジスタは、表面層を構成するポリパラキシリレン層とこれとは異なる材料からなる有機絶縁層とを積層してなるゲート絶縁膜を備えている。そしてこのゲート絶縁膜上にソース電極およびドレイン電極が設けられ、さらに、ソース電極−ドレイン電極間にわたるゲート絶縁膜上に半導体層が設けられた構成である。また本発明の薄膜トランジスタの製造方法は、このような構成の薄膜トランジスタの製造方法でもあり、次の工程を行なうことを特徴としている。先ず、基板上に有機絶縁層とポリパラキシリレン層とをこの順に成膜することで、当該有機絶縁層上にポリパラキシリレン層を設けてなるゲート絶縁膜を形成する。次に、ゲート絶縁膜上にソース電極およびドレイン電極をパターン形成し、これらのソース電極−ドレイン電極間にわたるゲート絶縁膜上に半導体層を形成する。
そして本発明の表示装置は、上述した構成の薄膜トランジスタに画素電極を接続させた構成であり、また本発明の電子機器は上述した構成の薄膜トランジスタに導電性パターンを接続させた構成である。
以上のような本発明では、有機材料でありながらも耐酸性を有するポリパラキシリレン層でゲート絶縁膜の表面層が構成されている。このため、このゲート絶縁膜上において、レジストパターンをマスクとしたエッチングによる微細加工によってソース電極およびドレイン電極を形成した場合であっても、このパターン形成に影響されないゲート絶縁膜とすることができる。そして、ポリパラキシリレン層の下層に設けられた有機絶縁層の構成材料を適宜選択することにより、所望の特性を有するゲート絶縁膜とすることができる。したがって、このソース電極−ドレイン電極間にわたるゲート絶縁膜上に設けられた半導体層と、ゲート絶縁膜との界面が良好な状態が維持されるため、トランジスタ特性が良好に保たれる。
以上より本発明によれば、ポリパラキシリレン層を表面層としたことでエッチング耐性良好なゲート絶縁膜としたことにより、薄膜トランジスタの微細化とトランジスタ特性の向上とを両立可能な薄膜トランジスタを得ることが可能になる。このような薄膜トランジスタを用いることにより、構成能な表示装置および電子機器を得ることが可能になる。
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
1.<薄膜トランジスタの構成>
2.<薄膜トランジスタの製造方法>
3.<表示装置>
4.<電子機器>
1.<薄膜トランジスタの構成>
図1は本発明を適用した実施形態の薄膜トランジスタ1の概略断面図である。この図に示すように、薄膜トランジスタ1は、ボトムゲート・ボトムコンタクト型の有機薄膜トランジスタ(有機TFT)である。
この薄膜トランジスタ1において、基板3上にはゲート電極5がパターン形成されている。このゲート電極5を覆う状態で、積層構造のゲート絶縁膜7が設けられている。このゲート絶縁膜7は、有機絶縁層7aと、その上部のポリパラキシリレン層7bとの積層構造であることとする。このようなゲート絶縁膜7上には、ゲート電極5を挟んで対向する位置にソース電極9sとドレイン電極9dとがパターン形成されている。そして、これらのソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7上に有機半導体層11が設けられている。
以上の構成において、基板3は、表面が絶縁性に保たれていれば特に構成が限定されることはない。このような基板3の一例としては、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルフォン(PES)、さらにはポリエチレンナフタレート(PEN)等のプラスチック基板、あるいはガラス基板、あるいはステンレス基板が用いられる。このうち、プラスチック基板を用いることにより、この薄膜トランジスタ1が配列形成された装置にフレキシブル性を得ることができる。
またゲート電極5は、金属膜などの電極材料層をパターニングしてなるもの、またはAu,Ag等の金属ナノ粒子を用いたものであって良い。またゲート電極5は、基板3側や表面側に密着層を設けた積層構造であっても良い。このようなゲート電極5は、製造方法によって適する構成を適用することができる。
ゲート絶縁膜7を構成する有機絶縁層7aは、ポリパラキシリレン層7bとは異なる材料で構成され、特にゲート絶縁膜7として必要な特性を備えた有機絶縁材料を用いて構成されている。また有機絶縁層7aは、この有機絶縁層7aによって、ゲート絶縁膜7の特性が特徴付けられるように、ポリパラキシリレン層7bより十分な厚膜として構成されていることが好ましく、膜厚300nm〜400nmで構成されていることとする。
このような有機絶縁膜7aを構成する材料としては、例えばポリビニルフェノール、ポリイミド、ポリビニルアルコール、ポリビニルフロライド等から適宜選択した材料が用いられる。中でも塗布性膜可能な材料が好ましく用いられる。例えば、薄膜トランジスタにおけるオン電流の増加を目的として、高誘電率のゲート絶縁膜7としたい場合には、有機絶縁層7aとしてポリパラキシリレン(誘電率2.6〜3.0F/m程度)よりも誘電率が高い有機絶縁材料を用いることとする。このような有機材料としては、ポリビニルフェノール(誘電率4.0F/m程度)が好適に用いられる。
一方、ポリパラキシリレン層7bは、有機絶縁層7aを保護可能な膜状であって、膜厚10nm以上で形成されることによって一連の膜状に保たれていることとする。またゲート絶縁膜7全体の薄膜化を目的として、膜厚50nm以下であることが好ましい。
ソース電極9sおよびドレイン電極9dは、ゲート電極5と同様の構成で有って良く、金属膜などの電極材料層をパターニングしてなるもの、またはAu,Ag等の金属ナノ粒子を用いたものであって良い。また基板3側や表面側に密着層を設けた積層構造であっても良い。このようなソース電極9sおよびドレイン電極9dは、製造方法によって適する構成を適用することができる。
有機半導体層11は、例えば端部をソース電極9sおよびドレイン電極9dに積層させた状態で、ソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7上に連続的に設けられている。このような有機半導体層11は、有機半導体材料からなり、例えばアセン,アセン誘導体,ポリフィリン,ポルフィリン誘導体,オリゴチオフェン,チオフェンポリマー等で構成される。中でも、スピンコート法や、インクジェット法を含む各種印刷法等の、塗布法による形成が可能な材料が好ましく用いられる。特に、複数の薄膜トランジスタ1が基板3上に配列形成される場合には、有機半導体層11のパターニングによって素子分離がなされるため、インクジェット法を含む各種印刷法によってパターン印刷可能な材料が好ましく用いられる。
2.<薄膜トランジスタの製造方法>
次に、以上のような構成の薄膜トランジスタ1の製造手順を図2の断面工程図に基づいて説明する。
先ず、図2(1)に示すように、上述した材料構成の基板3を用意し、この上部にゲート電極5を形成する。ゲート電極5の形成は、例えば金属膜等の電極材料層の成膜と、フォトリソグラフィー技術によって形成したレジストパターンをマスクに用いた電極材料層のエッチングとによって行う。電極材料層の成膜は、材料によって適する成膜方法を適用して行えば良い。Al,Cu,Au,Ni,W,Mo等の金属からなる電極材料層であれば、スパッタリング成膜を適用することができる。さらにAu,Ag,Ni,Pd,Cr等の金属からなる電極材料層であれば、メッキ成膜や蒸着成膜を適用することができる。また、レジストパターン上から電極材料層をパターンエッチングした後には、レジストパターンの除去を行う。以上のようなリソグラフィー技術を適用することで、より微細なゲート電極5の形成が行われる。
またゲート電極5の形成は、Au,Ag等のナノ粒子分散液,金属錯体溶液、さらには導電性分子溶液を用いたインクジェット法,マイクロコンタクト法,スクリーン印刷法等の印刷法を適用して行っても良い。
次に、図2(2)に示すように、基板3上のゲート電極5を覆う状態で、有機絶縁層7aを成膜する。有機絶縁層7aの成膜は、ここでは例えば有機溶媒に有機絶縁膜材料を溶かした有機絶縁膜溶液を、スピンコート、スリットコート等の方法で、膜厚300nm〜400nmで塗布成膜する。例えばN-メチルピロリドン(NMP)に溶かしたポリイミド、ポリエチレングリコールメチルエーテルアクリレート(PEGMEA)に溶かしたポリビニルフェノール(PVP)、さらにはポリ(α-メチルスチレン)等の有機絶縁膜溶液と用いることが可能である。以上により有機材料からなる有機絶縁層7aを成膜する。
次に、有機絶縁層7a上にポリパラキシリレン層7bを成膜する。有機絶縁層7aの成膜は、CVD法によって行うことし、ポリパラキシリレン層7bが確実に連続した膜状となるように膜厚10nm以上となるように成膜する。またこのポリパラキシリレン層7bと下層の有機絶縁層7aとで構成されるゲート絶縁膜7全体の薄膜化を目的として、ポリパラキシリレン層7bは膜厚50nm以下となるように成膜する。尚、特に、ポリパラキシリレン層7bは、CVD法によって成膜されるため、薄膜であってもピンホールができ難くゲート絶縁膜7の特性を損なうことのない程度の薄膜化が可能である。
次いで、図2(3)に示すように、有機絶縁層7a上のゲート電極5を挟む位置に、一対のソース電極9sおよびドレイン電極9dを形成する。ここでは、より微細な薄膜トランジスタを得るため、リソグラフィー技術を適用して微細な間隔に保たれたソース電極9sおよびドレイン電極9dの形成を行う。
この場合、先ずゲート絶縁膜7上に、電極材料層9を成膜する。ここでは、先ず下地のゲート絶縁膜7との密着層としてチタン(Ti)、クロム(Cr)、ニッケル(Ni)等を成膜する。次にこの密着層上にオーミックコンタクトメタルとして金(Au),銀(Ag)、プラチナ(Pt),パラジウム(Pd),銅(Cu)等を成膜し、積層構造の電極材料層9を得る。尚、密着層は必要に応じて成膜すれば良い。このような電極材料層9の成膜は、材料によってスパッタリング成膜、メッキ成膜、または蒸着成膜等の成膜方法のうち、適する成膜方法を適用して行えば良い。
次に、この電極材料層9上に、リソグラフィー技術によって微細なレジストパターン20を形成する。このレジストパターン20は、ソース電極およびドレイン電極のパターン形状となっていることとする。
次に、レジストパターン20をマスクにして電極材料層9をエッチングすることにより、レジストパターン20と略同一形状に電極材料層9をパターニングしてなるソース電極9sおよびドレイン電極9dを形成する。この際、金属からなる電極材料層9を、硫酸、硝酸、塩酸等を用いた酸性のエッチャントを用いてエッチングする。この際、ゲート絶縁膜7の本体を構成する有機絶縁層7aに対して、ポリパラキシリレン層7bが保護膜となる。
そして、レジストパターン20をマスクにして電極材料層9をパターンエッチングした後には、レジストパターン20の除去を行う。以上のようなリソグラフィー技術を適用することで、より微細な間隔に保たれたソース電極9sおよびドレイン電極9dの形成を行う。
尚、ソース電極9sおよびドレイン電極9dの形成は、Au,Ag等のナノ粒子分散液,金属錯体溶液、さらには導電性分子溶液を用いたインクジェット法,マイクロコンタクト法,スクリーン印刷法等の印刷法を適用して行っても良い。
以上の後、図2(4)に示すように、ソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7上に有機半導体層11を形成する。ここでは有機半導体(ペンタセン等のアセン,アセン誘導体,ポリフィリン,ポルフィリン誘導体,オリゴチオフェン,チオフェンポリマー等)材料を用い、蒸着法、またはスピンコートおよびインクジェット印刷等などの塗布法によって形成する。尚、素子分離を行なう場合には、インクジョット法や他の印刷法によって有機半導体層11をパターン形成する。
以上によって図1に示すような、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ1が得られる。
また以上の後には、用途に応じて層間絶縁膜は配線を形成して薄膜半導体装置の集積化および多層配線化を図り、さらに封止膜を形成する。封止膜は、例えば、ポリパラクロロキシリレン(parylene-C)などのアルキレン-フェニレン系樹脂をCVD法によって数μmの膜厚で形成する。尚、封止膜としては、アルキレン-フェニレン系樹脂に限らず、ガラスやアクリル系あるいはエポキシ系樹脂、窒化シリコン(SiNx)など、封止効果があるものであれば良い。
このようにして得られた薄膜トランジスタ1では、ゲート絶縁膜7の表面層が、有機材料でありながらも耐酸性に優れたポリパラキシリレン層7bで構成されている。このため、ゲート絶縁膜7自体のフレキシブル性を維持しつつも、ゲート絶縁膜7上においてレジストパターンをマスクとしたエッチングによってソース電極9sおよびドレイン電極7dを微細に形成した場合にゲート絶縁膜7がダメージを受けることがない。したがって、このソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7上に設けられた半導体層11と、ゲート絶縁膜7との界面が良好な状態が維持される。
また、ポリパラキシリレン層7bの下層に設けられた有機絶縁層7aの構成材料を適宜選択することにより、ゲート絶縁膜7に所望の特性を持たせることができる。これは、実施形態でも述べたように、例えば、薄膜トランジスタにおけるオン電流の増加を目的として、高誘電率のゲート絶縁膜7としたい場合には、有機絶縁層7aとしてポリパラキシリレンよりも誘電率が高い有機絶縁材料を用いる。この場合、ゲート電極5に近い有機絶縁膜7aの特性が、ゲート絶縁膜7として顕著に発揮される。特にこの有機絶縁7aは、ポリパラキシリレン層7bによって保護されるため、成膜時の膜質すなわち特性を維持することができる。これにより、ポリパラキシリレン層7bの低誘電率が、有機絶縁層7aの高誘電率で補われ、全体として高誘電率なゲート絶縁膜7を得ることができるのである。
以上の結果、レジストパターンをマスクとしたエッチングによって微細なソース電極9sおよびドレイン電極7dを形成することで素子構造の微細化を図りつつ、トランジスタ特性の向上をも達成可能な薄膜トランジスタ1を得ることが可能になる。
3.<表示装置>
次に、上述の実施形態で説明した本発明の薄膜トランジスタ1を用いた表示装置の一例として、有機電界発光素子ELを用いたアクティブマトリックス型の表示装置を説明する。
図3には、表示装置30の回路構成図を示す。
この図に示すように、表示装置30の基板3上には、表示領域3aとその周辺領域3bとが設定されている。表示領域3aには、複数の走査線31と複数の信号線33とが縦横に配線されており、それぞれの交差部に対応して1つの画素aが設けられた画素アレイ部として構成されている。また周辺領域3bには、走査線31を走査駆動する走査線駆動回路35と、輝度情報に応じた映像信号(すなわち入力信号)を信号線33に供給する信号線駆動回路37とが配置されている。
走査線31と信号線33との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタTr1、駆動用の薄膜トランジスタTr2、保持容量Cs、および有機電界発光素子ELで構成されている。尚、これらの薄膜トランジスタTr1,Tr2として、上述した薄膜トランジスタ1が用いられる。
そして、走査線駆動回路35による駆動により、スイッチング用の薄膜トランジスタTr1を介して信号線33から書き込まれた映像信号が保持容量Csに保持される。また保持された信号量に応じた電流が駆動用の薄膜トランジスタTr2から有機電界発光素子ELに供給され、この電流値に応じた輝度で有機電界発光素子ELが発光する。尚、駆動用の薄膜トランジスタTr2は、共通の電源供給線(Vcc)39に接続されている。
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域11bには、画素回路の変更に応じて必要な駆動回路が追加される。
図4には、以上のような回路構成の表示装置30における1画素分の断面図として、薄膜トランジスタTr2,Tr1および容量素子Csと、有機電界発光素子ELとが積層された部分の断面図を示す。
この図に示すように、各画素には薄膜トランジスタTr2,Tr1として、図1で示したボトムゲート・ボトムコンタクト構造の薄膜トランジスタ(1)が設けられている。
薄膜トランジスタTr1のソース電極9sと、薄膜トランジスタTr2のゲート電極5とは、ゲート絶縁膜7に設けられた接続孔7aを介して接続されている。また、薄膜トランジスタTr2のゲート電極5を延設した部分と、ソース電極9sを延設した部分との間にゲート絶縁膜7を挟持させて容量素子Csが構成されている。また、図3の回路図にも示したように、薄膜トランジスタTr1のゲート電極5は走査線(31)に、薄膜トランジスタTr1のドレイン電極9dは信号線(33)に、薄膜トランジスタTr2のソース電極9sは電源供給線(39)にそれぞれ延設される。
以上の薄膜トランジスタTr1,Tr2および容量素子Csは、例えば保護膜を介して層間絶縁膜41で覆われている。この層間絶縁膜41は、平坦化膜として構成されることが好ましい。この層間絶縁膜41には、薄膜トランジスタTr2のドレイン電極9dに達する接続孔41aが設けられている。
そして、層間絶縁膜41上の各画素に、接続孔41aを介して薄膜トランジスタTr2に接続された有機電界発光素子ELが設けられている。この有機電界発光素子ELは、層間絶縁膜41上に設けられた絶縁性パターン43で素子分離されている。
この有機電界発光素子ELは、層間絶縁膜41上に設けられた画素電極45を備えている。この画素電極45は、各画素毎に導電性パターンとして形成され、層間絶縁膜41に設けられた接続孔41aを介して薄膜トランジスタTr2のドレイン電極9dに接続されている。このような画素電極45は、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
そして、この画素電極45の周縁が、有機電界発光素子ELを素子分離するための絶縁性パターン43で覆われている。この絶縁性パターン43は、画素電極45を広く露出させる開口窓43aを備えており、この開口窓43aが有機電界発光素子ELの画素開口となる。このような絶縁性パターン43は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
そして、このような絶縁性パターン43から露出する画素電極45上を覆う状態で、有機層47が設けられている。この有機層47は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極(ここでは画素電極45)側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層57は、例えば各有機電界発光素子ELで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ELが、微小共振器構造として構成されている場合、各有機電界発光素子ELから取り出す波長に合わせて有機層57の膜厚が調整されていることとする。
以上のような有機層47を覆い、画素電極45との間に有機層47を狭持する状態で、共通電極49が設けられている。この共通電極49は、有機電界発光素子ELの有機発光層で発生させた光を取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極45が陽極として機能するものであるため、この共通電極49は、少なくとも有機層47に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ELが、微小共振器構造として構成されている場合、この共通電極49は、半透過半反射性を有する構成であることとする。尚、図11の回路図にも示したように、この共通電極49はGNDに設置されている。
そして、以上のような画素電極45と共通電極49との間に有機層47が挟持された各画素部分が、有機電界発光素子ELとして機能する部分となる。
またここでの図示は省略したが、各有機電界発光素子ELの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置30が構成されている。
以上のような構成の表示装置30によれば、微細でかつ特性の良好な薄膜トランジスタ(1)を用いて画素回路を構成している。このため、画素電極45を安定して駆動することができると共に画素の微細化を達成できるため、表示特性の向上を図ることが可能になる。
尚、上述した実施形態においては、薄膜トランジスタを備えた表示装置の一例として、有機電界発光素子ELを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の表示装置は、薄膜トランジスタを搭載した表示装置に広く適用可能であり、例えば液晶表示装置や電気泳動型ディスプレイに適用できる。
4.<電子機器>
本発明の電子機器の実施形態としては、上述した薄膜トランジスタ1を搭載し、これに導電性パターン(例えば画素電極であっても良い)を接続させた電子機器に広く適用可能である。例えば、IDタグ、センサー等の電子機器への適用が可能である。このような電子機器では、微細でかつ特性の良好な薄膜トランジスタ(1)を用いることにより、微細化された機器を安定駆動することが可能になる。
尚、本発明の電子機器の実施形態としては、上記表示装置を搭載した電子機器に広く適用化能である。例えば、電子ペーパー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの電子機器に適用することができる。つまり、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の表示装置を搭載した電子機器に適用することが可能である。また、薄膜トランジスタ1に接続された画素電極45が導電性パターンの1つであることから、表示装置30自体も本発明の電子機器の1つとされる。
実施形態の薄膜トランジスタの断面図である。 実施形態の薄膜トランジスタの製造工程図である。 実施形態の表示装置の回路図である。 実施形態の表示装置(電子機器)の要部断面図である。
符号の説明
1…薄膜トランジスタ、7…ゲート絶縁膜、7a…有機絶縁層、7b…ポリパラキシリレン層、9…電極材料層、9s…ソース電極、9d…ドレイン電極、11…有機半導体層、20…マスクパターン、30…表示装置(電子機器)、45…画素電極(導電性パターン)

Claims (9)

  1. 表面層を構成するポリパラキシリレン層とこれとは異なる材料からなる有機絶縁層とを積層してなるゲート絶縁膜と、
    前記ゲート絶縁膜のポリパラキシリレン層上にパターン形成されたソース電極およびドレイン電極と、
    前記ソース電極−ドレイン電極間にわたる前記ゲート絶縁膜のポリパラキシリレン層上に設けられた半導体層とを備えた
    薄膜トランジスタ。
  2. 前記有機絶縁層は、ポリパラキシリレンよりも誘電率が高い有機材料からなる
    請求項1記載の薄膜トランジスタ。
  3. 前記ポリパラキシリレン層は、膜厚10nmで構成されている
    請求項1または2に記載の薄膜トランジスタ。
  4. 前記半導体層は有機半導体層である
    請求項1〜3の何れかに記載の薄膜トランジスタ。
  5. 表面層を構成するポリパラキシリレン層とこれとは異なる材料からなる有機絶縁層とを積層してなるゲート絶縁膜を基板上に形成する工程と、
    前記ゲート絶縁膜のポリパラキシリレン層上にソース電極およびドレイン電極をパターン形成する工程と、
    前記ソース電極−ドレイン電極間にわたる前記ゲート絶縁膜上に半導体層を形成する工程とを行う
    薄膜トランジスタの製造方法。
  6. 前記ソース電極およびドレイン電極をパターン形成する工程では、電極材料層を成膜し、当該電極材料層上に形成したレジストパターン上から当該電極材料層をパターンエッチングする
    請求項5記載の薄膜トランジスタの製造方法。
  7. 前記半導体層として有機半導体層を形成する
    請求項5または6に記載の薄膜トランジスタの製造方法。
  8. 表面層を構成するポリパラキシリレン層とこれとは異なる材料からなる有機絶縁層とを積層してなるゲート絶縁膜上に、ソース電極およびドレイン電極がパターン形成され、当該ソース電極−ドレイン電極間にわたる前記ゲート絶縁膜のポリパラキシリレン層上に半導体層を設けた薄膜トランジスタと、
    前記薄膜トランジスタに接続された画素電極とを備えた
    表示装置。
  9. 表面層を構成するポリパラキシリレン層とこれとは異なる材料からなる有機絶縁層とを積層してなるゲート絶縁膜上に、ソース電極およびドレイン電極がパターン形成され、当該ソース電極−ドレイン電極間にわたる前記ゲート絶縁膜のポリパラキシリレン層上に半導体層を設けた薄膜トランジスタと、
    前記薄膜トランジスタに接続された導電性パターンとを備えた
    電子機器。
JP2008310666A 2008-12-05 2008-12-05 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 Pending JP2010135584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008310666A JP2010135584A (ja) 2008-12-05 2008-12-05 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008310666A JP2010135584A (ja) 2008-12-05 2008-12-05 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2010135584A true JP2010135584A (ja) 2010-06-17

Family

ID=42346573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008310666A Pending JP2010135584A (ja) 2008-12-05 2008-12-05 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Country Status (1)

Country Link
JP (1) JP2010135584A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653523B2 (en) 2010-12-01 2014-02-18 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
CN105374881A (zh) * 2014-08-29 2016-03-02 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
US9466796B2 (en) 2014-03-19 2016-10-11 Kabushiki Kaisha Toshiba Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same
KR101739636B1 (ko) 2012-06-15 2017-05-24 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
KR20200069474A (ko) * 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653523B2 (en) 2010-12-01 2014-02-18 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
KR101739636B1 (ko) 2012-06-15 2017-05-24 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
US9466796B2 (en) 2014-03-19 2016-10-11 Kabushiki Kaisha Toshiba Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same
CN105374881A (zh) * 2014-08-29 2016-03-02 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
CN105374881B (zh) * 2014-08-29 2018-05-25 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
KR20200069474A (ko) * 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
KR102151101B1 (ko) * 2018-12-07 2020-09-02 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP2010040897A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP4844767B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP5656049B2 (ja) 薄膜トランジスタの製造方法
JP6035734B2 (ja) 半導体素子、表示装置および電子機器
JP2006253674A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP4466763B2 (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2013105950A (ja) 半導体装置および電子機器
JP2006100808A (ja) 半導体装置の作製方法
JP2013084845A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法および表示装置
JP2011077500A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2014032983A (ja) 半導体装置、表示装置および電子機器
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
US20130237020A1 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
JP5292805B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP5830930B2 (ja) 半導体素子および電子機器
JP5447996B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2013115098A (ja) トランジスタ、トランジスタの製造方法、表示装置および電子機器
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP2009295670A (ja) 薄膜トランジスタおよびそれを用いた装置
JP5948814B2 (ja) トランジスタ、表示装置および電子機器
JP2013033843A (ja) 回路基板、回路基板の製造方法、表示装置および電子機器