JP2009295670A - 薄膜トランジスタおよびそれを用いた装置 - Google Patents

薄膜トランジスタおよびそれを用いた装置 Download PDF

Info

Publication number
JP2009295670A
JP2009295670A JP2008145753A JP2008145753A JP2009295670A JP 2009295670 A JP2009295670 A JP 2009295670A JP 2008145753 A JP2008145753 A JP 2008145753A JP 2008145753 A JP2008145753 A JP 2008145753A JP 2009295670 A JP2009295670 A JP 2009295670A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
gate
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008145753A
Other languages
English (en)
Other versions
JP5325465B2 (ja
Inventor
Masahiro Kawasaki
昌宏 川崎
Masashige Fujimori
正成 藤森
Takeo Shiba
健夫 芝
Shuji Imazeki
周治 今関
Tadashi Arai
唯 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008145753A priority Critical patent/JP5325465B2/ja
Priority to US12/385,937 priority patent/US8013327B2/en
Publication of JP2009295670A publication Critical patent/JP2009295670A/ja
Application granted granted Critical
Publication of JP5325465B2 publication Critical patent/JP5325465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】薄膜トランジスタの構成部材の位置ずれを抑制し、さらに寄生容量の低減を図った薄膜トランジスタおよびそれを用いた装置の提供。
【解決手段】絶縁基板上に、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に形成されている。
【選択図】 図１

Description

本発明は、薄膜トランジスタおよびそれを用いた装置に係り、特に、塗布技術あるいは印刷技術を用いて形成した薄膜トランジスタおよびそれを用いた装置に関する。
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーディスプレイや、商品１つ１つを瞬時に識別することが可能なＩＣタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）を半導体に用いた薄膜トランジスタをスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長（ＣＶＤ）装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等の各プロセスを経るため、スループットが低いという不都合がある。
このため、塗布法・印刷法で形成でき、これにより、安価に製品を提供することが可能な、有機物や金属酸化物を半導体層に用いた有機薄膜トランジスタや酸化物薄膜トランジスタが注目されている。
このような薄膜トランジスタや、それを複数個接続して組込まれた回路の動作速度を高めるには、薄膜トランジスタの電界効果移動度を向上させるだけではなく、ソース・ドレイン電極とゲート電極との重畳部に生じる寄生容量を減少させる必要がある。
このため、フォトリソグラフィー法を用い、基板上に形成された凸部にソース・ドレイン電極を形成し、その凸部間の凹部領域にチャネルとゲートを形成することにより、ソース・ドレイン電極とゲート電極を自己整合的に形成し、ソース・ドレイン電極とゲート電極との重畳部に生じる寄生容量を低減させた薄膜トランジスタの形成技術が知られている（下記特許文献１参照）。
また、エンボス加工を利用することにより、ソース・ドレイン電極とゲート電極とを印刷法を用いて自己整合的に形成し、ソース・ドレイン電極とゲート電極との重畳部に生じる寄生容量を低減させた薄膜トランジスタの形成技術が知られている（下記特許文献２参照）。
特開２００４−２４１３９７号公報 特表２００６−５１０２１０号公報
しかし、上記特許文献１に開示された技術は、プラスチック基板を用いた場合に、各部材を形成する際の熱履歴で基板が不可逆的に膨張・伸縮を繰り返すため、各部材間に合せずれが発生するという問題がある。また、プラスチック基板に比べて熱膨張係数の小さなガラスを基板に用いた場合であっても、半導体層、ゲート絶縁膜およびゲート電極を印刷で形成する際には、装置起因により、各部材間に数μmから数十μmの合せずれが発生してしまう。この場合の合せずれは、例えば、インクジェット法を用いた場合には、ヘッド部から噴出された材料が基板に付着するまでの飛翔中に発生することが知られており、転写印刷法を用いた場合には、転写ロールから基板に材料のパターンが転写される際に発生することが知られている。
また、基板上の凸部にソース・ドレイン電極が形成される構成では、該ソース・ドレイン電極の形成後に、ゲート絶縁膜、半導体層、ゲート電極の各部材を順次印刷で積層した場合には、ソース・ドレイン電極とゲート電極とが接触し、トランジスタとして機能しないという不都合もある。
また、上記特許文献２に開示された技術は、半導体層とゲート絶縁膜の位置の合せずれの問題については解決するに至っていない。また、印刷した膜を積層していくにつれて、エンボス部の幅が小さくなってしまうため、結果的にソース・ドレイン電極とゲート電極との重畳部ができ、その部分で寄生容量が発生する可能性を有する。
本発明の目的は、薄膜トランジスタの構成部材の位置ずれを抑制し、さらに寄生容量の低減を図った薄膜トランジスタおよびそれを用いた装置を提供することにある。
なお、上記した課題以外のその他の課題は、本願明細書全体の記載または図面から明らかにされる。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
（１）本発明の薄膜トランジスタは、たとえば、絶縁基板上に、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする。
（２）本発明の薄膜トランジスタは、たとえば、（１）の構成を前提に、前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする。
（３）本発明の薄膜トランジスタは、たとえば、（１）、（２）のいずれかの構成を前提とし、半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする。
（４）本発明の薄膜トランジスタは、たとえば、（１）、（２）のいずれかの構成を前提とし、前記バンク絶縁膜は撥液性を有することを特徴とする。
（５）本発明の薄膜トランジスタは、たとえば、（１）、（２）のいずれかの構成を前提とし、前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする。
（６）本発明の薄膜トランジスタ基板は、たとえば、絶縁基板上に、マトリックス状に配置された複数の薄膜トランジスタを備え、
前記薄膜トランジスタは、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする。
（７）本発明の薄膜トランジスタ基板は、たとえば、（６）の構成を前提とし、前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする。
（８）本発明の薄膜トランジスタ基板は、たとえば、（６）、（７）にいずれかの構成を前提とし、半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする。
（９）本発明の薄膜トランジスタ基板は、たとえば、（６）、（７）にいずれかの構成を前提とし、前記バンク絶縁膜は撥液性を有することを特徴とする。
（１０）本発明の薄膜トランジスタ基板は、たとえば、（６）、（７）にいずれかの構成を前提とし、前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする。
（１１）本発明の表示装置は、たとえば、絶縁基板上に、マトリックス状に配置された複数の薄膜トランジスタを備え、
前記薄膜トランジスタは、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする。
（１２）本発明の表示装置は、たとえば、（１１）の構成を前提とし、前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする。
（１３）本発明の表示装置は、たとえば、（１１）、（１２）のいずれかの構成を前提とし、半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする。
（１４）本発明の表示装置は、たとえば、（１１）、（１２）のいずれかの構成を前提とし、前記バンク絶縁膜は撥液性を有することを特徴とする。
（１５）本発明の表示装置は、たとえば、（１１）、（１２）のいずれかの構成を前提とし、前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする。
（１６）本発明のＩＣタグ装置は、（６）、（９）のいずれかの構成からなる薄膜トランジスタ基板が組み込まれていることを特徴とする。
（１７）本発明のセンサ装置は、（１）、（２）のいずれかの構成からなる薄膜トランジスタが組み込まれていることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した薄膜トランジスタおよびそれを用いた装置は、薄膜トランジスタの構成部材の位置ずれを抑制し、さらに寄生容量の低減を図ることができる。本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を、図面を参照しながら説明をする。
〈実施例１〉
図１は、本発明の薄膜トランジスタの実施例１の構成を示す断面図である。
図１において、透明基板１０１があり、この透明基板１０１の表面に、ソース電極１０２、ドレイン電極１０３が互いに離間されて配置されている。また、前記ソース電極１０２の上面には該ソース電極１０２とほぼ同パターンからなるバンク絶縁膜１０５が重ねられて配置されている。同様に、前記ドレイン電極１０３の上面にも該ドレイン電極１０３とほぼ同パターンからなるバンク絶縁膜１０５'が重ねられて配置されている。
前記バンク絶縁膜１０５と前記バンク絶縁膜１０５'の間の前記透明基板１０１の表面には半導体層１０６が形成されている。この半導体層１０６は、たとえば、前記バンク絶縁膜１０５の下層のソース電極１０２、および前記バンク絶縁膜１０５'の下層のドレイン電極１０３よりも若干膜厚が厚く形成され、これらソース電極１０２、ドレイン電極１０３と電気的に接続されるようになっている。
また、前記バンク絶縁膜１０５と前記バンク絶縁膜１０５'の間であって、前記半導体層１０６の上面にはゲート絶縁膜１０７が形成され、さらに該ゲート絶縁膜１０７の上面にはゲート電極１０８が形成されている。この場合、ゲート電極１０８は、その表面が前記バンク絶縁膜１０５、１０５'の表面よりも低く形成され、前記バンク絶縁膜１０５、１０５'を乗り上げることなく形成されている。これにより、平面的に観た場合、前記ゲート電極１０８は、ソース電極１０２あるいはドレイン電極１０３と重なりがなく形成でき、これらの間の寄生容量の発生を回避できる構成となっている。
図２（ａ）ないし（ｅ）は、図１に示した薄膜トランジスタの製造方法を示した工程図である。図２において、左側には断面図を、右側には平面図を描画している。前記断面図は、平面図に示した（Ａ）−（Ａ）線の個所における断面を示している。以下、工程順に説明する。
まず、図２（ａ）に示すように、透明基板１０１を用意する。この透明基板１０１としては、たとえば厚さ100μmのポリカーボネート基板を使用した。透明基板１０１は、ポリカーボネート以外にも、透明な絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英、サファイア等の無機基板、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン、窒化シリコン等の膜を設けたものを用いてもよい。
そして、前記透明基板１０１の上面に、たとえば反転印刷法を用い、Ａｕのナノインクで厚さ300nmのソース電極１０２・ドレイン電極１０３を描画し、150℃で焼成した。ソース電極１０２・ドレイン電極１０３の材料は、導電体であれば特に限定されるものではなく、例えばＡｇ、Ｃｕ、Ｐｔ、Ｐｂ等のナノインクやポリアニリンやポリ３,４-エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等で描画してもよい。ソース電極１０２・ドレイン電極１０３描画に用いる手法は、反転印刷法の他に、スクリーン印刷法、インクジェット法、ホットスタンピング法、マイクロプリンティング法等がある。また、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｐｔ、Ｔａのような金属を用い、プラズマＣＶＤ法、熱蒸着法、スパッタ法、電解重合法、無電解メッキ法、電気メッキ法、等の公知の方法によって形成することもできる。上記ソース電極１０２・ドレイン電極１０３は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、上記ソース電極１０２・ドレイン電極１０３は、フォトリソグラフィー法、シャドーマスク法、レーザーアブレーション法等を用いて、所望の形状に加工できる。
次に、前記透明基板１０１を0.1mMのオクタデカンチオール溶液に１分間浸後、クロロホルムでリンスして、ソース電極１０２、及びドレイン電極１０３上に単分子層（図示せず）を形成した。ソース電極１０２、ドレイン電極１０３は硫黄原子と共有結合するものであれば、銀、銅、白金、パラジウム、スズ等の金属、或いはこれらの金属を含む合金または混合物を用いても良い。前記単分子層には、オクタデカンチオール以外のデカンチオール、オクタンチオール、ペンタンチオール等のアルカンチオールや、ニトロチオール、フルオロチオール、アミノチオール、分子長の短いチオフェノール、ニトロチオフェノール、フルオロチオフェノール、アミノチオフェノール等、チオール基（-SH）を有するものであれば、全て用いることができる。ここで、前記単分子層の役割は、ソース電極１０２から後述の半導体層へのキャリアの注入効率を高めることにより、薄膜トランジスタの電界効果移動度を向上させることである。前記単分子層を形成しない場合にも、薄膜トランジスタは動作することから、この単分子層を形成しない場合もある。
次に、図２（ｂ）に示すように、ポジ型の感光性を有するポリイミド膜を1.5μmの厚さにスピンコートした後に、ソース電極１０２、及びドレイン電極１０３をフォトマスクとして利用し、基板の裏面から露光し、さらに現像することにより、ソース電極１０２、及びドレイン電極１０３上に、それらと平面パターンの形状が概略一致したバンク絶縁膜１０５を形成する。その後、バンク絶縁膜１０５の表面をフッ素プラズマに曝すことにより、バンク絶縁膜１０５の表面を撥液性に変質させる。バンク絶縁膜１０５の材質はポリイミドに限らず、広い範囲の感光性絶縁膜を使用することができる。また、あらかじめ、バンク絶縁膜１０５の材料にフッ素を添加しておくことにより、前記フッ素プラズマ処理を省略することができる。さらに、バンク絶縁膜１０５にポリビニルフェノールや酸化シリコンを用いる場合には、バンク絶縁膜１０５上をオクタデシルトリクロロシランの単分子膜で修飾することにより、バンク絶縁膜１０５の表面を撥液性に変質させることもできる。単分子膜には、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン、トルフロロプロピルメチルジクロロシラン、ヘキサメチルジシラザン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ―アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ヘプタデカフロロ−１，１，２，２−テトラハイドロデシル−１−トリメトキシシラン、オクタデシルトリエトキシシラン、デシルトリクロロシラン、デシルトリエトキシシラン、フェニルトリクロロシランのようなシラン系化合物や、１−ホスホノオクタン、１−ホスホノヘキサン、１−ホスホノヘキサデカン、１−ホスホノ−３，７，１１，１５−テトラメチルヘキサデカン、１−ホスホノ―２−エチルヘキサン、１−ホスホノ−２，４，４−トリメチルペンタン、１−ホスホノ−３，５，５−トリメチルヘキサンのようなホスホン酸系化合物等を用いてもよい。上記修飾はバンク絶縁膜１０５の表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、バンク絶縁膜１０５はオーバー露光することにより、基板１０１に対して逆テーパ状に形成したり（図３参照）、オーバー現像することにより、バンク絶縁膜１０５の平面パターンをソース電極１０２、及びドレイン電極１０３の平面パターンよりも細らしたり（図４参照）することもできる。
次に、図２（ｃ）に示すように、一対のバンク絶縁膜１０５の間隙に、塗布法を用いて半導体層１０６を形成する。すなわち、ペンタセン誘導体溶液をインクジェットで塗布し、１００℃で焼成して厚さ３５０ｎｍの半導体層１０６を形成した。半導体層１０６はペンタセン誘導体以外にも、銅フタロシアニン、ルテチウムビスフタロシアニン、アルミニウム塩化フタロシアンニンのようなフタロシアニン系化合物、テトラセン、クリセン、ペンタセン、ピレン、ペリレン、コロネンのような縮合多環芳香族系化合物、ポリアニリン、ポリチエニレンビニレン、ポリ（３−ヘキシルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（９，９−ジオクチルフルオレン）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）のような共役系ポリマー等の有機半導体材料や、溶液化が可能な酸化物半導体材料を用いることができる。また、塗布法はインクジェット法の他に、スプレー法やスピンコート法を用いることができる。
次に、図２（ｄ）に示すように、前記半導体層１０６を覆うように、ポリビニルフェノール溶液をインクジェットで塗布し、１００℃で焼成して厚さ５００ｎｍのゲート絶縁膜１０７を形成した。ゲート絶縁膜１０７は、ポリビニルフェノール以外にも、ポリビニルフェノール、ポリビニルアルコール、ポリイミド、ポリアミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル）、ポリイソブチレン、ポリ（４−メチル−１−ペンテン）、ポリ（プロピレン−コ−（１−ブテン））、ベンゾシクロブテン樹脂等の有機膜や酸化シリコン、窒化シリコン等の無機膜、さらにはそれらの積層膜等を用いることができる。また、塗布法はインクジェット法の他に、スプレー法やスピンコート法を用いることができる。
次に、図２（ｅ）に示すように、ゲート絶縁膜１０７の上に、Ａｇのナノインクで厚さ300nmのゲート電極１０８をインクジェット法で描画し、150℃で焼成する。ゲート電極１０８の材料は、導電体であれば特に限定されるものではなく、例えばＡｕ、Ｃｕ、Ｐｔ、Ｐｂ等のナノインクやポリアニリンやポリ３,４-エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等で描画してもよい。ゲート電極１０８の描画に用いる手法は、また、塗布法はインクジェット法の他に、スプレー法やスピンコート法を用いることができる。
最後に、図示していないが、基板の全面を覆うようにポリイミドを３００ｎｍの厚さにスピンコートし、１２０℃で焼成して保護膜を形成する。保護膜は酸化シリコンに限らず、酸化シリコン、窒化シリコン等の無機膜、ポリビニルフェノール、ポリビニルアルコール、ポリアミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル）、ポリイソブチレン、ポリ（４−メチル−１−ペンテン）、ポリ（プロピレン−コ−（１−ブテン））、ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。
図３は、図１に示した薄膜トランジスタの変形例を示す図で、図１の場合と比較して異なる構成は、バンク絶縁膜１０５とバンク絶縁膜１０５'にある。すなわち、図３に示すように、透明基板１０１の裏面からの露光において、バンク絶縁膜１０５、１０５'をオーバー露光することにより、前記バンク絶縁膜１０５、１０５'は、基板１０１に対して逆テーパ状に形成されている。このため、ソース電極１０２およびドレイン電極１０３の表面の周辺は、それぞれ、バンク絶縁膜１０５、バンク絶縁膜１０５'から露出されるようになる。これにより、半導体層１０６は、ソース電極１０２、及びドレイン電極１０３の側面だけではなく、半導体層１０６の一部はソース電極１０２、及びドレイン電極１０３の上面とも接するように構成される。したがって、ソース電極１０２、及びドレイン電極１０３から半導体層１０６へのキャリアの注入効率を増大させる効果を奏する。また、この場合においても、ゲート電極１０８は、ソース電極１０２及びドレイン電極１０３と自己整合的に形成されるので、ソース電極１０２及びドレイン電極１０３とゲート電極１０８との重畳部に生じる寄生容量を大幅に減少させることができる。
図４も、図１に示した薄膜トランジスタの変形例を示す図で、図１の場合と比較して異なる構成は、バンク絶縁膜１０５とバンク絶縁膜１０５'にある。図４に示すように、バンク絶縁膜１０５、１０５'をオーバー現像することによって、バンク絶縁膜１０５、１０５'の平面パターンをソース電極１０２、及びドレイン電極１０３の平面パターンよりも内側に小さくするようにしている。このようにした場合でも、半導体層１０６は、ソース電極１０２、及びドレイン電極１０３の側面だけではなく、ソース電極１０２、及びドレイン電極１０３の上面とも接する部分を有し、ソース電極１０２、及びドレイン電極１０３から半導体層１０６へのキャリアの注入効率を増大させる効果を奏する。この場合、ゲート電極１０９と、ソース電極１０２、及びドレイン電極１０３とに重畳部を有するが、バンク絶縁膜１０５、１０５'のオーバー現像量の最適化により、前記重畳部の幅を0.5μmから5μmの間に制御でき、寄生容量の発生を最小限に抑えることができる。
〈実施例２〉
図５は、本発明の薄膜トランジスタの実施例１の構成を示す断面図であり、図１と対応する図となっている。
図５において、図１の場合と異なる構成は、まず、絶縁基板２０１にある。この絶縁基板２０１は、厚さ約100μmのたとえばステンレス基板から構成されている。この絶縁基板２０１としては、ステンレス以外にも、ニッケル、アルミニウム、銅、紙など広い範囲から選択することが可能である。そして、前記絶縁基板２０１の両面には、該絶縁基板２０１の薬液耐性を向上させる機能を有する絶縁性のバリア膜２０１が形成されている。その他の構成は、図１に示したと同様である。
図６（ａ）ないし（ｆ）は、図５に示した薄膜トランジスタの製造方法を示した工程図である。図６において、左側には断面図を、右側には平面図を描画している。前記断面図は、平面図に示した（Ａ）−（Ａ）線の個所における断面を示している。以下、工程順に説明する。
工程１．（図６（ａ））
まず、たとえばステンレスからなる絶縁基板２０１を用意する。そして、前記絶縁基板２０１の両面に、低温硬化のための触媒を添加した、厚さ1μmのポリシラザン膜を形成し、１５０℃で焼成して酸化シリコン膜に変成させることにより、絶縁性のバリア膜２０２を形成する。バリア膜２０２は、基板の薬液耐性を向上させる役割を果たす。
次に、前記絶縁基板２０１の一方の面側の前記バリア膜２０２上に、たとえばＡｇのナノインクをスピンコート後、150℃で焼成することにより、厚さ300nmの導電性薄膜２０３を形成する。さらに、前記導電性薄膜２０３上に、厚さ1.5μmのたとえばポリイミド膜２０５を積層する。
工程２．（図６（ｂ））
前記ポリイミド膜２０５上にレジスト膜を形成し、露光・現像を経ることにより、前記レジスト膜をパターン化し、後述のソース電極１０２、ドレイン電極１０３の形成領域に重なるようにしてレジスト膜２１０を残存させる。
工程３．（図６（ｃ））
前記レジスト膜２１０をマスクとし、酸素プラズマ中で酸溶液を用いることによって、前記ポリイミド膜２０５、導電性薄膜２０２の順に一括エッチングする。これにより、ソース電極１０２とこのソース電極１０２に積層され平面パターンが概略一致したバンク絶縁膜１０５、ドレイン電極１０３とこのドレイン電極１０３に積層され平面パターンが概略一致したバンク絶縁膜１０５'を形成する。
なお、図６（ｃ）には図示していないが、酸素プラズマによる等方性エッチングによって、実施例１の場合と同様に、バンク絶縁膜１０５、１０５'の平面パターンを、それぞれ、ソース電極１０３、及びドレイン電極１０４の平面パターンよりも細らせることができる。
そして、前記レジスト２１０を除去した後、前記バンク絶縁膜１０５、１０５'のそれぞれの表面を、フッ素プラズマに曝すことによって、撥液性の材料に変質させる。
その後は、実施例１と同様に、バンク絶縁膜１０５、１０５'の間の絶縁基板２０１上に半導体層１０６を形成し（図６（ｄ））、該半導体層１０６の上面にゲート絶縁膜１０７を形成し（図６（ｅ））、該ゲート絶縁膜１０７の上面にゲート電極１０８を形成する（図６（ｆ））ことにより薄膜トランジスタを完成させる。そして、図示していないが、前記絶縁基板２０１上に前記薄膜トランジスタを被うようにして保護膜を形成する。
〈実施例３〉
図７（ａ）ないし（ｆ）は、実施例１および実施例２に示した薄膜トランジスタを表示装置の画素内に形成される薄膜トランジスタに適用させた場合の、該表示装置の製造方法の一実施例を示す工程図である。
ここで、表示装置は、絶縁基板面において、そのｘ方向に延在しｙ方向に並設されるゲート信号線と、ｙ方向に延在しｘ方向に並設されるドレイン信号線を有する。隣接する一対のゲート信号線と隣接する一対のドレイン信号線で囲まれる領域を画素領域とし、この画素領域には、ゲート信号線からの信号（走査信号）によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを通してドレイン信号線からの信号（映像信号）が供給される画素電極を少なくも備えて構成される。
以下、工程順に従って、このような構成からなる表示装置の製造方法を説明する。
工程１．（図７（ａ））
まず、絶縁基板３０１を用意する。この絶縁基板３０１としてはたとえば厚さ100μmのポリカーボネート基板を用いた。しかし、前記絶縁基板３０１は、絶縁性の材料であれば実施例１、実施例２に示した基板を用いることができる。
次に、前記絶縁基板３０１の表面に、反転印刷法を用い、Ａｕのナノインクによって、たとえば厚さ300nmで、図７（ａ）に示すパターンを描画し、その後に前記ナノインクをたとえば150℃で焼成した。
これにより、図７（ａ）に示すように、マトリックス状に配置される複数の画素電極の外輪郭を囲んで形成される外枠３０２と、これら外枠３０２を間にして図中ｙ方向に延在しｘ方向に並設されるドレイン信号線３０３とが形成される。前記外枠３０２は、次の工程で画素電極を形成する場合において該電極材料の流動を阻止する土手の機能を有するようになっている。また、前記外枠３０２は、その図中左側のドレイン信号線３０３と近接する側において、前記ドレイン信号線３０３から離間する部分を有するパターンとして形成されている。ドレイン信号線３０３と前記外枠３０２との間に後述の薄膜トランジスタの形成領域を確保するためである。
なお、これら外枠３０２、ドレイン信号線３０３は、このような形成方法に限定されず、実施例１において説明したように、ソース電極１０２の形成と同様の手法を採用できる。
工程２．（図７（ｂ））
前記外枠３０２の内部に、インクジェットでＡｇナノインクを塗布し、150℃で焼成する。これにより、前記外枠３０２の内部に厚さ300ｎｍの画素電極３０６が形成される。この場合、画素電極３０６の材料は、Ａｇに限定されるものではなく、例えばＣｕ、Ａｕ、Ａｇ、Ｐｄ、Ｐｔのような金属インク、ＩＴＯ、ＩＺＯのような透明導電材料インク、あるいはポリアニリンやポリ3,4-エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、インクジェット以外の方法によっても形成できる。また、画素電極３０６は単層構造に限らず、複数層を重ね合わせた構造であってもよい。
工程３．（図７（ｃ））
前記絶縁基板３０１の表面に、前記外枠３０２、画素電極３０６、およびドレイン信号線３０３を被って、たとえばポジ型の感光性を有するポリイミド膜を1.5μmの厚さにスピンコートする。
前記外枠３０２、画素電極３０６、およびドレイン信号線３０３をフォトマスクとして利用し、前記絶縁基板３０１の裏面側から露光することによって前記ポリイミド膜を感光させ、現像する。これにより、前記外枠３０２、画素電極３０６、およびドレイン信号線３０３上に、それらと平面パターンの形状が概略一致したバンク絶縁膜３０５が形成される。
その後、実施例１に示したと同様の方法によって、バンク絶縁膜３０５表面の撥液性処理を実施した。また、バンク絶縁膜３０５は、ポリイミド膜のみならず、実施例１に示したと同様に広い範囲から選択することが可能である。
工程４．（図７（ｄ））
たとえば塗布法を用いて、薄膜トランジスタの形成領域に半導体層３０７を形成する。これにより、前記半導体層３０７は、その周辺の一部の側壁面において前記ドレイン信号線３０３に電気的に接続され、他の部分の側壁面において前記外枠３０２と電気的に接続されるようになる。
なお、前記ドレイン信号線３０３において前記半導体層３０７との接続部は、たとえば実施例１にて示したドレイン電極１０３に相当し、前記外枠３０２において前記半導体層３０７との接続部は、たとえば実施例１にて示したソース電極１０２に相当する。
前記半導体層３０７の材料は実施例１に示した半導体層１０７の場合と同様である。
工程５．（図７（ｅ））
たとえば塗布法を用いて、前記半導体層３０７を被い、かつ、前記バンク絶縁膜３０５が形成されていない領域にわたって、ゲート絶縁膜３０８を形成する。前記ゲート絶縁膜３０８の材料は実施例１に示したゲート絶縁膜１０８の場合と同様である。
ここで、前記ゲート絶縁膜３０８は、前記ドレイン信号線３０３よりも大きな膜厚で形成することが好ましい。前記ゲート絶縁膜３０８は、前記ドレイン信号線３０３と後述するゲート信号線３０９の層間絶縁膜の機能を有するようになり、交差部における前記ドレイン信号線３０３とゲート信号線３０９のショートを防止するためである。
工程６．（図７（ｆ））
たとえば塗布法を用いて、マトリックス状に配置された前記画素電極３０６を間にして図中ｘ方向に延在しｙ方向に並設されるゲート信号線３０９を形成する。この場合、前記ゲート信号線３０９は、図中上側に配置される各画素の前記半導体層３０７に重畳して配置されるゲート電極が一体化されたパターンをなして形成される。前記ゲート信号線３０９の材料は実施例１に示したゲート電極１０９の場合と同様である。
この後、前記絶縁基板３０１の全域に、たとえば厚さ1μmのポリイミド膜をスクリーン印刷法で成膜し、保護膜（図示しない）を形成する。この場合、前記絶縁基板３０１の周辺に配置されているドライバ（表示駆動回路）と前記ドレイン信号線３０３、ゲート信号線３０９の接続に要するスルーホールを前記保護膜において必要とする場合は、そのスクリーン印刷時に形成することができる。
以上の工程により、印刷技術を用いた際にも、各部材の位置ずれを防止でき、さらに、寄生容量を低減した薄膜トランジスタを備えることができる。
〈実施例４〉
図８（ａ）ないし（ｃ）は、実施例１および実施例２に示した薄膜トランジスタを表示装置の周辺回路に形成される薄膜トランジスタに適用させた場合の、該表示装置の製造方法の一実施例を示す工程図である。
ここで、表示装置の周辺回路は、たとえば前記ゲート信号線（図７参照）に走査信号を供給する走査信号駆動回路あるいは前記ドレイン信号線（図７参照）に映像信号を供給する映像信号駆動回路等からなり、これら回路はたとえばシフトレジスタ等が組み込まれて構成されている。
図８は、図中ｙ方向に延在しｘ方向に並設される一対の信号配線との間に、直列接続された２個の薄膜トランジスタが２段に形成された回路を例に示している。以下、工程順に従って、このような回路の製造方法の一実施例を説明する。
工程１．（図８（ａ））
まず、絶縁基板４０１として、厚さ100μmのポリカーボネート基板を用意する。絶縁基板４０１は、絶縁性の材料であれば実施例１と同様に広い範囲から選択することが可能である。
次に、前記絶縁基板４０１の表面に、反転印刷法を用い、Ａｕのナノインクによって、たとえば厚さ300nmで、図８（ａ）に示すパターンを描画し、その後に前記ナノインクをたとえば150℃で焼成した。
これにより、図８（ａ）に示すように、図中ｙ方向に延在しｘ方向に並設される第１信号配線４０２、第２信号配線４０３、一段目の直列接続される２個の薄膜トランジスタであって、その一端側の電極４０４ａと他端側の電極４０４ｂ、前記２個の薄膜トランジスタの接続点における電極４０４ｃ、二段目の直列接続される２個の薄膜トランジスタであって、その一端側の電極４０５ａと他端側の電極４０５ｂ、前記２個の薄膜トランジスタの接続点における電極４０５ｃが形成される。
なお、これら第１信号配線４０２、第２信号配線４０３等は、このような形成方法に限定されず、実施例１において説明したように、ソース電極１０２の形成と同様の手法を採用できる。
工程２．（図８（ｂ））
次に、ポジ型の感光性を有するポリイミド膜を1.5μmの厚さにスピンコートした後に、前記第１信号配線４０２、第２信号配線４０３等をフォトマスクとして利用し、絶縁基板４０１の裏面から露光し、さらに現像することにより、前記第１信号配線４０２、第２信号配線４０３等に、それらと平面パターンの形状が概略一致したバンク絶縁膜４０６を形成する。その後、実施例１と同様の方法を用いて、バンク絶縁膜４０６の表面の撥液性処理を行う。なお、前記バンク絶縁膜４０６は、ポリイミド膜のみならず、実施例１と同様に広い範囲から選択することが可能である。
次に、塗布法を用いて、前記電極４０４ａと電極４０４ｃの間、電極４０４ｂと電極４０４ｃの間、電極４０５ａと電極４０５ｃの間、電極４０５ｂと電極４０５ｃの間に、それぞれ、半導体層４０６を形成する。
そして、図８（ｂ）では、図示していないが、塗布法を用いて、少なくとも前記半導体層６を被うようにしてゲート絶縁膜、さらに、前記半導体層６と重畳するようにしてゲート電極を形成する。この場合、前記ゲート絶縁膜、ゲート電極は、いずれも、前記バンク絶縁膜４０６の表面を被うことなく、該バンク絶縁膜４０６が形成されていない領域に形成される。
前記半導体層４０７、ゲート電極の材料及び形成方法は実施例１に示したと同様であるが、ゲート絶縁膜は、ポリビニルフェノールを500nmの厚さでスピンコートし、１５０℃で焼成することによって、バンク絶縁膜４０７を除く全平面上に形成した。ゲート絶縁膜も実施例１にシメしたと同様に様々な材料と塗布法を使用することができる。
工程３．（図８（ｃ））
次に、このように形成された絶縁基板４０１の表面の全域に、膜厚約3μmのポリイミド膜をスクリーン印刷法で成膜することによって層間絶縁膜（図示せず）を形成する。ここで、前記層間絶縁膜には後述する個所にスルーホールが形成され、これらスルーホールは前記スクリーン印刷時に同時に形成するようにする。前記層間絶縁膜は、ポリイミド以外にも、ポリビニルフェノール、ポリビニルアルコール、ポリアミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル）、ポリイソブチレン、ポリ（４−メチル−１−ペンテン）、ポリ（プロピレン−コ−（１−ブテン））、ベンゾシクロブテン樹脂等の有機膜や酸化シリコン、窒化シリコン等の無機膜、さらにはそれらの積層膜等を用いることができる。また、塗布法はスクリーン印刷法の他に、スプレー法やインクジェット法を用いることができる。
そして、前記層間絶縁膜上に、Ａｇのナノインクをたとえば厚さ300nmで、図８（ｃ）に示すパターンを描画し、その後に前記ナノインクをたとえば150℃で焼成した。
これにより、図８（ｃ）に示すように、複数の薄膜トランジスタのゲート電極を前記層間絶縁膜に形成されたスルーホールを通して共通に接続させる第３信号配線４０９、一段目の各薄膜トランジスタの接続点における電極（たとえば４０４ｃ）と二段目の各薄膜トランジスタのうち一方の薄膜トランジスタのゲート電極を前記層間絶縁膜に形成されたスルーホールを通して共通に接続させる配線４１０等が形成される。
ここで、前記第３信号配線４０９、および配線４１０の材料は、導電体であれば特に限定されるものではなく、例えばＡｕ、Ｃｕ、Ｐｔ、Ｐｂ等のナノインクやポリアニリンやポリ３,４-エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等で描画してもよい。前記第３信号配線４０９および配線４１０の描画に用いる手法は、インクジェット法の他に、スクリーン印刷法、反転印刷法、ホットスタンピング法、マイクロプリンティング法等がある。また、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｐｔ、Ｔａのような金属を用い、プラズマＣＶＤ法、熱蒸着法、スパッタ法、電解重合法、無電解メッキ法、電気メッキ法、等の公知の方法によって形成することもできる。上記各薄膜トランジスタの電極は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、上記各薄膜トランジスタの電極は、フォトリソグラフィー法、シャドーマスク法、レーザーアブレーション法等を用いて、所望の形状に加工される。前記各薄膜トランジスタの配線の描画には、バンク絶縁膜を使用しないので合せずれのマージンを考慮して、他の配線よりも幅太になるが、前記層間絶縁膜が3μmと厚いので、前記第３信号配線４０９および配線４１０と他の電極及び配線との間に生じる寄生容量は小さく抑えることができた。
その後、厚さ1μmのポリイミド膜をスクリーン印刷法で成膜するこによって保護膜（図示せず）を形成した。各端子接続部のスルーホールは、スクリーン印刷時に形成することができる。
以上の工程により、印刷技術を用いた際にも、各部材の位置ずれを防止し、さらに、寄生容量を低減した回路を作成することができる。この回路は、たとえばＩＤタグ装置等にも使用される。
また、実施例１に示した薄膜トランジスタは、たとえばセンサ装置における薄膜トランジスタにも適用させることができる。
なお、本実施例では、透明な基板を使用した例を示したが、実施例２と同様のプロセスを用いることで、不透明な基板を使用することもできる。
本発明の薄膜トランジスタの実施例１を示す断面構成図である。 本発明の薄膜トランジスタの製造方法の実施例１を示す工程図である。 図１に示した薄膜トランジスタの一変形例を示した断面構成図である。 図１に示した薄膜トランジスタの他の変形例を示した断面構成図である。 本発明の薄膜トランジスタの実施例２を示す断面構成図である。 本発明の薄膜トランジスタの製造方法の実施例２を示す工程図である。 本発明の薄膜トランジスタを表示装置に備えられる薄膜トランジスタ（画素内の）に適用させた場合の製造の工程を示す図である。 本発明の薄膜トランジスタを表示装置に備えられる薄膜トランジスタ（周辺回路内の）に適用させた場合の製造の工程を示す図である。
符号の説明
１０１、３０１、４０１…絶縁基板、１０２…ソース電極、１０３…ドレイン電極、１０５、１０５'、３０５…バンク絶縁膜、１０６、３０７…半導体層、１０７、３０８…ゲート絶縁膜、１０８…ゲート電極、２０１…絶縁基板、２０２……バリア膜、３０２……外枠、３０３……ドレイン信号線、３０６……画素電極、３０９……ゲート信号線、４０２……第１信号配線、４０３……第２信号配線、４０４ａ、４０４ｂ、４０４ｃ、４０５ａ、４０５ｂ、４０５ｃ……電極、４０７……半導体層、４０９……第３信号配線、４１０……配線。

Claims (17)

  1. 絶縁基板上に、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
    前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
    前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする薄膜トランジスタ。
  2. 前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
    前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする請求項１、２のいずれかに記載の薄膜トランジスタ。
  4. 前記バンク絶縁膜は撥液性を有することを特徴とする請求項１、２のいずれかに記載の薄膜トランジスタ。
  5. 前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする請求項１、２のいずれかに記載の薄膜トランジスタ。
  6. 絶縁基板上に、マトリックス状に配置された複数の薄膜トランジスタを備え、
    前記薄膜トランジスタは、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
    前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
    前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする薄膜トランジスタ基板。
  7. 前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
    前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする請求項６に記載の薄膜トランジスタ基板。
  8. 半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする請求項６、７のいずれかに記載の薄膜トランジスタ基板。
  9. 前記バンク絶縁膜は撥液性を有することを特徴とする請求項６、７のいずれかに記載の薄膜トランジスタ基板。
  10. 前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする請求項６、７のいずれかに記載の薄膜トランジスタ基板。
  11. 絶縁基板上に、マトリックス状に配置された複数の薄膜トランジスタを備え、
    前記薄膜トランジスタは、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、少なくとも前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層と重畳して配置されるゲート電極を備えるものであって、
    前記ソース電極上に重ねられて第１バンク絶縁膜、前記ドレイン電極上に重ねられて第２バンク絶縁膜が形成され、
    前記半導体層、ゲート絶縁膜、およびゲート電極は、前記第１バンク絶縁膜と前記第２バンク絶縁膜の間の領域に埋設されていることを特徴とする表示装置。
  12. 前記第１バンク絶縁膜は、その側壁面が前記絶縁基板に対して逆テーパ状となっており、
    前記半導体層は、その側壁面が前記ソース電極およびドレイン電極の側壁面に当接するともに、前記ソース電極およびドレイン電極を乗り上げて形成されていることを特徴とする請求項１１に記載の表示装置。
  13. 半導体層、ゲート絶縁膜、およびゲート電極は塗布により形成されていることを特徴とする請求項１１、１２のいずれかに記載の表示装置。
  14. 前記バンク絶縁膜は撥液性を有することを特徴とする請求項１１、１２のいずれかに記載の表示装置。
  15. 前記絶縁基板に対して、前記ゲート電極の表面は前記バンク絶縁膜の表面よりも低く形成されていることを特徴とする請求項１１、１２のいずれかに記載の表示装置。
  16. 請求項６ないし９のいずれか記載の薄膜トランジスタ基板が組み込まれていることを特徴とするＩＣタグ装置。
  17. 請求項１ないし５のいずれか記載の薄膜トランジスタが組み込まれていることを特徴とするセンサ装置。
JP2008145753A 2008-06-03 2008-06-03 薄膜トランジスタおよびそれを用いた装置 Expired - Fee Related JP5325465B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008145753A JP5325465B2 (ja) 2008-06-03 2008-06-03 薄膜トランジスタおよびそれを用いた装置
US12/385,937 US8013327B2 (en) 2008-06-03 2009-04-24 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145753A JP5325465B2 (ja) 2008-06-03 2008-06-03 薄膜トランジスタおよびそれを用いた装置

Publications (2)

Publication Number Publication Date
JP2009295670A true JP2009295670A (ja) 2009-12-17
JP5325465B2 JP5325465B2 (ja) 2013-10-23

Family

ID=41378705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145753A Expired - Fee Related JP5325465B2 (ja) 2008-06-03 2008-06-03 薄膜トランジスタおよびそれを用いた装置

Country Status (2)

Country Link
US (1) US8013327B2 (ja)
JP (1) JP5325465B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518428A (ja) * 2010-01-27 2013-05-20 ポリマー・ビジョン・ベー・フェー 半導体装置およびその製造方法
JP2014145832A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び保護素子並びに画像表示装置
JP2017163133A (ja) * 2016-03-08 2017-09-14 日本放送協会 有機エレクトロルミネッセンス素子、表示装置、照明装置
JP2018078298A (ja) * 2012-01-18 2018-05-17 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101663194B1 (ko) * 2014-11-13 2016-10-07 동아대학교 산학협력단 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
WO2006051457A1 (en) * 2004-11-09 2006-05-18 Polymer Vision Limited Self-aligned process to manufacture organic transistors
WO2008117395A1 (ja) * 2007-03-26 2008-10-02 Pioneer Corporation 有機半導体素子及びその製造方法
JP2008258480A (ja) * 2007-04-06 2008-10-23 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、画素アレイの製造方法
JP2009010332A (ja) * 2007-05-25 2009-01-15 Panasonic Corp 有機トランジスタとその製造方法、およびそれを備える有機ｅｌディスプレイ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2394881A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP2004241397A (ja) 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US7132788B2 (en) * 2003-09-09 2006-11-07 Osram Opto Semiconductors Gmbh Optimal bank shapes for inkjet printing
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
WO2006051457A1 (en) * 2004-11-09 2006-05-18 Polymer Vision Limited Self-aligned process to manufacture organic transistors
JP2008520086A (ja) * 2004-11-09 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機トランジスタを製造するための自己整合プロセス
WO2008117395A1 (ja) * 2007-03-26 2008-10-02 Pioneer Corporation 有機半導体素子及びその製造方法
JP2008258480A (ja) * 2007-04-06 2008-10-23 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、画素アレイの製造方法
JP2009010332A (ja) * 2007-05-25 2009-01-15 Panasonic Corp 有機トランジスタとその製造方法、およびそれを備える有機ｅｌディスプレイ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518428A (ja) * 2010-01-27 2013-05-20 ポリマー・ビジョン・ベー・フェー 半導体装置およびその製造方法
JP2018078298A (ja) * 2012-01-18 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
US10483402B2 (en) 2012-01-18 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014145832A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び保護素子並びに画像表示装置
JP2017163133A (ja) * 2016-03-08 2017-09-14 日本放送協会 有機エレクトロルミネッセンス素子、表示装置、照明装置

Also Published As

Publication number Publication date
US8013327B2 (en) 2011-09-06
US20090294852A1 (en) 2009-12-03
JP5325465B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
CN101867017B (zh) 薄膜晶体管和用于制造薄膜晶体管的方法
US7919778B2 (en) Making organic thin film transistor array panels
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US7977144B2 (en) Thin film transistor array panel and manufacture thereof
US7700403B2 (en) Manufacturing method of semiconductor device
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
US20080036698A1 (en) Display
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
EP1815541B1 (en) Self-aligned process to manufacture organic transistors
US20070109457A1 (en) Organic thin film transistor array panel
JP5325465B2 (ja) 薄膜トランジスタおよびそれを用いた装置
WO2005024956A1 (ja) 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
CN102224580A (zh) 薄膜晶体管制造方法、薄膜晶体管以及电子装置
US20080258138A1 (en) Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
JP2010093093A (ja) 半導体装置およびその製造方法
US7719009B2 (en) Thin film transistor array panel and method of manufacture
KR20040052226A (ko) 전자 장치 및 전자 장치의 제조 방법
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
JP2007036006A (ja) 有機薄膜トランジスタ及びその製造方法
KR101393636B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
US20120032154A1 (en) Semiconductor device, display device and electronic equipment
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees