JP2010093093A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010093093A
JP2010093093A JP2008262351A JP2008262351A JP2010093093A JP 2010093093 A JP2010093093 A JP 2010093093A JP 2008262351 A JP2008262351 A JP 2008262351A JP 2008262351 A JP2008262351 A JP 2008262351A JP 2010093093 A JP2010093093 A JP 2010093093A
Authority
JP
Japan
Prior art keywords
source
organic
semiconductor device
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008262351A
Other languages
English (en)
Inventor
Masahiro Kawasaki
昌宏 川崎
Masashige Fujimori
正成 藤森
Takeo Shiba
健夫 芝
Tadashi Arai
唯 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008262351A priority Critical patent/JP2010093093A/ja
Publication of JP2010093093A publication Critical patent/JP2010093093A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 塗布技術や印刷技術を用いて形成した薄膜トランジスタを微細に形成し、さらに、ホトコンを低減することにより、高性能な薄膜トランジスタ、及びそれを用いた半導体装置を安価に提供すること。
【解決手段】 絶縁基板上に、ソース・ドレイン電極、ゲート絶縁膜、有機半導体層、ゲート電極の各部材が積層された薄膜トランジスタ、およびそのトランジスタを含む表示装置、ICタグ装置、センサー装置において、有機半導体層は塗布法もしくは印刷法で形成されており、ソース・ドレイン電極上の有機半導体層の概略パターン平面形状の少なくとも一部(少なくともチャネル長方向の端部)がソース・ドレイン電極上のパターン形状と自己整合的な形状である構成とした。
【選択図】 図1

Description

本発明は、有機半導体で薄膜トランジスタが構成される半導体装置の有機半導体層で生じるスプリットアウトを抑制する技術に関する。
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーディスプレイや、商品1つ1つを瞬時に識別することが可能なICタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン(a−Si)や多結晶シリコン(p−Si)を半導体に用いた薄膜トランジスタをスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いたTFTを作製するには、高価なプラズマ化学気相成長(CVD)装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、生産性が低いという問題がある。
このため、塗布法・印刷法で形成でき、安価に製品を提供することが可能な、有機物や金属酸化物を半導体層に用いた有機薄膜トランジスタや酸化物薄膜トランジスタが注目されている。
このように塗布法・印刷法で形成できる有機薄膜トランジスタでは、溶液を滴下する基板に、親液領域と撥液領域を設けて溶液の挙動を制御するという方法がしばしば用いられる。
特許文献1には、このような塗布・印刷に伴うスプレッドアウトの問題が開示され、その対策として、ゲート絶縁膜のチャネル領域の撥液性を低下させ、親液性に変化させる改質被覆について開示されている。
特開2005−354051号公報
本発明者らは、有機薄膜トランジスタを基板上に形成する上で、特許文献1を検討した。
特許文献1の段落番号0009には、そもそもゲート絶縁膜は撥液性で、ソース・ドレイン電極が親液性であり、それが原因で生じるスプレッドアウトの問題は、ソース・ドレイン電極との間に物理的な障壁を設けて有機半導体溶液の吸い上げを妨げるか、或いは、半導体溶液を過分に印刷することが開示されている。しかし、この方法は、プロセスが複雑化するとして、別の解決手段を模索し、チャネル領域にソース・ドレイン領域と同等か、それ以上の親液性を付与することで解決しようとしている。
しかし、本発明者らは、特許文献1で言及を避けたプロセスの煩雑化を低減する方法を検討した。
本発明の目的は、スプレッドアウトの発生を低減するOTFTの製造プロセスを提供することにある。
なお、特許文献1が提案する方式では、有機半導体層とソース・ドレイン電極との接着性が不十分で、有機半導体層とソース・ドレイン電極との界面での抵抗が増加して、結果的に有機薄膜トランジスタの電界効果移動度が減少するという問題がある。また、表面エネルギーが大きい(親液性)部分は一般的に微細なチャネル部になっており、この部分に有機半導体溶液を滴下する必要があるので、位置合せ精度の高い高価な有機半導体塗布・印刷装置を用いる必要がありコストがかかる。位置合せ精度の高い装置を使用しない場合には、合わせずれを考慮して、有機半導体層のパターンを大きく必要があり、微細な素子を作製することができないという問題がある。
本発明は、有機半導体溶液を塗布法や印刷法で形成する場合に、スプレッドアウトを防止するために、有機半導体層の形成の用いる半導体溶液に対して、ソース・ドレイン電極表面に親液処理を施した構成とする。具体的には、ソース・ドレイン電極表面に、半導体溶液に対して親水性の高い膜を付加する。半導体溶液に対して親水性の高い膜には、多様な種類があり、チャネル表面の状態に合せて、ソース・ドレイン電極表面に付加する最適な膜を選択することで、スプレッドアウトを防止することができる。また、ソース・ドレイン電極間の有機半導体層の長さがソース・ドレイン電極の長さよりも短い構成とするか、ソース・ドレイン電極間の距離(間隔)がソース電極およびドレイン電極のそれぞれの幅よりも短い構成にすること、双方組合わせることで、滴下することができる半導体溶液の許容量が増し、スプレッドアウトを防止することができる。
本発明の目的は、有機薄膜トランジスタを構成する有機半導体層のチャネル領域でのスプレッドアウトの発生を低減した半導体装置を提供することにある。
以下に図面を用いて本発明の実施の形態を詳細に説明する。
図1〜図4を用いて本発明の第1の実施例について説明する。図1に、本発明を用いたトップゲート構造を有する有機薄膜トランジスタの平面および断面概略図を示す。
透明基板101に、厚さ500μmのガラス基板を使用した。基板101は、ガラス以外にも、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英、サファイア等の無機基板、アクリル、エポキシ、ポリカーボネート、ポリアミド、ポリイミド、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン、フッ素樹脂等の膜を設けたものを用いてもよい。
その上に、反転印刷法を用い、Auのナノインクで厚さ300nmのソース電極102・ドレイン電極103を描画し、150℃で焼成した。ソース電極102及びドレイン電極103の材料は、導電体であれば特に限定されるものではなく、例えばAg、Cu、Pt、Pb等のナノインクやポリアニリンやポリ3,4-エチレンジオキシチオフェン/ポリスチレンスルフォネートのような有機導電体等で描画してもよい。ソース電極102及びドレイン電極103の描画に用いる手法は、反転印刷法の他に、スクリーン印刷法、インクジェット法、ホットスタンピング法、マイクロプリンティング法等がある。また、ソース電極102及びドレイン電極103は、Cu、Au、Ag、Pd、Pt、Taのような金属を用い、熱蒸着法、スパッタ法、電解重合法、無電解メッキ法、電気メッキ法等の公知の方法によって形成し、フォトリソグラフィー法、シャドーマスク法、レーザーアブレーション法等を用いて、所望の形状に加工してもよい。ソース電極102及びドレイン電極103は単層構造としてだけでなく、Al、Ti、Crを接着層として重ね合わせた構造でも使用できる。図2に示すように、ソース電極102とドレイン電極103との間隔は、ソース電極102の幅よりも短く、かつ、ドレイン電極103の幅よりも短く、また、ソース電極102に接続される配線はソース電極102よりも細く、ドレイン電極103に接続する配線の幅は、ドレイン電極103の幅よりも短く設計されている。
次に、基板を0.1mMのジメトキシベンゼンチオール溶液に30秒浸後、クロロホルムでリンスして、ソース電極102及びドレイン電極103上に第1改質被覆膜104である単分子層(親液性)を形成した。ジメトキシベンゼンチオール以外のメルカプトピリジン、クロロベンゼンチオール、ペンタフルオロベンゼンチオール、アミノベンゼンチオール等、チオール基(-SH)を有するものであれば全て用いることができるが、有機半導体層とソース・ドレイント電極間抵抗の増加を抑制するために、ベンゼン環を有する短鎖のチオールを使用するのがよい。ジメトキシベンゼンチオール、メルカプトピリジン、クロロベンゼンチオールは無臭なので、ベンゼンチオール等の悪臭の強い液体チオール類に比べ使用しやすい。本発明での第1改質被覆膜104である単分子層(親液性)の主な役割は、半導体溶液対するソース電極102及びドレイン電極103上の親液性を向上させることである。半導体溶液対するソース電極102及びドレイン電極103上の親液性が高い場合には、第1改質被覆膜104である単分子層(親液性)を形成しなくてもよい。ここで、半導体溶液対する親液性が高いというのは半導体溶液の溶媒の接触角が60度以下であることが望ましい。
次に、基板101もしくは、基板表面に形成した酸化シリコン膜上をオクタデシルトリクロロシランの第2改質被覆膜(撥液性)105である単分子膜で修飾することにより、ソース電極102及びドレイン電極103の間の領域(チャネル領域)を半導体溶液に対して撥液性に変質させる。第2改質被覆膜(撥液性)105である単分子膜には、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン、トルフロロプロピルメチルジクロロシラン、ヘキサメチルジシラザン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ―アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ヘプタデカフロロ−1,1,2,2−テトラハイドロデシル−1−トリメトキシシラン、オクタデシルトリエトキシシラン、デシルトリクロロシラン、デシルトリエトキシシラン、フェニルトリクロロシランのようなシラン系化合物や、1−ホスホノオクタン、1−ホスホノヘキサン、1−ホスホノヘキサデカン、1−ホスホノ−3,7,11,15−テトラメチルヘキサデカン、1−ホスホノ―2−エチルヘキサン、1−ホスホノ−2,4,4−トリメチルペンタン、1−ホスホノ−3,5,5−トリメチルヘキサンのようなホスホン酸系化合物等を用いてもよい。半導体溶液に対する撥液性が高い場合には、第2改質被覆膜(撥液性)105である単分子膜を形成しなくてもよい。但し、上述したように、第1改質被覆膜(親液性)104と第2改質被覆膜(撥液性)105とはそれぞれ省略できる場合があるが、双方を省略することはできない。ここで、半導体溶液に対する撥液性が高いというのは半導体溶液の溶媒の接触角が90度以上であることが望ましく、ソース電極102及びドレイン電極103との接触角の差が60度以上であることが望ましい。
次に、TIPS−ペンタセン溶液をインクジェットで塗布し、100℃で焼成して有機半導体層106を形成した。有機半導体層106は銅フタロシアニン、ルテチウムビスフタロシアニン、アルミニウム塩化フタロシアンニンのようなフタロシアニン系化合物、TIPS−ペンタセン、TES−アントラジチオフェンのような縮合多環芳香族系化合物、ポリアニリン、ポリチエニレンビニレン、ポリ(3−ヘキシルチオフェン)、ポリ(3−ブチルチオフェン)、ポリ(3−デシルチオフェン)、ポリ(9,9−ジオクチルフルオレン)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)のような共役系ポリマー等を用い、インクジェット法、スプレー法、スピンコート法、ロールコート法、スクリーン印刷法等によって形成することができる。
本発明では半導体溶液201に対して、ソース電極102及びドレイン電極103上が親液性に、ソース電極102及びドレイン電極103の間のチャネル領域が撥液性になるように、積極的にソース電極102及びドレイン電極103の表面に親液化処理又は親液性の膜を形成する。このため、インクジェット等の塗布装置から噴出された半導体溶液201が、ソース電極102もしくはドレイン電極103の一部にかかりさえすれば、図2に示すように、一方の電極上に広がり、チャネル領域を乗り越えて他方の電極上にも広げることができる。このため、半導体溶液をチャネル領域に直接滴下させる必要がなく、塗布装置の位置合わせマージンを考慮しても、素子の微細化が可能になる。ソース電極102及びドレイン電極103の一方の電極に滴下された半導体溶液201は、ソース電極102とドレイン電極103との間隔が狭いほど他方の電極にまで到達しやすく、チャネル長は20μm以下であることが望ましい。図3は、ソース電極102とドレイン電極103との間隔を変化させた場合の平面図である。半導体溶液201がチャネル部を乗り越えて、親液性のソース・ドレイン電極上に自己整合的(ソース・ドレイン電極の端部と半導体溶液の端部が重なるようになること)に広がる。このような構造では、基板101の裏からの光が半導体に照射される量を抑制することができるので、液晶表示装置に使用する際にはホトコンを抑えることができる。また、チャネル部の有機半導体層106の両端にくぼみが生じ、ソース電極102およびドレイン電極103間の有機半導体層106の長さが、ソース電極102およびドレイン電極103の長さよりも短くなっている様子もわかる。このくぼみはソース電極102とドレイン電極103との間隔が狭いほど小さく抑えることができる。半導体溶液201に対して、ソース電極102およびドレイン電極103の表面が親液性に、ソース電極102とドレイン電極103の間が撥液性になるように調整することで、チャネル領域の有機半導体層107の表面粗さをソース電極102およびドレイン電極103の上の有機半導体層106の表面粗さ比べて小さくできるため良好なトランジスタ特性が得られる。また、ソース電極102およびドレイン電極103上の有機半導体層106の厚さ最大値は50nm以下に、ソース電極102およびドレイン電極103間の有機半導体層106の厚さの最小値は100nm以上になる。ソース電極102およびドレイン電極103をチャネル幅よりも長くした場合には、図4のように、半導体溶液の端部はソース電極102とドレイン電極103のチャネル方向の端部と重なり、チャネル幅方向は端部まで覆わない形状になる。
次に、有機半導体層106を覆うように、フッ素系樹脂(サイトップ)を塗布し、100℃で焼成して厚さ500nmのゲート絶縁膜107を形成した。ゲート絶縁膜107は、フッ素系樹脂(サイトップ)以外にも、ポリビニルフェノール、ポリビニルアルコール、ポリイミド、ポリアミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ(パーフロロエチレン−コ−ブテニルビニルエーテル)、ポリイソブチレン、ポリ(4−メチル−1−ペンテン)、ポリ(プロピレン−コ−(1−ブテン))、ベンゾシクロブテン樹脂等の有機膜や酸化シリコン、窒化シリコン等の無機膜、さらにはそれらの積層膜等を用いることができる。また、塗布法はスピンコート法の他に、インクジェット法、スプレー法やスピンコート法を用いることができる。
次に、ゲート絶縁膜107の上に、Agのナノインクで厚さ300nmのゲート電極108をインクジェット法で描画し、150℃で焼成した。ゲート電極108の材料は、導電体であれば特に限定されるものではなく、例えばAu、Cu、Pt、Pb等のナノインクやポリアニリンやポリ3,4-エチレンジオキシチオフェン/ポリスチレンスルフォネートのような有機導電体等で描画してもよい。ゲート電極108の描画に用いる手法は、また、塗布法はインクジェット法の他に、スプレー法やスピンコート法を用いることができる。
最後に基板の全面を覆うようにフッ素系樹脂(サイトップ)を300nmの厚さにスピンコートし、120℃で焼成して保護膜109形成した。保護膜109はフッ素系樹脂(サイトップ)に限らず、酸化シリコン、窒化シリコン等の無機膜、ポリビニルフェノール、ポリビニルアルコール、ポリアミド、ポリイミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ(パーフロロエチレン−コ−ブテニルビニルエーテル)、ポリイソブチレン、ポリ(4−メチル−1−ペンテン)、ポリ(プロピレン−コ−(1−ブテン))、ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。
本実施例を用いて形成された薄膜トランジスタは、液晶や有機EL表示装置のスイッチング素子、センサーやICタグの回路等に用いられる。
図5を用いて本発明の第2の実施例について説明する。図5に、本発明を用いたボトムゲート構造を有する有機薄膜トランジスタの断面概略図を示す。
透明な基板101に、厚さ500μmのガラス基板を使用した。基板101は、ガラス以外にも、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英、サファイア等の無機基板、アクリル、エポキシ、ポリカーボネート、ポリアミド、ポリイミド、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン、フッ素樹脂等の膜を設けたものを用いてもよい。
その上に、反転印刷法を用い、Auのナノインクで厚さ100nmのゲート電極108を描画し、150℃で焼成した。ゲート電極108の材料は、導電体であれば特に限定されるものではなく、例えばAg、Cu、Pt、Pb等のナノインクやポリアニリンやポリ3,4-エチレンジオキシチオフェン/ポリスチレンスルフォネートのような有機導電体等で描画してもよい。ゲート電極108の描画に用いる手法は、反転印刷法の他に、スクリーン印刷法、インクジェット法、ホットスタンピング法、マイクロプリンティング法等がある。また、上記ゲート電極は、Cu、Au、Ag、Pd、Pt、Taのような金属を用い、熱蒸着法、スパッタ法、電解重合法、無電解メッキ法、電気メッキ法、等の公知の方法によって形成し、フォトリソグラフィー法、シャドーマスク法、レーザーアブレーション法等を用いて、所望の形状に加工してもよい。ゲート電極は単層構造としてだけでなく、Al、Ti、Crを接着層として重ね合わせた構造でも使用できる。
次に、フッ素系樹脂(サイトップ)を塗布し、100℃で焼成して厚さ500nmのゲート絶縁膜107を形成した。ゲート絶縁膜107は、フッ素系樹脂(サイトップ)以外にも、ポリビニルフェノール樹脂等の有機膜や酸化シリコン等の無機膜、さらにはそれらの積層膜等を用いることができる。また、塗布法はスピンコート法の他に、インクジェット法、スプレー法やスピンコート法を用いることができる。
次に、実施例1と同様の方法で、ソース電極102、ドレイン電極103、ソース電極102及びドレイン電極103上の第1改質被覆膜104である単分子層(親液膜)、第2改質被覆膜105であるチャネル領域の単分子膜(撥液性)、有機半導体層106、および保護膜109を順次形成してトランジスタを形成した。尚、ソース電極102及びドレイン電極103が半導体溶液に対して親液性である場合には、ソース電極102及びドレイン電極103上の第1改質被覆膜104である単分子層(親液膜)の形成を省略でき、ゲート絶縁膜107が半導体溶液に対して撥液性である場合には、チャネル領域の撥液膜105の形成を省略することができる。
但し、上述したように、第1改質被覆膜(親液性)104と第2改質被覆膜(撥液性)105とはそれぞれ省略できる場合があるが、双方を省略することはできない。
本実施例を用いて形成された薄膜トランジスタは、液晶や有機EL表示装置のスイッチング素子、センサーやICタグの回路等に用いられる。
(本明細書に含まれる発明の説明)
本明細書に含まれる代表的な発明を列挙すると次の通りである。
(1)有機薄膜トランジスタを備えた半導体装置の製造方法であって、以下の工程(a)〜(c)を備えたことを特徴とする半導体装置の製造方法。
(a)第1層の上に、ソース・ドレイン電極を形成する工程
(b)前記(a)工程後、前記ソース・ドレイン電極を親液化する工程
(c)前記(b)工程後、前記ソース・ドレイン電極上及び前記ソース・ドレイン電極間の領域上に、有機半導体層を、塗布法又は印刷法で形成する工程
特許文献1の段落番号0009に記載したような、スプレッドアウトを防止するために多量の半導体溶液を塗布する方法を用いた場合に、ソース・ドレイン電極の表面を積極的に親液化することにより、ソース・ドレイン電極に挟まれる領域に概ね納めることができる供給量の幅が広くなるので、供給量バラツキに対する耐性が向上するので、スプレッドアウトを防止した半導体装置を再現性高く製造できる。
(2)(1)において、以下の工程(d)〜(e)をなすことによりボトムゲート型有機薄膜トランジスタを形成することを特徴とする半導体装置の製造方法。
(d)前記(a)工程前に、基板上にゲート電極を形成する工程
(e)前記(d)工程後で、かつ、前記(a)工程前に、前記ゲート電極上に前記第1層としてゲート絶縁膜を形成する工程。
(3)(1)において、以下の工程(f)〜(g)をなすことによりトップゲート型有機薄膜トランジスタを形成することを特徴とする半導体装置の製造方法。
(f)前記(c)工程後に、ゲート絶縁膜を形成する工程
(g)前記(f)工程後に、ゲート電極を形成する工程。
(4)基板上に、有機薄膜トランジスタを備えた半導体装置において、前記有機薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、ソース・ドレイン電極上に形成された有機半導体層を備え、前記有機半導体層のチャネル長方向の一部が、ソース・ドレイン電極の前記チャネル長方向外縁の一部と重なっていることを特徴とする半導体装置。
(1)の製造方法で形成した場合、ソース・ドレイン電極の下地膜とソース・ドレイン電極の表面エネルギーの差が大きくなるので、半導体溶液のソース・ドレイン電極のチャネル長方向の端部まで広がった後、半導体溶液が濡れ広がりにくくなる。従って、ソース・ドレイン電極のチャネル長方向の端部まで広がるように半導体溶液を供給できるようになる。その結果、塗布、印刷する装置の供給量制御範囲で供給量がバラついたとしても、ソース・ドレイン電極間に挟まれる領域で、大きな接触角まで半導体溶液を保持できるので、そのようなバラツキが発生しても、ソース・ドレイン電極間に挟まれる領域で保持できるのである。つまり、(1)の製造方法により、この構造が初めて実現できるのである。なお、特許文献1の0009に記載された内容では、ソース・ドレイン電極の下地膜とソース・ドレイン電極の表面エネルギーの差が小さいので、半導体溶液が濡れ広がりやすく、半導体溶液を塗布、印刷する装置の供給量制御範囲での製造ができなかった。
以下、この(4)の種々の形態を列挙する。
(5)(4)において、前記有機半導体層は塗布法もしくは印刷法で形成可能な材料で構成されており、前記有機半導体層を構成する有機半導体材料を溶剤に溶かした溶液に対して親液である場合に親液性があり、前記有機半導体層を構成する有機半導体材料を溶剤に溶かした溶液に対して撥液である場合に撥液性があるとした場合に、前記ソース・ドレイン電極の表面が親液性を高める処理がなされているか又は前記ソース・ドレイン電極の親液性より高い親液性を有する第1改質被覆膜が形成されており、前記ソース・ドレイン電極間の下層の表面が撥液性を備えているか又は撥液性を付与する第2改質被覆膜が形成されていることを特徴とする半導体装置。
(6)(4)において、ゲート絶縁膜はフッ素を含有する有機膜であることを特徴とする半導体装置。
(7)(4)において、前記第1改質被覆膜には、窒素、フッ素、塩素、硫黄の少なくとも何れかが含有されていることを特徴とする半導体装置。
(8)(4)において、前記第1改質被覆膜に、ベンゼン環を有する有機物が含有されていることを特徴とする半導体装置。
(9)(8)において、前記第1改質被覆膜は、ジメトキシベンゼンチオール、メルカプトピリジン、クロロベンゼンチオール、ペンタフルオロベンゼンチオール、アミノベンゼンチオール膜のいずれかであることを特徴とする半導体装置。
(10)(4)において、前記第2改質被覆膜はフッ素を含有する有機膜であることを特徴とする有機半導体装置。
(11)(4)において、前記ソース・ドレイン電極間の半導体層の長さが、前記ソース・ドレイン電極の長さ未満であることを特徴とする半導体装置。
(12)(4)において、前記ソース・ドレイン電極間の半導体層の長さが、前記ソース・ドレイン電極の長さ未満であることを特徴とする半導体装置。
(13)(4)において、前記ソース・ドレイン電極間の半導体層のチャネル長方向の長さが、前記ソース・ドレイン電極のチャネル幅方向の長さ未満であることを特徴とする半導体装置。
(14)基板上に、薄膜トランジスタを備えた半導体装置において、前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、ソース・ドレイン電極上に形成された有機半導体層を備え、前記有機半導体層は塗布法もしくは印刷法で形成可能な材料で構成されており、前記ソース・ドレイン電極間の半導体層のチャネル長方向の長さが、ソース電極およびドレイン電極のチャネル幅方向の長さ未満であることを特徴とする半導体装置。
(15)基板上に、薄膜トランジスタを備えた半導体装置において、前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、ソース・ドレイン電極上に形成された有機半導体層を備え、前記有機半導体層は塗布法もしくは印刷法で形成可能な材料で構成されており、ソース電極とドレイン電極との間隔であるチャネル幅が、ソース電極およびドレイン電極の幅よりも短いことを特徴とする半導体装置。
(16)基板上に、薄膜トランジスタを備えた半導体装置において、前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、ソース・ドレイン電極上に形成された有機半導体層を備え、前記有機半導体層は塗布法もしくは印刷法で形成可能な材料で構成されており、ソース・ドレイン電極上の有機半導体層の厚さが最大値が50nm以下であり、ソース・ドレイン電極間の半導体層の厚さの最小値が100nm以上であることを特徴とする半導体装置。
(17)(14)〜(16)において、前記有機半導体層は、ジメトキシベンゼンチオール、メルカプトピリジン、クロロベンゼンチオール、ペンタフルオロベンゼンチオール、アミノベンゼンチオールのいずれかで構成された膜を含むことを特徴とする半導体装置。
本発明の一実施形態における薄膜トランジスタの平面構造である。 本発明の一実施形態における半導体溶液の動きを示した一例である。 本発明の一実施形態における薄膜トランジスタの平面構造である。 本発明の一実施形態における薄膜トランジスタの平面構造である。 本発明の一実施形態における薄膜トランジスタの断面構造である。
符号の説明
101…絶縁基板、102…ソース電極、103…ドレイン電極、104…第1改質被覆膜(親液性)、105…第2改質被覆膜(撥液性)、106…有機半導体層、107…ゲート絶縁膜、108…ゲート電極、109…保護膜、201…有機半導体溶液

Claims (13)

  1. 有機薄膜トランジスタを備えた半導体装置の製造方法であって、
    以下の工程(a)〜(c)を備えたことを特徴とする半導体装置の製造方法。
    (a)第1層の上に、ソース・ドレイン電極を形成する工程
    (b)前記(a)工程後、前記ソース・ドレイン電極を親液化する工程
    (c)前記(b)工程後、前記ソース・ドレイン電極上及び前記ソース・ドレイン電極間の領域上に、有機半導体層を、塗布法又は印刷法で形成する工程
  2. 請求項1において、以下の工程(d)〜(e)をなすことによりボトムゲート型有機薄膜トランジスタを形成することを特徴とする半導体装置の製造方法。
    (d)前記(a)工程前に、基板上にゲート電極を形成する工程
    (e)前記(d)工程後で、かつ、前記(a)工程前に、前記ゲート電極上に前記第1層としてゲート絶縁膜を形成する工程
  3. 請求項1において、以下の工程(f)〜(g)をなすことによりトップゲート型有機薄膜トランジスタを形成することを特徴とする半導体装置の製造方法。
    (f)前記(c)工程後に、ゲート絶縁膜を形成する工程
    (g)前記(f)工程後に、ゲート電極を形成する工程
  4. 基板上に、有機薄膜トランジスタを備えた半導体装置において、
    前記有機薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、ソース・ドレイン電極上に形成された有機半導体層を備え、
    前記有機半導体層のチャネル長方向の一部が、ソース・ドレイン電極の前記チャネル長方向外縁の一部と重なっていることを特徴とする半導体装置。
  5. 請求項4において、
    前記有機半導体層は塗布法もしくは印刷法で形成可能な材料で構成されており、
    前記有機半導体層を構成する有機半導体材料を溶剤に溶かした溶液に対して親液である場合に親液性があり、
    前記有機半導体層を構成する有機半導体材料を溶剤に溶かした溶液に対して撥液である場合に撥液性があるとした場合に、
    前記ソース・ドレイン電極の表面が親液性を高める処理がなされているか又は前記ソース・ドレイン電極の親液性より高い親液性を有する第1改質被覆膜が形成されており、
    前記ソース・ドレイン電極間の下層の表面が撥液性を備えているか又は撥液性を付与する第2改質被覆膜が形成されていることを特徴とする半導体装置。
  6. 請求項4において、
    ゲート絶縁膜はフッ素を含有する有機膜であることを特徴とする半導体装置。
  7. 請求項4において、
    前記第1改質被覆膜には、窒素、フッ素、塩素、硫黄の少なくとも何れかが含有されていることを特徴とする半導体装置。
  8. 請求項4において、
    前記第1改質被覆膜に、ベンゼン環を有する有機物が含有されていることを特徴とする半導体装置。
  9. 請求項8において、
    前記第1改質被覆膜は、ジメトキシベンゼンチオール、メルカプトピリジン、クロロベンゼンチオール、ペンタフルオロベンゼンチオール、アミノベンゼンチオール膜のいずれかであることを特徴とする半導体装置。
  10. 請求項4において、
    前記第2改質被覆膜はフッ素を含有する有機膜であることを特徴とする有機半導体装置。
  11. 請求項4において、
    前記ソース・ドレイン電極間の半導体層のチャネル幅方向の長さが、前記ソース・ドレイン電極の長さ未満であることを特徴とする半導体装置。
  12. 請求項4において、
    前記ソース・ドレイン電極間の間隔が、前記ソース・ドレイン電極の電極幅よりも短いことを特徴とする半導体装置。
  13. 請求項4において、
    前記ソース・ドレイン電極上の半導体の厚さ最大値が50nm以下であり、
    前記ソース・ドレイン電極間の半導体層の厚さの最小値が100nm以上であることを特徴とする半導体装置。
JP2008262351A 2008-10-09 2008-10-09 半導体装置およびその製造方法 Pending JP2010093093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008262351A JP2010093093A (ja) 2008-10-09 2008-10-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262351A JP2010093093A (ja) 2008-10-09 2008-10-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010093093A true JP2010093093A (ja) 2010-04-22

Family

ID=42255536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262351A Pending JP2010093093A (ja) 2008-10-09 2008-10-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010093093A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073090A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
WO2013073087A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機el表示素子、および有機el表示装置
WO2013084676A1 (ja) * 2011-12-08 2013-06-13 東京エレクトロン株式会社 有機トランジスタ及びその製造方法
CN103384911A (zh) * 2011-11-14 2013-11-06 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
JP2014171966A (ja) * 2013-03-08 2014-09-22 Yamagata Univ 撥液性表面への塗布方法
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8994186B2 (en) 2011-06-21 2015-03-31 Panasonic Corporation Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US9024449B2 (en) 2011-06-21 2015-05-05 Panasonic Corporation Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2005159367A (ja) 2003-11-26 2005-06-16 Lucent Technol Inc 多結晶有機半導体のパターン形成された領域を有するデバイスおよびその製造方法
JP2005289054A (ja) 2004-03-11 2005-10-20 Canon Inc 基板、導電性基板、微細構造基板、有機電界効果型トランジスタおよびそれらの製造方法
JP2006024862A (ja) 2004-07-09 2006-01-26 Nippon Hoso Kyokai <Nhk> 有機トランジスタおよび有機トランジスタの製造方法
JP2006261423A (ja) 2005-03-17 2006-09-28 Ricoh Co Ltd 薄膜トランジスタ及びそれを用いた画像表示装置
JP2007318024A (ja) 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2008071867A (ja) * 2006-09-13 2008-03-27 Brother Ind Ltd 有機トランジスタおよび有機トランジスタの製造方法
JP2008186885A (ja) 2007-01-29 2008-08-14 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2005159367A (ja) 2003-11-26 2005-06-16 Lucent Technol Inc 多結晶有機半導体のパターン形成された領域を有するデバイスおよびその製造方法
JP2005289054A (ja) 2004-03-11 2005-10-20 Canon Inc 基板、導電性基板、微細構造基板、有機電界効果型トランジスタおよびそれらの製造方法
JP2006024862A (ja) 2004-07-09 2006-01-26 Nippon Hoso Kyokai <Nhk> 有機トランジスタおよび有機トランジスタの製造方法
JP2006261423A (ja) 2005-03-17 2006-09-28 Ricoh Co Ltd 薄膜トランジスタ及びそれを用いた画像表示装置
JP2007318024A (ja) 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2008071867A (ja) * 2006-09-13 2008-03-27 Brother Ind Ltd 有機トランジスタおよび有機トランジスタの製造方法
JP2008186885A (ja) 2007-01-29 2008-08-14 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994186B2 (en) 2011-06-21 2015-03-31 Panasonic Corporation Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US9024449B2 (en) 2011-06-21 2015-05-05 Panasonic Corporation Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
US8907344B2 (en) 2011-11-14 2014-12-09 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
CN103370775A (zh) * 2011-11-14 2013-10-23 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103384911A (zh) * 2011-11-14 2013-11-06 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
WO2013073090A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
US8941115B2 (en) 2011-11-14 2015-01-27 Panasonic Corporation Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8969884B2 (en) 2011-11-14 2015-03-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
WO2013073087A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機el表示素子、および有機el表示装置
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
WO2013084676A1 (ja) * 2011-12-08 2013-06-13 東京エレクトロン株式会社 有機トランジスタ及びその製造方法
JP2014171966A (ja) * 2013-03-08 2014-09-22 Yamagata Univ 撥液性表面への塗布方法

Similar Documents

Publication Publication Date Title
JP2010093093A (ja) 半導体装置およびその製造方法
US7638358B2 (en) Display device and manufacturing method thereof
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2008042043A (ja) 表示装置
JP5268290B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2009277832A (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP5325465B2 (ja) 薄膜トランジスタおよびそれを用いた装置
JP4622630B2 (ja) 薄膜トランジスタの製造方法
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
JP5868757B2 (ja) 薄膜トランジスタとその製造方法及び表示装置
US7960207B2 (en) Organic thin film transistor and method of fabricating the same
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5987274B2 (ja) アクティブマトリクス基板
US20180061892A1 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6241573B2 (ja) 電子デバイスの製造方法
US10243157B2 (en) Thin film transistor array and image display device
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR20080044436A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140217

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140328