JP2006261423A - 薄膜トランジスタ及びそれを用いた画像表示装置 - Google Patents

薄膜トランジスタ及びそれを用いた画像表示装置 Download PDF

Info

Publication number
JP2006261423A
JP2006261423A JP2005077363A JP2005077363A JP2006261423A JP 2006261423 A JP2006261423 A JP 2006261423A JP 2005077363 A JP2005077363 A JP 2005077363A JP 2005077363 A JP2005077363 A JP 2005077363A JP 2006261423 A JP2006261423 A JP 2006261423A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film transistor
thin film
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005077363A
Other languages
English (en)
Other versions
JP4843236B2 (ja
Inventor
Ikue Kawashima
伊久衞 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005077363A priority Critical patent/JP4843236B2/ja
Publication of JP2006261423A publication Critical patent/JP2006261423A/ja
Application granted granted Critical
Publication of JP4843236B2 publication Critical patent/JP4843236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 この発明は、トランジスタのOFF電流が少なく、トランジスタのON電流のばらつきが少ない安価な薄膜トランジスタを提供する。
【解決手段】 この発明の薄膜トランジスタは、トランジスタ電流を制御するゲート電極2、チャネル部に流れる電流を与えるためのソース電極5、チャネル部に流れる電流を取り出すためのドレイン電極6、および電流が流れる領域であるチャネル部40とから構成され、チャネル部40が孤立した複数の領域に分割された半導体層40a…で構成されている。
【選択図】 図4

Description

この発明は、薄膜トランジスタ及びそれを用いた画像表示装置に関し、特に半導体層として有機半導体層を用いた薄膜トランジスタに関するものである。
液晶を表示素子とした電子ブックや電気泳動を表示素子とした電子ブックなどが製品として発売され、紙に代わる表示媒体として話題を呼んでいる。また、オフィスにおいても紙の消費の増大にともない,紙に替わるメディアとして,電子ペーパーの実用化が期待されている。
電子ブックにおいては、液晶や電気泳動素子を駆動するアクティブマトリックス薄膜トランジスタとしてガラス基板上に形成されたアモルファスシリコン半導体が半導体材料として使用されている。しかし、電子ペーパーにおいては、基板として、フィルム基板を用いる必要があるため、200℃以上の高温プロセスが使えない。その観点から、フィルム基板上に低温プロセスで薄膜トランジスタが形成可能な有機半導体を用いた薄膜トランジスタが電子ペーパーに用いるアクティブマトリックス薄膜トランジスタとして注目されている。
マトリックス状に薄膜トランジスタを形成する場合、隣接するトランジスタ同士を電気的に分離する必要があるため、半導体層をパターニングする必要がある。有機半導体層をパターニングする方法としては、特許文献1で開示されているようなレーザー照射を用いる方法、特許文献2で開示されているインクジェット印刷を用いる方法、特許文献3で開示されている材料を含有する溶液の液滴を噴射する方法などがある。
また、有機半導体層に限らず、機能性材料をパターニングする一般的な方法としては、特許文献4で開示されているフォトリソグラフィー法を用いる方法がある。
上記した従来技術の中で、フォトリソグラフィー法を用いる技術は、微細なパターンが形成できるというメリットがあるが、工程がレジスト塗布からエッチングを経てレジスト除去など工程数が多く、また工程によるダメージも多いため、有機半導体を用いたアクティブマトリックス薄膜トランジスタ形成にはコストや性能の面で問題が多い。
また、レーザー照射を用いる方法については工程によるダメージが多いため、有機半導体を用いたアクティブマトリックス薄膜トランジスタ形成には性能の面で問題が多い。
一方、インクジェット印刷や液滴を噴射する方法は工程が少なく済み、有機半導体層に与えるダメージが少なく、コストや性能の面でメリットがあるが、有機半導体を溶解または溶融させた液滴を滴下する方法であるため、液滴の体積のばらつき、滴下速度のばらつき、滴下する液滴の滴下位置精度のばらつき、滴下する面の表面性の違いなどにより、滴下して形成された有機半導体層の面積がばらついてしまう問題がある。
図1は、ボトムゲートボトムコンタクト型の有機薄膜トランジスタを示す模式的断面図である。この有機薄膜トランジスタの構造は、基板1上にゲート電極2を設け、このゲート電極2を被覆するように、ゲート絶縁膜3が形成される。そして、このゲート絶縁膜3上にソース電極5、ドレイン電極6が設けられ、このソース電極5、ドレイン電極6間及びこれらの上に有機半導体層4が設けられる。この種の薄膜トランジスタにおけるチャネル部の長さはソース電極5とドレイン電極6の間の間隔で規定されるが、チャネル部の幅を規定する方法は2つの方法がある。
一つの方法はソース電極(またはドレイン電極6)の幅を規定することにより、チャネル部の幅を規定する方法がある。図2はソース電極(またはドレイン電極6)の幅を規定してチャネル幅を規定したものを示す平面図である。この場合には、半導体層4は、図2に示すように、ソース電極(またはドレイン電極6)の幅よりも広くなるように形成される。
一方、他の方法として半導体層4の幅を規定することにより、チャネル部の幅を規定する方法がある。図3は半導体層4の幅を規定することにより、チャネル部の幅を規定したものを示す平面図である。この場合には、半導体層は図3に示すようにソース電極(またはドレイン電極6)の幅よりも狭くなるように形成される。
特表2005−500558号公報 特表2003−518332号公報 特開2004−133050号公報 特開2004−064059号公報
しかしながら、図2に示す構成の場合は、チャネルの幅がソース電極5(またはドレイン電極6)の幅で規定されるため、有機半導体層4の面積がばらついてもチャネル幅はばらつかないというメリットがある。しかし、ソース電極5(またはドレイン電極6)をはみ出して形成された半導体層4は、ゲート電極2でトランジスタを遮断した場合でもチャネル部としては寄与しない代わりに抵抗成分としては寄与するため、結果的にトランジスタのオフ(OFF)電流が増加してしまうという欠点がある。
一方、図3に示す構成の場合には、半導体層4の幅でチャネル部の幅が規定されるため、チャネルに寄与する部分以外の半導体層はないため、トランジスタのOFF電流の不要な増加を招く心配は無い。しかし、チャネル部の幅が半導体層の幅のばらつきに依存するため、液滴を滴下する方法で半導体層を形成する場合には、トランジスタのオン(ON)電流がばらついてしまうという欠点を有する。
この発明は、上述した問題点を解消するためになされたものにして、トランジスタのOFF電流が少なく、トランジスタのON電流のばらつきが少ない安価な薄膜トランジスタを提供することにある。
この発明の薄膜トランジスタは、ゲート電極部、ソース電極部、ドレイン電極部、およびチャネル部とから構成され、前記チャネル部が複数の領域に分割されていることを特徴とする。
前記複数のチャネル部は、孤立した複数の領域に分割された半導体層で構成すればよい。
また、前記半導体層は前記ソース電極部および前記ドレイン電極部に対して電気的に接触して形成すればよい。
前記半導体層としては、有機半導体を用いると良く、半導体材料を含む液滴を滴下させて形成すると良い。
また、この発明の画像表示装置は、上記に記載の薄膜トランジスタをアクティブ素子として用いたことを特徴とする。
この発明によれば、チャネル部が複数の領域に分割されていることにより、チャネル幅のばらつきを平均化することが可能になり、トランジスタのON電流のばらつきをトランジスタ素子間で抑えることが可能になる。
複数のチャネル部は、孤立した複数の領域に分割された半導体層で形成することにより、容易に複数のチャネル部分を形成できる。
また、複数の半導体層が単一のソース電極部および単一のドレイン電極部に対して電気的に接触して形成されていることにより、一つのトランジスタ内に複数のチャンル部分を形成することが可能になる。
また、半導体材料として有機半導体を用いることにより、液滴を滴下して半導体層を形成することが容易になる。
以下、この発明の実施形態につき図面を参照して説明する。図4は、この発明の実施に形態にかかる有機薄膜トランジスタの構成を示す平面図である。なお、従来例と同一もしくは相当部分には同一符号を付している。
この実施形態にかかる有機薄膜トランジスタは、図1に示すボトムゲートボトムコンタクト型の有機薄膜トランジスタであり、その構成は図4に示すように、単一のゲート電極2、ゲート絶縁膜3、単一のソース電極5、単一のドレイン電極6とチャネル部を構成する半導体層40とからなる。
この発明の特徴とするところは、チャネル部が複数の領域に分かれていることである。より具体的には、チャネル部を構成する半導体層40が孤立した複数の領域40a…に形成されていることにより、複数のチャネル領域に分割したものである。この実施形態では、3つの半導体層40a…に分割し、これら3つの半導体層40a…でチャネル部を構成する半導体層40としている。
この発明で用いるゲート電極材料、ソース電極材料、ドレイン電極材料としては、真空蒸着法で作成するAu膜、Al膜、Cr膜やスクリーン印刷法で形成される銀膜、インクジェット法やディスペンサーを用いて形成される銀や金のナノメタル膜などが上げられる。
また、この発明で用いる半導体材料としては、アモルファスシリコン材料などの無機材料もあるが、この発明で特に有効な材料としては、有機半導体材料であり、ペンタセンなどの低分子材料や低分子材料を溶解可能にさせたプリカーサー、チオフェン系の高分子有機半導体材料、トリアリリールアミン系の高分子有機半導体材料などが上げられる。特に、高分子有機半導体材料は有機溶媒に可溶であるため、この発明には好適である。有機半導体材料で半導体層40を構成する場合、インクジェット法やディスペンサーを用いて形成される。
そして、半導体材料を含む液滴を滴下させて形成する工程がソース電極およびドレイン電極を形成した後の工程で行うことにより、半導体層に損傷を与えることなく、容易に半導体層とソース電極およびドレイン電極との電気的な導通が可能になる。
この発明の利点を上記した図2および図3に示す構成と比較して述べる。図2の構成においては、ドレイン電極6をはみ出して形成された半導体層4は、ゲート電極2でトランジスタを遮断した場合でもチャネル部としては寄与しない代わりに抵抗成分としては寄与する。この結果、トランジスタのOFF電流が増加してしまうという欠点がある。これに対して図4に示すこの発明の構成においては、各有機半導体層40aの幅の合計でチャネル部の幅が規定されるため、チャネルに寄与する部分以外の半導体層はないため、トランジスタのOFF電流の不要な増加を招く心配は無い。
また、図3に示す構成においては、チャネル部の幅が有機半導体層4の幅のばらつきに依存するため、トランジスタのON電流がばらついてしまうという欠点がある。これに対して、図4に示すこの発明の構成においては、有機半導体40が複数の領域40a…に分割されているため、トータルのチャネル幅は複数の半導体層40a…の合計で決まるため、個々の有機半導体層40aの幅のばらつきが平均化され、トランジスタのON電流のばらつきが小さい薄膜トランジスタが実現できる。
次に、この発明を具体的実施例に基づき説明する。また、比較のために比較例も作成した。
(比較例1)
まず、比較例1を次のように作成した。
光学研磨したガラス基板1上に厚さ100nmのAl膜を真空蒸着法により成膜して、フォトリソグラフィーおよびエッチングを行い、ゲート電極2を形成した。ゲート電極2を形成後、シアノエチルプルラン絶縁膜(信越化学株式会社製 シアノレジンCR−S)をスピンコートし、ホットプレートを用い100℃で30分乾燥させて、ゲート絶縁膜3を形成した。このゲート絶縁膜3の膜厚は200nmとした。
次に、ゲート絶縁膜3上に厚さ50nmのAu膜をシャドウマスクを用いて真空蒸着法により成膜して、ソース電極5およびドレイン電極6を形成した。ソース電極5とドレイン電極6の間隔は5μm、ソース電極5の幅を1000μmとした。
続いて、ソース電極5、ドレイン電極6間及びこれらの上に有機半導体層4を設ける。有機半導体材料としては、有機溶媒中に溶かしたトリアリリールアミンポリマーを用いた。ソース電極5、ドレイン電極6間及びこれらの上にディスペンサーを用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下した。液滴の量は滴下し形成された半導体層の直径が2000μmになるように調整した。滴下後、80℃30分乾燥させた。上記のようにサンプルをサンプルNo.1とする。このサンプルNo.1は、上述した従来例の図2の構造に対応する。
(比較例2)
比較例2は有機半導体層の幅でチャネル幅を規定した。
比較例1と同様に、光学研磨したガラス基板1上に厚さ100nmのAl膜を真空蒸着法により成膜して、フォトリソグラフィーおよびエッチングを行い、ゲート電極2を形成した。ゲート電極2を形成後、シアノエチルプルラン絶縁膜(信越化学株式会社製 シアノレジンCR−S)をスピンコートし、ホットプレートを用い100℃で30分乾燥させて、ゲート絶縁膜3を形成した。このゲート絶縁膜3の膜厚は200nmとした。
次に、ゲート絶縁膜3の上に厚さ50nmのAu膜を、シャドウマスクを用いて真空蒸着法により成膜して、ソース電極5およびドレイン電極6を形成した。ソース電極5とドレイン電極6の間隔は5μm、ソース電極幅を3000μmとした。
続いて、ソース電極5、ドレイン電極6間及びこれらの上に有機半導体層4を設ける。有機半導体材料としては、有機溶媒中に溶かしたトリアリリールアミンポリマーを用いた。ソース電極5、ドレイン電極6間及びこれらの上にディスペンサーを用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下した。液滴の量は滴下し形成された半導体層の平均直径が1000μmになるように調整した。滴下後、80℃30分乾燥させた。上記のサンプルを同じ条件で10サンプル形成した。これらのサンプルをサンプルNo.2〜サンプルNo.11とする。これらのサンプルは、上述した従来例の図3に示す構成に対応する。
(実施例)
この発明の具体的実施例を以下のように作成した。
光学研磨したガラス基板1上に厚さ100nmのAl膜を真空蒸着法により成膜して、フォトリソグラフィーおよびエッチングを行い、ゲート電極2を形成した。ゲート電極2を形成後、シアノエチルプルラン絶縁膜(信越化学株式会社製 シアノレジンCR−S)をスピンコートし、ホットプレートを用い100℃で30分乾燥させて、ゲート絶縁膜3を形成した。このゲート絶縁膜3の膜厚は200nmとした。
次に、ゲート絶縁膜3の上に厚さ50nmのAu膜を、シャドウマスクを用いて真空蒸着法により成膜して、ソース電極5およびドレイン電極6を形成した。ソース電極5とドレイン電極6の間隔は5μm、ソース電極幅を3000μmとした。
続いて、ソース電極5、ドレイン電極6間及びこれらの上に有機半導体層4を設ける。有機半導体材料としては、有機溶媒中に溶かしたトリアリリールアミンポリマーを用いた。ソース電極5、ドレイン電極6間及びこれらの上にディスペンサーを用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下した。液滴の量は滴下し形成された半導体層の平均直径が100μmになるように調整した。液滴を200μm間隔で10回滴下した後、80℃30分乾燥させた。このように、有機半導体層40を形成することで、3つに分割された有機半導体層40aが形成された。上記のサンプルを同じ条件で10サンプル形成した。これらのサンプルをサンプルNo.12〜サンプルNo.21とする。これらのサンプルは、この発明の実施形態に相当する図4に対応する。
上記のように、半導体材料を含む液滴を滴下させる際に、液滴を離散的に形成することにより、形成された半導体層の面積のばらつきが平均化される。
比較例1として作成したサンプルNo.1の試料、比較例2で作成したサンプルNo.2〜サンプルNo.11の試料及びこの発明の実施例で作成したサンプルNo.12〜サンプルNo.21についてトランジスタのON電流、OFF電流を測定した。いずれのサンプルもチャネル幅の設計値は1000μmである。測定した結果を表1に示す。
Figure 2006261423
表1から判るように、比較例1とこの発明の実施例とを比較すると、この発明の実施例の方が、OFF電流が小さいことが判る。これは、この発明の実施例では、チャネル部以外の部分に半導体層が形成されていないことによると思われる。
一方、比較例2とこの発明の実施例を比較すると、OFF電流に関しては両者の違いはほとんど無いが、ON電流のサンプル間のばらつきに関しては、この発明の実施例の方が比較例2よりも小さいことが判る。これは、この発明の実施例では、半導体層を分割することで、半導体層の面積のばらつきが平均化されたためと思われる。
次に、この発明の薄膜トランジスタを画像表示装置のアクティブマトリックス素子に用いた実施例につき説明する。図5は、この発明の薄膜トランジスタを画像表示装置のアクティブマトリックス基板に用いた例を示す平面図、図6は、この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。アクティブマトリックス基板に、液晶、電気泳動、有機ELなどの画像表示装置を組み合わせることで、アクティブマトリックス型表示装置を構成できる。
図5に示すように、ガラス基板などの絶縁性基板1上に厚さ70nmのCr膜をスパッタリング法により成膜し、フォトリソグラフィ・エッチング工程により、走査線20、ゲート電極2が形成される。ゲート絶縁膜3及び走査線20と信号配線の層間絶縁膜となる絶縁膜が形成される。
続いて、このゲート絶縁膜3上の所定領域に厚さ50nmのAu膜をシャドウマスクを用いた真空蒸着法によりパターン成膜し、ソース電極5及びドレイン電極6とドレイン電極6と連なる信号配線21及びソース電極5と連なる画素配線22を形成する。
そして、ソース電極5、ドレイン電極6間及びこれらの上にディスペンサーを用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下し、3つに分割された有機半導体層からなる半導体層40を形成した。
続いて、ソース電極6及びドレイン電極5と信号配線21及びドレイン電極5と連なる画素配線22を含み、有機半導体層4上に、パッシベーション保護層7を設けて、アクティブマトリックス基板31が形成される。
図6に示すように、画像表示装置30は、前述のアクティブマトリックス基板31と、透明導電膜32を第2の基板33との間に表示素子が設けられ、画素電極22に連なるドレイン電極5上の表示素子がスイッチングされる。第2の基板33としては、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックなどを用いることができる。表示素子34としては、液晶、電気泳動、有機EL等の方式を用いることができる。
液晶パネルを構成する場合には、例えば、アクティブマトリックス基板31の基板と第2の基板33には、スピンコート法により、配向膜を形成して、配向処理が施されている。そして、両基板1、33間にシリカスペーサを配置して接合し、ギャップ間に液晶性材料を封入することで液晶パネルが形成される。
また、電機泳動表示パネルは、透明導電膜を成膜後、対向基板にシリカスペーサを配置接合し、ギャップ間にマイクロカプセル型電気泳動素子を封入することで、電気泳動パネルが形成できる。
なお、上記した実施形態においては、薄膜トランジスタとしてボトムコンタクト型トランジスタを例に取り説明したが、この発明はトップコンタクト型トランジスタにも適用できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ボトムゲートボトムコンタクト型の薄膜トランジスタを示す模式的断面図である。 従来の薄膜トランジスタにおいてチャネル幅を電極幅で規定する方法を示す模式的平面図である。 従来の薄膜トランジスタにおいてチャネル幅を半導体層で規定する方法を示す模式的平面図である。 この発明の実施に形態にかかる薄膜トランジスタの構成を示す平面図である。 この発明の薄膜トランジスタを画像表示装置のアクティブマトリックス基板に用いた例を示す平面図である。 この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。
符号の説明
1 基板
2 ゲート電極
3 ゲート絶縁膜
5 ソース電極
6ドレイン電極
40 半導体層
40a 半導体層

Claims (6)

  1. ゲート電極部、ソース電極部、ドレイン電極部、およびチャネル部とから構成され、前記チャネル部が複数の領域に分割されていることを特徴とする薄膜トランジスタ。
  2. 前記複数のチャネル部は、孤立した複数の領域に分割された半導体層で構成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記半導体層は前記ソース電極部および前記ドレイン電極部に対して電気的に接触して形成されていることを特徴とする請求項1または2に記載の薄膜トランジスタ。
  4. 前記半導体層は有機半導体で構成されていることを特徴とする請求項1ないし3のいずれかに記載の薄膜トランジスタ。
  5. 前記半導体層は半導体材料を含む液滴を滴下させて形成されていることを特徴とする請求項4に記載の薄膜トランジスタ。
  6. 前記請求項1ないし5のいずれかに記載の薄膜トランジスタをアクティブ素子として用いたことを特徴とする画像表示装置。
JP2005077363A 2005-03-17 2005-03-17 薄膜トランジスタ及びそれを用いた画像表示装置 Expired - Fee Related JP4843236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005077363A JP4843236B2 (ja) 2005-03-17 2005-03-17 薄膜トランジスタ及びそれを用いた画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077363A JP4843236B2 (ja) 2005-03-17 2005-03-17 薄膜トランジスタ及びそれを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JP2006261423A true JP2006261423A (ja) 2006-09-28
JP4843236B2 JP4843236B2 (ja) 2011-12-21

Family

ID=37100321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077363A Expired - Fee Related JP4843236B2 (ja) 2005-03-17 2005-03-17 薄膜トランジスタ及びそれを用いた画像表示装置

Country Status (1)

Country Link
JP (1) JP4843236B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093093A (ja) 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
WO2010056568A1 (en) * 2008-11-14 2010-05-20 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
US7948016B1 (en) 2009-11-03 2011-05-24 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
WO2012008079A1 (ja) * 2010-07-16 2012-01-19 シャープ株式会社 薄膜トランジスタおよびシフトレジスタ
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
KR20190079824A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 표시 장치
WO2020080109A1 (ja) 2018-10-18 2020-04-23 東レ株式会社 電界効果型トランジスタの製造方法および無線通信装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249627A (ja) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd アクティブ駆動型有機el表示装置およびその製造方法
JP2003124473A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機el表示装置
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2004087482A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 組成物、成膜方法及び成膜装置、電気光学装置及びその製造方法、有機エレクトロルミネッセンス装置及びその製造方法、デバイス及びその製造方法、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249627A (ja) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd アクティブ駆動型有機el表示装置およびその製造方法
JP2003124473A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機el表示装置
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2004087482A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 組成物、成膜方法及び成膜装置、電気光学装置及びその製造方法、有機エレクトロルミネッセンス装置及びその製造方法、デバイス及びその製造方法、電子機器
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093093A (ja) 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
WO2010056568A1 (en) * 2008-11-14 2010-05-20 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
CN102217109A (zh) * 2008-11-14 2011-10-12 3M创新有限公司 在有机半导体器件内偏心沉积有机半导体
JP2012508980A (ja) * 2008-11-14 2012-04-12 スリーエム イノベイティブ プロパティズ カンパニー 有機半導体デバイスにおける有機半導体のオフセンター堆積
US7948016B1 (en) 2009-11-03 2011-05-24 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
US9029861B2 (en) 2010-07-16 2015-05-12 Sharp Kabushiki Kaisha Thin film transistor and shift register
WO2012008079A1 (ja) * 2010-07-16 2012-01-19 シャープ株式会社 薄膜トランジスタおよびシフトレジスタ
US20140306225A1 (en) * 2010-07-16 2014-10-16 Sharp Kabushiki Kaisha Thin film transistor and shift register
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
KR20190079824A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 표시 장치
KR102630594B1 (ko) * 2017-12-28 2024-01-29 엘지디스플레이 주식회사 표시 장치
WO2020080109A1 (ja) 2018-10-18 2020-04-23 東レ株式会社 電界効果型トランジスタの製造方法および無線通信装置の製造方法
EP3869539A4 (en) * 2018-10-18 2022-07-20 Toray Industries, Inc. METHOD FOR PRODUCING FIELD EFFECT TRANSISTOR AND METHOD FOR PRODUCING WIRELESS COMMUNICATION DEVICE

Also Published As

Publication number Publication date
JP4843236B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4946286B2 (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4843236B2 (ja) 薄膜トランジスタ及びそれを用いた画像表示装置
US7622738B2 (en) Display device having a multi-layer conductive layer and manufacturing method therefore
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
JP4589373B2 (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
US20060102894A1 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP2008235861A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2000269504A (ja) 半導体装置、その製造方法及び液晶表示装置
TW200821778A (en) Method for forming pattern, and method for manufacturing liquid crystal display
JP2010003723A (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
KR100993551B1 (ko) 유기 트랜지스터 및 액티브 매트릭스 표시 장치
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2007088001A (ja) 薄膜トランジスタ及びそれを用いた画像表示装置並びに薄膜トランジスタの製造方法
JP2006261507A (ja) 有機薄膜トランジスタおよびそれを備えた表示装置。
JP2009038337A (ja) 有機薄膜トランジスタ及びその製造方法
US11187887B2 (en) Electrode substrate, method for producing same, and electronic device
JP4699090B2 (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2006261374A (ja) 半導体装置及びそれを用いた画像表示装置並びに半導体装置の製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP5476712B2 (ja) 有機トランジスタアレイ、表示パネル及び表示装置
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090731

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees