CN107534056B - 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板 - Google Patents

薄膜晶体管阵列形成基板及其制造、图像显示装置用基板 Download PDF

Info

Publication number
CN107534056B
CN107534056B CN201680022716.9A CN201680022716A CN107534056B CN 107534056 B CN107534056 B CN 107534056B CN 201680022716 A CN201680022716 A CN 201680022716A CN 107534056 B CN107534056 B CN 107534056B
Authority
CN
China
Prior art keywords
source wiring
electrode
source
opening
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680022716.9A
Other languages
English (en)
Other versions
CN107534056A (zh
Inventor
中条妃奈
石崎守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN107534056A publication Critical patent/CN107534056A/zh
Application granted granted Critical
Publication of CN107534056B publication Critical patent/CN107534056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Abstract

本发明提供能够进行半导体层或保护层的良好布图的薄膜晶体管阵列形成基板及其制造方法、使用了薄膜晶体管阵列形成基板的图像显示装置。薄膜晶体管阵列形成基板为在基板上按顺序层叠栅电极、栅极绝缘体层、源电极、漏电极及与漏电极相连接的像素电极、半导体层、以及保护层，兼为源电极的源极配线在其延伸方向上周期性地具备切口部，源极配线的切口部形成在重叠于栅电极的位置上，具有切口部的部位成为细源极配线、没有切口部的部位成为宽度大于细源极配线的粗源极配线，至少粗源极配线具备开口部，半导体层是源极配线延伸的方向为长度方向的条纹，且跨越源电极和漏电极而形成，保护层将半导体层全部覆盖。

Description

薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
技术领域
本发明涉及薄膜晶体管阵列形成基板、图像显示装置用基板及薄膜晶体管阵列形成基板的制造方法。
背景技术
在薄膜晶体管中，为了形成半导体层及保护层的图案，有下述方法：在整个面上分别形成半导体层及保护层之后，利用抗蚀剂形成图案，使用刻蚀液进行刻蚀，从而形成图案。但是，利用该方法形成各个图案时，抗蚀剂的成膜及刻蚀变为必要，工序数增加。
例如专利文献1中通过在抗蚀剂的膜厚上下功夫，仅通过1次的光刻工序即形成了图案。但是，光刻工序无法省略。
另一方面，在形成半导体层及保护层图案时使用印刷时，特别是半导体层及保护层的材料为液体时，在形成图案时有无法形成目标图案的情况。
图6(a)、(b)是示意地表示现有薄膜晶体管阵列形成基板50之一例的俯视图，图6(c)表示图6(b)的A-A’的截面图。
如图6(a)所示，从俯视配置来看，栅电极2连接于栅极配线2’，源极配线4兼为源电极，源极配线4具有周期性的切口部，源极配线4与栅极配线2’相正交、源极配线4的切口部形成在栅电极2上。
在所述源极配线4的切口部内形成漏电极5，与源极配线4相向。
在这种薄膜晶体管阵列形成基板50上形成半导体层6，在其上以条纹状形成保护层7时，如图6(b)所示，半导体层6可以按照将源极配线4及漏电极5连接的方式形成，但保护层7有按照除了漏电极5侧的一部分半导体层6及源极配线4的一部分之外、将半导体层6及源极配线4及栅极绝缘体层3的一部分覆盖的方式形成的情况。即，有半导体层6的一部分不能被保护层7覆盖的情况。
如图6(c)中示出的图6(b)的以A-A’截断的截面所示，在基板1上形成栅电极2及栅极配线2’，用栅极绝缘体层3将其上覆盖。进而，在其上形成源极配线4及漏电极5。在源极配线4与漏电极5之间的沟槽部上形成半导体层6，按照除了漏电极5侧的半导体层6的一部分之外、将源极配线4及半导体层6覆盖的方式来形成保护层7。
在现有的构造中，有如此保护层7的形状变差的情况。本发明人等查明了其原因在于配线上的液体油墨流入到栅极绝缘体层3上。
在图6(a)中，栅极绝缘体层3的表面为亲油墨性的，源极配线4、漏电极5、像素电极9的表面为疏油墨性的。
用于印刷半导体层6的油墨是液状的，但由于是难以受到被印刷面的涂饰性的影响的性质，因此能够印刷成如预想那样的条纹状。另一方面查明，用于印刷保护层7的油墨也是液状的，但由于被印刷面的亲油墨部易于润湿、疏油墨部难以润湿，因此源极配线4上及漏电极5上的油墨被弹开而移动到栅极绝缘体层3上，成为图6(b)及(c)所示那样的不规则的形状。
现有技术文献
专利文献
专利文献1：国际公开第2012/172985号
发明内容
发明要解决的技术问题
在进行保护层的布图时，一般使用光刻法等进行布图。但是，光刻法具有工序数多、用于布图的设备或材料昂贵等的缺点。
另一方面，印刷法中，通过制作印版，可以在不增加工序数的情况下形成保护层的图案，但当被印刷面由多个材料构成时，有所印刷的图案与设计的图案不同的可能。
例如，在所印刷的半导体层在栅电极上以外的部分处将栅极、漏极之间连接时，截止电流会增大。另外，当保护层无法将半导体层完全地覆盖时，不会完全地防止半导体的劣化。
本发明鉴于上述问题，其目的在于提供不增加工序数即可进行半导体层或保护层的良好布图的薄膜晶体管阵列形成基板及其制造方法；以及使用了薄膜晶体管阵列形成基板的图像显示装置用基板。
用于解决技术问题的手段
作为解决上述课题的本发明的一个方面为一种薄膜晶体管阵列形成基板，其为在基板上按顺序层叠栅电极、栅极绝缘体层、源电极、漏电极及与漏电极相连接的像素电极、半导体层、以及保护层而制作的薄膜晶体管阵列形成基板，其中，兼为源电极的源极配线在其延伸方向上周期性地具备切口部，源极配线的切口部形成在重叠于栅电极的位置上，具有该切口部的部位成为细源极配线，没有切口部的部位成为宽度大于细源极配线的粗源极配线，至少粗源极配线具备开口部，半导体层是源极配线延伸的方向为长度方向的条纹，且跨越源电极和漏电极而形成，保护层将半导体层全部覆盖。
另外，细源极配线还可以进一步具备开口部。
另外，细源极配线的开口部和粗源极配线的开口部可以在源极配线延伸的方向上相连通。
另外，细源极配线的开口部和粗源极配线的开口部也可以形成有在源极配线延伸的方向上部分连通而成的开口部。
本发明的另一方面为一种图像显示装置用基板，其在上述薄膜晶体管阵列形成基板上具备层间绝缘体层，在该层间绝缘体层的对应于像素电极的部位上具有开口部。
另外，层间绝缘体层上还可以进一步具备上部像素电极，上部像素电极可以介由层间绝缘体层的开口部与薄膜晶体管阵列形成基板的像素电极相连接。
另外，本发明的又一方面为上述薄膜晶体管阵列形成基板的制造方法，其按顺序实施以下工序：在基板上形成栅电极的工序；在含有栅电极的基板上形成栅极绝缘体层的工序；一并形成源极配线兼源电极、漏电极和像素电极的工序；利用使用了液体油墨的印刷法形成半导体层的工序；以及利用使用了液体油墨的印刷法形成保护层的工序。
另外，在一并形成源极配线兼源电极、漏电极和像素电极的工序中，也可以利用胶版印刷形成源极配线兼源电极、漏电极和像素电极。
另外，在形成半导体层的工序中，可以按照不覆盖源极配线的开口部的宽度方向的两端部的方式形成半导体层。
另外，在形成保护层的工序中，可以按照将半导体层及源极配线的开口部全部覆盖的方式形成保护层。
发明效果
根据本发明，可以提供能够在不增加工序数的情况下进行半导体层或保护层的良好布图的薄膜晶体管阵列形成基板及其制造方法、以及使用了薄膜晶体管阵列形成基板的图像显示装置用基板。
附图说明
图1(a)为示意地表示本发明的薄膜晶体管阵列形成基板的工序过程中之一例的俯视图。(b)、(c)为示意地表示本发明的薄膜晶体管阵列形成基板之一例的俯视图及截面图。
图2(a)为示意地表示本发明的薄膜晶体管阵列形成基板的工序过程中之一例的俯视图。(b)、(c)为示意地表示本发明的薄膜晶体管阵列形成基板之一例的俯视图及截面图。
图3(a)为示意地表示本发明的薄膜晶体管阵列形成基板的工序过程中之一例的俯视图。(b)、(c)为示意地表示本发明的薄膜晶体管阵列形成基板之一例的俯视图及截面图。
图4(a)为示意地表示本发明的薄膜晶体管阵列形成基板的工序过程中之一例的俯视图。(b)、(c)为示意地表示本发明的薄膜晶体管阵列形成基板之一例的俯视图及截面图。
图5为示意地表示本发明的薄膜晶体管阵列形成基板之一例的俯视图及截面图，(a)表示层间绝缘体层及形成于其上的层间绝缘体层的开口部、(b)表示形成在层间绝缘体层上的上部像素电极，(c)表示(b)中以F-F’截断的截面图。
图6(a)为示意地表示现有薄膜晶体管阵列形成基板的工序过程中之一例的俯视图。(b)、(c)为示意地表示现有薄膜晶体管阵列形成基板之一例的俯视图及截面图。
具体实施方式
以下，使用附图详细地对本发明实施方式进行说明。
＜第1实施方式＞
使用图1说明本发明的第1实施方式。
将本发明第1实施方式的薄膜晶体管阵列形成基板50之一例示于图1中。
图1(a)、(b)为示意地表示本发明的薄膜晶体管阵列形成基板50之一例的俯视图、图1(c)表示沿着图1(b)的B-B’的截面图。
如图1(a)所示，从俯视配置来看，栅极配线2’兼为栅电极2，源极配线4兼为源电极，源电极4具有周期性形成的切口部，源极配线4与栅极配线2’相正交，源极配线4的切口部形成在重叠于栅电极2的位置上。源极配线4由通过切口部形成的宽度窄的源极配线41和位于没有切口部的部位的宽度宽的源极配线42构成。本实施方式中，源极配线4在粗源极配线42上具有开口部4a。
源极配线4和漏电极5按照形成成为薄膜晶体管的沟槽部的一定间隔狭缝部的方式，在兼为源电极的源极配线4的切口部内，对向地形成漏电极5，在漏电极5上连接像素电极9。另外，兼为源电极的源极配线4的切口部对应于配置成矩阵状的薄膜晶体管阵列的周期而形成。
如图1(b)所示，半导体层6以源极配线4延伸的方向为长度方向的条纹状、跨越源极配线4及漏电极5而形成。另外，半导体层6在粗源极配线42的开口部4a的宽度方向(与源极配线4延伸的方向正交的方向)两端中至少不将漏电极5侧覆盖，在半导体层6与源极配线4之间形成有基底的栅极绝缘体层3露出的部位。保护层7将半导体层6及开口部4a全部覆盖，不形成在漏电极5侧的源极配线4上、而是形成在较开口部4a更靠漏电极5的相反侧的源极配线4。
将图1(b)以B-B’截断的截面示于图1(c)中。如图1(c)所示，在基板1上形成栅电极2及栅极配线2’，将其上用栅极绝缘体层3覆盖。进而，在其上形成源极配线4及漏电极5。在源极配线4与漏电极5之间的沟槽部中形成半导体层6，按照将兼为源电极的源极配线4及漏电极5的一部分和半导体层6覆盖的方式，形成保护层7。
图1(a)中，栅极绝缘体层3的表面为亲油墨性的，源极配线4、漏电极5、像素电极9的表面为疏油墨性的。
用于印刷半导体层6的油墨是液状的，但由于是难以受到被印刷面的润湿性的影响的性质，因而可以印刷成如预想那样的长条纹状。此时，优选预先使得半导体层6不将开口部4a中漏极侧覆盖。接着用于印刷保护层7的油墨是液状的，虽然被印刷面的亲油墨部易于润湿、疏油墨部难以润湿，但通过在源极配线4内具有开口部4a，保护层7的油墨易于滞留在源极配线4内，可以抑制向栅极绝缘体层3上的渗出。
薄膜晶体管阵列形成基板50例如可以通过按照顺序实施以下工序来制造：在基板1上形成栅电极2的工序；在含有栅电极2的基板1上形成栅极绝缘体层3的工序；一并形成源极配线4兼源电极、漏电极5和像素电极9的工序；形成半导体层6的工序；以及形成保护层7的工序。
本发明实施方式的基板1所用的材料并未特别限定，作为通常使用的材料，例如有聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺、聚醚砜(PES)、聚萘甲酸乙二醇酯(PEN)、聚碳酸酯等可挠性的塑料材料，石英等玻璃基板或硅晶片等。但是，考虑到可挠性化或各工艺温度等时，作为基板优选使用PEN或聚酰亚胺等。
本发明实施方式中，作为栅电极2、栅极配线2’、源极配线4、漏电极5及像素电极9的电极材料使用的材料并无特别限定，通常使用的材料可举出金、铂、镍、铟锡氧化物等金属或氧化物的薄膜；或聚(乙撑二氧噻吩)/聚苯乙烯磺酸盐(PEDOT/PSS)或聚苯胺等导电性高分子；或者分散有金、银、镍等金属胶体粒子的溶液；或作为导电材料使用银等金属粒子的厚膜糊料等。作为形成栅电极2、栅极配线2’、源极配线4、漏电极5及像素电极9的方法，有喷墨法、挠性印刷、丝网印刷、分配法、胶版印刷等。
本发明实施方式中，作为栅极绝缘体层3使用的材料并无特别限定，通常使用的材料有聚乙烯苯酚、聚甲基丙烯酸甲酯、聚酰亚胺、聚乙烯醇等高分子溶液，分散有氧化铝或硅胶等粒子的溶液等。
本发明的实施方式中，作为半导体层6的半导体材料使用的材料并无特别限定，作为通常使用的材料可以使用聚噻吩、聚烯丙基胺、芴-联噻吩共聚物及它们的衍生物等高分子有机半导体材料，以及并五苯、并四苯、酞菁铜、苝及它们的衍生物等低分子有机半导体材料，但考虑到低成本化、可挠性化、大面积化时，优选使用能够应用印刷法的有机半导体。作为形成半导体层6的方法，有喷墨法、挠性印刷、丝网印刷、分配法等。
本发明实施方式中，作为保护层7的材料所使用的材料并无特别限定。作为通常使用的材料可举出氟系树脂或聚乙烯醇等，但并非限定于这些。另外，还可以根据需要对保护层7赋予遮光性。作为形成保护层7的方法，有喷墨法、挠性印刷、丝网印刷、分配法等。
＜第2实施方式＞
使用图2说明本发明的第2实施方式。
图2(a)、(b)为示意地表示本发明的薄膜晶体管阵列形成基板50之一例的俯视图，图2(c)表示沿着图2(b)的C-C’的截面图。
如图2(a)所示，从俯视配置来看，栅极配线2’兼为栅电极2，源极配线4兼为源电极，源极配线4具有周期性的切口部，源极配线4与栅极配线2’相正交，源极配线4的切口部形成在重叠于栅电极2的位置上。源极配线4由通过切口部形成的宽度窄的源极配线41和没有切口部的宽度宽的源极配线42构成。本实施方式中，源极配线4在没有切口部的粗源极配线42上具有开口部4a，在有切口部的细源极配线41上具有开口部4b。另外，在源极配线4的切口部内形成漏电极5，与源极配线4相向。进而，将像素电极9连接在漏电极5上。
如图2(b)所示，半导体层6以源极配线4延伸的方向为长度方向的条纹状、跨越源极配线4及漏电极5而形成。另外，半导体层6未将开口部4a的宽度方向的两端覆盖。这里，宽度方向是指与源极配线4的延伸方向相正交的方向的线宽。因此，未覆盖宽度方向两端的状态是指半导体层6的宽度比开口部4a的宽度更窄。因而，在半导体层6与兼为源电极的源极配线4之间形成有基底的栅极绝缘体层3露出的部位。另一方面，保护层7将半导体层6及开口部4a及开口部4b全部覆盖，未形成在开口部4a的宽度方向的两端侧及开口部4b的与漏电极5相反侧的源极配线4上。
将图2(b)的C-C’的截面示于图2(c)中。如图2(c)所示，在基板1上形成栅极配线2，用栅极绝缘体层3将其上覆盖。进而，在其上形成部分具有开口部的源极配线4及漏电极5。在源极配线4与漏电极5之间的沟槽部中形成半导体层6，按照将较开口部更靠漏电极5侧的源极配线4及漏电极5的一部分和半导体层6覆盖的方式，形成保护层7。
图2(a)中，栅极绝缘体层3的表面为亲油墨性的，源极配线4、漏电极5、像素电极9的表面为疏油墨性的。
用于印刷半导体层6的油墨是液状的，但由于是难以受到被印刷面的润湿性的影响的性质，因此可以印刷成条纹状。此时，优选预先使得半导体不将开口部4a中的两端覆盖、并且不将开口部4b中漏电极5的相反侧一端覆盖。
接着用于印刷保护层7的油墨是液状的，虽然被印刷面的亲油墨部易于润湿、疏油墨部难以润湿，但通过源极配线4内具有开口部4a及4b，保护层7的油墨变得易于滞留在源极配线4内，可以抑制向栅极绝缘体层3上的渗出。
所使用的材料或方法与前面第1实施方式的情况相同。
＜第3实施方式＞
使用图3说明本发明的第3实施方式。
图3(a)、(b)为示意地表示本发明的薄膜晶体管阵列形成基板50之一例的俯视图，图3(c)表示图3(b)的D-D’的截面图。
如图3(a)所示，从俯视配置来看，栅电极2连接于栅极配线2’，源极配线4兼为源电极，源极配线4具有切口部，源极配线4与栅极配线2’相正交，源极配线4的切口部形成在栅电极2上。源极配线4由通过切口部形成的宽度窄的部分和没有切口部的宽度宽的部分构成。本实施方式中，图3(a)中形成于粗(宽度宽)源极配线42的开口部4a与形成于细(宽度窄)源极配线41的开口部4b相连，成为连通的开口部4c，其结果是，源极配线4成为由直线状的部分和矩形波状的部分所构成的配线。将此两者电连接在一起。
另外，与第1及第2实施方式同样，在源极配线4的切口部内形成漏电极5，与源极配线4相向，在漏电极5上连接像素电极9。
如图3(b)所示，半导体层6在源极配线4延伸的方向上、跨越源极配线4及漏电极5而形成，形成为除了开口部4c的宽度(与源极配线延伸方向相正交)方向的两端部的源极配线之外、与源极配线4平行且长的条纹状。
保护层7将所述半导体层6及粗源极配线42和细源极配线41连通而成的开口部4c的全部覆盖，未形成在开口部4c宽度方向的两端侧的源极配线4上。
将图3(b)的D-D’的截面示于图3(c)中。如图3(c)所示，在基板1上形成栅电极2、栅极配线2’，用栅极绝缘体层3将其上覆盖。在其上形成部分具有开口部的源极配线4及漏电极5。在源极配线4与漏电极5之间的沟槽部中形成半导体层6，按照将较开口部更靠漏电极5侧的源极配线4及漏电极5的一部分和半导体层6覆盖的方式，形成保护层7。
图3(a)中，栅极绝缘体层3的表面为亲油墨性的，源极配线4、漏电极5、像素电极9的表面为疏油墨性的。
用于印刷半导体层6的油墨是液状的，但由于是难以受到被印刷面的润湿性的影响的性质，因此可以印刷成如预想那样的长条纹状。此时，优选预先使得半导体层6不将开口部4c中的粗源极配线部的开口部4a的两端及细源极配线部的开口部4b中漏电极5的相反侧的源极配线覆盖。接着用于印刷保护层7的油墨是液状的，虽然被印刷面的亲油墨部易于润湿、疏油墨部难以润湿，但通过源极配线4内具有开口部4c，保护层7的油墨变得易于滞留在源极配线4内的开口部4c中，可以抑制向栅极绝缘体层3上的渗出。
所使用的材料或方法与第1实施方式的情况相同。
＜第4实施方式＞
使用图4说明本发明的第4实施方式。
图4(a)、(b)为示意地表示本发明的薄膜晶体管阵列形成基板50之一例的俯视图，图4(c)为表示图4(b)的E-E’的截面图。
如图4(a)所示，从俯视配置来看，栅电极2连接于栅极配线2’，源极配线4兼为源电极，源极配线4具有切口部，源极配线4与栅极配线2’相正交，源极配线4的切口部形成在栅电极2上。源极配线4由通过切口部形成的宽度窄的部分和没有切口部的宽度宽的部分构成。本实施方式中，图4(a)中形成于粗(宽度宽)源极配线42的开口部4a与形成于细(宽度窄)源极配线41的开口部4b的一部分相连，成为连通的开口部4d，其结果是，源极配线4成为由直线状的部分和矩形波状的部分所构成的配线。将此两者电连接在一起。
连通的开口部4d还可以与多个开口部4a及4b各自地部分相连。
另外，与第1、第2及第3实施方式同样，在源极配线4的切口部内形成漏电极5，与源极配线4相向，在漏电极5上连接像素电极9。
如图4(b)所示，半导体层6在源极配线4延伸的方向上、跨越源极配线4及漏电极5而形成，形成为除了开口部4d的宽度(与源极配线延伸方向相正交)方向的两端部的源极配线之外、与源极配线4平行且长的条纹状。
保护层7将所述半导体层6及粗源极配线42和细源极配线41的部分连通而成的开口部4d全部覆盖，未形成在开口部4d宽度方向的两端侧的源极配线4上。
将图4(b)的E-E’的截面示于图4(c)中。如图4(c)所示，在基板1上形成栅电极2、栅极配线2’，用栅极绝缘体层3将其上覆盖。在其上形成部分具有开口部的源极配线4及漏电极5。在源极配线4与漏电极5之间的沟槽部中形成半导体层6，按照将较开口部更靠漏电极5侧的源极配线4及漏电极5的一部分和半导体层6覆盖的方式，形成保护层7。
图4(a)中，栅极绝缘体层3的表面为亲油墨性的，源极配线4、漏电极5、像素电极9的表面为疏油墨性的。
用于印刷半导体层6的油墨是液状的，但由于是难以受到被印刷面的润湿性的影响的性质，因此可以印刷成如预想那样的长条纹状。此时，优选预先使得半导体层6不将开口部4d中的粗源极配线部的开口部4a的两端及细源极配线部的开口部4b中漏电极5的相反侧的源极配线4覆盖。接着用于印刷保护层7的油墨是液状的，虽然被印刷面的亲油墨部易于润湿、疏油墨部难以润湿，但通过源极配线4内具有开口部4d，保护层7的油墨变得易于滞留在源极配线4内的开口部4d中，可以抑制向栅极绝缘体层3上的渗出。
所使用的材料或方法与第1实施方式的情况相同。
此外，实施方式1～4中，还可以在与栅电极2及栅极配线2’相同的层上具有未图示的电容器电极及电容器配线。电容器电极成为夹着栅极绝缘体层3、与像素电极9重叠的存储电容器。存储电容器具有保持像素电位的作用。
<第5实施方式＞
使用图5说明本发明的第5实施方式。
本发明的第5实施方式是使用了薄膜晶体管阵列形成基板50的图像显示装置用基板60。
本发明第5实施方式的图像显示装置用基板60如图5(c)所示，在本发明的第1～4实施方式中的任一个的薄膜晶体管阵列形成基板50上形成层间绝缘体层10。进而，具有像素电极9上的层间绝缘体层10的开口部12。此时，层间绝缘体层10的开口部12成为有效的像素区域。或者，通过在层间绝缘体层10上形成上部像素电极11、使上部像素电极11与像素电极9相连接，由此上部像素电极11成为有效的像素区域。
图5(a)为表示在本发明的薄膜晶体管阵列形成基板50上形成层间绝缘体层10、在必要的部分上设有开口部的状态之一例的概略俯视图。图5(b)为表示在图5(a)上形成有上部像素电极11的状态之一例的概略俯视图。上部像素电极11如图5(c)所示，示出了介由层间绝缘体层10的开口部12将像素电极9与上部像素电极11连接的状态。
作为层间绝缘体层10的材料，可以使用聚乙烯苯酚、丙烯酸、环氧、聚酰亚胺等。作为层间绝缘体层10的形成方法，优选丝网印刷，但也可以在形成感光性的层间绝缘体层之后利用曝光、显影来形成。
作为上部像素电极11的材料，可以使用Al、Cr、Au、Ag、Ni、Cu等金属或者ITO等透明导电膜等。作为上部像素电极11的形成方法，可以是在蒸镀、溅射等的成膜之后进行光刻、刻蚀等的方法，优选对Ag油墨、Ni油墨、Cu油墨等进行丝网印刷的方法。
实施例
以下，对本发明的实施例具体地进行说明，但本发明并非限定于此。
＜实施例1＞
本发明人如图1所示，在形成有栅极配线2’及栅极绝缘体层3的基板1上，利用印刷方法形成源极配线4及漏电极5。使用涂布法，在多个晶体管中、在含有切口的源极配线4区域内，按照不将粗源极配线的开口部4a全部覆盖而使一部分露出的方式，以长条纹状形成半导体层6。接着，使用涂布法，在多个晶体管中，按照将所述半导体层6的全部及所述粗源极配线的开口部4a和与所述漏电极5成相反侧的源极配线4覆盖的方式，将保护层7形成为长条纹状。
对底栅-底接触型薄膜晶体管的制造方法进行说明。首先，作为基板1的材料，使用聚萘甲酸乙二醇酯(PEN)，厚度为125μm。
接着，作为栅极配线2’的材料，使用纳米银与聚乙二醇#200的重量比为8：1的纳米银油墨。利用转印印刷法将纳米银油墨印刷在PEN基板1上，在180℃下烘焙1小时，形成栅极配线2’。
接着，作为栅极绝缘体层3的材料，使用在环己酮中溶解了10重量％聚乙烯苯酚的溶液。利用模涂法涂布栅极绝缘体层3的溶液，在180℃下干燥1小时，形成。所述栅极绝缘体层3的水的接触角为75°以下。
接着，作为源极配线4及漏电极5的材料，使用纳米银与聚乙二醇#200的重量比为8：1的纳米银油墨。利用转印印刷法印刷纳米银油墨，在180℃下干燥1小时，形成源极配线4及漏电极5。源极配线4及所述漏电极的接触角为80°以上。
接着，作为半导体层6的材料，使用利用四氢化萘溶解芴-联噻吩共聚物(F8T2)达到1.0重量％的溶液。半导体层6如下形成：使用涂布法，在多个晶体管中，涂布在含有切口的源极配线4区域内，在100℃下干燥1小时而形成。
接着，作为保护层7的材料，使用在纯水中以5重量％溶解聚乙烯醇而成的油墨，在半导体6的正上方形成保护层7。
＜实施例2＞
本发明人如图2所示，在形成有栅极配线及栅极绝缘体层的基板上，利用印刷方法形成源极配线及漏电极。使用刻蚀，在源极配线粗的部分形成开口部4a、在细的部分形成开口部4b。使用涂布法，在多个晶体管中，按照不将粗源极配线的开口部的全部覆盖而露出一部分的方式，将半导体层6形成为长条纹状。接着，使用涂布法，在多个晶体管中，按照将所述半导体层的全部及所述粗源极配线的开口部4a和与所述漏电极5相反侧的源极配线4覆盖的方式，将保护层7形成为长条纹状。
除了印刷版的图案以外的到源极配线4及漏电极5为止的形成方法及材料与实施例1相同。
形成源极配线4后，利用刻蚀液在粗源极配线上形成开口部。
半导体层形成以后的形成方法及材料与实施例1相同。
对上述2种保护层的图案进行探讨。
通过在具有凹凸的源极配线的粗源极配线部及细源极配线部中具有开口部，保护层的图案在不受被印刷面的润湿性的影响的情况下形成了目标图案。
＜比较例1＞
如图6所示，在形成有栅极配线2’及栅极绝缘体层3的基板1上，利用印刷方法形成源极配线4及漏电极5。使用涂布法，在多个晶体管中，以长的条纹状形成半导体层6。接着，使用涂布法，在多个晶体管中，按照将所述半导体层6的全部覆盖的方式，将保护层7形成为长条纹状。
保护层的图案受到被印刷面的润湿性的影响，未能形成目标的长条纹图案，且未能将半导体层的全部覆盖。
如以上说明所述，根据本发明，通过在不增加工序数的情况下、源极配线在宽度方向上具有周期性的切口部且在源极配线中形成开口部，可以在保护层的图案形成时抑制渗出、可以形成保护层的目标图案。
符号说明
1 基板
2 栅电极
2’ 栅极配线
3 栅极绝缘体层
4 (兼为源电极)源极配线
4a 粗源极配线的开口部
4b 细源极配线的开口部
4c 跨越粗源极配线及细源极配线的开口部
4d 粗源极配线的开口部及细源极配线的开口部的一部分连通而成的开口部
5 漏电极
6 半导体层
7 保护层
8 电流的流动方向
9 像素电极
10 层间绝缘体层
11 上部像素电极
12 层间绝缘体层的开口部
41 源极配线
42 粗源极配线
50 薄膜晶体管阵列形成基板
60 图像显示装置用基板

Claims (9)

1.一种薄膜晶体管阵列形成基板，其为在基板上按顺序层叠栅电极、栅极绝缘体层、源电极、漏电极及与漏电极相连接的像素电极、半导体层、以及保护层而成的薄膜晶体管阵列形成基板，其中，
兼为所述源电极的源极配线在其延伸方向上周期性地具备切口部，
所述源极配线的切口部形成在重叠于所述栅电极的位置上，具有所述切口部的部位成为细源极配线，没有所述切口部的部位成为宽度大于所述细源极配线的粗源极配线，
至少所述粗源极配线具备开口部，
所述半导体层是所述源极配线延伸的方向为长度方向的条纹，且跨越所述源电极和所述漏电极而形成，
所述保护层将所述半导体层全部覆盖，
所述半导体层未覆盖所述源极配线的开口部的宽度方向的两端部。
2.根据权利要求1所述的薄膜晶体管阵列形成基板，其中，所述细源极配线进一步具备开口部。
3.根据权利要求2所述的薄膜晶体管阵列形成基板，其中，所述细源极配线的开口部与所述粗源极配线的开口部在所述源极配线延伸的方向上相连通。
4.根据权利要求2所述的薄膜晶体管阵列形成基板，其中，所述细源极配线的开口部与所述粗源极配线的开口部形成了在所述源极配线延伸的方向上部分连通而成的开口部。
5.一种图像显示装置用基板，其在权利要求1～4中任一项所述的薄膜晶体管阵列形成基板上具备层间绝缘体层，在所述层间绝缘体层的对应于所述像素电极的部位上具有开口部。
6.根据权利要求5所述的图像显示装置用基板，其中，在所述层间绝缘体层上进一步具备上部像素电极，所述上部像素电极介由所述层间绝缘体层的开口部、与所述薄膜晶体管阵列形成基板的像素电极相连接。
7.一种薄膜晶体管阵列形成基板的制造方法，其为权利要求1～4中任一项所述的薄膜晶体管阵列形成基板的制造方法，其按顺序实施以下工序：
在基板上形成栅电极的工序；
在含有所述栅电极的所述基板上形成栅极绝缘体层的工序；
一并形成源极配线兼源电极、漏电极和像素电极的工序；
利用使用了液体油墨的印刷法形成半导体层的工序；以及
利用使用了液体油墨的印刷法形成保护层的工序，
其中，在形成所述半导体层的工序中，按照不覆盖所述源极配线的开口部的宽度方向的两端部的方式形成所述半导体层。
8.根据权利要求7所述的薄膜晶体管阵列形成基板的制造方法，其中，在所述一并形成源极配线兼源电极、漏电极和像素电极的工序中，利用胶版印刷形成所述源极配线兼源电极、漏电极和像素电极。
9.根据权利要求7或8所述的薄膜晶体管阵列形成基板的制造方法，其中，在形成所述保护层的工序中，按照将所述半导体层及所述源极配线的开口部全部覆盖的方式形成所述保护层。
CN201680022716.9A 2015-04-22 2016-04-18 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板 Active CN107534056B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-087530 2015-04-22
JP2015087530 2015-04-22
JP2015-167130 2015-08-26
JP2015167130 2015-08-26
PCT/JP2016/002071 WO2016170770A1 (ja) 2015-04-22 2016-04-18 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法

Publications (2)

Publication Number Publication Date
CN107534056A CN107534056A (zh) 2018-01-02
CN107534056B true CN107534056B (zh) 2020-09-01

Family

ID=57143941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022716.9A Active CN107534056B (zh) 2015-04-22 2016-04-18 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板

Country Status (5)

Country Link
US (1) US10629654B2 (zh)
EP (1) EP3282488A4 (zh)
JP (1) JP6711350B2 (zh)
CN (1) CN107534056B (zh)
WO (1) WO2016170770A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204782B2 (ja) * 2018-12-26 2023-01-16 京セラ株式会社 配線基板、それを用いた発光装置及び表示装置
CN111430328B (zh) * 2019-04-25 2021-07-27 合肥晶合集成电路股份有限公司 电容性半导体元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015947A1 (en) * 2006-08-04 2008-02-07 Ricoh Company, Ltd. Organic transistor and active matrix display
JP2014067884A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN103975441A (zh) * 2011-09-27 2014-08-06 凸版印刷株式会社 薄膜晶体管和图像显示装置
CN104460163A (zh) * 2014-12-25 2015-03-25 上海天马微电子有限公司 一种阵列基板及其制作方法及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524110A (ja) * 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP4743348B2 (ja) * 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP5513020B2 (ja) * 2009-06-19 2014-06-04 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
WO2012172985A1 (ja) 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015947A1 (en) * 2006-08-04 2008-02-07 Ricoh Company, Ltd. Organic transistor and active matrix display
CN103975441A (zh) * 2011-09-27 2014-08-06 凸版印刷株式会社 薄膜晶体管和图像显示装置
JP2014067884A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN104460163A (zh) * 2014-12-25 2015-03-25 上海天马微电子有限公司 一种阵列基板及其制作方法及显示装置

Also Published As

Publication number Publication date
EP3282488A1 (en) 2018-02-14
JP6711350B2 (ja) 2020-06-17
JPWO2016170770A1 (ja) 2018-02-15
US20180061892A1 (en) 2018-03-01
US10629654B2 (en) 2020-04-21
EP3282488A4 (en) 2018-05-02
CN107534056A (zh) 2018-01-02
WO2016170770A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
TWI618228B (zh) Thin film transistor, manufacturing method thereof, and image display device
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR20070083992A (ko) 유기 트랜지스터를 제조하기 위한 자체-정렬 공정
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP5532655B2 (ja) 有機薄膜トランジスタ、その製造方法及び画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP2019091735A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2020027897A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant