JP2014067884A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2014067884A JP2014067884A JP2012212533A JP2012212533A JP2014067884A JP 2014067884 A JP2014067884 A JP 2014067884A JP 2012212533 A JP2012212533 A JP 2012212533A JP 2012212533 A JP2012212533 A JP 2012212533A JP 2014067884 A JP2014067884 A JP 2014067884A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film transistor
- thin film
- electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 239000010408 film Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000007639 printing Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 44
- 230000001154 acute effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 22
- 239000010410 layer Substances 0.000 description 18
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000011112 polyethylene naphthalate Substances 0.000 description 8
- 229920000123 polythiophene Polymers 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- VVJKKWFAADXIJK-UHFFFAOYSA-N Allylamine Chemical compound NCC=C VVJKKWFAADXIJK-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007646 gravure printing Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007645 offset printing Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 229920003026 Acene Polymers 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010019 resist printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ソース電極・ドレイン電極に対する半導体形成のアライメントずれやパターン幅ばらつきの影響が小さい、薄膜トランジスタを提供する。
【解決手段】絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視でゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、半導体パターンが、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状である。
【選択図】図１
【解決手段】絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視でゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、半導体パターンが、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状である。
【選択図】図１
Description
本発明は、薄膜トランジスタおよびその製造方法に関し、特に、フレキシブル基板や印刷法に適した薄膜トランジスタおよびその製造方法に係る。
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ-Ｓｉ）やポリシリコン（ｐｏｌｙ-Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイなどに応用されている（非特許文献１）。ＴＦＴとしては、例えば図１３のようなものが用いられている（図１３では半導体形状は、明示されていない）。ここでＴＦＴはスイッチの役割を果たしており、ゲート配線２’に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線４’に与えられた信号電圧をドレイン５に接続された画素電極５’に書き込む。書き込まれた電圧は、画素電極５’／ゲート絶縁膜３／キャパシタ電極１０によって構成される蓄積キャパシタに保持される。ゲート絶縁膜３は、ゲート電極２、ゲート配線２’、キャパシタ電極１０、および、キャパシタ配線１０’よりも上層にあり、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’、および、図示しない半導体パターンよりも下層にある。キャパシタ電極１０にはキャパシタ配線１０’から電圧が印加される。ここで、ＴＦＴアレイの場合、ソースおよびドレインの働きは書き込む電圧の極性によって変わるため、動作の特徴でソースおよびドレインの名称を決められない。そこで、便宜的に一方をソース、他方をドレインと、呼び方を統一しておく。本発明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
松本正一編著：「液晶ディスプレイ技術 −アクティブマトリクスＬＣＤ−」産業図書、１９９６年１１月発行、ｐ．５５
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。
ところで、フレキシブル基板を用いた場合や印刷法を用いた場合、リジッド基板およびフォトリソ法を用いた場合に比べてアライメントずれが大きくなる。フレキシブル基板は、基板自体の位置精度が悪いため、印刷法は、印刷時の移動による位置精度悪化のためである。また、インクの粘度が小さい場合、印刷後の流動により、半導体印刷のパターン幅がばらつくという問題があった。
薄膜トランジスタの電流特性に最も影響する寸法パラメータは、チャネル長Ｌとチャネル幅Ｗである。チャネルは半導体中を電流が流れる領域、チャネル長Ｌは電流方向の長さ、チャネル幅Ｗは電流に垂直な方向の幅である。チャネル長Ｌはソース電極・ドレイン電極間距離でほぼ決まり、ソース電極・ドレイン電極を同一印刷で形成すればアライメントずれや半導体印刷の影響はない。しかしチャネル幅Ｗはソース電極・ドレイン電極への半導体形成のアライメントずれやパターン幅の影響が大きい。例えば図１４（ａ）〜図１４（ｃ）に示すパターンデザインの場合、図１４（ａ）が設計通りであるが、図１４（ｂ）のように半導体パターン６が右にずれるとＷが大きくなり、図１４（ｃ）のように半導体が左にずれるとＷが小さくなる。図１５（ａ）〜図１５（ｃ）に示すパターンデザインの場合、図１５（ａ）が設計通りであるが、図１５（ｂ）のように半導体パターン６の幅が大きくなるとＷが大きくなり、図１５（ｃ）のように半導体パターン６の幅が小さくなるとＷが小さくなる。Ｗが変化することになり、それに比例して電流が変化する。なお、破線は設計での半導体縁を示している。
このように、ソース電極・ドレイン電極への半導体のアライメントずれやパターン幅ばらつきに起因して、チャネル幅のばらつきが発生し、電流のばらつきを引き起こすという問題があった。電流の変化（ばらつき）は、液晶ディスプレイや電子ペーパーのトランジスタ、有機ＥＬの走査トランジスタでは安全係数（＝設計電流値／必要電流値）を大きくする必要が生じ、即ち過大なトランジスタを設けることになる。また、有機ＥＬの駆動トランジスタでは輝度ばらつきを生じ、画質を悪化させる。
本発明は、係る従来技術の状況に鑑みてなされたもので、ソース電極・ドレイン電極に対する半導体形成のアライメントずれやパターン幅ばらつきの影響が小さい、薄膜トランジスタおよびその製造方法を提供することを課題とする。
上記課題を解決するための、第１の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、前記間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンが、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状であることを特徴とする薄膜トランジスタである。
第２の発明は、第１の発明において、前記ゲート電極がゲート配線に接続され、前記ソース電極がソース配線に接続された、マトリクス状の薄膜トランジスタであって、前記半導体パターンが、前記ソース配線に沿った等幅ストライプ形状であり、複数の薄膜トランジスタの半導体がつながって成ることを特徴とする薄膜トランジスタである。
第３の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、前記間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンが、前記第１の領域には形成されており、前記第２の領域には必ずしも形成されていないことを特徴とする薄膜トランジスタである。
第４の発明は、第３の発明において、前記ゲート電極がゲート配線に接続され、前記ソース電極がソース配線に接続された、マトリクス状の薄膜トランジスタであって、前記半導体パターンが、前記ソース配線に沿ったストライプ形状であり、複数の薄膜トランジスタの半導体がつながって成ることを特徴とする薄膜トランジスタである。
第５の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層するように形成する工程と、前記間隙に領域を有する半導体パターンを印刷する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンの印刷を、前記第１の領域の全体と前記第２の領域の一部とを含むように行うことを特徴とする薄膜トランジスタの製造方法である。
第６の発明は、第５の発明において、前記半導体パターンの印刷パターンが、ソース配線に沿った等幅ストライプ形状であることを特徴とする薄膜トランジスタの製造方法である。
第７の発明は、第５または第６の発明において、前記第１の領域の全体と前記第２の領域の一部とを含むように印刷された前記半導体パターンの前記印刷パターンのうち、前記第２の領域に印刷された半導体が、前記第１の領域に吸収されることを特徴とする薄膜トランジスタの製造方法である。
第８の発明は、第５〜第７のいずれかの発明において、前記第２の領域の前記間隙と、前記半導体パターンの前記印刷パターンとの重なりが、鋭角を有することを特徴とする薄膜トランジスタの製造方法である。
本発明によれば、ソース電極・ドレイン電極に対する半導体のアライメントずれやパターン幅ばらつきの影響が小さい薄膜トランジスタおよびその製造方法を提供できる。
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。
[第１の実施形態]
本発明の第１の実施形態に係る薄膜トランジスタの例を、図１、図２、図５に平面図で示す。図１、図２、図５に示すように、本実施形態に係る薄膜トランジスタは、絶縁基板１上に、ゲート電極２、ゲート配線２’、キャパシタ電極１０、および、キャパシタ配線１０’を有し、その上にゲート絶縁膜３を有し、その上に、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５、ソース配線４’、および、ドレイン電極５に接続された画素電極５’を有し、該ソース電極４とドレイン電極５との間隙に領域を有するような半導体パターン６を有する薄膜トランジスタである。また、当該薄膜トランジスタにおいて、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有し、半導体パターン６が、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状である。当該間隔が一定の領域は、図５のように直線状でもよいし、図１のように角ばったコーナ部を有する多角形状でもよいし、図２のように丸まったコーナ部を有する曲線形状でもよい。なお、絶縁基板１は図１、図２、図５において最下層の全体に広がっているため、特に境界線は示しておらず、このことは他の図においても同様とする。また、ソース配線４’は、薄膜トランジスタの各ソース電極４とソース駆動回路出力とを接続する部分を指しているが、図面上ではソース配線４’がソース電極４を兼ねている、即ちソース配線４’の一部がソース電極４となっているため、ソース電極４に符号４’を併記した。
本発明の第１の実施形態に係る薄膜トランジスタの例を、図１、図２、図５に平面図で示す。図１、図２、図５に示すように、本実施形態に係る薄膜トランジスタは、絶縁基板１上に、ゲート電極２、ゲート配線２’、キャパシタ電極１０、および、キャパシタ配線１０’を有し、その上にゲート絶縁膜３を有し、その上に、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５、ソース配線４’、および、ドレイン電極５に接続された画素電極５’を有し、該ソース電極４とドレイン電極５との間隙に領域を有するような半導体パターン６を有する薄膜トランジスタである。また、当該薄膜トランジスタにおいて、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有し、半導体パターン６が、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状である。当該間隔が一定の領域は、図５のように直線状でもよいし、図１のように角ばったコーナ部を有する多角形状でもよいし、図２のように丸まったコーナ部を有する曲線形状でもよい。なお、絶縁基板１は図１、図２、図５において最下層の全体に広がっているため、特に境界線は示しておらず、このことは他の図においても同様とする。また、ソース配線４’は、薄膜トランジスタの各ソース電極４とソース駆動回路出力とを接続する部分を指しているが、図面上ではソース配線４’がソース電極４を兼ねている、即ちソース配線４’の一部がソース電極４となっているため、ソース電極４に符号４’を併記した。
図３（ａ）および図３（ｂ）を用いて、半導体パターン６の縁が、間隔が漸増する領域にある効果について説明する。従来のように半導体パターン６の縁が間隔一定値Ｌの部分にある場合（図３（ａ））、半導体パターン６の縁（実線）が設計位置（破線）よりΔｘだけずれると、チャネル幅／チャネル長はΔｘ／Ｌだけ変化する。一方、本実施形態（図３（ｂ））の場合、間隔が漸増する部分のチャネル幅／チャネル長はＷ１／（Ｌ１−Ｌ）×ｌｎ［｛（Ｌ１−Ｌ）／Ｗ２＋Ｌ｝／Ｌ］となり、半導体パターンの縁がΔｘずれると、チャネル幅／チャネル長はΔｘ／｛（Ｌ１−Ｌ）／Ｗ１×Ｗ２＋Ｌ｝だけ変化するが、この値は従来値のＬ／｛（Ｌ１−Ｌ）／Ｗ１×Ｗ２＋Ｌ｝倍に小さくなっている（Ｌ１＞Ｌの場合）。ただし、Ｌは間隔一定部の間隔、Ｌ１は広がった先での間隔、Ｗ１はテーパーに対応するｘ方向寸法、Ｗ２はテーパー開始位置から半導体縁までの設計値である。例えばＬ＝１０μｍ、Ｌ１＝３０μｍ、Ｗ１＝２０μｍ、Ｗ２＝１０μｍの場合、チャネル幅／チャネル長の変化量は従来の半分になる。この効果により、チャネル幅のばらつきを小さく抑えられる。図１および図２では、半導体印刷のアライメントずれに起因するチャネル幅ばらつきを低減できる。図５では、半導体印刷のパターン幅ばらつきに起因するチャネル幅ばらつきを低減できる。なお、上述の式はテーパーが直線状に広がった場合であるが、テーパーが直線状でなくても類似の効果があり、本発明は直線状のテーパーに限定するものではない。
また、図４、図６に示すように本実施形態に係る薄膜トランジスタの製造方法は、絶縁基板１上に、ゲート電極２を形成する工程と、その上にゲート絶縁膜３を形成する工程と、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５を形成する工程と、該ソース電極４とドレイン電極５との間隙に領域を有するように半導体パターン６を印刷する工程と、を少なくとも有する薄膜トランジスタの製造方法であって、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有し、半導体パターン６の印刷を、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含むように行うことを特徴とする薄膜トランジスタの製造方法である。
絶縁基板１としては、ガラス基板のようなリジッドなものでもよいし、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）、等のフレキシブルなものでもよい。
その上に、ゲート電極２を形成する（図４（ａ）、図６（ａ））。通常、ゲート電極２はゲート配線２’に接続されている。また、同一層にキャパシタ電極１０を有し、それがキャパシタ配線１０’に接続されていてもよい。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
次に、図４（ａ）、図６（ａ）に網掛け模様で示すようにゲート絶縁膜３を形成する。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。
さらに、ソース電極４・ドレイン電極５を形成する（図４（ｂ）、図６（ｂ））。ここでソース電極４・ドレイン電極５は、上から見て前記ゲート電極２と重なる領域に間隙を有し、その間隙は、間隔が一定の領域と、間隔が漸増する領域を有する。なお、ソース電極４は通常、ソース配線４’に接続され、ドレイン電極５は通常、画素電極５’に接続されている。ソース電極４・ドレイン電極５としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷等が好適である。特にグラビア印刷、フレキソ印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。
そして、図４（ｂ）または図６（ｂ）の状態の基板上に半導体パターン６を形成する。このとき、半導体パターン６が、前記間隔が一定の領域の全体と、前記間隔が漸増する領域の一部とを含むように、印刷直後の半導体の印刷パターン６’を形成する（図４（ｃ）、図６（ｃ））。半導体パターン６は、各トランジスタごとに独立していてもよいし、ソース配線４’に平行な方向につながったストライプ状でもよい。半導体パターン６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、フレキソ印刷等で印刷・焼成する方法が好適である。
なお、半導体の印刷パターン６’は単純な形状が望ましい。単純な形状ほど、印刷が容易になるからである。最も好ましいのはソース配線４’に平行な等幅ストライプ形状であり、縦方向に並ぶＴＦＴの半導体がつながった形状である。この場合、縦方向のアライメントずれは特性に影響しない。次に望ましいのは、長方形を各ＴＦＴに配置した形状である。この場合、縦方向のアライメントずれが小さければ特性に影響しない。
こうして作製したＴＦＴのゲート配線２’およびソース配線４’に適切な波形を与えることにより、画素電極５’の電位を制御でき、電子ペーパー等の表示を行うことが可能となる。
場合によっては、さらに半導体パターン６を覆う封止層７（図４（ｄ））や、画素電極５’上に開口Ａを有する層間絶縁膜８（図４（ｅ）に模様を施して示す）や、該開口Ａを通じて画素電極５’に接続された上部画素電極９（図４（ｆ））を設けることもできる。半導体パターン６がストライプの場合、封止層７もストライプが望ましい。また、半導体パターン６が独立であって、封止層７がストライプでもよい。封止層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷・焼成する方法がより好適である。層間絶縁膜８としてはエポキシ等の有機絶縁膜が好適であり、上部画素電極９としてはＡｇペースト等が好適であり、いずれもスクリーン印刷等の方法で印刷・焼成するのがよい。層間絶縁膜８および上部画素電極９を有する場合、ゲート配線２’およびソース配線４’に適切な波形を与えることにより、上部画素電極９の電位を制御でき、電子ペーパー等の表示を行うことが可能となる。
[第２の実施形態]
本発明の第２の実施形態に係る薄膜トランジスタの例を、図７、図８、図１１に平面図で示す。図７、図８、図１１に示すように本実施形態に係る薄膜トランジスタは、絶縁基板１上に、ゲート電極２、ゲート配線２’、キャパシタ電極１０、および、キャパシタ配線１０’を有し、その上にゲート絶縁膜３を有し、その上に、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５、ソース配線４’、および、画素電極５’を有し、該ソース電極４とドレイン電極５との間隙に領域を有するような半導体パターン６を有する。また、当該薄膜トランジスタにおいて、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有している。半導体パターン６は、当該間隔が一定の領域には形成されており、間隔が漸増する領域には形成されていない。当該間隔が一定の領域は、図１１のように直線状でもよいし、図７のように角ばったコーナ部を有する多角形状でもよいし、図８のように丸まったコーナ部を有する曲線形状でもよい。
本発明の第２の実施形態に係る薄膜トランジスタの例を、図７、図８、図１１に平面図で示す。図７、図８、図１１に示すように本実施形態に係る薄膜トランジスタは、絶縁基板１上に、ゲート電極２、ゲート配線２’、キャパシタ電極１０、および、キャパシタ配線１０’を有し、その上にゲート絶縁膜３を有し、その上に、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５、ソース配線４’、および、画素電極５’を有し、該ソース電極４とドレイン電極５との間隙に領域を有するような半導体パターン６を有する。また、当該薄膜トランジスタにおいて、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有している。半導体パターン６は、当該間隔が一定の領域には形成されており、間隔が漸増する領域には形成されていない。当該間隔が一定の領域は、図１１のように直線状でもよいし、図７のように角ばったコーナ部を有する多角形状でもよいし、図８のように丸まったコーナ部を有する曲線形状でもよい。
また、図１０（ａ）〜図１０（ｆ）、図１２（ａ）〜図１２（ｄ）に示すように本実施形態に係る薄膜トランジスタの製造方法は、絶縁基板１上に、ゲート電極２を形成する工程と、その上にゲート絶縁膜３を形成する工程と、上から見て前記ゲート電極２と重なる領域に間隙を有するソース電極４・ドレイン電極５を形成する工程と、該ソース電極４とドレイン電極５との間隙に領域を有するように半導体パターン６を印刷する工程と、を少なくとも有する薄膜トランジスタの製造方法であって、該ソース電極４とドレイン電極５との間隙が、間隔が一定の領域と間隔が漸増する領域とを有し、半導体の印刷パターン６’を、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含むように行うことを特徴とする薄膜トランジスタの製造方法である。
本実施形態の場合、上記ソース電極４とドレイン電極５との間隙のうち、図９（ａ）に示すような間隔が漸増する領域に印刷された半導体が、図９（ｂ）に示すように間隔が一定の領域に吸収される。これは、表面張力の効果である。また、上記ソース電極４とドレイン電極５との間隔が漸増する領域のソース電極４とドレイン電極５との間隙と、半導体の印刷パターン６’との重なり部が、鋭角を有する場合、半導体の吸収がスムーズに行える。
第１の実施形態との違いは、主に半導体インクの粘性が効いている。第１の実施形態では、インクの粘性が大きいために印刷後のインクの流動が起こりにくく、印刷パターン６’がほぼそのまま半導体パターン６となる。一方、第２の実施形態では、インクの粘性が小さいために印刷後のインクの流動が起こり易い。半導体インクの表面張力により、半導体インクは間隔が漸増する領域よりも間隔が一定の（狭い）領域にある方が安定である。また、半導体インクがソース電極４およびドレイン電極５の近傍にある方が安定なため、ソース電極４とドレイン電極５との間隙と半導体印刷パターン６’との重なり部が鋭角を有する場合、図９（ａ）のように、半導体インクがソース電極４またはドレイン電極５に引き付けられる方向と、半導体インクが間隔一定領域に引き付けられる方向が近いので、間隔一定領域に吸収される作用を強めることができる。
絶縁基板１としては、ガラス基板のようなリジッドなものでもよいし、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）、等のフレキシブルなものでもよい。
その上に、ゲート電極２を形成する（図１０（ａ）、図１２（ａ））。通常、ゲート電極２はゲート配線２’に接続されている。また、同一層にキャパシタ電極１０を有し、それがキャパシタ配線１０’に接続されていてもよい。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
次に、図１０（ａ）、図１２（ａ）に網掛け模様で示すようにゲート絶縁膜３を形成する。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。
さらに、ソース電極４・ドレイン電極５を形成する（図１０（ｂ）、図１２（ｂ））。ここでソース電極４・ドレイン電極５は、上から見て前記ゲート電極２と重なる領域に間隙を有し、その間隙は、間隔が一定の領域と、間隔が漸増する領域とを有する。なお、ソース電極４は通常、ソース配線４’に接続され、ドレイン電極５は通常、画素電極５’に接続されている。ソース電極４・ドレイン電極５としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷等が好適である。特にグラビア印刷、フレキソ印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。
そして、前記間隔が一定の領域の全体と、前記間隔が漸増する領域の一部とを含むように、半導体の印刷パターン６’を形成する（図１０（ｃ）、図１２（ｃ））。印刷パターン６’は、前述のように、ソース電極４とドレイン電極５との間隔一定の領域に吸収される（図１０（ｄ）、図１２（ｄ））。半導体パターン６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、フレキソ印刷等で印刷・焼成する方法が好適である。
なお、半導体の印刷パターン６’は単純な形状が望ましい。単純な形状ほど、印刷が容易になるからである。最も好ましいのはソース配線４’に平行な等幅ストライプ形状であり、縦方向に並ぶＴＦＴの半導体がつながった形状である。この場合、縦方向のアライメントずれは特性に影響しない。次に望ましいのは、長方形を各ＴＦＴに配置した形状である。この場合、縦方向のアライメントずれが小さければ特性に影響しない。
こうして作製したＴＦＴのゲート配線２’およびソース配線４’に適切な波形を与えることにより、画素電極５’の電位を制御でき、電子ペーパー等の表示を行うことが可能となる。
場合によっては、さらに半導体パターン６を覆う封止層７（図１０（ｅ））や、画素電極５’上に開口Ａを有する層間絶縁膜８（図１０（ｆ））や、該開口Ａを通じて画素電極５’に接続された上部画素電極９（図１０（ｇ））を設けることもできる。半導体パターン６がストライプの場合、封止層７もストライプが望ましい。また、半導体パターン６が独立であって、封止層７がストライプでもよい。封止層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷・焼成する方法がより好適である。層間絶縁膜８としてはエポキシ等の有機絶縁膜が好適であり、上部画素電極９としてはＡｇペースト等が好適であり、いずれもスクリーン印刷等の方法で印刷・焼成するのがよい。層間絶縁膜８および上部画素電極９を有する場合、ゲート配線２’およびソース配線４’に適切な波形を与えることにより、上部画素電極９の電位を制御でき、電子ペーパー等の表示を行うことが可能となる。
（実施例１）
本発明の実施例について、図４（ａ）〜図４（ｃ）を用いて説明する。図２に示す素子を、図４（ａ）〜図４（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図４（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図４（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図４（ｂ））。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図４（ｃ））。
本発明の実施例について、図４（ａ）〜図４（ｃ）を用いて説明する。図２に示す素子を、図４（ａ）〜図４（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図４（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図４（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図４（ｂ））。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図４（ｃ））。
こうして作製した薄膜トランジスタの電流ばらつきを調べたところ、後述する比較例１のばらつきの約半分になった。
（実施例２）
本発明の実施例について、図６（ａ）〜図６（ｃ）を用いて説明する。図５に示す素子を、図６（ａ）〜図６（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２を形成した（図６（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図６（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図６（ｂ））。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図６（ｃ））。
本発明の実施例について、図６（ａ）〜図６（ｃ）を用いて説明する。図５に示す素子を、図６（ａ）〜図６（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２を形成した（図６（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図６（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図６（ｂ））。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図６（ｃ））。
こうして作製した薄膜トランジスタの電流ばらつきを調べたところ、後述する比較例２のばらつきの約半分になった。
（実施例３）
本発明の実施例について、図１０（ａ）〜図１０（ｄ）を用いて説明する。図８に示す素子を、図１０（ａ）〜図１０（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１０（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図１０（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図１０（ｂ））。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図１０（ｃ）〜図１０（ｄ））。
本発明の実施例について、図１０（ａ）〜図１０（ｄ）を用いて説明する。図８に示す素子を、図１０（ａ）〜図１０（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１０（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図１０（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図１０（ｂ））。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した（図１０（ｃ）〜図１０（ｄ））。
こうして作製した薄膜トランジスタの電流ばらつきを調べたところ、後述する比較例１のばらつきの約３分の１になった。
（実施例４）
本発明の実施例について、図１２（ａ）〜図１２（ｄ）を用いて説明する。図１１に示す素子を、図１２（ａ）〜図１２（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２を形成した（図１２（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図１２（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図１２（ｂ））。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃で焼成することにより、半導体層６を形成した（図１２（ｃ）〜図１２（ｄ））。
本発明の実施例について、図１２（ａ）〜図１２（ｄ）を用いて説明する。図１１に示す素子を、図１２（ａ）〜図１２（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２を形成した（図１２（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図１２（ａ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した（図１２（ｂ））。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃で焼成することにより、半導体層６を形成した（図１２（ｃ）〜図１２（ｄ））。
こうして作製した薄膜トランジスタの電流ばらつきを調べたところ、後述する比較例２のばらつきの約３分の１になった。
（比較例１）
比較例について、図１４（ａ）〜図１４（ｃ）を用いて説明する。図１４（ａ）に示す素子を目指して、図４（ａ）〜図４（ｃ）と類似の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した。
比較例について、図１４（ａ）〜図１４（ｃ）を用いて説明する。図１４（ａ）に示す素子を目指して、図４（ａ）〜図４（ｃ）と類似の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した。さらに、ポリチオフェン溶液（粘度１００ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した。
こうして作製した薄膜トランジスタは、半導体パターンの位置ずれ（図１４（ｂ）、図１４（ｃ））によると思われる電流ばらつきが発生した。
（比較例２）
比較例について、図１５（ａ）〜図１５（ｃ）を用いて説明する。図１５（ａ）に示す素子を目指して、図６（ａ）〜図６（ｃ）と類似の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した。
比較例について、図１５（ａ）〜図１５（ｃ）を用いて説明する。図１５（ａ）に示す素子を目指して、図６（ａ）〜図６（ｃ）と類似の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクを反転印刷し１８０℃で焼成することによってパターンを形成した。さらに、ポリチオフェン溶液（粘度１０ｍＰａ・ｓ）をフレキソ印刷、１００℃焼成することにより、半導体層６を形成した。
こうして作製した薄膜トランジスタは、半導体パターン幅のばらつき（図１５（ｂ）、図１５（ｃ））によると思われる電流ばらつきが発生した。
以上の説明から理解できるように、本発明には、以下の効果がある。１つには、ソース電極とドレイン電極との間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、第１の領域の全体と、第２の領域の一部とを含むように半導体パターンを形成することにより、アライメントずれがチャネル幅に与える影響を小さくできる。もう１つには、ソース電極とドレイン電極との間隙のうち、第２の領域に印刷された半導体が、第１の領域に吸収されることによって、チャネル幅が第１の領域でほぼ決定されるようになり、アライメントずれやパターン幅ばらつきの影響を小さくできる。第２の領域に存在する部分のソース電極とドレイン電極との間隙と半導体印刷パターンとの重なりが鋭角を有することにより、半導体の移動がよりスムーズになる。
本発明は、液晶表示装置、電子ペーパー、有機ＥＬ表示装置等の薄膜トランジスタに適用可能である。
１ … 絶縁基板
２ … ゲート電極
２’ … ゲート配線
３ … ゲート絶縁膜
４ … ソース電極
４’ … ソース配線
５ … ドレイン電極
５’ … 画素電極
６ … 半導体パターン
６’ … 半導体の印刷パターン
７ … 封止層
８ … 層間絶縁膜
９ … 上部画素電極
１０ … キャパシタ電極
１０’ … キャパシタ配線
２ … ゲート電極
２’ … ゲート配線
３ … ゲート絶縁膜
４ … ソース電極
４’ … ソース配線
５ … ドレイン電極
５’ … 画素電極
６ … 半導体パターン
６’ … 半導体の印刷パターン
７ … 封止層
８ … 層間絶縁膜
９ … 上部画素電極
１０ … キャパシタ電極
１０’ … キャパシタ配線
Claims (8)
- 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、前記間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、
前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンが、間隔が一定の領域の全体と間隔が漸増する領域の一部とを含む形状であることを特徴とする薄膜トランジスタ。 - 前記ゲート電極がゲート配線に接続され、前記ソース電極がソース配線に接続された、マトリクス状の薄膜トランジスタであって、前記半導体パターンが、前記ソース配線に沿った等幅ストライプ形状であり、複数の薄膜トランジスタの半導体がつながって成ることを特徴とする請求項１記載の薄膜トランジスタ。
- 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層されるように有し、前記間隙に領域を有する半導体パターンを有する薄膜トランジスタであって、
前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンが、前記第１の領域には形成されており、前記第２の領域には必ずしも形成されていないことを特徴とする薄膜トランジスタ。 - 前記ゲート電極がゲート配線に接続され、前記ソース電極がソース配線に接続された、マトリクス状の薄膜トランジスタであって、前記半導体パターンが、前記ソース配線に沿ったストライプ形状であり、複数の薄膜トランジスタの半導体がつながって成ることを特徴とする請求項３記載の薄膜トランジスタ。
- 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、平面視で前記ゲート電極と重なる領域に互いの間隙を有するソース電極およびドレイン電極とを、順に積層するように形成する工程と、前記間隙に領域を有する半導体パターンを印刷する工程とを少なくとも有する薄膜トランジスタの製造方法であって、
前記間隙が、間隔が一定の第１の領域と間隔が漸増する第２の領域とを有し、前記半導体パターンの印刷を、前記第１の領域の全体と前記第２の領域の一部とを含むように行うことを特徴とする薄膜トランジスタの製造方法。 - 前記半導体パターンの印刷パターンが、ソース配線に沿った等幅ストライプ形状であることを特徴とする請求項５記載の薄膜トランジスタの製造方法。
- 前記第１の領域の全体と前記第２の領域の一部とを含むように印刷された前記半導体パターンの前記印刷パターンのうち、前記第２の領域に印刷された半導体が、前記第１の領域に吸収されることを特徴とする請求項５または６記載の薄膜トランジスタの製造方法。
- 前記第２の領域の前記間隙と、前記半導体パターンの前記印刷パターンとの重なりが、鋭角を有することを特徴とする請求項５〜７のいずれか１項記載の薄膜トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012212533A JP2014067884A (ja) | 2012-09-26 | 2012-09-26 | 薄膜トランジスタおよびその製造方法 |
| PCT/JP2013/005126 WO2014049968A1 (ja) | 2012-09-26 | 2013-08-29 | 薄膜トランジスタおよびその製造方法 |
| TW102134429A TWI617030B (zh) | 2012-09-26 | 2013-09-25 | 薄膜電晶體及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012212533A JP2014067884A (ja) | 2012-09-26 | 2012-09-26 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014067884A true JP2014067884A (ja) | 2014-04-17 |
Family
ID=50387417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012212533A Pending JP2014067884A (ja) | 2012-09-26 | 2012-09-26 | 薄膜トランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2014067884A (ja) |
| TW (1) | TWI617030B (ja) |
| WO (1) | WO2014049968A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016092059A (ja) * | 2014-10-30 | 2016-05-23 | 凸版印刷株式会社 | ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 |
| WO2016170770A1 (ja) * | 2015-04-22 | 2016-10-27 | 凸版印刷株式会社 | 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593094B2 (ja) * | 2003-08-21 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| CN100352040C (zh) * | 2004-04-17 | 2007-11-28 | 鸿富锦精密工业（深圳）有限公司 | 低温多晶硅薄膜晶体管基板及其制作方法 |
| JP2006352083A (ja) * | 2005-05-18 | 2006-12-28 | Ricoh Co Ltd | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 |
| JP5521270B2 (ja) * | 2007-02-21 | 2014-06-11 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ |
| JP5286826B2 (ja) * | 2007-03-28 | 2013-09-11 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ |
| CN101562198A (zh) * | 2009-05-27 | 2009-10-21 | 友达光电股份有限公司 | 薄膜电晶体结构及其制造方法 |
-
2012
- 2012-09-26 JP JP2012212533A patent/JP2014067884A/ja active Pending
-
2013
- 2013-08-29 WO PCT/JP2013/005126 patent/WO2014049968A1/ja active Application Filing
- 2013-09-25 TW TW102134429A patent/TWI617030B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016092059A (ja) * | 2014-10-30 | 2016-05-23 | 凸版印刷株式会社 | ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 |
| WO2016170770A1 (ja) * | 2015-04-22 | 2016-10-27 | 凸版印刷株式会社 | 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法 |
| CN107534056A (zh) * | 2015-04-22 | 2018-01-02 | 凸版印刷株式会社 | 薄膜晶体管阵列形成基板、图像显示装置用基板及薄膜晶体管阵列形成基板的制造方法 |
| JPWO2016170770A1 (ja) * | 2015-04-22 | 2018-02-15 | 凸版印刷株式会社 | 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法 |
| EP3282488A4 (en) * | 2015-04-22 | 2018-05-02 | Toppan Printing Co., Ltd. | Thin-film transistor array formation substrate, image display device substrate, and thin-film transistor array formation substrate manufacturing method |
| US10629654B2 (en) | 2015-04-22 | 2020-04-21 | Toppan Printing Co., Ltd. | Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate |
| CN107534056B (zh) * | 2015-04-22 | 2020-09-01 | 凸版印刷株式会社 | 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014049968A1 (ja) | 2014-04-03 |
| TWI617030B (zh) | 2018-03-01 |
| TW201413970A (zh) | 2014-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JP4946286B2 (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
| JP5135709B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP6028642B2 (ja) | 薄膜トランジスタアレイ | |
| JP5990889B2 (ja) | 電気泳動ディスプレイ及びその製造方法 | |
| JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
| JP4721972B2 (ja) | 薄膜トランジスター基板と薄膜トランジスター基板の製造方法 | |
| WO2019146264A1 (ja) | 表示装置及びその製造方法 | |
| JP2016146422A (ja) | 表示装置 | |
| JP2007134482A (ja) | 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
| JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
| JP2016127190A (ja) | 表示装置 | |
| JP5292805B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2010093093A (ja) | 半導体装置およびその製造方法 | |
| JP5103742B2 (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
| JP6402713B2 (ja) | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 | |
| US8257992B2 (en) | Method of fabricating a pixel array | |
| WO2014049968A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5272280B2 (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
| JP6127425B2 (ja) | 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 | |
| JP2012049556A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
| WO2016208414A1 (ja) | 素子基板および素子基板の製造方法ならびに表示装置 | |
| JP5741134B2 (ja) | 電気泳動体表示装置およびその製造方法 | |
| CN102124568B (zh) | 包括静电感应晶体管和薄膜晶体管的电子器件、电子器件制造方法和显示面板 |