JP2016092059A - ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 - Google Patents

ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 Download PDF

Info

Publication number
JP2016092059A
JP2016092059A JP2014221310A JP2014221310A JP2016092059A JP 2016092059 A JP2016092059 A JP 2016092059A JP 2014221310 A JP2014221310 A JP 2014221310A JP 2014221310 A JP2014221310 A JP 2014221310A JP 2016092059 A JP2016092059 A JP 2016092059A
Authority
JP
Japan
Prior art keywords
thin film
gate
film transistor
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014221310A
Other languages
English (en)
Other versions
JP6627213B2 (ja
Inventor
妃奈 中條
Hina Chujo
妃奈 中條
亮平 松原
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2014221310A priority Critical patent/JP6627213B2/ja
Publication of JP2016092059A publication Critical patent/JP2016092059A/ja
Application granted granted Critical
Publication of JP6627213B2 publication Critical patent/JP6627213B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】前記ソース配線を保護層で覆う時に誤って前記ドレイン電極をも覆ってしまうことの無い薄膜トランジスタの製造方法、およびその方法で製造した薄膜トランジスタ、および画像表示装置を提供することを課題とする。
【解決手段】ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、支持体である基板1上に等間隔に且つストライプ状に形成されたゲート電極2と、そのゲート電極と基板を被覆するゲート絶縁体層3上に形成されたソース電極4とドレイン電極5の間を接続し且つ前記ゲート電極と直交する形で、相互に等間隔に平行に形成されたストライプ状の半導体層7と、その半導体層とソース電極およびその半導体層と平行に並ぶソース電極を並列に接続するソース配線6を被覆する形で、半導体層を保護するための保護層8が形成されてなることを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【選択図】図1

Description

本発明は薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置に関する。
薄膜トランジスタでは、半導体層7上に保護層8を形成することで、前記半導体層7の劣化を防止する(図2および3参照)。また、ドレイン電極5と画素電極12を接続することで画像表示装置を駆動する。一方で、ソース配線6と画素電極12が接続されると誤った駆動をしてしまう。その防止策として保護層8の幅を太くしソース配線を覆う方法がある。しかしながら前記ソース配線が誤って画素電極12に接続されるのを回避するために、前記保護層8の幅を太くしてソース配線を覆う時、同時にドレイン電極5も覆ってしまい画素電極12との接続ができなくなってしまうことがある。
特開2011−249674号公報
本発明は、前記ソース配線を保護層で覆う時に誤って前記ドレイン電極をも覆ってしまうことの無い薄膜トランジスタの製造方法、およびその方法で製造した薄膜トランジスタ、および画像表示装置を提供することを課題とする。
上記の課題を解決する手段として、請求項1に記載の発明は、ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、
支持体である基板上に等間隔に且つストライプ状に形成されたゲート電極と、
前記ゲート電極と基板を被覆するゲート絶縁体層上に形成されたソース電極とドレイン電極の間を接続し、且つ前記ゲート電極と直交する形で、相互に等間隔かつ平行に形成されたストライプ状の半導体層と、
前記半導体層とソース電極および前記半導体層と平行に並ぶソース電極を並列に接続するソース配線を被覆する形で、前記半導体層を保護するための保護層が形成されてなることを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、請求項2に記載の発明は、前記半導体層が有機半導体を含む材料からなることを特徴とする請求項1に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、請求項3に記載の発明は、前記保護層が無機化合物を含む材料からなることを特徴とする請求項1または2に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、請求項4に記載の発明は、前記保護層が有機物を含む材料からなることを特徴とする請求項1〜3のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、請求項5に記載の発明は、前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする請求項1〜4のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、請求項6に記載の発明は、請求項1〜5のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、
薄膜トランジスタの支持体となる基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に、前記ソース配線とソース電極とドレイン電極を形成する工程と、
前記半導体層の形成工程と、
前記保護層の形成工程と、を備えており、
前記保護層の形成工程は、前記ソース配線と前記ソース電極と前記半導体層を被覆するように形成することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
また、請求項7に記載の発明は、前記半導体層が塗布法にて形成されることを特徴とする請求項6に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
また、請求項8に記載の発明は、前記保護層が塗布法にて形成されることを特徴とする請求項6または7に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
また、請求項9に記載の発明は、前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心が、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心から、前記ソース配線と前記半導体層を被覆するように前記ソース配線側にオフセットして形成することを特徴とする請求項6〜8のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
また、請求項10に記載の発明は、前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項7〜9のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
また、請求項11に記載の発明は、請求項1〜5のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタを使用したことを特徴とする画像表示装置である。
また、請求項12に記載の発明は、画像表示装置が、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれかであることを特徴とする請求項11に記載の画像表示装置である。
本発明によれば、前記保護層をソース電極およびドレイン電極の幅方向に平行にストライプ状に形成する際に、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心に対して、前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心を、前記ソース電極の幅方向に平行で、ソース電極を並列に接続するソース配線側にオフセットすることで、前記半導体層だけでなく前記ソース配線も被覆することで
保護し、前記ソース配線と前記画素電極が接続することをなくす事により、画像表示時の誤った駆動を防止することが可能である。
本発明の保護層がソース配線と半導体層を被覆した薄膜トランジスタアレイの薄膜トランジスタの構造(a)および画素電極、画像表示装置を接続した薄膜トランジスタの構造(b)の一例を示す側断面図。 図1に対応した平面図であって、保護層がソース配線と半導体層を被覆した薄膜トランジスタの構造の一例を示す平面図。 保護層が無い薄膜トランジスタの構造の一例を示した平面図。 図1に対して、保護層と画素電極間に層間絶縁体層を形成した構造の一例を示す側断面図。 従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図1に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。 従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図1に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。 従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図4に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。
本発明の薄膜トランジスタの製造方法を一実施形態に基づいて以下説明する。
図1(a)は、図2にその平面図を示した薄膜トランジスタアレイの側断面図の一例を示したものであって、ソース電極4とドレイン電極5に挟まれた部位のスリット部に沿ってストライプ状に形成された半導体層7とソース配線の上に、保護層8をソース配線側にオフセットしてストライプ状に形成し、それらを被覆することで、前記半導体層7と前記ソース配線を保護し、且つ画素電極12を形成した際の誤った接続を防止することが可能である。図1(b)は、図1(a)の薄膜トランジスタアレイを使用して作製した画像表示装置の側断面図の例である。
図1と図2を使用して薄膜トランジスタの製造工程を説明する。まず、基板1上にゲート電極2のストライプ状のパターンを、等間隔に、且つ相互に平行に形成する。次に、前記基板1およびゲート電極2上にゲート絶縁体層3をほぼ基板1の全面に形成する。ゲート絶縁体層3の形成は全面でなくても良く、少なくとも薄膜トランジスタ素子が形成される部位にゲート絶縁体層として形成されていれば良い。次に、前記ゲート絶縁体層3の上に、ソース電極4およびドレイン電極5のパターンを形成する。図示していないが、同時に基板1上にマトリックス状に形成されるソース電極4とドレイン電極5のうち、ソース電極4をゲート電極2と直交する方向に並列接続するように、等間隔且つ相互に平行なストライプ状にソース配線6を形成する(図3参照)。前記ゲート電極2と前記ゲート絶縁体層3と前記ソース電極4および前記ドレイン電極5を形成した前記基板1の上のうち、ソース電極4とドレイン電極5間に、それらの電極に挟まれた部位に、それらの電極を接続する形で半導体層7を形成する。更に具体的には、薄膜トランジスタのソース電極4とドレイン電極5は通常、均一な電極間距離を隔て、且つ各電極の幅方向がその電極間距離より大きく形成されるのが通常である。半導体層7は、そのソース電極4とドレイン電極5の間に、それらの電極と重さなるように形成される。このようにする事で、各電極と半導体層7の電気的な接続が確実なものになる。
このようにして形成された半導体層7の直下には、ゲート絶縁体層3を介してゲート電極2が、ソース電極4とドレイン電極5に重なるように形成されており、そのゲート電極2の電圧によって制御された電流が流れるチャネル部が、ソース電極4とドレイン電極5の間の半導体層7のゲート絶縁体層3側に形成される。
次いで、図1(a)では、前記ゲート電極2と前記ゲート絶縁体層3と前記ソース電極4および前記ドレイン電極5と前記半導体層7を形成した前記基板1の上に、半導体層7におけるソース電極4からドレイン電極5に向かう方向、またはその逆方向(以後、チャネル方向と記す)の中心、言い換えればチャネル方向の半導体層7の中心9に対して、チャネル方向の保護層8の中心10を、前記ソース配線側にオフセットして半導体層7およびソース配線が保護層8によって被覆されるように形成する。このようにすることで、半導体層7に沿って形成するストライプ状の保護層8の幅を、必要以上に太くする必要が無くなり、ドレイン電極5が保護層8によって被覆されてしまうことを回避できる。
本発明の実施形態における基板1に用いる材料は、特に限定されるものではなく、使用可能な材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態において、ゲート電極2とソース電極4およびドレイン電極5の電極材料として用いられる材料は、特に限定されるものではないが、使用可能な材料には、金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(3、4−エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極2を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
本発明の実施形態において、ゲート絶縁体層3として用いられる材料は、特に限定されるものではないが、使用可能な材料には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
本発明の実施形態において、半導体層7の半導体材料として用いられる材料は、特に限定されるものではないが、使用可能な材料には、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
次に、本発明の実施例について説明する。
<実施例1>
図2に示したように、まず基板上の互いに平行且つ等間隔に複数のゲート電極2を形成した。基板には、厚さ125μmのPEN(ポリエチレンナフタレート)フィルムを使用し、ゲート電極2の形成には、銀ナノ粒子インキを使用し、転写印刷法を用いて、PENフィルムに転写し、180℃、1時間の焼成にて、膜厚0.2μmのゲート電極パターンを形成した。
次に、ゲート電極2を含む基板上に、ゲート絶縁体層3を形成する。ゲート絶縁体層3を形成する材料には、ポリビニルフェノールをトルエンに50wt%溶解した溶液を、ダイコータで塗布し、その後180℃、60分間、クリーンオーブンにて乾燥した。
次に、ゲート絶縁体層3上に、ソース電極4、ドレイン電極5、ソース配線6を一括して形成した。使用した材料は、ゲート電極2を形成した材料と同じ材料を使用し、パターン形成方法も同じ方法を使用した。
次に、ソース電極4とドレイン電極5が対向するチャネル部を覆う形で半導体層7を形成した。半導体層7の材料としては、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用い、電極の形成に用いたのと同じ方法にて、半導体層7のパターンを形成し、その後、100℃、60分間、クリーンオーブンにて乾燥した。
次に、図1に示したように、半導体層7に対して、保護層8をソース配線6側(図3参照)にオフセットすることにより、半導体層7だけでなくソース配線6も被覆するように保護層8を形成した。
保護層8の材料としては、ポリビニルアルコールを純水に5重量%で溶解させたインキを用い、転写印刷法を用いて保護層8のパターンを形成後、180℃、60分間、クリーンオーブンにて乾燥することにより、乾燥後の厚さ3μmの保護層8を形成した。
次に、図2に示す画素電極12を形成した。
画素電極12を形成する材料には、銀ナノ粒子インキを使用し、転写印刷法を用いて、PENフィルムに転写し、180℃、1時間の焼成にて、画素電極パターンを形成した。
次に、画素電極12まで形成した薄膜トランジスタアレイを使用して画像表示装置として液晶表示装置を作製した。
このようにして、半導体層7に対してソース配線6側にオフセットして保護層8を形成することで、ソース配線6と画像表示装置の画素電極12が接触しないため誤った駆動が起こらない薄膜トランジスタアレイおよび画像表示装置を作製することができる。
<実施例2>
図1に示したように、まず基板1上に互いに平行且つ等間隔に複数のゲート電極2を形成した。基板1には、厚さ125μmのPEN(ポリエチレンナフタレート)フィルムを使用し、ゲート電極2の形成には、銀ナノ粒子インキを使用し、転写印刷法を用いて、PENフィルムに転写し、180℃、1時間の焼成にて、膜厚0.2μmのゲート電極パターンを形成した。
次に、ゲート電極2を含む基板上に、ゲート絶縁体層3を形成する。ゲート絶縁体層3を形成する材料には、ポリビニルフェノールをトルエンに50wt%溶解した溶液を、ダイコータで塗布し、その後180℃、60分間、クリーンオーブンにて乾燥した。
次に、ゲート絶縁体層3上に、ソース電極4、ドレイン電極5、ソース配線6を一括して形成した。使用した材料は、ゲート電極2を形成した材料と同じ材料を使用し、パターン形成方法も同じ方法を使用した。
次に、ソース電極4とドレイン電極5が対向するチャネル部を覆う形で半導体層7を形成した。半導体層7の材料としては、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用い、電極の形成に用いたのと同じ方法にて、半導体層7のパターンを形成し、その後、100℃、60分間、クリーン
オーブンにて乾燥した。
次に、図1に示したように、半導体層7に対して、保護層8をソース配線6側(図3参照)にオフセットすることにより、半導体層7だけでなくソース配線6も被覆するように保護層8を形成した。
保護層8の材料としては、ポリビニルアルコールを純水に5重量%で溶解させたインキを用い、転写印刷法を用いて保護層8のパターンを形成後、180℃、60分間、クリーンオーブンにて乾燥することにより、乾燥後の厚さ3μmの保護層8を形成した。
次に、図4に示す層間絶縁体層16を形成した。
層間絶縁体層16を形成する材料には感光性樹脂を使用し、ダイコータで塗布し、フォトリソグラフィー法を用いてパターンを形成し、その後180℃、60分間、クリーンオーブンにて乾燥することにより層間絶縁体層16を形成した。
次に、図4に示す画素電極12を形成した。
画素電極12を形成する材料には銀ナノ粒子インキを使用し、転写印刷法を用いて、PENフィルムに転写し、180℃、1時間の焼成にて、画素電極パターンを形成した。
次に、画素電極12まで形成した薄膜トランジスタアレイを使用し、画像表示装置として液晶表示装置を作製した。
このようにして、半導体層7に対してソース配線6側にオフセットして保護層8を形成し、更に層間絶縁体層16を形成することで、ソース配線6と画素電極12が接触しないため誤った駆動が起こらない薄膜トランジスタアレイおよび画像表示装置を作製することができる。
<比較例1>
次に、比較例について説明する。
半導体層まで形成する工程は実施例1と全く同様な方法で薄膜トランジスタアレイを作製した。
次に、半導体層7´に対してソース配線6´側にオフセットすることなく、半導体層7´上に保護層8´を形成した。それ以外は全て実施例1と同じ方法で薄膜トランジスタアレイおよび画像表示装置を作製した。その結果、ソース配線6´(ソース電極4´)と画素電極12´が接触し、画像表示時に誤った駆動をした(図5参照)。
<比較例2>
比較例1と同じ方法で薄膜トランジスタアレイを作製した。その結果、ドレイン電極5´が保護層8´によって被覆されてしまい、画素電極12´とドレイン電極5´を接続することができなくなった(図6参照)。
<比較例3>
比較例1と同じ方法で保護層まで薄膜トランジスタアレイを作製した。
次に、実施例2と同じ方法で層間絶縁体層16´を形成した。その結果、画像表示時に実施例2に比べコントラスト比が劣化した(図7参照)。
1…基板
2…ゲート電極
3…ゲート絶縁体層
4、4´…ソース電極
5、5´…ドレイン電極
6、6´…ソース配線
7、7´…半導体層
8、8´…保護層
9…半導体層の中心
10…保護層の中心
11…半導体層および保護層
12、12´…画素電極
13、13´…表示媒体
14、14´…対向電極
15、15´…対向基板
16、16´…層間絶縁体層

Claims (12)

  1. ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、
    支持体である基板上に等間隔に且つストライプ状に形成されたゲート電極と、
    前記ゲート電極と基板を被覆するゲート絶縁体層上に形成されたソース電極とドレイン電極の間を接続し、且つ前記ゲート電極と直交する形で、相互に等間隔かつ平行に形成されたストライプ状の半導体層と、
    前記半導体層とソース電極および前記半導体層と平行に並ぶソース電極を並列に接続するソース配線を被覆する形で、前記半導体層を保護するための保護層が形成されてなることを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
  2. 前記半導体層が有機半導体を含む材料からなることを特徴とする請求項1に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
  3. 前記保護層が無機化合物を含む材料からなることを特徴とする請求項1または2に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
  4. 前記保護層が有機物を含む材料からなることを特徴とする請求項1〜3のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
  5. 前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする請求項1〜4のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
  6. 請求項1〜5のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、
    薄膜トランジスタの支持体となる基板上にゲート電極を形成する工程と、
    前記ゲート電極と前記基板上にゲート絶縁体層を形成する工程と、
    前記ゲート絶縁体層上に、前記ソース配線とソース電極とドレイン電極を形成する工程と、
    前記半導体層の形成工程と、
    前記保護層の形成工程と、を備えており、
    前記保護層の形成工程は、前記ソース配線と前記ソース電極と前記半導体層を被覆するように形成することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
  7. 前記半導体層が塗布法にて形成されることを特徴とする請求項6に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
  8. 前記保護層が塗布法にて形成されることを特徴とする請求項6または7に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
  9. 前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心が、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心から、前記ソース配線と前記半導体層を被覆するように前記ソース配線側にオフセットして形成することを特徴とする請求項6〜8のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
  10. 前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項7〜9のいずれかに記載のボトムゲ
    ート・ボトムコンタクト型の薄膜トランジスタの製造方法。
  11. 請求項1〜5のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタを使用したことを特徴とする画像表示装置。
  12. 画像表示装置が、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれかであることを特徴とする請求項11に記載の画像表示装置。
JP2014221310A 2014-10-30 2014-10-30 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 Expired - Fee Related JP6627213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014221310A JP6627213B2 (ja) 2014-10-30 2014-10-30 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014221310A JP6627213B2 (ja) 2014-10-30 2014-10-30 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JP2016092059A true JP2016092059A (ja) 2016-05-23
JP6627213B2 JP6627213B2 (ja) 2020-01-08

Family

ID=56017118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014221310A Expired - Fee Related JP6627213B2 (ja) 2014-10-30 2014-10-30 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置

Country Status (1)

Country Link
JP (1) JP6627213B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239189A1 (en) * 2007-03-28 2008-10-02 Toppan Printing Co., Ltd. Thin film transistor array, method for manufacturing the same and active matrix display
WO2014045543A1 (ja) * 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP2014067884A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239189A1 (en) * 2007-03-28 2008-10-02 Toppan Printing Co., Ltd. Thin film transistor array, method for manufacturing the same and active matrix display
JP2008270744A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
WO2014045543A1 (ja) * 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
US20150129862A1 (en) * 2012-09-21 2015-05-14 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing same, and image display apparatus
JP2014067884A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP6627213B2 (ja) 2020-01-08

Similar Documents

Publication Publication Date Title
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
US10374025B2 (en) Thin film transistor array
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2019091735A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP2013211446A (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2016076624A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees