JP2020088117A - 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法 - Google Patents

Abstract

【課題】形成後の工程による影響を受けず、コストが増加することを抑えることが可能な半導体層膜厚および保護層膜厚を組み合わせた薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法を提供する。【解決手段】ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板は、基板と、基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ドレイン電極と接続した画素電極と、半導体層と、保護層と、層間絶縁体層とを備えた、半導体層の膜厚が１５ｎｍ以上７０ｎｍ以下であり、保護層の膜厚が７０ｎｍ以上２５０ｎｍ以下であり、保護層の材料がフッ素系樹脂である。【選択図】図１

Description

本発明は、薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法に関する。

ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、半導体層が十分保護されていないと、環境による経時劣化や、製造工程による劣化が生じてしまう。このため、半導体層上に保護層を形成する技術が知られているが、一方で、保護層の膜厚を厚くすると、薄膜トランジスタコストが高くなってしまう。

例えば、特許文献１では、保護層の材料として、有機結晶性膜を用いることで、有機溶媒に実質不溶で経時安定性に優れたトランジスタを実現している。しかし、後工程において有機溶媒以外の溶媒を用いた場合、トランジスタ特性が劣化してしまう恐れがある。

特開２００８−１５９６６６号公報

そこで本発明は、形成後の工程による影響を受けず、コストが増加することを抑えることが可能な半導体層膜厚および保護層膜厚を組み合わせた薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法を提供することを目的とする。

上記の課題を解決する本発明の一局面は、基板と、基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ドレイン電極と接続した画素電極と、半導体層と、保護層と、層間絶縁体層とを備えた、
半導体層の膜厚が１５ｎｍ以上７０ｎｍ以下であり、
保護層の膜厚が７０ｎｍ以上２５０ｎｍ以下であり、
保護層の材料がフッ素系樹脂であるボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板である。

また、半導体層が有機半導体材料を含んでもよい。

また、ゲート絶縁体層が有機材料を含んでもよい。

また、層間絶縁体層の画素電極に対応した部位に開口部が形成されていてもよい。

また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板の層間絶縁体層上に上部画素電極をさらに有し、開口部を介して画素電極と上部画素電極が接続されている、画像表示装置用基板である。

また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板と、薄膜トランジスタアレイ基板の画素電極に対向した電極を備えた対向基板と、薄膜トランジスタアレイ基板と対向電極との間に設けた表示媒体とを含む、画像表示装置である。

また、上述の画像表示装置用基板と、画像表示装置用基板の画素電極または上部画素電極に対向した電極を備えた対向基板と、画像表示装置用基板と対向基板との間に設けた表示媒体とを含んでもよい。

また、本発明の他の局面は、基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ドレイン電極と接続した画素電極と、膜厚が１５ｎｍ以上７０ｎｍ以下の半導体層と、膜厚が７０ｎｍ以上２５０ｎｍ以下のフッ素系樹脂である保護層と、層間絶縁体層とを形成する工程を含む、ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板の製造方法である。

また、層間絶縁体層の画素電極に対応した部位に開口部を形成する工程をさらに含んでもよい。

また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板の製造方法を用いて製造された薄膜トランジスタアレイ基板の層間絶縁体層上に上部画素電極を形成する工程と、開口部を介して画素電極と上部画素電極を接続する工程とをさらに含む画像表示装置用基板の製造方法である。

また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板の製造方法を用いて製造された薄膜トランジスタアレイ基板と、薄膜トランジスタアレイ基板の画素電極に対向した電極を備えた対向基板との間に表示媒体を形成する工程を含む、画像表示装置の製造方法である。

また、上述の画像表示装置用基板の製造方法を用いて製造された画像表示装置用基板と、画像表示装置用基板の画素電極または上部画素電極に対向した電極を備えた対向基板との間に表示媒体を形成する工程を含む、画像表示装置の製造方法。

本発明によれば、形成後の工程による影響を受けず、コストが増加することを抑えた薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法を提供することができる。

（ａ）は、製造工程途中にある本発明の一実施形態に係る薄膜トランジスタアレイ基板を模式的に示した平面図である。（ｂ）は（ａ）においてＡ−Ａ’で切断した断面図である。 （ａ）は本発明の一実施形態に係る薄膜トランジスタアレイ基板を模式的に示した平面図である。（ｂ）は（ａ）においてＢ−Ｂ’で切断した断面図である。 （ａ）は本発明の一実施形態に係る画像表示装置用基板を模式的に示した平面図である。（ｂ）は（ａ）においてＣ−Ｃ’で切断した断面図である。

本発明の一実施形態について図１から図３を用いて説明する。なお、各図は模式図であり、各構成の大きさ、膜厚等の割合は実際とは異なる場合がある。

図１は、製造工程途中にある本発明の一実施形態に係る薄膜トランジスタアレイ基板１００を模式的に示した平面図（図１の（ａ））および断面図（図１の（ｂ））であるなお、図１の（ａ）では、後述の保護層８は透過して示している。図１の（ａ）に示すように、本実施形態に係る薄膜トランジスタアレイ基板１００では、平面配置的に見て、ソース配線４’はゲート配線２’に直交している。ソース電極４とドレイン電極５は、薄膜トランジスタアレイ基板１００を構成する各薄膜トランジスタのチャネル部１２となる一定間隔のスリット部を形成するように対向して形成されている。なお、ソース電極４とドレイン電極５のスリット部は、マトリクス状に配置された薄膜トランジスタの周期に対応して形成されている。

図１の（ａ）のＡ−Ａ’で切断した断面を図１の（ｂ）に示す。図１の（ｂ）に示したように、基板１上に、ゲート電極２およびゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更に前記ゲート絶縁体層３上に、ソース電極４およびソース配線４’とドレイン電極５および画素電極６が形成されている。ソース電極４およびドレイン電極５間のゲート絶縁体層３上にソース電極４およびドレイン電極５に接するように半導体層７が、膜厚が１５ｎｍ以上７０ｎｍ以下となるように形成され、ソース電極４およびドレイン電極５と半導体層７上に保護層８が、膜厚が７０ｎｍ以上２５０ｎｍ以下となるように形成されている。

図２は、図１に示した工程の後、さらに層間絶縁体層９を設けた薄膜トランジスタアレイ基板１０１を模式的に示した平面図（図２の（ａ））および断面図（図２の（ｂ））である。図２の（ａ）および（ｂ）に示すように、薄膜トランジスタアレイ基板１０１は、保護層８まで形成した薄膜トランジスタアレイ基板１００上に層間絶縁体層９を設けることで形成される。この時、画素電極６上の層間絶縁体層９に、開口部１０が形成される。この場合、層間絶縁体層９の開口部１０が有効な画素領域となる。

図３は、図２に示した工程の後、さらに上部画素電極１１を設けた画像表示装置用基板１０２を模式的に示した平面図（図３の（ａ））および断面図（図３の（ｂ））である。画像表示装置用基板１０２は、図２の（ａ）で示した層間絶縁体層９の上に、各画素電極６に対応する上部画素電極１１を複数の設けることで形成される。上部画素電極１１を層間絶縁体層９上に形成し、上部画素電極１１が画素電極６と接続されることにより、上部画素電極１１が有効な画素領域となる。図３の（ｂ）は、層間絶縁体層９の開口部１０を介して、画素電極６と上部画素電極１１を接続した状態を示している。

半導体層７の膜厚を１５ｎｍ以上７０ｎｍ以下とすることで、半導体層７の膜厚が薄いことによりチャネルを形成できずに薄膜トランジスタとして駆動しないことを防ぐことができ、かつ半導体層７の膜厚が厚いことによりゲート電圧による制御が困難となり、オフ電流が高くなってしまうことを防ぐことができる。また、保護層８の膜厚を７０ｎｍ以上２５０ｎｍ以下とすることで、保護層８上に層間絶縁体層９および上部画素電極１１を形成しても半導体層７を十分に保護することができているため、後工程における処理や経時によりトランジスタ特性が劣化しない。また、保護層８が厚くなり過ぎないため、コストの増加を抑制することができる。

このようにして形成される薄膜トランジスタアレイ基板１００、１０２、画像表示装置用基板１０２は、画像表示装置に用いることができる。具体的には、例えば、薄膜トランジスタアレイ基板１００、１０１と、薄膜トランジスタアレイ基板１００、１０１の画素電極６に対向した電極を備えた対向基板との間に表示媒体とを積層することにより画像表示装置とすることができる。また、例えば、画像表示装置用基板１０２と、画像表示装置用基板１０２の画素電極６または上部画素電極１１に対向した電極を備えた対向基板との間に表示媒体とを積層することにより画像表示装置とすることができる。また、表示媒体としては、例えば電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等を用いることができる。

基板１に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。

ゲート電極２、ゲート配線２’の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には、金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどを挙げることができる。ゲート電極２、ゲート配線２’を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、オフセット印刷、ディスペンサを用いる方法などがある。

ゲート絶縁体層３として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがあり、熱による硬化や光による硬化により形成する方法がある。

ソース電極４、ソース配線４’、ドレイン電極５、画素電極６の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には、金、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどを挙げることができる。

半導体層７の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料としてポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。半導体層７を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。

保護層８の材料としてはフッ素系樹脂を用いる。フッ素系樹脂としては例えば、含フッ素アクリル樹脂、含フッ素ポリイミド、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどの含フッ素ポリマーや含フッ素親水性基含有オリゴマー、含フッ素親油性基含有オリゴマー、含フッ素親水性・親油性基含有オリゴマー、パーフルオロエチレンオキシド付加物、パーフルオロアルキル基含有リン酸エステル、パーフルオロアルキル基含有リン酸エステルアミン中和物、含フッ素親水性・親油性基カルボキシル基含有オリゴマーなどの含フッ素界面活性剤などを用いることができる。また、保護層８には必要に応じて遮光性を付与することも出来る。保護層８を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。

層間絶縁体層９の材料としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が使用可能である。層間絶縁体層９は、層間絶縁体層９を形成後、露光・現像によって形成する。

上部画素電極１１の材料としては、アルミニウム、クロム、金、銀、ニッケル、銅等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。上部画素電極１１の形成方法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法も可能であるが、銀インク、ニッケルインク、銅インク等をスクリーン印刷するのが好適である。

なお、図には示していないが、ゲート電極２およびゲート配線２’と同じ層に、キャパシタ電極およびキャパシタ配線を有していてもよい。キャパシタ電極がゲート絶縁体層３をはさんで画素電極６と重なってストレージキャパシタとなる。ストレージキャパシタは、画素の電位を保つ働きがある。

以下に本発明の実施例について具体的に説明するが、本発明はこれに限定されるものではない。

［薄膜トランジスタアレイ基板の作製］
＜実施例１＞
本発明者は、図１に示した通りゲート電極２およびゲート配線２’とゲート絶縁体層３が形成された基板１上に、ソース電極４とソース配線４’とドレイン電極５および画素電極６を形成した。塗布法にて複数のトランジスタにわたってチャネル部１２上に半導体層７を形成した。次いで塗布法にて複数のトランジスタにわたってソース電極４とドレイン電極５と半導体層７上に保護層８を形成した。保護層８上に層間絶縁体層９を塗布、露光、現像によって形成し、層間絶縁体層９の開口部１０を介して、画素電極６と上部画素電極１１が接続するよう、上部画素電極１１を形成した。

ボトムゲート・ボトムコンタクト型の薄膜トランジスタを用いた実施例１に係る薄膜トランジスタアレイ基板１００の製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。

次に、ゲート電極２およびゲート配線２’の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２およびゲート配線２’を形成した。

次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３の溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させてゲート絶縁体層３を形成した。

次に、ソース電極４およびドレイン電極５の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを、アニロックスロールを用いてゲート絶縁体層３上に形成し、１８０℃で１時間乾燥させ、ソース電極４およびドレイン電極５を形成した。

次に、半導体層７の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層７は、インクジェット法を用いて形成した。

次に、保護層８の材料としてフッ素系樹脂をフッ素系溶媒に５重量％で溶解させたインキを用い、塗布法を用いて保護層８を形成した。

次に、層間絶縁体層９材料として感光性樹脂をＰＧＭＥＡに１０重量％溶解させた溶液を用いた。層間絶縁体層９は、塗布、露光、現像を行うことで形成した。

次に、上部画素電極１１の材料としてＭｏを用いて、スパッタ法により上部画素電極１１を形成した。

＜比較例１＞
比較例１に係る薄膜トランジスタアレイは、半導体層７および保護層８の膜厚の組み合せ以外は実施例１と同様とした。

表１に、実施例１および比較例１に係る薄膜トランジスタアレイ基板の、半導体層および保護層の膜厚の組み合せを示した。

表１に示すように、実施例１に係る薄膜トランジスタアレイ基板では、半導体層７の膜厚が１５ｎｍ、３０ｎｍ、４５ｎｍ、６０ｎｍ、７０ｎｍのいずれかであり、保護層８の膜厚が７０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍ、２５０ｎｍのいずれかとなるように作製した。

また、比較例１に係る薄膜トランジスタアレイ基板は、半導体層７の膜厚が１０ｎｍ、１５ｎｍ、３０ｎｍ、４５ｎｍ、６０ｎｍ、７０ｎｍ、８０ｎｍのいずれかであり、保護層８の膜厚が５０ｎｍ、７０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍ、２５０ｎｍ、３００ｎｍのいずれかであり、かつ実施例１の組み合せと重複しない組み合せとなるように作製した。

［評価方法］
（移動度）
実施例１および比較例１に係る薄膜トランジスタアレイ基板のＶｇ−Ｉｄを、表１に示した各膜厚の組み合せについて５０素子ずつ測定し、その結果から算出した移動度が、
４５〜５０素子が移動度０．２ｃｍ^２／Ｖｓ以上であるものを◎、
４０〜４４素子が移動度０．２ｃｍ^２／Ｖｓ以上であるものを〇、
３５〜３９素子が移動度０．２ｃｍ^２／Ｖｓ以上であるものを△、
０〜３４素子が移動度０．２ｃｍ^２／Ｖｓ以上であるものを×、
として、３５素子以上が移動度０．２ｃｍ^２／Ｖｓ以上でものを良好な結果として評価した。

（経時変化）
製造直後および１週間後の薄膜トランジスタアレイ基板のＶｇ−Ｉｄを測定し、製造直後に対して１週間後の変化率が、
９５％以上〜１００％であるものを◎、
９０以上〜９５％未満であるものを〇、
８０％以上〜９０％未満であるものを△、
０〜８０％未満であるものを×、
として、変化率が８０％以上であるものを良好な結果として評価した。

（コスト）
半導体層７および保護層８のコストに関して
一定の金額以下の場合を低コストでの形成が可能であるとして◎、
一定の金額より高い場合を低コストでの形成が不可能であるとして×、
として評価した。

（総合評価）
いずれかの項目において×が１つでも含まれる条件は不合格とする。

［評価結果］
表２の各マスの上段に、紙面左から移動度、経時変化、コストの評価を示し、下段に総合評価結果を示す。
実施例１では、×となった評価がなく、良好な特性が得られた。一方で、比較例１の条件では、半導体膜厚および保護層膜厚が薄膜の場合、良好な特性が得られなかった。また、厚膜では、低コストでの形成が不可能であるため不合格となった。

以上の結果から、本発明によれば、保護層８により半導体層７を保護することができるため、製造工程におけるトランジスタ特性の悪化および経時劣化を低コストで抑制できることが確認された。

本発明の薄膜トランジスタアレイ基板は、画像表示装置等に適用可能である。

１…基板
２…ゲート電極
２’…ゲート配線
３…ゲート絶縁体層
４…ソース電極
４’…ソース配線
５…ドレイン電極
６…画素電極
７…半導体層
８…保護層
９…層間絶縁体層
１０…層間絶縁体層の開口部
１１…上部画素電極
１２…チャネル部
１００、１０１…薄膜トランジスタアレイ基板
１０２…画像表示装置用基板

Claims (12)

1. 基板と、前記基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極およびドレイン電極と、前記ドレイン電極と接続した画素電極と、半導体層と、保護層と、層間絶縁体層とを備え、
   前記半導体層の膜厚が１５ｎｍ以上７０ｎｍ以下であり、
   前記保護層の膜厚が７０ｎｍ以上２５０ｎｍ以下であり、
   前記保護層の材料がフッ素系樹脂である、ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板。
2. 前記半導体層が有機半導体材料を含む、請求項１に記載の薄膜トランジスタアレイ基板。
3. 前記ゲート絶縁体層が有機材料を含む、請求項１または請求項２に記載の薄膜トランジスタアレイ基板。
4. 前記層間絶縁体層の画素電極に対応した部位に開口部が形成されている、請求項１から請求項３のいずれかに記載の薄膜トランジスタアレイ基板。
5. 請求項４に記載の薄膜トランジスタアレイ基板の層間絶縁体層上に上部画素電極をさらに有し、前記開口部を介して画素電極と前記上部画素電極が接続されている、請求項５に記載の画像表示装置用基板。
6. 請求項１から請求項４のいずれかに記載の薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板の画素電極に対向した電極を備えた対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板との間に設けた表示媒体とを含む、画像表示装置。
7. 請求項５に記載の画像表示装置用基板と、前記画像表示装置用基板の画素電極または上部画素電極に対向した電極を備えた対向基板と、前記画像表示装置用基板と前記対向基板との間に設けた表示媒体とを含む、画像表示装置。
8. 基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ドレイン電極と接続した画素電極と、膜厚が１５ｎｍ以上７０ｎｍ以上の半導体層と、膜厚が７０ｎｍ以上２５０ｎｍ以下のフッ素系樹脂を含む保護層と、層間絶縁体層とを形成する工程を含む、ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板の製造方法。
9. 前記層間絶縁体層の画素電極に対応した部位に開口部を形成する工程をさらに含む、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
10. 請求項９に記載の薄膜トランジスタアレイ基板の製造方法を用いて製造された薄膜トランジスタアレイ基板の層間絶縁体層上に上部画素電極を形成する工程と、開口部を介して前記画素電極と前記上部画素電極を接続する工程とをさらに含む、請求項１１に記載の画像表示装置用基板の製造方法。
11. 請求項８または請求項９に記載の薄膜トランジスタアレイ基板の製造方法を用いて製造された薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板の画素電極に対向した電極を備えた対向基板との間に表示媒体を形成する工程を含む、画像表示装置の製造方法。
12. 請求項１０に記載の画像表示装置用基板の製造方法を用いて製造された画像表示装置用基板と、前記画像表示装置用基板の画素電極または上部画素電極に対向した電極を備えた対向基板との間に表示媒体を形成する工程を含む、画像表示装置の製造方法。

Images