JP5987274B2 - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板 Download PDF

Info

Publication number
JP5987274B2
JP5987274B2 JP2011150946A JP2011150946A JP5987274B2 JP 5987274 B2 JP5987274 B2 JP 5987274B2 JP 2011150946 A JP2011150946 A JP 2011150946A JP 2011150946 A JP2011150946 A JP 2011150946A JP 5987274 B2 JP5987274 B2 JP 5987274B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
active matrix
matrix substrate
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011150946A
Other languages
English (en)
Other versions
JP2013019955A (ja
Inventor
浩之 本多
浩之 本多
徹 三好
徹 三好
麻貴子 高橋
麻貴子 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011150946A priority Critical patent/JP5987274B2/ja
Publication of JP2013019955A publication Critical patent/JP2013019955A/ja
Application granted granted Critical
Publication of JP5987274B2 publication Critical patent/JP5987274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置に用いられるアクティブマトリクス基板に関するものである。
近年、液晶表示装置、有機エレクトロルミネッセンス表示装置、電気泳動表示装置等の種々の表示装置の分野においては、表示装置の駆動方式としてアクティブマトリクス駆動方式を用いた表示装置が注目され、開発が進められている。
アクティブマトリクス駆動方式を用いた表示装置は、高コントラストで画像表示を行うことができ、応答速度が速く、また、表示装置を大画面化した場合にその消費電力を小さいものとすることができるといった利点を有するものである。
また、これに伴い、上記アクティブマトリクス駆動方式を用いた表示装置に用いられるアクティブマトリクス基板の開発についても盛んに行われている。
アクティブマトリクス基板は、上記表示装置の各画素に対応するように、アクティブ素子がマトリクス状に複数配列されて構成されるものであり、アクティブ素子としては、TFTに代表される半導体トランジスタが好適に用いられている。
なお、半導体トランジスタは、通常、ゲート電極と、上記ゲート電極を絶縁するゲート絶縁層と、上記半導体材料からなる半導体層と、上記半導体層に接触するように形成されたソース電極およびドレイン電極とを有するものであり、上記ゲート電極が、上記半導体層下面側に配置されているボトムゲート構造のものと、上記ゲート電極が上記半導体層の上面側に配置されているトップゲート構造のものとが知られている。
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの無機半導体材料や、有機化合物からなる有機半導体材料が用いられている。なかでも、半導体材料として有機半導体材料が用いられている場合は、上記無機半導体材料が用いられたトランジスタに比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパーに代表されるフレキシブルディスプレイ等の、次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。
また、上記有機半導体材料を用いたトランジスタ(以下、有機半導体トランジスタと称して説明する場合がある。)を製造するに際しては、通常、各電極の形成方法としてはフォトリソグラフィー法やインクジェット印刷法、スクリーン印刷法、フレキソ印刷法等の印刷法等が用いられ、有機半導体材料が用いられた有機半導体層の形成方法については、上述の印刷法が用いられる。
なお、一般に、フォトリソグラフィー法は、微細で精密なパターンを有する部材を形成することが可能である半面、大掛かりな設備や多数の工程が必要であり、また材料の使用効率が悪いといった性質を有する方法であることが知られている。
一方で印刷法は、フォトリソグラフィー法に比べて大掛かりな設備や多数の工程を必要とせず、また材料の使用効率も高くすることが可能であることから、形成される部材の生産性を向上させることが可能である反面、微細で精密なパターンを形成することが困難であるといった性質を有する方法であることが知られている。
ところで、上記アクティブマトリクス基板が表示装置に用いられた場合、各画素に対応する領域には半導体トランジスタの他にも必要な構成が配置されることとなる。また、近年、より高精細な画像表示を行うために、画素の大きさを小さく設計する場合もあることから、アクティブマトリクス基板における半導体トランジスタの形成面積を小さくすることが望まれている。
上述した要望に対し、例えば、特許文献1においては、以下のような構成を有するアクティブマトリクス基板が開示されている。
図5(a)および図6(a)は、従来のアクティブマトリクス基板の一例を示す概略平面図であり、図5(b)は図5(a)のA’−A’断面図、図6(b)は図6(a)のA”−A”線断面図である。特許文献1には、図5(a)、(b)および図6(a)、(b)に示すように、アクティブマトリクス基板100’にマトリクス状に配列されている複数の有機半導体トランジスタ2において、各々の有機半導体トランジスタ2を構成するゲート電極21、ソース電極22、およびドレイン電極23のうち、上記いずれかの1つの電極(図5(a)、(b)および図6(a)、(b)ではソース電極22)と有機半導体層24とが隣接する2つの有機半導体トランジスタ2間で共有されている構成が示されている。なお、図5(a)、(b)においては有機半導体トランジスタ2がボトムゲート構造を有する場合、図6(a)、(b)においてはトップゲート構造を有する場合について示している。また、上述した図5(a)、(b)、および図6(a)、(b)において説明していない符号については、後述する図1等で説明する。
なお、アクティブマトリクス基板においては、有機半導体トランジスタの配列パターン、有機半導体トランジスタの各構成の配置等から、実際には、図5(a)、(b)、図6(a)、(b)等に示すように、隣接する2つの有機半導体トランジスタ2において、ソース電極22および有機半導体層24が共有される構成が検討されている。
アクティブマトリクス基板を上述した構成とすることにより、例えば共有されている有機半導体トランジスタの構成については2つの有機半導体トランジスタがスイッチ機能を示すことが可能となる程度の形成面積で形成することが可能となる。よって、微細で精密なパターンを有することが困難である印刷法により形成されたソース電極や有機半導体層を、2つの有機半導体トランジスタ間で共有させることにより、上述したソース電極、有機半導体層を各々の有機半導体トランジスタにそれぞれ形成する場合に比べて、有機半導体トランジスタの形成面積を小さいものとすることが可能となる。
しかしながら、上記構成を有するアクティブマトリクス基板においては、以下のような問題があった。
すなわち、上述したように、アクティブマトリクス基板において、基材としてフレキシブル性を有する樹脂製基材等を用いた場合は、アクティブマトリクス基板の製造工程中の温度変化によって樹脂製基材の寸法が変化してしまう場合がある。そのため、樹脂製基材上に形成される電極と、上記電極上に形成される他の電極との位置が設計上の位置と異なってしまうことにより、例えば、図7(a)、(b)に示すように、ゲート電極21α、21βとソース電極22との重なり部分の面積UおよびUが、隣接する2つの有機半導体トランジスタ2α、2β間で異なることにより、ゲート電極21α、21βに対しソース電極22およびドレイン電極23α、23βが形成する寄生容量が異なってしまうといった問題があった。また、その結果、アクティブマトリクス基板に配置される複数の有機半導体トランジスタの寄生容量にバラツキを生じてしまうといった問題があった。また、このようなアクティブマトリクス基板が用いられた表示装置は、均一な画像表示を行うことが困難となり、十分な視認性を示すことが困難となるといった問題があった。
なお、図7(a)、(b)は、従来のアクティブマトリクス基板における有機半導体トランジスタの一例を示す概略断面図である。また、説明していない符号については後述する図1等で説明する。
また、上記構成とした場合は、ゲート電極とソース電極との重なり部分の面積が必要以上に大きくなる場合がある。ここで、例えばゲート電極およびソース電極の間に形成される絶縁層に不具合部分を生じた場合は、上記重なり部分の面積が大きくなるほど、上記不具合部分が上記重なり部分に含まれる確率が高くなるため、ゲート電極およびソース電極の短絡が発生する可能性が高くなってしまうといった問題があった。
なお、トップゲート構造の有機半導体トランジスタを用いたアクティブマトリクス基板においては、後述する修正を用いることは困難であることから、短絡の発生頻度が上昇してしまうことはより深刻な問題である。
また、上記構成を有する場合、ソース電極およびドレイン電極上に形成される有機半導体層については以下の問題が考えられる。すなわち、金属等から構成される電極面は一般的に濡れ性がよいことから、有機半導体材料はゲート絶縁層上よりもソース電極上やドレイン電極上に集まりやすい性質がある。ここで、上記構成においては、隣接する2つの有機半導体トランジスタが1つのソース電極を共有している、すなわち2つの有機半導体トランジスタ間に1つのソース電極が連続して形成されていることから、有機半導体材料は広い面積で形成されたソース電極上により集まりやすくなることが考えられる。その結果、ソース電極およびドレイン電極の間に設けられるチャネル領域における有機半導体層の膜厚が不安定となり、アクティブマトリクス基板に配置される各々の有機半導体トランジスタに均質な有機半導体層を形成することが困難となるといった問題が考えられる。これにより、アクティブマトリクス基板に配置される各々の有機半導体トランジスタのスイッチ機能にバラツキが生じてしまうといった問題が考えられる。
ところで、図5(a)に示すように、ゲート電極21およびソース電極22間で短絡zが発生した有機半導体トランジスタ2’を有するアクティブマトリクス基板100’を表示装置に用いた場合は、上述のゲート電極21が接続されたゲート配線21Xに対応する部分、および上述のソース電極22が接続されたソース配線22Yに対応する部分での画像表示を行うことが困難となるライン欠陥が生じる場合がある。この際、ボトムゲート構造の有機半導体トランジスタ2が用いられている場合は、短絡の生じた有機半導体トランジスタ2’のソース電極22をソース配線22Yから分離することにより、短絡部分のみを点欠陥とすることで、上述したライン欠陥を修正することが可能である。この際、図5(a)に示すように、ソース電極22が隣接する2つの有機半導体トランジスタ2、2’間で共有されている場合は、短絡zの生じた有機半導体トランジスタ2’だけではなく、短絡zの生じた有機半導体トランジスタ2’に隣接する有機半導体トランジスタ2についてもソース電極22をソース配線22Yから分離しなければならなくなることから、点欠陥の数が2倍となるため、点欠陥の多いアクティブマトリクス基板100’となるといった問題があった。
よって、アクティブマトリクス基板においては、有機半導体トランジスタの形成面積を小さくした場合も、表示装置において均一な画像表示を行うことが可能であり、かつ欠陥の発生を最小限なものとすることが可能な構成が求められている。
特開2009−98418号公報
本発明は、上記問題点に鑑みてなされたものであり、アクティブマトリクス基板にマトリクス状に配列された各々の有機半導体トランジスタの形成面積が小さく、かつ表示装置に用いた場合に均一で視認性に優れた画像表示を行うことを可能とするアクティブマトリクス基板を提供することを主目的とする。
本発明は、上記課題を解決するために、樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているものであって、隣接する2つの上記有機半導体トランジスタが、1つの上記有機半導体層のみを共有していることを特徴とするアクティブマトリクス基板を提供する。
本発明によれば、隣接する2つの有機半導体トランジスタが有機半導体層のみを共有していることから、印刷法を用いて最小の面積で形成された1つの有機半導体層を隣接する2つの有機半導体トランジスタの各々の有機半導体層として用いることが可能となるため、アクティブマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることが可能となる。
また、本発明によれば、隣接する2つの有機半導体トランジスタにおける各電極については共有されていないことから、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、隣接する2つの有機半導体トランジスタの寄生容量を同等とすることが可能となる。よって、アクティブマトリクス基板における複数の有機半導体トランジスタの寄生容量にバラツキを生じないものとすることができることから、本発明のアクティブマトリクス基板を表示装置に用いた場合に、均一で視認性に優れた画像表示を行うことが可能となる。
また、上述した従来の構成に比べて、有機半導体層を形成する領域におけるソース電極の形成面積を小さくすることができることから、有機半導体材料の塗布性を向上させることができる。よって、有機半導体層をソース電極およびドレイン電極上に均質に形成することが可能となるため、複数の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。
さらに、本発明によれば、有機半導体トランジスタがボトムゲート構造を有する場合は、ライン欠陥の修正を行った場合に生じる点欠陥の発生を最小限のものとすることが可能となる。
本発明においては、上記有機半導体トランジスタの上記ソース電極の線幅および上記ドレイン電極の線幅が同一であることが好ましい。これにより、ソース電極およびドレイン電極上に有機半導体材料を塗布して有機半導体層を形成するに際して、従来の構成のように、ソース電極上に有機半導体材料が偏って塗布されることを抑制し、ソース電極およびドレイン電極の間に設けられるチャネル領域に有機半導体層を安定的に形成することが可能となる。よって、アクティブマトリクス基板における各々の有機半導体トランジスタに形成される有機半導体層を均質なものとすることが可能となることから、各々の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。
本発明のアクティブマトリクス基板は、隣接する2つの有機半導体トランジスタが1つの有機半導体層のみを共有するものであることから、有機半導体トランジスタの形成面積を小さいものとすることが可能となり、また、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、アクティブマトリクス基板の複数の有機半導体トランジスタの寄生容量のバラツキを抑制することが可能となり、表示装置に用いた場合に、均一で視認性の高い画像表示を行うことが可能となるといった効果を奏する。
本発明のアクティブマトリクス基板の一例を示す概略図である。 本発明のアクティブマトリクス基板における有機半導体トランジスタの一例を示す概略図である。 本発明のアクティブマトリクス基板における有機半導体トランジスタの配列パターンの一例を示すパターン図である。 本発明における有機半導体トランジスタの他の例を示す概略平面図である。 従来のアクティブマトリクス基板の他の例を示す概略図である。 従来のアクティブマトリクス基板の他の例を示す概略図である。 従来のアクティブマトリクス基板の他の例を示す概略断面図である。 実施例1のアクティブマトリクス基板の例を示す概略図である。 実施例2のアクティブマトリクス基板の例を示す概略図である。 比較例1のアクティブマトリクス基板の例を示す概略図である。 比較例2のアクティブマトリクス基板の例を示す概略図である。
以下、本発明のアクティブマトリクス基板について説明する。
本発明のアクティブマトリクス基板は、樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているものであって、隣接する2つの上記有機半導体トランジスタが、1つの上記有機半導体層のみを共有していることを特徴とするものである。
なお、本発明において、「マトリクス状」とは、行列状に二次元配列されている状態を指す。
また、本発明において、「有機半導体トランジスタがマトリクス状に複数配列されている」とは、本発明のアクティブマトリクス基板を表示装置に用いた場合に、上記表示装置の各画素に対応する領域にそれぞれ有機半導体トランジスタが配置されるように、複数の有機半導体トランジスタが配列されていることを指す。具体的には、上記表示装置の複数の画素が格子状に配列されたものである場合は、格子状に配列されている各画素に対応する領域にそれぞれ有機半導体トランジスタが配置されるように、複数の有機半導体トランジスタが格子状に配列されていることを指す。
また、本発明において、「隣接する2つの有機半導体トランジスタが、1つの有機半導体層のみを共有している」とは、隣接する2つの有機半導体トランジスタが1つの有機半導体層のみを共有し、かつソース電極、ドレイン電極、およびゲート電極を共有しないことを指す。より具体的には、隣接する2つの有機半導体トランジスタにはそれぞれ1つのソース電極、1つのドレイン電極および1つのゲート電極が形成され、かつ隣接する2つの有機半導体トランジスタ間に1つの有機半導体層が連続して形成されていることを指す。
ここで、本発明のアクティブマトリクス基板について図を用いて説明する。図1は、本発明のアクティブマトリクス基板の一例を示す概略平面図であり、図2(a)は図1のA部分の拡大図、図2(b)、(c)は図1のB−B線断面図である。
図1、図2(a)〜(c)に示すように、本発明のアクティブマトリクス基板100は、樹脂製基材1と、樹脂製基材1上に形成され、ゲート電極21、ソース電極22、ドレイン電極23、および有機半導体材料を含む有機半導体層24を備える有機半導体トランジスタ2とを有するものである。また、図2(b)、(c)に示すように、本発明は、通常、ゲート電極21α、21βとソース電極22α、22β、ドレイン電極23α、23β、および有機半導体層24との間にゲート絶縁層25を有するものである。
なお、図1および図2(a)においては、説明のため、有機半導体層24については太い点線で示しており、ゲート絶縁層については省略して示している。
また、本発明における有機半導体トランジスタ2は、図2(b)に示すようにボトムゲート構造を有していてもよく、図2(c)に示すようにトップゲート構造を有していてもよい。
図2(b)に示すように、有機半導体トランジスタ2α、2βがボトムゲート構造を有する場合は、樹脂製基材1上にゲート電極21α、21βが形成され、ゲート電極21α、21β上にゲート絶縁層25が形成され、ゲート絶縁層25上にソース電極22α、22βおよびドレイン電極23α、23βが形成され、ソース電極22α、22βおよびドレイン電極23α、23β上に有機半導体層24が形成される。また、この場合、アクティブマトリクス基板100を有機半導体層24側から観察した場合に、図1に示されるような平面が観察される。
一方、図2(c)に示すように、有機半導体トランジスタ2α、2βがトップゲート構造を有する場合は、樹脂製基材1上にソース電極22α、22βおよびドレイン電極23α、23βが形成され、ソース電極22α、22βおよびドレイン電極23α、23β上に有機半導体層24が形成され、ソース電極22α、22β、ドレイン電極23α、23β、および有機半導体層24上にゲート絶縁層25が形成され、ゲート絶縁層25上にゲート電極21α、21βが形成される。また、この場合、アクティブマトリクス基板100を樹脂製基材1の各電極側とは反対側の面から観察した場合に、図1に示されるような平面が観察される。
また、図1に示すように、本発明においては、有機半導体トランジスタ2がマトリクス状に複数配列されている。より具体的には、アクティブマトリクス基板100を用いた表示装置の各画素に対応する領域120に有機半導体トランジスタ2がそれぞれ配置されるように、複数の有機半導体トランジスタ2が配列されている。
さらに、本発明においては、通常、アクティブマトリクス基板100に配列された複数の有機半導体トランジスタ2のゲート電極21はそれぞれゲート配線21X〜21Xに接続され、ソース電極22はそれぞれソース配線22Y〜22Yに接続される。
また、図2(a)〜(c)に示すように、本発明においては、隣接する2つの有機半導体トランジスタ2α、2βが有機半導体層24のみを共有している、すなわち、隣接する2つの有機半導体トランジスタ2α、2βには、それぞれ1つのソース電極21α、21βと、1つのドレイン電極22α、22βおよび1つのゲート電極23α、23βが形成され、かつ隣接する2つの有機半導体トランジスタ2α、2β間に1つの有機半導体層24が連続して形成されていることを特徴とするものである。
上述したように、印刷法は微細で精密なパターンを形成することが困難であるといった性質を有するため、印刷法で有機半導体層を形成する場合は、ある面積以下の大きさでのパターニングが困難となる場合があるところ、本発明においては、隣接する2つの有機半導体トランジスタに1つの有機半導体層を共有させることにより、本発明のアクティブマトリクス基板を表示装置に用いた場合に、1画素当たりに形成される有機半導体層の面積を小さくすることが可能となる。
よって本発明によれば、隣接する2つの有機半導体トランジスタが有機半導体層のみを共有していることから、印刷法を用いて最小の面積で形成された1つの有機半導体層を隣接する2つの有機半導体トランジスタの各々の有機半導体層として用いることが可能となるため、アクティブマトリクスマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることが可能となる。
また、本発明によれば、隣接する2つの有機半導体トランジスタが有機半導体層のみを共有している、すなわち、ゲート電極、ソース電極、およびドレイン電極については共有していないことから、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、アクティブマトリクス基板に形成される複数の有機半導体トランジスタの寄生容量にバラツキを生じないものとすることができる。よって、本発明のアクティブマトリクス基板を用いた表示装置においては、均一で視認性に優れた画像表示を行うことが可能となる。
また、上述した従来の構成に比べて、有機半導体層の形成する領域におけるソース電極の形成面積を小さくすることができることから、有機半導体材料の塗布性を向上させることができる。よって、有機半導体層をソース電極およびドレイン電極上に均質に形成することが可能となるため、複数の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。
また、本発明によれば、有機半導体トランジスタがボトムゲート構造である場合は、本発明のアクティブマトリクス基板を用いた表示装置において、有機半導体トランジスタの短絡によるライン欠陥が生じた場合も、短絡の生じた有機半導体トランジスタのソース電極のみをソース配線から分離することでライン欠陥を修正することができ、かつ、上述した従来の構成に比べて、修正の際に生じる点欠陥の数を少ないものとすることが可能となる。
以下、本発明のアクティブマトリクス基板の詳細について説明する。
1.有機半導体トランジスタ
本発明における有機半導体トランジスタは、ゲート電極、ソース電極、ドレイン電極、および有機半導体層を備えるものであり、アクティブマトリクス基板において、マトリクス状に複数配列されるものである。
また、隣接する2つの有機半導体トランジスタが、有機半導体層のみを共有するものである。
以下、有機半導体トランジスタに用いられる各構成について説明する。
(1)有機半導体層
本発明における有機半導体層について説明する。
本発明における有機半導体層は、上記有機半導体トランジスタがボトムゲート構造を有する場合、またはトップゲート構造を有する場合のいずれであっても、ソース電極およびドレイン電極上に形成されるものである。
また、本発明においては、1つの有機半導体層は2つの有機半導体トランジスタ間に連続して形成されるものである。
(a)有機半導体層の形成位置
本発明において、隣接する2つの有機半導体トランジスタに共有されている1つの有機半導体層の形成位置について説明する。
上記1つの有機半導体層の形成位置としては、隣接する2つの有機半導体トランジスタ間に連続して形成可能であり、かつ各々の有機半導体トランジスタが有するソース電極およびドレイン電極上に有機半導体層を形成することができ、かつ各々の有機半導体トランジスタが同等のスイッチ機能を示すことが可能となる位置であれば特に限定されない。通常は、本発明における有機半導体トランジスタの配列パターンに応じて適宜選択される。
例えば、本発明のアクティブマトリクス基板において、図3に示すように、本発明における有機半導体トランジスタ2の配列パターンが、ゲート配線21Xと平行な線Xを対称軸として隣接する2つの有機半導体トランジスタ2が対称な位置となる配列パターンである場合は、同一のソース配線22Yに接続され、かつ対称な位置関係にある隣接する2つの有機半導体トランジスタ2に、1つの有機半導体層24を連続して形成することが好ましい。
なお、図3は、本発明における有機半導体トランジスタの配列パターンの例を示すパターン図であり、説明していない符号については図1と同様とすることができるので、ここでの説明は省略する。また、上述の1つの有機半導体層の形成位置は、例示であり、本発明における1つの有機半導体層の形成位置については、上述した形成位置に限られるものではない。
(b)有機半導体層
本発明における有機半導体層のパターン形状としては、隣接する2つの有機半導体トランジスタ間に連続して形成可能であり、マトリクス状に配列された複数の有機半導体トランジスタが各々有機半導体層を有することが可能であり、かつ、各々の有機半導体トランジスタが同等のスイッチ機能を示すことが可能となるようなパターン形状であれば特に限定されない。通常は、有機半導体トランジスタの配列パターンに応じて適宜選択される。
より具体的には、上述した「(a)有機半導体層の形成位置」の項で説明した形成位置に有機半導体層を形成することが可能なパターン形状であることが好ましい。隣接する2つの有機半導体層に形成される1つの有機半導体層の形成面積を小さいものとすることが可能となり、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を小さくすることができるからである。また、本発明のアクティブマトリクス基板を用いた表示装置をより視認性に優れ、性能の高いものとすることができるからである。
上記有機半導体層の厚みとしては、有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を形成でき、かつ隣接する2つの有機半導体トランジスタに所望の有機半導体層を形成することができる範囲であれば特に限定されない。なかでも上記有機半導体層の厚みが、1000nm以下であることが好ましく、なかでも1nm〜300nmの範囲内であることが好ましく、特に1nm〜100nmの範囲内であることが好ましい。
なお、有機半導体層の厚みとは、有機半導体トランジスタがボトムゲート構造である場合は、絶縁層表面から有機半導体層表面までの距離(図2(b)においてSで示される距離)を指し、有機半導体トランジスタがトップゲート構造である場合は樹脂製基材表面から有機半導体層表面までの距離(図2(c)においてSで示される距離)を指す。
また、有機半導体層の線幅としては、ソース電極およびドレイン電極の間のチャネル領域に有機半導体層を形成することが可能となる程度であれば特に限定されないが、30μm〜100μmの範囲内、中でも30μm〜70μmの範囲内、特に30μm〜50μmの範囲内であることが好ましい。有機半導体層の線幅が上記範囲を超える場合は、1つの有機半導体層を2つの有機半導体トランジスタに共有させたとしても、表示装置の1画素当たりに形成される有機半導体層の面積を小さいものとすることが困難となる場合があるからであり、有機半導体層の線幅が上記範囲に満たない場合は、印刷法を用いて有機半導体層自体を形成することが困難となる可能性があるからである。
なお、有機半導体層の線幅とは、図2(a)においてTで示される距離を指す。
また、隣接する2つの有機半導体トランジスタ間に連続して形成される有機半導体層の幅(以下、連続幅と称して説明する場合がある。)としては、それぞれの有機半導体トランジスタが有機半導体層を有するものとすることが可能な程度の幅であれば特に限定されず、本発明のアクティブマトリクス基板の用途等に応じて適宜選択することができる。より具体的に、上記連続幅としては、30μm〜100μmの範囲内、なかでも30μm〜70μmの範囲内、特に30μm〜50μmの範囲内であることが好ましい。上記連続幅が上記範囲を超える場合は、1つの有機半導体層を2つの有機半導体トランジスタに共有させたとしても、表示装置の1画素当たりに形成される有機半導体層の面積を小さいものとすることが困難となる場合があるからであり、有機半導体層の大きさが上記範囲に満たない場合は、隣接する2つの有機半導体トランジスタに1つの有機半導体層を共有させることが困難となる可能性があるからである。
なお、連続幅とは、図2(a)においてTで示される距離を指す。
また、1つの有機半導体トランジスタ上に形成される有機半導体層の幅としては、それぞれの有機半導体トランジスタが所望のスイッチング機能を発揮することが可能な程度であれば特に限定されず、通常はゲート電極の大きさを考慮して適宜決定される。なお、1つの有機半導体トランジスタ上に形成される有機半導体層の幅とは、図2(a)においてTで示される距離を指す。
上記有機半導体層に用いられる上記有機半導体材料としては、本発明のアクティブマトリクス基板の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本発明においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。
本発明における有機半導体層の形成方法としては、隣接する2つの有機半導体トランジスタに1つの有機半導体層を所望の形状および厚みで形成することが可能な形成方法であれば特に限定されず、一般的な有機半導体トランジスタに用いられる有機半導体層の形成方法と同様とすることができる。具体的には、インクジェット印刷法、グラビア印刷法、スクリーン印刷法、フレキソ印刷法等の種々の印刷法を挙げることができる。
本発明においては、隣接する2つの有機半導体トランジスタが1つの有機半導体層を共有することから、フォトリソグラフィー法等と比較して微細なパターンを形成困難な印刷法を用いて有機半導体層を形成したとしても、アクティブマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることができる。
(2)ゲート電極
次に、本発明に用いられるゲート電極について説明する。
本発明におけるゲート電極は、上記有機半導体トランジスタがボトムゲート構造を有する場合は樹脂製基材上に形成されるものであり、上記有機半導体トランジスタがトップゲート構造を有する場合はゲート絶縁層上に形成されるものである。
また、上記ゲート電極は、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ1つずつ形成されるものである。
上記ゲート電極のパターン形状としては、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ1つずつゲート電極を形成することが可能であれば特に限定されず、有機半導体トランジスタの配列パターンに応じて適宜選択される。
本発明においては、上記ゲート電極のパターン形状としては、隣接する2つの有機半導体トランジスタにおけるゲート電極およびソース電極の重なり部分の面積(図2(b)、(c)におけるUおよびU)が同等となるようなパターン形状であることが好ましい。隣接する2つの有機半導体トランジスタの寄生容量を同等とすることができることから、上記2つの有機半導体トランジスタのスイッチ機能を同等とすることが可能となるからである。
また、上記ゲート電極のパターン形状としては、上記ゲート電極およびソース電極の重なり部分の面積が、有機半導体トランジスタを良好に駆動させることが可能な最小の面積となるようなパターン形状であることが好ましい。これにより、ゲート絶縁層に不具合部分が生じた場合であっても、上記不具合部分がゲート電極およびソース電極の重なり部分に存在する確率を少ないものとすることが可能となるため、ゲート電極およびソース電極の短絡発生の確率を少ないものとすることが可能となるからである。
このようなゲート電極の線幅については、所望の電極特性を有することが可能であれば特に限定されず、本発明のアクティブマトリクス基板の用途等に応じて適宜選択されるものであるが、30μm〜100μmの範囲内、なかでも30μm〜70μmの範囲内、特に30μm〜50μmの範囲内であることが好ましい。ゲート電極の線幅が上記範囲を超える場合は、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を十分に小さいものとすることが困難となる場合があるからである。また、ゲート電極の線幅が上記範囲に満たない場合は、ゲート電極自体を形成することが困難となる可能性や、有機半導体トランジスタを形成することが困難となる可能性があるからである。なお、ゲート電極の線幅とは図2(a)においてP1で示される幅を指す。
ここで、本発明におけるゲート電極の大きさとしては、通常、ゲート電極上に形成される有機半導体層の大きさよりも大きく形成される。より具体的には、図2(a)におけるゲート電極の線幅Pおよび有機半導体層の線幅Tの大小関係、および図2(a)におけるゲート電極の幅Pおよび有機半導体層の幅Tの大小関係がP<T、かつP<Tとなるように、ゲート電極の大きさが調整される。なお、ゲート電極の幅Pについては、ソース電極22およびドレイン電極23とゲート電極21との位置関係、ゲート配線21Xの線幅、ゲート電極の線幅Pとを考慮して適宜決定される。
本発明におけるゲート電極の厚みとしては、所望の電極特性を備えるゲート電極とすることができれば特に限定されないが、50nm〜500nmの範囲内、なかでも50nm〜250nmの範囲内、特に50nm〜150nmの範囲内であることが好ましい。上記厚みが上記範囲を超える場合は、ゲート電極の形成に時間および材料が多くかかることから、生産性が低下する可能性があるからであり、上記厚みが上記範囲に満たない場合は、ゲート電極が所望の電極特性を示さない可能性があるからである。
本発明に用いられるゲート電極を構成する材料としては導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Al、Cr、Au、Ag、Ta、Cu、C、Pt、および、Ti等の金属、PEDOT/PSS等の導電性高分子材料等を挙げることができる。また、金属を材料として用いる場合は、1種類の金属からなる単層膜として用いてもよく、上記の金属種を組み合わせた積層膜として用いてもよい。
上記ゲート電極の形成方法としては、所望の電極特性、パターン形状、および厚みを有するようにゲート電極を形成することが可能な方法であれば特に限定されず、一般的な電極の形成方法と同様とすることができる。具体的には、金属マスクを用いて、蒸着法、スパッタ法等を用いて直接パターン状に形成する方法や、蒸着法、スパッタ法等を用いて導電材料膜を形成し、導電材料膜上に感光性樹脂層をフォトリソグラフィー法を用いてパターニングした後、エッチングすることによりパターン状に形成する方法や、印刷法を用いる方法等を挙げることができる。
本発明におけるゲート電極の形成方法としては、フォトリソグラフィー法を用いた方法であることがより好ましい。ゲート電極を高精細なパターンとすることができるため、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を小さくすることができるからである。
(3)ソース電極・ドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。
本発明におけるソース電極およびドレイン電極は、上記有機半導体トランジスタがボトムゲート構造を有する場合はゲート絶縁層上に形成されるものであり、上記有機半導体トランジスタがトップゲート構造を有する場合は樹脂製基材上に形成されるものである。
また、上記ソース電極およびドレイン電極は、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ1つずつ形成されるものである。
また、ソース電極とドレイン電極とは、通常、同一の平面上に形成されるものである。
上記ソース電極およびドレイン電極のパターン形状としては、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ1つずつ上記ソース電極およびドレイン電極を形成することが可能であれば特に限定されず、有機半導体トランジスタの配列パターンに応じて適宜選択される。
本発明においては、なかでも、上記有機半導体トランジスタにおける上記ソース電極の線幅およびドレイン電極の線幅が同一となるようなパターン形状であることが好ましい。これにより、ソース電極およびドレイン電極上に有機半導体材料を塗布して有機半導体層を形成するに際して、いずれかの電極上に有機半導体材料が偏って塗布されることを抑制し、ソース電極およびドレイン電極の間に設けられるチャネル領域に有機半導体層を安定的に形成することが可能となる。よって、アクティブマトリクス基板における各々の有機半導体トランジスタに形成される有機半導体層を均質なものとすることが可能となることから、スイッチ機能を同様とすることが可能となる。
なお、本発明におけるソース電極の線幅、ドレイン電極の線幅とは、図2(a)において、それぞれQ、Rで示される幅である。
また、ソース電極およびドレイン電極の線幅および厚みについては、上述したゲート電極の線幅および厚みと同様とすることができるので、ここでの説明は省略する。
本発明におけるソース電極およびドレイン電極は、通常、金属材料から構成されるものであるが、上記金属材料としては所望の導電性を有するものであれば特に限定されるものではない。このような金属材料としては、例えば、Al、Cr、Au、Ag、Ta、Cu、C、Pt、Ti、Nb、Mo、IZO、ITOを挙げることができる。また、本発明に用いられるソースおよびドレイン電極に用いられる材料としては、例えば、PEDOT/PSS等の導電性高分子材料も用いることができる。
なお、本発明におけるソース電極およびドレイン電極は、通常、同一の材料から構成される。
ソース電極およびドレイン電極の形成方法については、上述したゲート電極の形成方法と同様とすることができるので、ここでの説明は省略する。
(4)その他の構成
本発明における有機半導体トランジスタは、上記有機半導体層、ゲート電極、ソース電極、およびドレイン電極を有するものであれば特に限定されず、他にも必要な構成を適宜選択して追加することができる。このような構成としては例えば、ゲート絶縁層を挙げることができる。
(a)ゲート絶縁層
本発明における有機半導体トランジスタは、通常、ゲート電極と、ソース電極、ドレイン電極、および有機半導体層との間にゲート絶縁層を有するものである。
上記ゲート絶縁層としては、ゲート電極とソース電極およびドレイン電極とを絶縁することが可能であればよく、本発明のアクティブマトリクス基板全面に連続して形成されたものであってもよく、所定のパターンを有するように形成されたものであってもよい。
本発明におけるゲート絶縁層については、一般的な有機半導体トランジスタに用いられるものと同様とすることができるので、ここでの説明は省略する。
(b)その他の構成
本発明における有機半導体トランジスタは上述したゲート絶縁層以外にも、必要な構成を適宜選択して用いることができる。
(5)有機半導体トランジスタ
本発明における有機半導体トランジスタは、上述した各構成を有するものであり、本発明のアクティブマトリクス基板においてマトリクス状に複数配列されるものである。
本発明における有機半導体トランジスタの大きさとしては、本発明のアクティブマトリクス基板を表示装置に用いた場合に、各画素において良好なスイッチング特性を示し、かつ各画素に有機半導体トランジスタ以外の構成を配置することを妨げない程度の大きさであれば特に限定されず、アクティブマトリクス基板の用途に応じて適宜調整される。
より具体的には、本発明のアクティブマトリクス基板を表示装置に用いた場合に、各画素に対応する領域の全面積に占める有機半導体トランジスタの面積の比率が、30%以下、なかでも5%〜20%の範囲内、特に5%〜10%の範囲内であることが好ましい。上記比率が上記範囲を超える場合は、表示装置の画素内での有機半導体トランジスタの占有面積が大きくなることから、他の構成を配置することが困難となる場合や、画素自体を小さくすることが困難となる可能性があるからである。また、上記大きさが上記範囲に満たない場合は、有機半導体トランジスタが十分なスイッチング特性を示さない可能性があるからである。
また、上記比率についてはアクティブマトリクス基板の用途等に応じて適宜設定されるものであることから、下限値については特に限定されないが、本発明のアクティブマトリクス基板の製造の容易性の観点からは、5%程度とすることができる。
なお、有機半導体トランジスタの面積については、図2(a)に示すように、1つの有機半導体トランジスタ2におけるゲート電極21の線幅P(と同等の距離W)と、1つの有機半導体トランジスタ2に接続されるゲート配線21Xの垂直方向に対して最も遠くに位置するゲート電極21までの距離Wにより求めることができる。
本発明における有機半導体トランジスタの配列パターンとしては、所望のマトリクス状に複数配列することが可能となる配列パターンであれば特に限定されない。本発明においては、なかでも、上述した「(1)有機半導体層」の項で説明した図3に示されるような配列パターンであることが好ましい。上記配列パターンとすることにより、1つの有機半導体層の形成領域を小さいものとすることができるため、有機半導体トランジスタをより小さいものとすることができるからである。
2.樹脂製基材
本発明における樹脂製基材は、上述した有機半導体トランジスタを支持するものである。
上記樹脂製基材としては、樹脂材料からなり、上記有機半導体トランジスタを形成することが可能であれば特に限定されず、フレキシブル性を有するものであってもよく、フレキシブル性を有さないものであってもよいが、フレキシブル性を有するものであることが好ましい。
本発明のアクティブマトリクス基板を加工性に優れたものとすることができるからである。また、本発明のアクティブマトリクス基板をRoll to Rollプロセスにより製造することが可能になるため、本発明のアクティブマトリクス基板を生産性の高いものとすることができるからである。
上記樹脂製基材に用いられる樹脂材料としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルホン(PES)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリフェニレンサルファイド(PPS)およびポリエーテルイミド(PEI)等を挙げることができる。
また、本発明における樹脂製基材は、必要に応じて金属材料からなるバリア層が積層されていてもよい。ここで樹脂性基材は、上記ソース電極およびドレイン電極を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基板を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。
上記樹脂製基材の厚みは、通常、1mm以下であることが好ましく、なかでも50μm〜700μmの範囲内であることが好ましい。
ここで、上記樹脂製基材が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
3.その他の構成
本発明のアクティブマトリクス基板は、上述した有機半導体トランジスタおよび樹脂製基材を有するものであれば特に限定されず、必要な構成を適宜選択して用いることができる。以下、このような構成について説明する。
(1)パッシベーション層
本発明における有機半導体トランジスタがボトムゲート構造を有する場合、有機半導体層を覆うように形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を有することができる。
本発明に用いられるパッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、上記有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、PVA等の水溶性樹脂や、フッ素系樹脂等を挙げることができる。
また、本発明に用いられるパッシベーションの厚みは、パッシベーション層を構成する材料等に依存して決定されるものであるが、通常、0.1μm〜100μmの範囲内であることが好ましく、なかでも5μm〜100μmの範囲内であることが好ましく、さらに10μm〜100μmの範囲内であることが好ましい。
(2)ソース配線およびゲート配線
本発明における有機半導体トランジスタは、通常、ソース配線およびゲート配線に接続されているものである。本発明におけるソース配線およびゲート配線の配列パターン、および線幅については、本発明における有機半導体トランジスタの配列パターン、有機半導体トランジスタの各構成の線幅、大きさ等により適宜決定される。
上記ソース配線およびゲート配線については、一般的なアクティブマトリクス基板に用いられるものと同様とすることができるので、ここでの説明は省略する。
4.アクティブマトリクス基板の製造方法
本発明のアクティブマトリクス基板の製造方法としては、上述した構成を有するアクティブマトリクス基板を製造することが可能な方法であれば特に限定されず、一般的なアクティブマトリクス基板を製造する際に用いられる方法と同様とすることができる。
5.アクティブマトリクス基板の用途
本発明のアクティブマトリクス基板は、アクティブマトリクス駆動方式を用いた表示装置に採用することができる。具体的には、液晶表示装置、有機EL表示装置、電気泳動表示装置等を挙げることができる。
6.その他
本発明のアクティブマトリクス基板を用いた表示装置において、ライン欠陥を生じた場合の修正方法について説明する。なお以下に説明する修正方法は、アクティブマトリクス基板に用いられた有機半導体トランジスタがボトムゲート構造を有する場合に行うことが可能である。
図4は、本発明のアクティブマトリクス基板の他の例を示す概略平面図である。
図4に示すように、ゲート電極21およびソース電極22間で短絡zが発生した有機半導体トランジスタ2’を有するアクティブマトリクス基板が表示装置に用いられている場合、上述のゲート電極21が接続されたゲート配線21Xに対応する部分、および上述のソース電極22が接続されたソース配線22Yに対応する部分での画像表示を行うことが困難となるライン欠陥が生じる場合がある。
本発明のアクティブマトリクス基板100においては、短絡の生じた有機半導体トランジスタ2’のソース電極22をソース配線22Yから分離することにより、短絡部分のみを点欠陥とすることで、上述したライン欠陥を修正することが可能である。
また、本発明のアクティブマトリクス基板においては、短絡の生じた有機半導体トランジスタ2’に隣接し、有機半導体層24を共有している有機半導体トランジスタ2については、修正を行う必要がないため、図5(a)に示される従来の構成を有するアクティブマトリクス基板100’に比べ、ライン欠陥の修正による点欠陥を最小限に抑えることが可能となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、本発明について、実施例および比較例を挙げて説明する。
[実施例1]
実施例1においては、図8(a)〜(c)に示すトップゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を以下の手順で作製した。なお、基材にはPEN(ポリエチレンナフタレート)を使用し、作製時のプロセス温度は180℃以下とした。具体的な手順について以下に示す。
まず、基材上にAu(40nm)を真空蒸着法で成膜した。このAu膜上にポジ型のフォトレジストをスピンコートで成膜し、フォトマスクを介しての露光と水酸化テトラメチルアンモニウム水溶液(濃度2.38%)での現像でフォトレジストをソース電極・ドレイン電極形状にパターニングした。この基板をエッチャント(関東化学製AURUM-304)へ投入することで、エッチングにより上記レジストと同じくソース・ドレイン電極をパターニングした。続いてAu膜上に残ったレジストを剥離し、Au膜からなるソース・ドレイン電極を形成した。
ポリチオフェンをテトラリンに0.5wt%の濃度で溶解させた有機半導体層用塗工液を調製し、フレキソ印刷法により隣接する2つの有機半導体トランジスタに用いられるソース・ドレイン電極上に塗布して有機半導体層を形成した。次に、基板上へアクリル系樹脂をスピンコートし、UV露光と加熱硬化によりゲート絶縁層(厚さ;1μm)を形成した。さらにゲート電極上へメタルマスクを介してAlを蒸着してゲート電極を形成して有機半導体トランジスタを形成することにより、アクティブマトリクス基板を得た。
実施例1のアクティブマトリクス基板を図8(a)に示す。作製したアクティブマトリクス基板は図8(a)に示すとおり画素ピッチが150μm、画素数が640×480(VGA)である。図8(b)、(c)に図8(a)で指定した部位の2画素分のトランジスタのα−β線断面図およびγ−δ線断面図を示す。図8(b)、(c)に示すように、得られたアクティブマトリクス基板は、有機半導体層24を2画素分の有機半導体トランジスタ2α、2βで共有しているものである。図8(b)、(c)に示す通り、作製時のプロセス温度に起因する基材の伸縮によりゲート電極21α、21βに対するソース電極22α、22βおよびドレイン電極23α、23βの位置の相対的なズレが生じていた。しかしながら、ゲート電極21α、21βおよびソース電極22α、22βのオーバーラップ面積U、Uに差異は無いため、ゲート電極21α、21βに対しソース電極22α、22βおよびドレイン電極23α、23βが形成する寄生容量は同じであった。
[実施例2]
実施例2においては、図9(a)〜(c)に示すボトムゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはPEN(ポリエチレンナフタレート)を使用し、作製時のプロセス温度は180℃以下とした。なお、具体的な各構成の形成手順については実施例1と同様とすることができるので、記載を省略する。
実施例2のアクティブマトリクス基板を図9(a)に示す。作製したアクティブマトリクス基板は図9(a)に示すとおり画素ピッチが150μm、画素数が640×480(VGA)である。図9(b)、(c)に図9(a)で指定した部位の2画素分のトランジスタのα−β線断面図およびγ−δ線断面図を示す。図9(b)に示すように、得られたアクティブマトリクス基板は、有機半導体層24を2画素分の有機半導体トランジスタ2α、2βで共有しているものである。図9(b)に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極21α、21βに対するソース電極22α、22βおよびドレイン電極23α、23βの位置の相対的なズレが生じていた。しかしながらゲート電極21α、21βおよびソース電極22α、22βのオーバーラップ面積U、Uに差異は無いため、ゲート電極21α、21βに対しソース電極22α、22βおよびドレイン電極23α、23βが形成する寄生容量は同じであった。
[比較例1]
比較例1においては、図10(a)〜(c)に示すトップゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはPEN(ポリエチレンナフタレート)を使用し、作製時のプロセス温度は180℃以下とした。なお、具体的な各構成の形成手順については実施例1と同様とすることができるので、記載を省略する。
比較例1のアクティブマトリクス基板を図10(a)に示す。作製したアクティブマトリクス基板は図10(a)に示す通り、画素ピッチが150μm、画素数が640×480(VGA)である。図10(b)、(c)に図10(a)で指定した部位の2画素分のトランジスタのα−β線断面図およびγ−δ線断面図を示す。図10(b)、(c)に示すように、得られたアクティブマトリクス基板は、ソース電極22および有機半導体層24を2画素分の有機半導体トランジスタ2α、2βで共有しているものである。図10(b)、(c)に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極21α、21βに対するソース電極22α、22βおよびドレイン電極23α、23βの位置の相対的なズレが生じていた。本構造においては各有機半導体トランジスタ2α、2βにおけるゲート電極21α、21βおよびソース電極22のオーバーラップ面積U、Uに差異が生じており、ゲート電極21α、21βに対しソース電極22およびドレイン電極23α、23βが形成する寄生容量が異なるものであった。
[比較例2]
比較例2においては、図11(a)〜(c)に示すボトムゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはPEN(ポリエチレンナフタレート)を使用し、作製時のプロセス温度は180℃以下とした。なお、具体的な各構成の形成手順については実施例1と同様とすることができるので、記載を省略する。
比較例2のアクティブマトリクス基板を図11(a)に示す。作製したアクティブマトリクス基板は図11(a)に示すとおり画素ピッチが150μm、画素数が640×480(VGA)である。図11(b)、(c)に図11(a)で指定した部位の2画素分のトランジスタのα−β線断面図およびγ−δ線断面図を示す。図11(b)、(c)に示すように、得られたアクティブマトリクス基板は、ソース電極22および有機半導体層24を2画素分の有機半導体トランジスタ2α、2βで共有しているものである。図11(b)、(c)に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極21α、21βに対するソース電極22およびドレイン電極23α、23βの位置の相対的なズレが生じていた。本構造においては各有機半導体トランジスタ2α、2βにおけるゲート電極21α、21βおよびソース電極22のオーバーラップ面積U、Uに差異が生じており、ゲート電極21α、21βに対しソース電極22およびドレイン電極23α、23βが形成する寄生容量が異なるものであった。
なお、図8〜図11において説明していない符号については図1、図2等と同様とすることができるので、ここでの説明は省略する。
1 … 樹脂製基材
2、2α、2β … 有機半導体トランジスタ
21、21α、21β … ゲート電極
22、22α、22β … ソース電極
23、23α、23β … ドレイン電極
24 … 有機半導体層
100 … アクティブマトリクス基板

Claims (1)

  1. 樹脂製基材と、
    前記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタと、を有し、
    前記有機半導体トランジスタがマトリクス状に複数配列されているアクティブマトリクス基板であって、
    隣接する2つのみの前記有機半導体トランジスタが、1つの前記有機半導体層のみを共有し、かつ、前記ソース電極、前記ドレイン電極、および前記ゲート電極を共有しておらず、
    前記有機半導体トランジスタの前記ソース電極の線幅および前記ドレイン電極の線幅が同一であることを特徴とするアクティブマトリクス基板。
JP2011150946A 2011-07-07 2011-07-07 アクティブマトリクス基板 Expired - Fee Related JP5987274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011150946A JP5987274B2 (ja) 2011-07-07 2011-07-07 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011150946A JP5987274B2 (ja) 2011-07-07 2011-07-07 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JP2013019955A JP2013019955A (ja) 2013-01-31
JP5987274B2 true JP5987274B2 (ja) 2016-09-07

Family

ID=47691481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011150946A Expired - Fee Related JP5987274B2 (ja) 2011-07-07 2011-07-07 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP5987274B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242471A (zh) * 2015-11-19 2016-01-13 深圳市华星光电技术有限公司 一种液晶显示面板
CN109427287B (zh) * 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0333724A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 液晶表示装置
JP2005183408A (ja) * 2003-12-15 2005-07-07 Seiko Epson Corp 電気光学装置、その駆動回路および電子機器
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5194494B2 (ja) * 2007-03-12 2013-05-08 コニカミノルタホールディングス株式会社 画素アレイ
JP2011017755A (ja) * 2009-07-07 2011-01-27 Seiko Epson Corp アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電子機器および電子機器の製造方法

Also Published As

Publication number Publication date
JP2013019955A (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
KR100839684B1 (ko) 액정 표시 장치
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2008042043A (ja) 表示装置
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007266252A (ja) 薄膜トランジスタおよびその製造方法
JP2010093093A (ja) 半導体装置およびその製造方法
US8642364B2 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
JP2009015098A (ja) 表示装置および表示装置の製造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP5292805B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP5987274B2 (ja) アクティブマトリクス基板
US20080246037A1 (en) Flat display device and method of manufacturing the same
JP5868757B2 (ja) 薄膜トランジスタとその製造方法及び表示装置
JP2009087996A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5272280B2 (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
US20100051911A1 (en) Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same
JP2010212326A (ja) 半導体装置
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
WO2016170770A1 (ja) 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
JP5264089B2 (ja) 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 5987274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees