JP2007193267A - 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ - Google Patents

Abstract

【課題】本発明は、単純な構造で配線やＴＦＴの影響を低減し、かつ、フレキシブルディスプレイに適した薄膜トランジスタ装置を提供する。
【解決手段】フレキシブル絶縁基板上にゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、それと接続されたドレイン配線、ソース電極、それと接続された画素電極が配置されており、ソース電極とドレイン電極の間隙を含むように半導体層が配置され、前記画素電極と電気的に接続され、前記絶縁物の一部分及び画素電極の上に広がる上部画素電極を有する薄膜トランジスタ装置であって、画素電極の厚さが、ドレイン電極、ドレイン配線、ソース電極の厚さよりも厚いことを特徴とする薄膜トランジスタ装置。
【選択図】図１

Description

本発明は、画像表示装置等に用いる薄膜トランジスタ装置及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ及び薄膜トランジスタ装置の製造方法に関する。

半導体材料自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐｏｌｙ−Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が製造され、液晶ディスプレイに応用されている。

このようなディスプレイにおいては、画素電極部分においてのみ正常表示が行われる。通常の液晶ディスプレイでは、配線やＴＦＴ（図上では、ゲート電極２、ソース電極４、ドレイン電極５）の面積は比較的小さいので、ブラックマトリクス１７内に隠して見えなくしている（図１９参照）。しかし、画素が小さくなると配線やＴＦＴの面積が相対的に大きくなり、開口率の低下を招く。これは、反射型液晶ディスプレイでも同様である。図２０は、従来の液晶ディスプレイであり、図面上側から視認し、画素電極１１の真上は、透明な対向電極１４であり、ブラックマトリックス１７の直下は、ゲート電極２、ソース電極４、ドレイン電極５等のＴＦＴが配置され、ブラックマトリックス１７で遮蔽した構造である。なお、開口率とは画素電極／（画素電極＋ブラックマトリックス）の面積の比率である。

このような配線やＴＦＴの影響を小さくするには、層間絶縁膜７を介して、配線やＴＦＴ上に上部画素電極１２を設けることが有効である（非特許文献１参照）。図２０は、従来の液晶ディスプレイであり、図面上側から視認し、キャパシタ上部電極８表面にビアホール部９を介して上部画素電極１２を形成した構造である。上部画素電極１２は、ゲート電極２、ソース電極４、ドレイン電極５等のＴＦＴを遮蔽し、透明な対向電極１４と対向する構造である。開口率は拡大する構造である。

しかし、層間絶縁膜７を形成し、穴を開けた後にビアホール部９を介して上部画素電極１２を形成するという複雑な工程が必要であるという問題があった（図２１参照）。

図２１は、その製造工程の説明図であり、前記ビアホール部９の形成工程は、層間絶縁膜７を形成し、穴を開けた後、ビアホール部９を形成する等追加工程が発生する（図２１（ｄ）〜（ｅ）参照）。

また、近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。なお、ここで薄膜トランジスタ装置とは、画素を駆動するＴＦＴと、それを補助する配線やキャパシタを含んだものを意味する。

以下に公知文献を記す。
液晶ディスプレイ技術 −アクティブマトリクスＬＣＤ− 松本正一編著 ｐ．１３６

本発明は、係る従来技術の状況に鑑みてなされたもので、単純な構造で配線やＴＦＴの影響を低減し、かつ、フレキシブルディスプレイに適した薄膜トランジスタ装置を提供することを課題とする。

本発明の請求項１に係る発明は、絶縁基板上に形成されたゲート電極、それと接続されたゲート配線、キャパシタ下部電極、それと接続されたキャパシタ配線を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、それと接続されたドレイン配線、ソース電極、それと接続された画素電極が配置されており、少なくとも該ソース電極とドレイン電極の間隙を含むように半導体層が配置されている薄膜トランジスタ装置であって、前記画素電極の厚さが、前記ドレイン電極、ドレイン配線、ソース電極の各々の厚さよりも厚いことを特徴とする薄膜トランジスタ装置である。

本発明の請求項２に係る発明は、前記画素電極以外の部分を画素電極の表面の高さまで絶縁物で埋めた構造であることを特徴とする請求項１記載の薄膜トランジスタ装置である。

請求項２では、ドレイン電極、ドレイン配線、ソース電極の上を絶縁物で埋めることにより、ドレイン電極やドレイン配線の影響を受ける可能性をさらに低減できる。

本発明の請求項３に係る発明は、前記画素電極と電気的に接続され、前記絶縁物の一部分及び画素電極の上に広がる上部画素電極を有することを特徴とする請求項１、又は２記載の薄膜トランジスタ装置である。

本発明の請求項３では、前記画素電極と電気的に接続され、前記絶縁物の上に広がる上部画素電極を有することにより、開口率を大きくすることができる。

本発明の請求項４に係る発明は、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１乃至３のいずれか１項記載の薄膜トランジスタ装置である。

請求項４では、前記半導体層が、有機半導体または酸化物半導体を用いることにより、成膜温度を低減でき、軽量かつフレキシブルなプラスチック基板を使用できる。

本発明の請求項５に係る発明は、絶縁基板上に、前記請求項１乃至４のいずれか１項記載の薄膜トランジスタ装置をマトリクス状に複数個配列した薄膜トランジスタアレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタアレイである。

請求項５の発明では、これにより、複数の画素を有するディスプレイの背面板として使用できる。

本発明の請求項６に係る発明は、絶縁基板上に、前記請求項５記載の薄膜トランジスタアレイを用いた薄膜トランジスタディスプレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタディスプレイである。

請求項６では、ディスプレイとしては、液晶ディスプレイに限らず、電気泳動ディスプレイ等、他のディスプレイにも使用できる。

本発明の請求項７に係る発明は、絶縁基板上に、導電膜からなるゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を形成する工程と、その上にゲート絶縁膜を形成する工程と、次いでゲート絶縁膜上に導電膜からなるドレイン電極、ドレイン配線、ソース電極、画素電極を形成する工程と、前記ゲート絶縁膜の上に前記ソース電極およびドレイン電極に接するように半導体層を形成する工程と、前記画素電極以外の部分を絶縁物で埋める工程と、前記画素電極に接続され、かつ絶縁物及び画素電極上に広がる上部画素電極を形成する工程とを有する薄膜トランジスタ装置の製造方法であって、前記画素電極を形成する方法が、スクリーン印刷であることを特徴とする薄膜トランジスタ装置の製造方法である。

請求項７では、画素電極を形成する方法がスクリーン印刷である。スクリーン印刷によって、厚い電極を容易に形成できる。

本発明の請求項８に係る発明は、前記画素電極と同時に、前記のドレイン配線、ドレイン電極、ソース電極をスクリーン印刷することを特徴とする請求項７記載の薄膜トランジスタ装置の製造方法である。

請求項８では、スクリーン印刷の特性を利用することで、同一印刷において画素電極を厚く、ドレイン配線、ドレイン電極、ソース電極を薄くすることができる。

本発明の請求項９に係る発明は、前記絶縁物で埋める方法が、スクリーン印刷であることを特徴とする請求項７、又は８記載の薄膜トランジスタ装置の製造方法である。

請求項９では、スクリーン印刷によって、絶縁物での埋め込みを容易に行うことができる。

本発明の請求項１０に係る発明は、前記上部画素電極を形成する工程が、スクリーン印刷であることを特徴とする請求項７乃至９のいずれか１項記載の薄膜トランジスタ装置の製造方法である。

請求項１０では、スクリーン印刷によって、上部画素電極の形成を容易に行うことができる。

以上の説明から理解できるように、本発明には、以下の効果がある。まず、画素電極をドレイン電極、ドレイン配線、ソース電極よりも厚くすること、画素電極以外を絶縁物で埋めること、上部画素電極を設けることにより、ドレイン電極、ドレイン配線の電位の影響を受けにくいディスプレイ背面板にすることができる。また、半導体として有機半導体または酸化物半導体を用いることにより、成膜温度を低減でき、フレキシブルなディスプレイを作製できる。さらに、画素電極、ドレイン電極、ドレイン配線、ソース配線、絶縁物、上部画素電極をスクリーン印刷で作製することにより、容易に製造することができる。

本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。

第１の実施形態を説明する。本発明の第１の実施形態に係わる薄膜トランジスタ装置の例を、図１に示す。図１（ａ）は、薄膜トランジスタアレイの１画素領域を示す平面配置
図であり、図１（ｂ）は、線Ａ−Ａ’に沿った側断面図を示している。図１に示すように第１の実施形態に係わる薄膜トランジスタ装置５０は、ＴＦＴのゲート電極２にゲート配線２’が接続され、ドレイン電極５にドレイン配線５’が接続され、ソース電極４に画素電極１１が接続され、キャパシタ下部電極１０にキャパシタ配線１０’が接続されている。さらにソース電極４とドレイン電極５間を繋ぐように、半導体層６が形成されている。ゲート配線２’に印加された走査電圧によってＴＦＴは一時的にｏｎになり、その時の信号電圧（ドレイン配線５’に印加）が画素電極１１に書き込まれ、電荷がキャパシタに蓄積される。ＴＦＴがｏｆｆになった後もその電位が保持される。このＴＦＴ装置（本発明の薄膜トランジスタ装置）を背面板として用いると、ディスプレイは画素電極１１の電位で決まる表示状態を保つことになる。

また、別の例を図６に示す。薄膜トランジスタ装置５０の１画素領域を示し、図６（ａ）は、平面配置図で、図６（ｂ）は、線Ｄ−Ｄ’に沿った側断面図を示している。図１と異なる点は、ソース４とドレイン５間を繋ぐように形成された半導体層６が、ソース電極４、ドレイン電極５の下側に形成されていることである。これでも、図１と同様の動作が実現する。

本実施形態の特徴は、画素電極１１が、ドレイン電極５、ドレイン配線５’、ソース電極４よりも厚いことである。具体的には、画素電極１１の厚さが、ドレイン電極５、ドレイン配線５’、ソース電極４よりも５μｍ以上厚いことが重要である。５μｍという値は、液晶ディスプレイであればセルギャップと同程度の厚さであり、電気泳動カプセル付きフイルム等の固体を貼りあわせた場合には表示媒体とドレイン電極５、ドレイン配線５’、ソース電極４との短絡を防止できる距離である。

例えば、図１３の液晶ディスプレイにおいては、画素電極１１から対向電極１４までの距離が５μｍ程度なのに対し、ドレイン電極５等から対向電極１４までの距離は１０μｍ程度になるので、ドレイン電極５の電位が表示に与える影響は小さくなり、画素電極１１の電位が表示状態をほぼ決めることになる。また、図１６の電気泳動ディスプレイにおいては、接着剤層１８／電気泳動カプセル１６層／対向電極１４／対向基板１３をＴＦＴ装置に貼りあわせることによって、画素電極１１のみに接着材層が接触し、ドレイン電極５等には接触しない。従って、ドレイン電極５の電位は影響を与えず、表示状態は画素電極１１の電位のみで決まる。

このようなディスプレイの背面板として用いるためには、図１２のように複数の画素をマトリクス状に接続したＴＦＴアレイ（薄膜トランジスタアレイ）にする。図１２の薄膜トランジスタアレイ８０では、薄膜トランジスタ装置５０をマトリックス状の複数（図では、４×４の１６個）を配置したものである。

また、第１の実施形態を実現するための製造方法としては、図４（ａ）〜（ｇ）のような工程を用いる。まず、基板上にゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を形成する（図４（ａ）参照）。次に、全面にゲート絶縁膜を形成する（図４（ｂ）参照）。さらに、ドレイン電極、ドレイン配線、ソース電極を形成した後（図４（ｃ）参照）、画素電極を形成する（図４（ｄ）参照）。最後に、半導体層を形成する（図４（ｅ）参照）。

あるいは図９（ａ）〜（ｇ）のような工程を用いる。まず、基板上にゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を形成する（図９（ａ）参照）。次に、全面にゲート絶縁膜を形成する（図９（ｂ）参照）。さらに半導体層を形成する（図９（ｃ）参照）。ドレイン電極、ドレイン配線、ソース電極を形成した後（図９（ｄ）参照）、画素電極を形成する（図９（ｅ）参照）。

絶縁基板１としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等のプラスチックが使用できる。ゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法が一般的であるが、他の方法でもよい。ゲート絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート、インクジェット等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いることができる。ドレイン電極５、ドレイン配線５’、ソース電極４としては、ゲート電極２等と同様の材料や同様の方法が使用できる他、スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転印刷等を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。画素電極１１は、厚く形成する必要があり、スクリーン印刷が好適である。半導体層６としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート、インクジェット等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いることができる。

特にドレイン電極５等と画素電極１１ともスクリーン印刷を用いる場合、条件を適切に選ぶことによって、それらを同一のスクリーン印刷で形成することができる（図５（ａ）〜（ｆ）参照）。まず、基板１上にゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成する（図５（ａ）参照）。次に、全面にゲート絶縁膜３を形成する（図５（ｂ）参照）。さらにドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１を形成する（図５（ｃ）参照）。最後に、半導体層６を形成する（図５（ｄ）参照）。

あるいは、図１０（ａ）〜（ｆ）の工程でもよい。まず、基板１上にゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成する（図１０（ａ）参照）。次に、全面にゲート絶縁膜３を形成する（図１０（ｂ）参照）。さらに半導体層６を形成する（図１０（ｃ）参照）。最後に、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１を形成する（図１０（ｄ）参照）。

単一のスクリーン印刷にて厚さの異なる電極を同時に形成できることを、図１１を用いて説明する。図１１は、線幅（横軸）と印刷した膜厚（縦軸）との関連グラフである。スクリーン印刷では一般に、厚さは線幅によって変化する。線幅が非常に細い場合には薄く、線幅が広くなるにつれて厚くなり、あるところでピークに達し、再び薄くなる。この特性を利用し、ドレイン電極５、ドレイン配線５’、ソース電極４の線幅を例えばａにし、画素電極１１の幅を例えばｂに設定することにより、薄いドレイン電極５、ドレイン配線５’、ソース電極４と、厚い画素電極１１とを同時に形成することができる。

次に、第２の実施形態を説明する。本発明の第２の実施形態に係わる薄膜トランジスタ装置の例を、図２に示す。図２（ａ）は、薄膜トランジスタアレイの１画素領域を示す平面配置図で、図２（ｂ）は、線Ｂ−Ｂ’に沿った側断面図を示している。図１と見比べる
とわかるように、図２は図１の画素電極１１以外の部分を絶縁物７で埋めたものである。

また、別の例を図７に示す。図７（ａ）は、薄膜トランジスタアレイの１画素領域を示す平面配置図で、図７（ｂ）は、線Ｅ−Ｅ’に沿った側断面図を示している。図６と見比べるとわかるように、図７は、図６の画素電極１１以外の部分を絶縁物７で埋めたものである。

即ち本実施例の特徴は、画素電極１１が、ドレイン電極５、ドレイン配線５’、ソース電極４よりも厚く、かつ画素電極１１以外の部分が、絶縁物７で埋められていることである。

例えば、図１３の液晶ディスプレイにおいては、画素電極１１が液晶を駆動するのに対し、ドレイン電極５、ドレイン配線５’、ソース配線４は厚い絶縁物７の下に隠れており、影響は小さい。また、図１６の電気泳動ディスプレイにおいては、接着剤層１８／電気泳動カプセル層１６／対向電極１４／対向基板１３をＴＦＴ装置に貼りあわせることによって、画素電極１１のみに接着剤層１８が接触する。

このようなディスプレイの背面板として用いるためには、図１２のように複数の画素をマトリクス状に接続したＴＦＴアレイにする。

また、第２の実施形態を実現するための製造方法としては、図４（ａ）〜（ｇ）のような工程を用いる。図４（ａ）〜（ｅ）は、第１の実施形態と同じである。追加工程として、画素電極１１以外の部分を絶縁物７で埋める（図４（ｆ）参照）。

あるいは、図９（ａ）〜（ｇ）のような工程を用いる。図９（ａ）〜（ｅ）は、第１の実施形態と同じである。追加工程として、画素電極１１以外の部分を絶縁物７で埋める（図９（ｆ）参照）。

前記絶縁物７としては、ポリビニルフェノール、エポキシ、ポリイミド等が使用可能である。製法としては、スクリーン印刷が好適である。

あるいは、図５（ａ）〜（ｆ）のような工程を用いる。図５（ａ）〜（ｄ）は、第１の実施形態と同じである。追加工程として、画素電極１１以外の部分を絶縁物７で埋める（図５（ｅ）参照）。

あるいは、図１０（ａ）〜（ｆ）のような工程を用いる。図１０（ａ）〜（ｄ）は、第１の実施形態と同じである。追加工程として、画素電極１１以外の部分を絶縁物７で埋める（図１０（ｅ））。

次に、第３の実施形態を説明する。本発明の第３の実施形態に係わる薄膜トランジスタ装置の例を、図３に示す。図３（ａ）は、薄膜トランジスタアレイの１画素領域を示す平面配置図で、図３（ｂ）は、線Ｃ−Ｃ’に沿った断面図を示している。図２と見比べるとわかるように、図３は、図２の画素電極１１に接して絶縁物７及び画素電極１１の上に広がる上部画素電極１２を形成したものである。

また、別の例を図８に示す。図８（ａ）は、薄膜トランジスタアレイの１画素領域を示す平面配置図で、図８（ｂ）は、線Ｆ−Ｆ’に沿った断面図を示している。図７と見比べるとわかるように、図８は、図７の画素電極１１に接して絶縁物７及び画素電極１１の上に広がる上部画素電極１２を形成したものである。

即ち、本実施例の特徴は、画素電極１１が、ドレイン電極５、ドレイン配線５’、ソース電極４よりも厚く、かつ画素電極１１以外の部分が、絶縁物７で埋められ、さらに上部画素電極１２が形成されていることである。

例えば、図１５の液晶ディスプレイにおいては、上部画素電極１２がドレイン電極５、ドレイン配線５’、ソース配線４の上部を覆っているので、開口率（上部画素電極１２が画素内に占める割合）が大きくなるとともに、ドレイン電極５等の影響をなくすことができる。また、図１８の電気泳動ディスプレイにおいては、接着剤層１８／電気泳動カプセル層１６／対向電極１４／対向基板１３をＴＦＴ装置に貼りあわせることによって、上部画素電極１２に接着剤層１８が接触し、開口率が大きい。

このようなディスプレイの背面板として用いるためには、図１２のように複数の画素をマトリクス状に接続したＴＦＴアレイにする。

また、第３の実施形態を実現するための製造方法としては、図４（ａ）〜（ｇ）のような工程を用いる。図４（ａ）〜（ｆ）は、第２の実施形態と同じである。追加工程として、上部画素電極１２を形成する（図４（ｇ）参照）。

あるいは、図９（ａ）〜（ｇ）のような工程を用いる。図９（ａ）〜（ｆ）は、第２の実施形態と同じである。追加工程として、上部画素電極１２を形成する（図９（ｇ）参照）。

前記上部画素電極１２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法も可能であるが、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷するのが好適である。

あるいは、図５（ａ）〜（ｆ）のような工程を用いる。図５（ａ）〜（ｅ）は、第２の実施形態と同じである。追加工程として、上部画素電極１２を形成する（図５（ｆ）参照）。

あるいは、図１０（ａ）〜（ｆ）のような工程を用いる。図１０（ａ）〜（ｅ）は、第２の実施形態と同じである。追加工程として、上部画素電極１２を形成する（図１０（ｆ）参照）。

以下、本発明の実施例を説明する。

本発明の実施例１について、図１および図４を用いて説明する。図１に示す素子を、図４（ａ）〜（ｅ）の工程によって作製した。初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成した（図４（ａ）参照）。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した（図４（ｂ）参照）。さらに、ドレイン電極５、ドレイン配線５’、ソース電極４として、Ａｇインクの反転印刷によって幅３０μｍ、厚さ５００ｎｍのパターンを形成した（図４（ｃ）参照）。次に、画素電極１１として、Ａｇインクのスクリーン印刷によって幅２５０μｍ、厚さ１０μｍのパターンを形成した（図４（ｄ）参照）。さらに、ポリチオフェン溶液をディスペンサ塗布、１００℃焼成することにより、半導体層６を形成した（図４（ｅ）参照）。

実施例２として、図２および図４を用いて説明する。図２に示す素子を、図４（ａ）〜（ｆ）の工程によって作製した。図４（ａ）〜（ｅ）の工程は、実施例１と同様である。ここでフッ素樹脂溶液をスクリーン印刷、１５０℃焼成することにより、絶縁物７を形成した（図４（ｆ）参照）。

実施例３として、図３および図４を用いて説明する。図３に示す素子を、図４（ａ）〜（ｇ）の工程によって作製した。図４（ａ）〜（ｆ）の工程は、実施例２と同様である。ここでＡｇインクをスクリーン印刷、１５０℃焼成することにより、上部画素電極１２を形成した（図４（ｇ）参照）。

本発明の実施例４について、図１および図５を用いて説明する。図１に示す素子を、図５（ａ）〜（ｄ）の工程によって作製した。初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成した（図５（ａ）参照）。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した（図５（ｂ）参照）。さらに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１を、Ａｇインクのスクリーン印刷によって同時に形成した。ドレイン電極５、ドレイン配線５’、ソース電極４は幅３０μｍ、厚さ５μｍ、画素電極１１は幅２５０μｍ、厚さ１０μｍであった（図５（ｃ）参照）。次に、ポリチオフェン溶液をディスペンサ塗布、１００℃焼成することにより、半導体層６を形成した（図５（ｄ）参照）。

別の実施例５として、図２および図５を用いて説明する。図２に示す素子を、図５（ａ）〜（ｅ）の工程によって作製した。図５（ａ）〜（ｄ）の工程は、実施例４と同様である。ここでフッ素樹脂溶液をスクリーン印刷、１５０℃焼成することにより、絶縁物７を形成した（図５（ｅ）参照）。

別の実施例６として、図３および図５を用いて説明する。図３に示す素子を、図５（ａ）〜（ｆ）の工程によって作製した。図５（ａ）〜（ｅ）の工程は、実施例５と同様である。ここでＡｇインクをスクリーン印刷、１５０℃焼成することにより、上部画素電極１２を形成した（図５（ｆ）参照）。

実施例７として、実施例１〜３または実施例４〜６のＴＦＴアレイを用いて、電気泳動ディスプレイを作製した。実施例１〜３または実施例４〜６のＴＦＴアレイと接着剤層１８／電気泳動カプセル層１６／対向電極１４／対向基板１３を重ね合わせることにより、図１６〜１８の電気泳動ディスプレイとした。（図１６〜１８で、半導体層６の記載は省略されている。）この電気泳動ディスプレイは、ゲート電極を走査し、ドレイン電極を印加する電圧極性によって白色または黒色に変化することを確認した。

本発明の実施例８について、図６および図９を用いて説明する。図６に示す素子を、図９（ａ）〜（ｅ）の工程によって作製した。初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成した（図９（
ａ）参照）。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタ成膜し（図９（ｂ）参照）、続いて半導体層６としてＩｎＧａＺｎＯを２００ｎｍスパッタ成膜した。そして、フォトリソ、ウェットエッチングにより、ＩｎＧａＺｎＯをパターニングした（図９（ｃ）参照）。次に、ドレイン電極５、ドレイン配線５’、ソース電極４として、Ａｇインクのスクリーン印刷によって幅３０μｍ、厚さ５００ｎｍのパターンを形成した（図９（ｄ）参照）。そして、画素電極１１として、Ａｇインクのスクリーン印刷によって幅２５０μｍ、厚さ１０μｍのパターンを形成した（図９（ｅ）参照）。

別の実施例９として、図７および図９を用いて説明する。図７に示す素子を、図９（ａ）〜（ｆ）の工程によって作製した。図９（ａ）〜（ｅ）の工程は、実施例８と同様である。ここでエポキシ溶液をスクリーン印刷、１５０℃焼成することにより、絶縁物７を形成した（図９（ｆ）参照）。

別の実施例１０として、図８および図９を用いて説明する。図８に示す素子を、図９（ａ）〜（ｇ）の工程によって作製した。図９（ａ）〜（ｆ）の工程は、実施例９と同様である。ここでＡｇインクをスクリーン印刷、１５０℃焼成することにより、上部画素電極１２を形成した（図９（ｇ）参照）。

本発明の実施例１１について、図６および図１０を用いて説明する。図６に示す素子を、図１０（ａ）〜（ｄ）の工程によって作製した。初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を形成した（図１０（ａ）参照）。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタ成膜し（図１０（ｂ）参照）、続いて半導体層６としてＩｎＧａＺｎＯを２００ｎｍスパッタ成膜した。そして、フォトリソ、ウェットエッチングにより、ＩｎＧａＺｎＯをパターニングした（図１０（ｃ）参照）。さらに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１を、Ａｇインクのスクリーン印刷によって同時に形成した。ドレイン電極５、ドレイン配線５’、ソース電極４は幅３０μｍ、厚さ５μｍ、画素電極１１は幅２５０μｍ、厚さ１０μｍであった（図１０（ｄ）参照）。

別の実施例１２として、図７および図１０を用いて説明する。図７に示す素子を、図１０（ａ）〜（ｅ）の工程によって作製した。図１０（ａ）〜（ｄ）の工程は、実施例１１と同様である。ここでエポキシ樹脂溶液をスクリーン印刷、１５０℃焼成することにより、絶縁物７を形成した（図１０（ｅ）参照）。

別の実施例１３として、図８および図１０を用いて説明する。図８に示す素子を、図１０（ａ）〜（ｆ）の工程によって作製した。図１０（ａ）〜（ｅ）の工程は、実施例１２と同様である。ここでＡｇインクをスクリーン印刷、１５０℃焼成することにより、上部画素電極１２を形成した（図１０（ｆ）参照）。

実施例１４として、実施例８〜１０、または実施例１１〜１３のＴＦＴアレイを用いて、液晶ディスプレイを作製した。まず、対向基板１３としてＰＥＴ基板を用い、対向電極１４としてＩＴＯ膜をスパッタ成膜した。次に、配向膜としてポリイミドを塗布し、ラビング処理を施した（図示は省略）。そして、枠形状のシール材をディスペンサ塗布し、ス
ペーサ散布した後、同様に配向膜処理したＴＦＴアレイと貼り合わせ、液晶１５としてゲストホスト液晶を真空注入して図１３から１５の液晶ディスプレイとした（図１３〜１５参照）。なお、図１３〜１５は半導体層６の記載は省略されている。次いで、駆動を行い画像表示を確認した。ドレイン電極５、ドレイン配線５’の電圧の影響はほとんど見られなかった。

本発明の比較例として、実施例１５〜１６を説明する。

実施例１５として、実施例１１とほぼ同様の工程で半導体層まで作製した試料で、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１をフォトリソ、Ａｇの蒸着、リフトオフで形成した素子を作製した。厚さは５０ｎｍである。実施例１４と同様の工程で液晶ディスプレイにした。ドレイン電極５、ドレイン配線５’の部分では、画素電極１１部分とは異なる表示が見られた。

実施例１６として、実施例１とほぼ同様の工程でゲート絶縁膜まで作製した試料で、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１をＡｇの蒸着、フォトリソ、ウェットエッチングで形成し、半導体をディスペンスした素子を作製した。ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極１１の厚さは５０ｎｍである。実施例７と同様の工程で電気泳動ディスプレイにした。ＴＦＴ部分にも接着剤層が接触したため、ＴＦＴの特性が悪化し、正常な表示が得られなかった。

なお、薄膜トランジスタにおいて、ドレインという呼称とソースという呼称は便宜上の区別であり、逆に呼んでもよいことは言うまでもない。

本発明の第１の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の第２の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の第３の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の図１〜図３の薄膜トランジスタ装置の製造工程の一実施例を示す側断面図である。 本発明の図１〜図３の薄膜トランジスタ装置の製造工程の一実施例を示す側断面図である。 本発明の第１の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の第２の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の第３の実施形態に係わる薄膜トランジスタ装置の一実施例であり、（ａ）は、平面図で、（ｂ）は、側断面図である。 本発明の図６〜図８の薄膜トランジスタ装置の製造工程の一実施例を示す側断面図である。 本発明の図６〜図８の薄膜トランジスタ装置の製造工程の一実施例を示す側断面図である。 本発明の薄膜トランジスタ装置の製造に用いるスクリーン印刷の印刷線幅と印刷膜厚の関係式である。 本発明の薄膜トランジスタ装置を用いた薄膜トランジスタアレイの平面図である。 本発明の図１又は図６の薄膜トランジスタ装置を用いた液晶ディスプレイの側断面図である。 本発明の図２又は図７の薄膜トランジスタ装置を用いた液晶ディスプレイの側断面図である。 本発明の図３又は図８の薄膜トランジスタ装置を用いた液晶ディスプレイの側断面図である。 本発明の図１又は図６の薄膜トランジスタ装置を用いた電気泳動ディスプレイの側断面図である。 本発明の図２又は図７の薄膜トランジスタ装置を用いた電気泳動ディスプレイの側断面図である。 本発明の図３又は図８の薄膜トランジスタ装置を用いた電気泳動ディスプレイの側断面図である。 従来の液晶ディスプレイの一例の側断面図である。 従来の液晶ディスプレイの一例の側断面図である。 従来の図２０の液晶ディスプレイの製造工程を示す側断面図である。

符号の説明

１…絶縁基板
２…ゲート電極
２’…ゲート配線
３…ゲート絶縁膜
４…ソース電極
５…ドレイン電極
５’…ドレイン配線
６…半導体層
７…絶縁物（層間絶縁膜）
８…キャパシタ上部電極
９…ビアホール部
１０…キャパシタ下部電極
１０’…キャパシタ配線
１１…画素電極
１２…上部画素電極
１３…対向基板
１４…対向電極
１５…液晶
１６…電気泳動カプセル層
１７…ブラックマトリクス
１８…接着剤層
５０、６０…薄膜トランジスタ装置
５１…薄膜トランジスタ
５２…キャパシタ
８０…薄膜トランジスタアレイ

Claims (10)

1. 絶縁基板上に形成されたゲート電極、それと接続されたゲート配線、キャパシタ下部電極、それと接続されたキャパシタ配線を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、それと接続されたドレイン配線、ソース電極、それと接続された画素電極が配置されており、少なくとも該ソース電極とドレイン電極の間隙を含むように半導体層が配置されている薄膜トランジスタ装置であって、前記画素電極の厚さが、前記ドレイン電極、ドレイン配線、ソース電極の各々の厚さよりも厚いことを特徴とする薄膜トランジスタ装置。
2. 前記画素電極以外の部分を画素電極の表面の高さまで絶縁物で埋めた構造であることを特徴とする請求項１記載の薄膜トランジスタ装置。
3. 前記画素電極と電気的に接続され、前記絶縁物の一部分及び画素電極の上に広がる上部画素電極を有することを特徴とする請求項１、又は２記載の薄膜トランジスタ装置。
4. 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１乃至３のいずれか１項記載の薄膜トランジスタ装置。
5. 絶縁基板上に、前記請求項１乃至４のいずれか１項記載の薄膜トランジスタ装置をマトリクス状に複数個配列した薄膜トランジスタアレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタアレイ。
6. 絶縁基板上に、前記請求項５記載の薄膜トランジスタアレイを用いた薄膜トランジスタディスプレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタディスプレイ。
7. 絶縁基板上に、導電膜からなるゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を形成する工程と、その上にゲート絶縁膜を形成する工程と、次いでゲート絶縁膜上に導電膜からなるドレイン電極、ドレイン配線、ソース電極、画素電極を形成する工程と、前記ゲート絶縁膜の上に前記ソース電極およびドレイン電極に接するように半導体層を形成する工程と、前記画素電極以外の部分を絶縁物で埋める工程と、前記画素電極に接続され、かつ絶縁物及び画素電極上に広がる上部画素電極を形成する工程とを有する薄膜トランジスタ装置の製造方法であって、前記画素電極を形成する方法が、スクリーン印刷であることを特徴とする薄膜トランジスタ装置の製造方法。
8. 前記画素電極と同時に、前記のドレイン配線、ドレイン電極、ソース電極をスクリーン印刷することを特徴とする請求項７記載の薄膜トランジスタ装置の製造方法。
9. 前記絶縁物で埋める方法が、スクリーン印刷であることを特徴とする請求項７、又は８記載の薄膜トランジスタ装置の製造方法。
10. 前記上部画素電極を形成する工程が、スクリーン印刷であることを特徴とする請求項７乃至９のいずれか１項記載の薄膜トランジスタ装置の製造方法。

Images