JP2007193267A - 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ - Google Patents
薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ Download PDFInfo
- Publication number
- JP2007193267A JP2007193267A JP2006013702A JP2006013702A JP2007193267A JP 2007193267 A JP2007193267 A JP 2007193267A JP 2006013702 A JP2006013702 A JP 2006013702A JP 2006013702 A JP2006013702 A JP 2006013702A JP 2007193267 A JP2007193267 A JP 2007193267A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film transistor
- thin film
- pixel electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】フレキシブル絶縁基板上にゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、それと接続されたドレイン配線、ソース電極、それと接続された画素電極が配置されており、ソース電極とドレイン電極の間隙を含むように半導体層が配置され、前記画素電極と電気的に接続され、前記絶縁物の一部分及び画素電極の上に広がる上部画素電極を有する薄膜トランジスタ装置であって、画素電極の厚さが、ドレイン電極、ドレイン配線、ソース電極の厚さよりも厚いことを特徴とする薄膜トランジスタ装置。
【選択図】図1
Description
液晶ディスプレイ技術 −アクティブマトリクスLCD− 松本正一編著 p.136
図であり、図1(b)は、線A−A’に沿った側断面図を示している。図1に示すように第1の実施形態に係わる薄膜トランジスタ装置50は、TFTのゲート電極2にゲート配線2’が接続され、ドレイン電極5にドレイン配線5’が接続され、ソース電極4に画素電極11が接続され、キャパシタ下部電極10にキャパシタ配線10’が接続されている。さらにソース電極4とドレイン電極5間を繋ぐように、半導体層6が形成されている。ゲート配線2’に印加された走査電圧によってTFTは一時的にonになり、その時の信号電圧(ドレイン配線5’に印加)が画素電極11に書き込まれ、電荷がキャパシタに蓄積される。TFTがoffになった後もその電位が保持される。このTFT装置(本発明の薄膜トランジスタ装置)を背面板として用いると、ディスプレイは画素電極11の電位で決まる表示状態を保つことになる。
とわかるように、図2は図1の画素電極11以外の部分を絶縁物7で埋めたものである。
a)参照)。次に、ゲート絶縁膜3としてSiONを500nmスパッタ成膜し(図9(b)参照)、続いて半導体層6としてInGaZnOを200nmスパッタ成膜した。そして、フォトリソ、ウェットエッチングにより、InGaZnOをパターニングした(図9(c)参照)。次に、ドレイン電極5、ドレイン配線5’、ソース電極4として、Agインクのスクリーン印刷によって幅30μm、厚さ500nmのパターンを形成した(図9(d)参照)。そして、画素電極11として、Agインクのスクリーン印刷によって幅250μm、厚さ10μmのパターンを形成した(図9(e)参照)。
ペーサ散布した後、同様に配向膜処理したTFTアレイと貼り合わせ、液晶15としてゲストホスト液晶を真空注入して図13から15の液晶ディスプレイとした(図13〜15参照)。なお、図13〜15は半導体層6の記載は省略されている。次いで、駆動を行い画像表示を確認した。ドレイン電極5、ドレイン配線5’の電圧の影響はほとんど見られなかった。
2…ゲート電極
2’…ゲート配線
3…ゲート絶縁膜
4…ソース電極
5…ドレイン電極
5’…ドレイン配線
6…半導体層
7…絶縁物(層間絶縁膜)
8…キャパシタ上部電極
9…ビアホール部
10…キャパシタ下部電極
10’…キャパシタ配線
11…画素電極
12…上部画素電極
13…対向基板
14…対向電極
15…液晶
16…電気泳動カプセル層
17…ブラックマトリクス
18…接着剤層
50、60…薄膜トランジスタ装置
51…薄膜トランジスタ
52…キャパシタ
80…薄膜トランジスタアレイ
Claims (10)
- 絶縁基板上に形成されたゲート電極、それと接続されたゲート配線、キャパシタ下部電極、それと接続されたキャパシタ配線を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、それと接続されたドレイン配線、ソース電極、それと接続された画素電極が配置されており、少なくとも該ソース電極とドレイン電極の間隙を含むように半導体層が配置されている薄膜トランジスタ装置であって、前記画素電極の厚さが、前記ドレイン電極、ドレイン配線、ソース電極の各々の厚さよりも厚いことを特徴とする薄膜トランジスタ装置。
- 前記画素電極以外の部分を画素電極の表面の高さまで絶縁物で埋めた構造であることを特徴とする請求項1記載の薄膜トランジスタ装置。
- 前記画素電極と電気的に接続され、前記絶縁物の一部分及び画素電極の上に広がる上部画素電極を有することを特徴とする請求項1、又は2記載の薄膜トランジスタ装置。
- 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項1乃至3のいずれか1項記載の薄膜トランジスタ装置。
- 絶縁基板上に、前記請求項1乃至4のいずれか1項記載の薄膜トランジスタ装置をマトリクス状に複数個配列した薄膜トランジスタアレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタアレイ。
- 絶縁基板上に、前記請求項5記載の薄膜トランジスタアレイを用いた薄膜トランジスタディスプレイであって、前記薄膜トランジスタアレイの複数個の薄膜トランジスタ装置が、前記ゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されてなることを特徴とする薄膜トランジスタディスプレイ。
- 絶縁基板上に、導電膜からなるゲート電極、ゲート配線、キャパシタ下部電極、キャパシタ配線を形成する工程と、その上にゲート絶縁膜を形成する工程と、次いでゲート絶縁膜上に導電膜からなるドレイン電極、ドレイン配線、ソース電極、画素電極を形成する工程と、前記ゲート絶縁膜の上に前記ソース電極およびドレイン電極に接するように半導体層を形成する工程と、前記画素電極以外の部分を絶縁物で埋める工程と、前記画素電極に接続され、かつ絶縁物及び画素電極上に広がる上部画素電極を形成する工程とを有する薄膜トランジスタ装置の製造方法であって、前記画素電極を形成する方法が、スクリーン印刷であることを特徴とする薄膜トランジスタ装置の製造方法。
- 前記画素電極と同時に、前記のドレイン配線、ドレイン電極、ソース電極をスクリーン印刷することを特徴とする請求項7記載の薄膜トランジスタ装置の製造方法。
- 前記絶縁物で埋める方法が、スクリーン印刷であることを特徴とする請求項7、又は8記載の薄膜トランジスタ装置の製造方法。
- 前記上部画素電極を形成する工程が、スクリーン印刷であることを特徴とする請求項7乃至9のいずれか1項記載の薄膜トランジスタ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013702A JP5103742B2 (ja) | 2006-01-23 | 2006-01-23 | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013702A JP5103742B2 (ja) | 2006-01-23 | 2006-01-23 | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007193267A true JP2007193267A (ja) | 2007-08-02 |
JP5103742B2 JP5103742B2 (ja) | 2012-12-19 |
Family
ID=38448989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013702A Expired - Fee Related JP5103742B2 (ja) | 2006-01-23 | 2006-01-23 | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5103742B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157069A (ja) * | 2007-12-26 | 2009-07-16 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及びその製造方法 |
JP2010114432A (ja) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010160250A (ja) * | 2009-01-07 | 2010-07-22 | Seiko Epson Corp | アクティブマトリクス基板、電気泳動表示装置及び電子機器 |
JP2014134804A (ja) * | 2008-09-19 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015163980A (ja) * | 2010-04-12 | 2015-09-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH032839A (ja) * | 1989-05-31 | 1991-01-09 | Matsushita Electric Ind Co Ltd | 反射型液晶ライトバルブ素子 |
JPH06148679A (ja) * | 1992-11-09 | 1994-05-27 | Fujitsu Ltd | 反射型液晶表示デバイス |
JPH10270707A (ja) * | 1997-03-24 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH11160735A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法並びに電子機器 |
JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
JP2004134694A (ja) * | 2002-10-15 | 2004-04-30 | Toppan Printing Co Ltd | 有機薄膜トランジスタとその製造方法 |
JP2004207596A (ja) * | 2002-12-26 | 2004-07-22 | Konica Minolta Holdings Inc | 回路基板、薄膜トランジスタ素子、有機薄膜トランジスタ素子、薄膜トランジスタ素子シート及び有機薄膜トランジスタ素子シート |
JP2004304022A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 |
JP2004310085A (ja) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
-
2006
- 2006-01-23 JP JP2006013702A patent/JP5103742B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH032839A (ja) * | 1989-05-31 | 1991-01-09 | Matsushita Electric Ind Co Ltd | 反射型液晶ライトバルブ素子 |
JPH06148679A (ja) * | 1992-11-09 | 1994-05-27 | Fujitsu Ltd | 反射型液晶表示デバイス |
JPH10270707A (ja) * | 1997-03-24 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH11160735A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法並びに電子機器 |
JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
JP2004134694A (ja) * | 2002-10-15 | 2004-04-30 | Toppan Printing Co Ltd | 有機薄膜トランジスタとその製造方法 |
JP2004207596A (ja) * | 2002-12-26 | 2004-07-22 | Konica Minolta Holdings Inc | 回路基板、薄膜トランジスタ素子、有機薄膜トランジスタ素子、薄膜トランジスタ素子シート及び有機薄膜トランジスタ素子シート |
JP2004310085A (ja) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP2004304022A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157069A (ja) * | 2007-12-26 | 2009-07-16 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及びその製造方法 |
JP2014134804A (ja) * | 2008-09-19 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015200892A (ja) * | 2008-09-19 | 2015-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016167059A (ja) * | 2008-09-19 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR101760341B1 (ko) | 2008-09-19 | 2017-07-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP2010114432A (ja) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2014135495A (ja) * | 2008-10-10 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2010160250A (ja) * | 2009-01-07 | 2010-07-22 | Seiko Epson Corp | アクティブマトリクス基板、電気泳動表示装置及び電子機器 |
JP2015163980A (ja) * | 2010-04-12 | 2015-09-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5103742B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4946286B2 (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
JP5521270B2 (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ | |
JP4887647B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
US8168983B2 (en) | Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device | |
JP2007134482A (ja) | 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
JP2010039282A (ja) | 回路基板、電気光学装置、電子機器 | |
JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
JP4638840B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
KR20070013132A (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
WO2014147990A1 (ja) | 薄膜トランジスタアレイ | |
JP5292805B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP2011100831A (ja) | 半導体装置及び半導体装置を用いた表示装置 | |
JP5103742B2 (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
JP5272280B2 (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
CN104737284B (zh) | 层叠构造体、薄膜晶体管阵列以及它们的制造方法 | |
US10459300B2 (en) | Array substrate and a method for fabricating the same, a liquid crystal display panel | |
WO2014049968A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2017018203A1 (ja) | 表示装置および撮像装置 | |
WO2016208414A1 (ja) | 素子基板および素子基板の製造方法ならびに表示装置 | |
JP5741134B2 (ja) | 電気泳動体表示装置およびその製造方法 | |
WO2017047051A1 (ja) | 薄膜トランジスタアレイとその製造方法 | |
JP2017135162A (ja) | 薄膜トランジスタアレイおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5103742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |