JP2004310085A - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法 Download PDF

Info

Publication number
JP2004310085A
JP2004310085A JP2004092233A JP2004092233A JP2004310085A JP 2004310085 A JP2004310085 A JP 2004310085A JP 2004092233 A JP2004092233 A JP 2004092233A JP 2004092233 A JP2004092233 A JP 2004092233A JP 2004310085 A JP2004310085 A JP 2004310085A
Authority
JP
Japan
Prior art keywords
film
substrate
insulating film
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004092233A
Other languages
English (en)
Other versions
JP4623986B2 (ja
JP2004310085A5 (ja
Inventor
Keitarou Imai
馨太郎 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004092233A priority Critical patent/JP4623986B2/ja
Publication of JP2004310085A publication Critical patent/JP2004310085A/ja
Publication of JP2004310085A5 publication Critical patent/JP2004310085A5/ja
Application granted granted Critical
Publication of JP4623986B2 publication Critical patent/JP4623986B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 従来、電極や配線等の間のプラグ形成に際し、フォトリソグラフィー法と異方性エッチングによって加工を行うが、多くの工程を必要とするためスループットが悪化し、無駄となる材料が多く発生する。本発明は、このような問題点を鑑みて、基板の大型化に対応できるコンタクトプラグおよび配線、導電層の形成工程を用いた表示装置の作製方法を提供することを課題とする。
【解決手段】 本発明は、複数の層からなる導電体パターン間を電気的に導通するプラグを形成するに当たり、導電体からなるピラーを下地導電層パターン上に形成し、その後絶縁膜を全面に形成した後、該絶縁膜をエッチバックさせて前記導電体ピラーを露出させ、最後に上層の導電体パターンをインクジェット方式により作製することを特徴とする。この場合、導電体ピラーを加工するに当たり、マスクとなるレジスト自体インクジェット法で形成することが可能である。
【選択図】 図1

Description

本発明は、表示装置の作製方法に関し、より詳しくはインクジェット方式による配線形成工程およびそれらを電気的に接続するコンタクトプラグ形成工程を含む表示装置の作製方法に関する。
絶縁表面上の薄膜を用いて形成された薄膜トランジスタ(TFT)は集積回路等に広く応用され、多くの場合スイッチング素子として用いられる。そのうち、TFTを使用した表示パネルは、特に大型の表示装置に用途が大きく拡大していることから、更に、画面サイズの高精細化、高開口率化、高信頼性、大型化の要求が高まっている。
このような薄膜トランジスタを用いたデバイスにおける配線の作製方法としては、基板の特定領域に連通するコンタクト孔をフォトリソグラフィと異方性エッチングの組み合わせにより形成した後、全面に導電層の被膜を形成し、その後マスクを用いてフォトリソグラフィと異方性エッチング処理を行う方法がある(特許文献1参照。)。
特開2002-359246号公報
上記の特許文献1のように、下地導電層に連通するコンタクト孔を開口する場合、一旦フォトリソグラフィ法によってレジストのパターニングを行い、この後異方性エッチングによって選択的に開口し、最後に余分なレジストの除去を行う。しかる後配線を形成する場合、全面に導電体層を全面に堆積した後、再びフォトリソグラフィ法によってレジストのパターニングを行い、後異方性エッチングによって配線の加工を行う。斯くの如く、コンタクト形成から配線形成に至るまで2回のフォトリソグラフィ法を用い多くの工程を経ることになる。しかもこの配線のエッチング加工の場合、例えばICPエッチング装置を例に挙げると、バイアス電力密度、ICP電力密度、圧力、エッチングガスの総流量、酸素添加率および下部電極の温度などのエッチング条件によってレジストと導電層との選択比が変化し、基板内で導電層の幅や長さがばらつく場合がある。また、エッチング処理を行う場合、マスクを作製する工程が必要となるため、スループットが悪化する。さらに、全面に導電層を形成後、所望の形状になるようにエッチング処理を行うため、無駄となる材料が発生する。このような問題は、一片が1メートルを超える大型基板上に配線を形成する場合に、深刻な問題となる。
本発明はこのような問題点を鑑みてなされたものであり、基板の大型化に対応できる複数層からなる配線あるいは導電層及びその間を電気的に連通する柱状の導電体(コンタクトプラグ、ピラー、プラグ等とも呼ばれる)を有する表示装置の作製方法を提供することを課題とする。また、スループットや材料の利用効率を向上させたコンタクトプラグおよび配線、導電層の形成工程を用いた表示装置の作製方法を提供することを課題とする。
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
本発明は、一層或いは複数の層からなる導電体パターンとさらにその上層に形成された配線または導電体パターンとを電気的に導通するプラグを形成するに当たり、一旦導電体で形成したピラーを下地導電層パターン上に形成し、その後一層或いは多層の絶縁膜を全面に形成した後、該絶縁膜をエッチバックさせて前記導電体ピラーを露出させ、最後に導電体パターンをインクジェット方式により作製することを特徴とする。この場合、導電体ピラーを加工するに当たり、マスクとなるレジスト自体インクジェット法で形成することが可能である。この場合レジストとなる材料は、従来の有機樹脂のみならず、ドライエッチング加工時に選択性のとれる材料で有れば適用可能であり、例えばSiO2等の無機材料或いは金属材料、特にドライエッチングされにくいAu,Ag,Cu,Pt等の貴金属等を用いることも可能である。金属材料をエッチングのレジスト材料に用いた場合には、加工後に除去する必要が無くなる利点も有する。
つまり、インクヘッドからレジストを吐出することで、容易にパターニングを行い、また導電性材料を含む組成物を吐出することで、絶縁表面上に導電層を形成し、これらを組み合わせることによってフォトリソグラフィ法によらずして、コンタクトプラグとそれに連通する配線等の導電層パターンを形成することを特徴とする。そして、前記導電層とは、導電性を有するソース配線、ドレイン配線や、画素電極、対向電極などが挙げられ、このような導電層は本発明により作製することができる。
また本発明は、絶縁表面を有する基板上に形成された半導体上に、インクジェット方式により一層或いは複数の層からなる導電体層を作製し、この導電層上の特定領域上に前記導電体と同種の導電体、あるいは別種の導電体を材料とするピラーを形成する。ここで、このピラーは、例えば、一旦導電体層を全面に堆積した後、この導電体層の所望の局所部分にインクジェット法によりレジストパターンを形成し、しかる後に異方性エッチングを行うことによって形成することが可能である。この後に、一層或いは多層の絶縁膜を全面に形成した後、この絶縁膜をエッチバックさせて導電体ピラーを露出させる。最後に、導電体ピラーに電気的に接続する配線、画素電極、発光層及び対向電極等の導電体パターンをインクジェット方式を用いて作製することを特徴とする。
上述の通り、導電層をインクジェット方式により形成する本発明は、インクヘッドから吐出する組成物を交換するか、又は組成物が充填されたインクヘッドを交換すれば、例えば発光素子の画素電極、発光層、対向電極を連続的に大気に晒すことなく連続的に作製することができる。
なお、本発明では、上記構成を有する表示装置をスクリーン印刷法、オフセット印刷法に代表される印刷法、液滴吐出法を用いて形成する。なお、液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して特定のパターンを形成する方法を意味する。上記の印刷法や液滴吐出法を用いることで、露出用のパターンを用いることなく、信号線、走査線に代表される各種配線、TFTのゲート電極、発光素子の電極などを形成することが可能になる。さらに、インクジェット方式に代表される液滴吐出法を用いると、印刷ロールや印刷すべきパターンが彫り込まれた凸版を用いて、溶液を塗布後、焼成して薄膜(代表的には発光層)を作成するスクリーン印刷法と比較すると、膜厚の均一性が優れている等の優位点を有する。ただし、本発明の表示装置はパターンを形成する全ての工程に印刷法または液滴吐出法を用いる必要はない。よって、例えば、配線およびゲート電極の形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いればよく、リソグラフィ法を併用してもよい。また、パターニングの際に用いるマスクを印刷法または液滴吐出法で形成してもよい。
上述の構成を有する本発明は、一辺が1メートルを超えるような大型基板に対しても簡単に配線、導電層を形成することができる。また、所望の箇所に必要な量の材料のみを塗布すればよいため、無駄な材料が僅かとなることから材料の利用効率の向上、さらには、作製費用の削減を実現する。
また、マスクが不要であることから、露光、現像などの工程を大幅に削減することができる。また、インクヘッドから吐出する組成物の変更、又は組成物が充填されたインクヘッドの変更を行うことで、例えば発光素子の発光層と電極などの複数の薄膜を連続的に作製することができる。その結果、スループットが高くなり、生産性を向上させることができる。さらに、露光を目的としたマスクが不要となることで、例えばパソコンなどに入力された回路配線を即座に作製することができる。
本発明の実施の形態について、図1、7を用いて、アクティブマトリクス型の液晶表示装置を例として作製工程を以下に示す。
最初に、透光性を有する基板101を用いてアクティブマトリクス基板を作製する。基板サイズとしては、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1800mm×2000mm、2000mm×2100mm、2200mm×2600mm、または2600mm×3100mmのような大面積基板を用い、製造コストを削減することが好ましい。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
図1に示すように、まず、本実施の形態では、基板101上に、絶縁膜から成る下地膜102を形成する。 次いで、下地膜102上に半導体層103を形成する。半導体層103は、まず公知の方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜80nmの厚さで半導体膜を成膜する。本実施の形態では、プラズマCVD法を用いて、膜厚50nmの非晶質珪素膜を成膜する。次いで、エキシマレーザーによるレーザー結晶化を追加し結晶性の向上を図った。また半導体層を形成後、TFTのしきい値を制御するために微量な不純物元素(ボロン)のドーピング(チャネルドーピング)を行ってもよい。その後、インクジェット方式によってレジストのパターニングを行い、該レジストパターンをマスクとしてドライエッチング法によって半導体層103を形成した。
次いで、半導体層103を覆うゲート絶縁膜105を形成する。ゲート絶縁膜105はプラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして珪素を含む絶縁膜で形成する。本形態では、ゲート絶縁膜(キャパシタ絶縁膜)105としてプラズマCVD法により酸化窒化珪素膜を115nmの厚さに形成した。
続いて、インクジェット方式により、減圧又は真空中で第1の導電層(ゲート配線、ゲート電極、キャパシタ電極)106を形成する。このときの、斜視図を図7に示す。
図7において、401は基板、402は水平走査駆動回路、403は垂直走査駆動回路、404はインクヘッド、である。インクヘッド404は、1個又は複数個用いて、上下左右に基板401の表面と平行に走査することで、溶液塗布が行われる。本構成により、所望の箇所のみに配線を塗布することができる。
図7には、1つのインクヘッドを示したが、複数個のインクヘッドを用いてもよい。また、ノズル径の異なるインクヘッドを複数用意し、用途に応じて、ノズル径の異なるインクヘッドを使い分けてもよい。なお、通常のインクヘッドのノズル径は50〜100μmであり、このノズル径にも依存するが、スループットを考慮して、一度の走査で形成できるようにするために、一行又は一列と同じ長さになるように、複数のノズルを並列に配置してもよい。また、任意の個数のノズルを配置して、複数回走査しても構わないし、また同じ箇所を複数回走査することで重ね塗りをしてもよい。さらに、インクヘッド404を走査することが好ましいが、基板401を移動させても構わない。なお基板401とインクヘッド404との距離は、所望の箇所に滴下するために、できるだけ近づけておくことが好ましく、具体的には、0.1〜2ミリ程度が好ましい。
インクヘッドから1回に吐出する組成物の量は10〜70pl、粘度は100cp以下、粒径0.1μm以下が好ましい。これは、乾燥が起こることを防ぎ、また粘度が高すぎると、吐出口から組成物を円滑に吐出できなくなったりするためである。用いる溶媒や、用途に合わせて組成物の粘度、表面張力、乾燥速度などは適宜調節する。またインクヘッドから吐出される組成物は、基板上で連続して滴下して線状又はストライプ状に形成することが好ましい。しかし、例えば1ドット毎などの所定の箇所毎に滴下してもよい。
インクヘッドから吐出する組成物は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、Nd(ネオジム)から選択された元素、または前記元素を主成分とする合金材料若しくは化合物材料、AgPdCu合金などから適宜選択された導電性の材料を溶媒に溶解又は分散させたものを用いる。溶媒には、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤などを用いる。溶媒の濃度は、導電性材料の種類などに適宜決定するとよい。
また、インクヘッドから吐出する組成物として、銀(Ag)、金(Au)、白金(Pt)を粒径10nm以下で分散させた超微粒子(ナノメタル粒子)を用いてもよい。このように、粒径の微細な粒子を溶媒に分散又は溶解した組成物を用いると、ノズルの目詰まりという問題を解決することができる。なお、インクジェット方式を用いる本発明では、組成物の構成材料の粒径は、ノズルの粒径よりも小さいことが必要となる。また、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸(PEDT/PSS)水溶液などの導電性ポリマー(導電性高分子)を用いてもよい。
また、銀または銅といった低抵抗金属を配線材料として用いると、配線抵抗の低抵抗化を図ることができるため、大型の基板を用いる場合に好ましい。しかも、これらの金属材料は通常のドライエッチング法によって加工することが難しいため、インクジェット法で直接パターニングを行うことは、極めて効果的である。但し、例えば銅などの場合には、トランジスタの電気的特性に悪影響を及ぼさないようにするために、拡散を防ぐバリア性の導電膜を設けることが好ましい。バリア性の導電膜により、トランジスタが有する半導体に銅が拡散することなく、配線を形成することができる。このバリア性の導電膜としては、窒化タンタル(TaN)、窒化チタン(TiN)又は窒化タングステン(WN)から選ばれた一種又は複数種の積層膜を用いることができる。また、銅は酸化しやすいため、酸化防止剤などを併用することが好ましい。
その後、第1の導電層が形成された基板に常圧または減圧、あるいは真空中で、150〜300度の範囲で加熱処理を施すことで、その溶媒を揮発させて、その組成物の密度が増し、抵抗値が低減するようにする。但し、インクヘッド404から吐出する組成物における溶媒は、基板に滴下後に揮発するものが適している。特にトルエンなどの揮発性の高い溶媒を用いると、組成物を基板に滴下後、揮発する。そのような場合には、加熱処理の工程は削除しても構わない。しかし、組成物の溶媒は特に限定されず、滴下後に揮発する溶媒を用いた場合であっても、加熱処理を施すことで、その組成物の密度が増し、抵抗値が低減するようにするようにしてもよい。またこの加熱処理は、インクジェット方式により薄膜を形成した毎に行ってもよいし、任意の工程毎に行ってもよいし、全ての工程が終了した後に一括して行ってもよい。
加熱処理は、加熱源にハロゲンなどのランプを用いて、直接基板を高速加熱するランプアニール装置や、レーザー光を照射するレーザー照射装置を用いる。両者とも加熱源を走査することで、所望の箇所のみに加熱処理を施すことができる。その他の方法として、所定の温度に設定されたファーネスアニール炉を用いてもよい。但し、ランプを用いる場合には、加熱処理を行う薄膜の組成を破壊せず、加熱のみを可能とする波長の光であり、例えば、400nmよりも波長の長い光、即ち赤外光以上の波長の光が好ましい。取り扱いの面からは、遠赤外線(代表的な波長は4〜25μm)を用いることが好ましい。またレーザー光を用いる場合、レーザー発振装置から発振されるレーザー光の基板におけるビームスポットの形状は、列又は行の長さと同じ長さになるように線状に成形することが好ましい。そうすると、一度の走査でレーザー照射を終了させることができる。本形態では、加熱処理として、線状に成形したビームスポットを照射して行った。
続いて、ゲート電極106をマスクとして、半導体層103に、N型又はP型を付与する不純物元素を添加するドーピング処理を行い、同時に、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域(チャネル形成領域と総称)を形成した。さらに、第一の導電層106をマスクとして、ゲート絶縁膜の一部をエッチング除去し、不純物領域の半導体層103の表面を露出させる。
この後、実施例1、2で示すようにして、一旦全面に厚さ1.5μmのAl膜を堆積し、該導電体膜上の所望の特定領域にインクジェット法によってレジストパターンした後、異方性ドライエッチングにより、Alのピラー108,109を形成する。そして、絶縁膜からなる第1の層間絶縁膜110を形成する。第1の層間絶縁膜110としては、プラズマCVD法により膜厚100nmの酸化窒化珪素膜を形成した。次いで、第1の層間絶縁膜110上に、第2の層間絶縁膜111を形成する。第2の層間絶縁膜111としては、スピン塗布法で全面に膜厚1.6μmのアクリル膜を形成し、さらに第3の層間絶縁膜112として膜厚50nmの窒化珪素膜を形成した。なお、アクリル膜の代わりに他の透明な絶縁材料を用いてもよい。
この後、第3の層間絶縁膜(窒化珪素膜)112、第2の層間絶縁膜(アクリル膜)111、第1の層間絶縁膜(酸化窒化珪素膜)110を順次エッチバックすることによって、ピラー108,109の頂部を露出させる。
しかる後、インクジェット方式により、第2の導電層(ソース配線、ドレイン配線)113、114を前記導電体ピラー108,109に接するように形成する。吐出する組成物の粘度を最適な値に設定することが必要である。
続いて、全面に第2の導電層と電気的に接続されるように、透明導電体からなる画素電極115を形成する。画素電極115には、一例として、酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本形態では画素電極115として、インクジェット法で、0.1μmの厚さでITO膜を形成した。
以上、画素部においてはソース配線と、画素部のTFT及び保持容量と、端子部で構成されたアクティブマトリクス基板を作製することができる。
次いで、アクティブマトリクス基板上に配向膜137を形成しラビング処理を行う。なお、本実施の形態では配向膜137を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ116を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ134が設けられている。また、このカラーフィルタと遮光層とを覆う平坦化膜を設けている。次いで、平坦化膜上に透明導電膜からなる対向電極1370を画素部と重なる位置に形成し、対向基板の全面に配向膜136を形成し、ラビング処理を施す。
そして、アクティブマトリクス基板の画素部を囲むようにシール材を描画した後、減圧下でシール材に囲まれた領域にインクジェット法で液晶を吐出する。次いで、大気にふれることなく、減圧下でアクティブマトリクス基板と対向基板とをシール材121で貼り合わせる。シール材121にはフィラー(図示しない)が混入されていて、このフィラーと柱状スペーサ116によって均一な間隔を持って2枚の基板が貼り合わせられる。インクジェット法で液晶を吐出する方法を用いることによって作製プロセスで使用する液晶の量を削減することができ、特に、大面積基板を用いる場合に大幅なコスト低減を実現することができる。
つまり、本実施の形態では、インクジェット法によって基板上に設けられた画素電極上、即ち画素部上のみに液晶材料の噴射(または滴下)を行った後、シールが設けられた対向基板と貼り合わせる。また、対向基板にシール描画と液晶滴下との両方をおこなってもよいし、画素部が設けられた基板にシール描画と液晶滴下との両方をおこなってもよい。
インクジェット法としては、インク滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターで利用されているピエゾ方式を用いてもよい。なお、ピエゾ方式には、MLP(Multi Layer Piezo)タイプとMLChip(Multi Layer Ceramic Hyper Integrated Piezo Segments)タイプがある。
なお本実施の形態において、画素電極に向けて微量の液晶を複数滴噴射(または滴下)を行うことで、液晶表示装置を作成するものである。インクジェット法を用いることによって、吐出回数、または吐出ポイントの数などで微量な液晶の量を自由に調節することができる。
このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板117等の光学フィルムを適宜設ける。そして、公知の技術を用いてFPCを貼りつける。
以上の工程によって得られた液晶モジュールに、バックライト120、導光板119を設け、カバー122で覆えば、図1にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置(透過型)が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板117は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
また、本実施の形態は透過型の例を示したが、特に限定されず、反射型や半透過型の液晶表示装置も作製することができる。反射型の液晶表示装置を得る場合は、画素電極として光反射率の高い金属膜、代表的にはアルミニウムまたは銀を主成分とする材料膜、またはそれらの積層膜等を用いればよい。
また、液晶表示装置には、大きく分けてパッシブ型(単純マトリクス型)とアクティブ型(アクティブマトリクス型)の2種類があり、どちらにも本発明を適用することができる。
本実施の形態は、以上の例に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の用途を満たすことが可能である。
本発明の第一の実施例について、図2、3を用いて詳細に説明する。本発明においては、従来のフォトリソグラフィ法を用いたパターニング処理を全く用いずに、インクジェット法を用いたパターニング処理によって、液晶表示装置を作成している。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。尚、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。ここでは、本発明を用いて、Nチャネル型TFT(スイッチ用)と容量を同一基板上に形成する作製工程について説明する。
基板201には、ガラス基板、プラスチック基板に代表される可撓性基板など、本工程の処理温度に耐えうる基板を用いる(図2(A))。本実施例ではガラス基板を用いた。続いて基板201上に、絶縁膜から成る下地膜202を形成する。下地膜202は単層又は積層構造のいずれでもよく、本実施例では、2層構造として、スパッタリング法を用い、1層目として窒化酸化珪素膜を50nm、2層目として酸化窒化珪素膜を50nmの厚さに形成し、その後CMP法などの方法により表面を平坦化した。
次いで、下地膜202上に半導体層203を形成する。半導体層203は、まず公知の方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜80nmの厚さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法(レーザー結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層203を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いても良い。
本実施例では、プラズマCVD法を用いて、膜厚50nmの非晶質珪素膜を成膜した。その後、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行って結晶質珪素膜を形成した。その後、インクジェット方式によってインクジェットノズル204より吐出したレジスト205のパターニングを行い、該レジストパターンをマスクとしてドライエッチング法によって半導体層203を形成した(図2(B))。
なお、レーザー結晶化法で結晶質半導体膜を作製する場合のレーザーは、連続発振またはパルス発振の気体レーザー又は固体レーザーを用いれば良い。前者の気体レーザーとしては、エキシマレーザー等が挙げられ、後者の固体レーザーとしては、Cr、Nd等がドーピングされたYAG、YVO4等の結晶を使ったレーザー等が挙げられる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第2〜第4高調波を適用するのが好ましい。上記レーザーを用いる場合には、レーザー発振器から放射されたレーザービームを光学系で線状に集光して、半導体膜に照射すると良い。
但し、本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上に50〜100nmの非晶質珪素膜を形成し、加熱処理(RTA法、ファーネスアニール炉を用いた熱アニール等)を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪素膜中の金属元素の含有量を低減または除去することができる。また半導体層203を形成後、TFTのしきい値を制御するために微量な不純物元素(ボロン)のドーピング(チャネルドーピング)を行ってもよい。
次いで、半導体層203を覆うゲート絶縁膜206を形成する。ゲート絶縁膜206はプラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜としてプラズマCVD法により酸化窒化珪素膜を115nmの厚さに形成した。
続いて、インクジェット方式により、減圧又は真空中で第1の導電層(ゲート配線、ゲート電極、キャパシタ電極)207を形成する(図2(C))。このときの、斜視図を図07に示す。
図07において、401は基板、402は水平走査駆動回路、403は垂直走査駆動回路、404はインクヘッド、である。インクヘッド404は、1個又は複数個用いて、上下左右に基板401の表面とを平行に走査することで、溶液塗布が行われる。本構成により、所望の箇所のみに配線を塗布することができる。
図07には、3つのノズルを有するインクヘッドを示したが、1個のノズルを有するインクヘッドを用いてもよい。また、ノズル径の異なるインクヘッドを複数用意し、用途に応じて、ノズル径の異なるインクヘッドを使い分けてもよい。なお、通常のインクヘッドのノズル径は50〜100μmであり、このノズル径にも依存するが、スループットを考慮して、一度の走査で形成できるようにするために、一行又は一列と同じ長さになるように、複数のノズルを並列に配置してもよい。また、任意の個数のノズルを配置して、複数回走査しても構わないし、また同じ箇所を複数回走査することで重ね塗りをしてもよい。さらに、インクヘッド404を走査することが好ましいが、基板401を移動させても構わない。なお、基板401とインクヘッド404との距離は、所望の箇所に滴下するために、できるだけ近づけておくことが好ましく、具体的には、0.1〜2ミリ程度が好ましい。
インクヘッドから1回に吐出する組成物の量は10〜70pl、粘度は100cp以下、粒径0.1μm以下が好ましい。これは、乾燥が起こることを防ぎ、また粘度が高すぎると、吐出口から組成物を円滑に吐出できなくなったりするためである。用いる溶媒や、用途に合わせて組成物の粘度、表面張力、乾燥速度などは適宜調節する。またインクヘッドから吐出される組成物は、基板上で連続して滴下して線状又はストライプ状に形成することが好ましい。しかし、例えば1ドット毎などの所定の箇所毎に滴下してもよい。
インクヘッドから吐出する組成物は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、Nd(ネオジム)から選択された元素、または前記元素を主成分とする合金材料若しくは化合物材料、AgPdCu合金などから適宜選択された導電性の材料を溶媒に溶解又は分散させたものを用いる。溶媒には、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤などを用いる。溶媒の濃度は、導電性材料の種類などに適宜決定するとよい。
また、インクヘッドから吐出する組成物として、銀(Ag)、金(Au)、白金(Pt)を粒径10nm以下で分散させた超微粒子(ナノメタル粒子)を用いてもよい。このように、粒径の微細な粒子を溶媒に分散又は溶解した組成物を用いると、ノズルの目詰まりという問題を解決することができる。なお、インクジェット方式を用いる本発明では、組成物の構成材料の粒径は、ノズルの粒径よりも小さいことが必要となる。また、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸(PEDT/PSS)水溶液などの導電性ポリマー(導電性高分子)を用いてもよい。
また、銀または銅といった低抵抗金属を配線材料として用いると、配線抵抗の低抵抗化を図ることができるため、大型の基板を用いる場合に好ましい。しかも、これらの金属材料は通常のドライエッチング法によって加工することが難しいため、インクジェット法で直接パターニングを行うことは、極めて効果的である。但し、例えば銅などの場合には、トランジスタの電気的特性に悪影響を及ぼさないようにするために、拡散を防ぐバリア性の導電膜を設けることが好ましい。バリア性の導電膜により、トランジスタが有する半導体に銅が拡散することなく、配線を形成することができる。このバリア性の導電膜としては、窒化タンタル(TaN)、窒化チタン(TiN)又は窒化タングステン(WN)から選ばれた一種又は複数種の積層膜を用いることができる。また、銅は酸化しやすいため、配線材料として用いる際には、酸化防止剤などを併用することが好ましい。
その後、第1の導電層が形成された基板に常圧または減圧、あるいは真空中で、150〜300度の範囲で加熱処理を施すことで、その溶媒を揮発させて、その組成物密度を向上させて、抵抗値が低くなるようにする。但し、インクヘッド204から吐出する組成物における溶媒は、基板に滴下後に揮発するものが適している。特にトルエンなどの揮発性の高い溶媒を用いると、組成物を基板に滴下後、揮発する。そのような場合には、加熱処理の工程は削除しても構わない。しかし、組成物の溶媒は特に限定されず、滴下後に揮発する溶媒を用いた場合であっても、加熱処理を施すことで、その組成物密度を向上させて、所望の抵抗値になるようにしてもよい。またこの加熱処理は、インクジェット方式により薄膜を形成した毎に行ってもよいし、任意の工程毎に行ってもよいし、全ての工程が終了した後に一括して行ってもよい。
加熱処理は、加熱源にハロゲンなどのランプを用いて、直接基板を高速加熱するランプアニール装置や、レーザー光を照射するレーザー照射装置を用いる。両者とも加熱源を走査することで、所望の箇所のみに加熱処理を施すことができる。その他の方法として、所定の温度に設定されたファーネスアニール炉を用いてもよい。但し、ランプを用いる場合には、加熱処理を行う薄膜の組成を破壊せず、加熱のみを可能とする波長の光であり、例えば、400nmよりも波長の長い光、即ち赤外光以上の波長の光が好ましい。取り扱いの面からは、遠赤外線(代表的な波長は4〜25μm)を用いることが好ましい。またレーザー光を用いる場合、レーザー発振装置から発振されるレーザー光の基板におけるビームスポットの形状は、列又は行の長さと同じ長さになるように線状に成形することが好ましい。そうすると、一度の走査でレーザー照射を終了させることができる。本実施例では、加熱処理として、線状に成形したビームスポットを照射して行った。
続いて、ゲート電極207をマスクとして、半導体層203に、N型又はP型を付与する不純物元素を添加するドーピング処理を行う。本実施例では、半導体層203にN型を付与する不純物元素を添加し、半導体層203にP型を付与する不純物元素を添加して、不純物領域を形成した。同時に、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域(チャネル形成領域と総称)を形成した。さらに、ゲート電極205をマスクとして、ゲート絶縁膜の一部をエッチング除去し、不純物領域の半導体層表面を露出させる(図2(C))。
この後、一旦全面に厚い導電体膜208を堆積し、導電体膜上の所望の特定領域にインクジェット法によってレジストパターン209を形成する。導電体膜としては、Al, Ti, TiN等の金属、或いは炭素や導電性の有機材料なども適宜用いることができる。また、レジストパターン209の材料としては、通常の有機材料の代わりにSiO2のような無機材料や金属材料を用いることも可能である。特に、金属材料を用いれば、後述するピラーの加工後に除去せずそのまま用いることが出来る。金属材料はピラーをエッチング加工する際に選択性を有するものであれば適用することが可能である。例えば一般にドライエッチングされにくいAu,Ag,Cu,Pt等の貴金属も用いることが可能である(図2(D))。
引き続き、レジストパターン209をマスクとして、異方性ドライエッチングによって導電体ピラー210を形成する。そして、絶縁膜からなる第1の層間絶縁膜211を形成する。第1の層間絶縁膜211としては、プラズマCVD法またはスパッタリング法を用い、厚さを50〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、第1の層間絶縁膜211として、プラズマCVD法により膜厚100nmの酸化窒化珪素膜を形成した。
次いで、第1の層間絶縁膜211上に、第2の層間絶縁膜212を形成する。第2の層間絶縁膜212としては、CVD法によって形成された酸化珪素膜、SOG(Spin On Glass)法又はスピンコート法によって塗布された酸化珪素膜、アクリル等の有機絶縁膜又は非感光性の有機絶縁膜が0.7〜5μmの厚さで形成する。本実施例では、CVD法で膜厚1.6μmのアクリル膜を形成した。なお第2の層間絶縁膜212は、基板200上に形成されたTFTによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。さらに、第3の層間絶縁膜213となる窒化珪素膜を0.1μmの厚さで形成する。
この後、第3の層間絶縁膜(窒化珪素膜)213、第2の層間絶縁膜(アクリル膜)212、第1の層間絶縁膜(酸化珪素膜)211を順次エッチバックすることによって、前記導電体ピラー210の頂部を露出させる。しかる後、インクジェット方式により、第2の導電層(ソース配線、ドレイン配線)214を前記導電体ピラー210に接するように形成する。このときの断面図を図3(A)に示す。
インクヘッドから吐出する組成物は、第1の導電層と同様に、導電性の材料を溶媒に溶解又は分散させたものを用いて、単層又は積層構造で作成する。なお、第2の導電層を形成する場合には、吐出する組成物の粘度を最適な値に設定することが必要である。本実施例では、第2の導電層214を3層構造として、1層目をチタン、2層目を銀とした。続いて、加熱処理を行う。ここまでの工程により、絶縁表面を有する基板201上にトランジスタを形成することができた。
続いて、全面に第2の導電層214と電気的に接続されるように、透明導電体からなる画素電極215を形成する(図3(B))。画素電極215には、一例として、酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本実施例では画素電極215として、インクジェット法で、0.1μmの厚さでITO膜を形成した(図3(B))。
以上、画素部においてはソース配線と、画素部のTFT及び保持容量と、端子部で構成されたアクティブマトリクス基板を作製することができる。
この後、共通電極216、カラーフィルタ217、ブラックマトリックス218などが形成された対向基板219と貼り合わせる。そして所定の方法で液晶220を注入し、液晶表示装置を完成する。(図3(C))。なお、ここでは、バックライト等の取り付け工程は省略した。
以上、本発明の第1の実施例について、アクティブマトリックス型の液晶表示装置について説明したが、本実施実施例に限定されることなく、本発明の趣旨に基づき適用が可能となる。例えば、実施例2で示すように、アクティブマトリックス型有機EL表示装置の場合についても同様に適用することが可能である。また、本発明例で取り上げた材料、形成方法に関しても、本発明の趣旨に則り適宜選択して用いることが可能である。
本発明の第二の実施例について、図4〜6を用いて詳細に説明する。本発明においては、従来のフォトリソグラフィ法を用いたパターニング処理を全く用いずに、インクジェット法を用いたパターニング処理によって、EL表示装置を作成している。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。尚、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。ここでは、本発明を用いて、Nチャネル型TFT(スイッチ用)と2つのPチャネル型TFT(駆動用)を同一基板上に形成するEL表示装置の作製工程について説明する。
基板301には、ガラス基板、プラスチック基板に代表される可撓性基板など、本工程の処理温度に耐えうる基板を用いる(図4(A))。本実施例ではガラス基板を用いた。続いて基板301上に、絶縁膜から成る下地膜302を形成する。下地膜302は単層又は積層構造のいずれでもよく、本実施例では、2層構造として、スパッタリング法を用い、1層目として窒化酸化珪素膜を50nm、2層目として酸化窒化珪素膜を50nmの厚さに形成し、その後CMP法などの方法により表面を平坦化した(図4(A))。
次いで、下地膜302上に半導体層303を形成する。半導体層303は、まず公知の方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜80nmの厚さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法(レーザー結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層303を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いても良い。
第一の実施例と同様にして、プラズマCVD法を用いて、膜厚50nmの非晶質珪素膜を成膜した。その後、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行って結晶質珪素膜を形成した。その後、インクジェット方式によってインクジェットノズル304より吐出したレジスト305のパターニングを行い、ここでパターニングしたレジスト305をマスクとしてドライエッチング法によって半導体層303を形成した(図4(B))
続いて、ゲート絶縁膜306を形成する。ゲート絶縁膜306はプラズマCVD法により酸化窒化珪素膜を115nmの厚さに形成した(図4(C))。
続いて、インクジェット方式により、減圧又は真空中で第1の導電層(ゲート配線、ゲート電極)307を形成する。(図4(D))
その後、第1の導電層が形成された基板に常圧または減圧、あるいは真空中で、150〜300度の範囲で加熱処理を施すことで、その溶媒を揮発させ良好な導電特性を得る。但し、インクヘッドノズル304から吐出する組成物における溶媒は、基板に滴下後に揮発するものが適している。特にトルエンなどの揮発性の高い溶媒を用いると、組成物を基板に滴下後、揮発する。そのような場合には、加熱処理の工程は削除しても構わない。しかし、組成物の溶媒は特に限定されず、滴下後に揮発する溶媒を用いた場合であっても、加熱処理を施すことで、その組成物の粘度を低下させて、所望の粘度になるようにしてもよい。またこの加熱処理は、インクジェット方式により薄膜を形成した毎に行ってもよいし、任意の工程毎に行ってもよいし、全ての工程が終了した後に一括して行ってもよい。
さらに、ゲート電極307をマスクとして、半導体層303に、N型又はP型を付与する不純物元素を添加するドーピング処理を行う。本実施例では、半導体層303にN型を付与する不純物元素を添加し、半導体層303にP型を付与する不純物元素を添加して、不純物領域を形成した。同時に、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域(チャネル形成領域と総称)を形成した。さらに、ゲート電極307をマスクとして、ゲート絶縁膜の一部をエッチング除去し、不純物領域の半導体層303の表面を露出させる。
この後、一旦全面に厚い導電体膜308を堆積し、導電体膜308上の所望の特定領域にインクジェット法によってレジストパターン309を形成する。導電体膜308としては、Al, Ti, TiN等の金属、或いは炭素や導電性の有機材料なども適宜用いることができる。(図5(A))
引き続き、レジストパターン309をマスクとして、異方性ドライエッチングによって導電体ピラー310を形成する。そして、絶縁膜からなる第1の層間絶縁膜311を形成する(図5(B))。第1の層間絶縁膜311としては、プラズマCVD法またはスパッタリング法を用い、厚さを50〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚100nmの酸化窒化珪素膜を形成した。
続いて、第1の層間絶縁膜(酸化窒化珪素膜)311上に、第2の層間絶縁膜312を形成する。第2の層間絶縁膜312としては、CVD法によって形成された酸化珪素膜、SOG(Spin On Glass)法又はスピンコート法によって塗布された酸化珪素膜、アクリル等の有機絶縁膜又は非感光性の有機絶縁膜が0.7〜5μmの厚さで形成する。本実施例では、CVD法で膜厚1.6μmのアクリル膜を形成した。なお第2の層間絶縁膜312は、基板301上に形成されたTFTによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。(図5(B))
第1乃至第3層間絶縁膜311、312、315をそれぞれ設けることにより、酸素や空気中の水分をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
この後、第2の層間絶縁膜(アクリル膜)312、および第1の層間絶縁膜(酸化窒化珪素膜)311を順次エッチバックすることによって、導電体ピラー310の頂部を露出させる。しかる後、インクジェット方式により、第2の導電層(ソース配線、ドレイン配線)313を導電体ピラー310に接するように形成する。このときの断面図を図5(C)に示す。
インクヘッドから吐出する組成物は、第1の導電層と同様に、導電性の材料を溶媒に溶解又は分散させたものを用いて、単層又は積層構造で作成する。本実施例では、第2の導電層313を2層構造として、1層目をチタン、2層目をCuとした。続いて、加熱処理を行う。
この後、さらに同様にして一旦全面に厚い導電体膜を堆積し、この導電体層上の所望の特定領域にインクジェット法によってレジストパターンを形成した後、ここで形成したレジストパターンをマスクとして、異方性ドライエッチングによって導電体ピラー314を形成する。同様にして、導電体膜としては、Al, Ti, TiN等の金属、或いは炭素や導電性の有機材料なども適宜用いることができる。また、この場合のレジストの材料としても、通常の有機材料の代わりにSiO2のような無機材料や金属材料を用いることも可能である。特に、金属材料を用いれば、後述する導電体ピラーの加工後に除去せずそのまま用いることが出来る。金属材料はピラーをエッチング加工する際に選択性を有するものであれば適用することが可能である。例えば一般にドライエッチングされにくいAu,Ag,Cu,Pt等の貴金属も用いることが可能である。
続いて、全面に第3の層間絶縁膜316を形成する。第3の層間絶縁膜316は、スパッタリング法で、窒化珪素膜または窒化酸化珪素膜を0.1〜0.2μmの厚さで形成する。本実施例では、第3の層間絶縁膜316として、窒化珪素膜をスパッタリング法を用いて0.1μmの厚さに形成した。第3の層間絶縁膜316を設けることにより、酸素や空気中の水分をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。さらに、全面に、第4の層間絶縁膜315を形成する。第4の層間絶縁膜315としては、CVD法によって形成された酸化珪素膜、SOG(Spin On Glass)法又はスピンコート法によって塗布された酸化珪素膜、アクリル等の有機絶縁膜又は非感光性の有機絶縁膜を0.7〜5μmの厚さで形成する。本実施例では、スピンコート法で膜厚1.6μmのアクリル膜を形成した。なお第4の層間絶縁膜315は、平坦性に優れた膜であればよく、アクリル膜以外にもシロキサン(珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する物質が含まれる物質)、TOF膜、無機層間絶縁膜、low-k(低誘電率)材料を用いた膜などを用いることができる。
この後、第4の層間絶縁膜(アクリル膜)315、および第3の層間絶縁膜(窒化珪素膜)316を順次エッチバックすることによって、導電体ピラー314の頂部を露出させる。このときの断面図を図5(D)に示す。
しかる後、インクジェット方式により、第3の導電層(ソース配線、ドレイン配線)317を導電体ピラー314に接するように形成する。
続いて、全面に駆動用TFTの配線と電気的に接続されるように、透明導電体からなる第1の画素電極318を形成する(図6(A))。第1の画素電極318としては、仕事関数の大きい材料を用いて作製することが望ましく、一例としては、酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本実施例では第1の画素電極318として、インクジェット法で、0.1μmの厚さでITO膜を形成する。(図6(A))
しかる後、有機ELによる発光素子の形成工程に入ることになる。第1の画素電極318の端面を覆うように絶縁膜を形成する。絶縁膜を形成する材料は特に限定されず、無機又は有機の材料で形成することができる。この後、発光層となる有機ELを含む領域を形成することになるが、第1の画素電極318と接するように発光層320を減圧又は真空中で順次形成する(図6(B))。発光層320の材料は特に限定されるものではないが、カラー表示を行う場合には、赤、緑、青の各色の材料を用いる。ついで、第2の画素電極(陰極)321を減圧又は真空中で蒸着法により形成する(図6(C))。
第2の画素電極(陰極)321は、仕事関数の小さい金属(リチウム(Li)、マグネシウム(Mg)、セシウム(Cs))を含む薄膜、Li、Mg等を含む薄膜上に積層した透明導電膜との積層膜で形成する。膜厚は陰極として作用するように適宜設定すればよいが、0.01〜1μm程度の厚さで形成する。本実施例では、第2の画素電極321としてアルミニウムとリチウムの合金膜(Al-Li)を0.1μmの厚さで形成した。なお第2の画素電極321は、全面に成膜する。
陰極として良く用いられる金属膜は、周期律表の1族若しくは2族に属する元素を含む金属膜であるが、これらの金属膜は酸化しやすいので表面を保護しておくことが望ましい。また、必要な膜厚も薄いため、抵抗率の低い導電膜を補助的に設けて陰極の抵抗を下げ、加えて陰極の保護を図るとよい。抵抗率の低い導電膜としてはアルミニウム、銅又は銀を主成分とする金属膜が用いられる。
発光層320と第2の画素電極321の形成は、インクヘッドノズル304から吐出される組成物の変更、又は組成物が充填されたインクヘッドノズル304の変更により実現する。この場合、大気開放されることなく行うことができるため、水分などに弱い発光素子の高信頼性につながる。吐出された組成物の粘度を所望の値(50cp以下)とするために、150〜300度の範囲で加熱処理を行う。
これまでの工程において形成された、第1の画素電極318、発光層320及び第2の電極321の積層体が発光素子、すなわち画素部に相当する。第1の画素電極321は陽極、第2の画素電極321は陰極に相当する。発光素子の励起状態には一重項励起と三重項励起があるが、発光はどちらの励起状態を経てもよい。
本実施例では、発光素子から発せられる光を基板301側(底面)側から取り出す、所謂下面出射を行う場合を示した。しかし、基板301の表面から光を取り出す、所謂上面出射を行うようにしてもよい。その場合、第1の画素電極318を陰極、第2の画素電極321を陽極に相当するように形成し、さらに第2の画素電極321は透明材料で形成するとよい。また、駆動用TFTはNチャネル型TFTで形成することが好ましい。なお、駆動用TFTの導電型は適宜変更しても構わないが、容量素子は該駆動用TFTのゲート・ソース間電圧を保持するように配置する。なお本実施例では、発光素子を用いた表示装置の場合を例示したが、液晶素子を用いた液晶表示装置やその他の表示装置に本発明を適用してもよい。
上記構成を有する本発明は、基板の大型化に対応可能で、スループットや材料の利用効率を向上させた配線、導電層及び表示装置の作製方法を提供することができる。
本実施例では、実施例2で形成した発光素子を有する、発光表示モジュールの断面図を、図8を用いて示す。
図8(A)は、アクティブマトリクス基板801と対向基板802とが、シール剤800により固着された発光表示モジュールの断面を示しており、これらの間には画素部803とが設けられ表示領域を形成している。
対向基板802と、画素部803との間には、空間804が形成される。空間804には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第2の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板(偏光板、1/4λ板及び1/2λ板)を備えるとよい。対向基板802側から表示を認識する場合、封止基板側から順に、1/4λ板及び1/2λ板805、偏光板806を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
また、対向基板802及びアクティブマトリクス基板801の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、1/4λ板及び1/2λ板、偏光板を設けるとよい。
アクティブマトリクス基板801に設けられた接続端子808には、FPC809を介して配線基板810が接続されている。FPC又は接続配線には画素駆動回路(ICチップ、ドライバIC等)811が設けられ、配線基板810には、コントロール回路や電源回路などの外部回路812が組み込まれている。
また、図8(B)に示すように、画素部803と偏光板の間、又は画素部と円偏光板の間に着色層807を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、RGBを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各RBGの色純度が高く、高精細な表示が可能となる。
図8(C)においては、図8(A)と異なり、対向基板を用いずフィルム又は樹脂等の保護膜821を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部803の第2の画素電極を覆って、保護膜821が設けられている。第2の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第2の保護膜は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。その他の構成は、図8(A)と同様である。
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
本実施例のモジュールは、配線基板810がFPC809を用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、画素駆動回路811、外部回路812を直接基板上に実装させるようにしてもよい。
なお、本発明の実施の形態及び他の実施例のいずれも本実施例に適応することができる。また、本実施例では、表示モジュールとして発光表示モジュールの例を示したが、これに限られるものではなく、液晶表示モジュール、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示モジュールに適宜適応することができる。
上記実施例に示される半導体装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置の構成を示すブロック図及びテレビジョン装置をそれぞれ図9及び図10に、デジタルカメラを図11に示す。
図9は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成のブロック図である。図9において、アンテナ901で受信されたテレビ放送用の電波は、チューナ902に入力される。チューナ902は、アンテナ901より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数(IF)信号を生成して出力する。
チューナ902により取り出されたIF信号は、中間周波数増幅器(IFアンプ)903により必要な電圧まで増幅された後、映像検波回路904によって映像検波されると共に、音声検波回路905によって音声検波される。映像検波回路904により出力された映像信号は、映像系処理回路906により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の映像系出力部908に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョンとなり、発光表示装置を用いたものはELテレビジョンとなる。また、他の表示装置を用いた場合も同様である。
また、音声検波回路905により出力された信号は、音声系処理回路907により、FM復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部909に出力される。
なお、本発明を用いたテレビジョン装置は、VHF帯やUHF帯などの地上波放送、ケーブル放送、又はBS放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はBSデジタル放送に対応するものであっても良い。
図10はテレビジョン装置を前面方向から見た斜視図であり、筐体1051、表示部1052、スピーカ部1053、操作部1054、ビデオ入力端子1055等を含む。また、図10に示すような構成となっている。
表示部1052は、図10の映像系出力部1008の一例であり、ここで映像を表示する。
スピーカ部1053は、図10の音声系出力部の一例であり、ここで音声を出力する。
操作部1054は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のON/OFF、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
ビデオ入力端子1055は、VTR、DVD、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体として様々な用途に適用することができる。
図11(A)及び図11(B)は、デジタルカメラの一例を示す図である。図11(A)は、デジタルカメラの前面方向から見た斜視図、図11(B)は、後面方向から見た斜視図である。図11(A)において、デジタルカメラには、リレーズボタン1101、メインスイッチ1102、ファインダー窓1103、フラッシュ1104、レンズ1105、鏡銅1106、筺体1107が備えられている。
また、図11(B)において、ファインダー接眼窓1111、モニター1112、操作ボタン1113が備えられている。
リレーズボタン1101は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ1102は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。
ファインダー窓1103は、デジタルカメラの前面のレンズ1105の上部に配置されており、図11(B)に示すファインダー接眼窓1111から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ1104は、デジタルカメラの全面上部に配置され、被写体輝度が低いときに、レリーズボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ1105は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。
鏡銅1106は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡銅を繰り出すことにより、レンズ1105を手前に移動させる。また、携帯時は、レンズ1105を沈銅させてコンパクトにする。なお、本実施例においては、鏡銅を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体1107内での撮影光学系の構成により鏡銅を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダー接眼窓1111は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン1113は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の半導体装置の一実施例である表示装置をモニターに用いことにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。
本発明の作製方法を説明する断面図。 本発明の作製方法を説明する断面図。 本発明の作製方法を説明する断面図。 本発明の作製方法を説明する断面図。 本発明の作製方法を説明する断面図。 本発明の作製方法を説明する断面図 本発明の作製方法を説明する斜視図。 本発明の発光装置モジュールを示す図。 本発明を用いた電子機器の構成を示す図。 本発明を用いた電子機器を表す図。 本発明を用いた電子機器を表す図。

Claims (8)

  1. 絶縁表面を有する基板上に、一層或いは複数の層からなる導電体パターンを形成する工程と、
    該導電パターンの特定領域上に前記導電体と同種あるいは別種の導電体からなるピラーを形成する工程と、
    一層或いは多層の絶縁膜を全面に形成する工程と、
    該絶縁膜をエッチバックさせて前記導電体ピラーを露出させる工程と、
    前記導電体ピラーに電気的に接続する配線または導電体パターンをインクジェット方式により作製する工程と、
    を含むことを特徴とする表示装置の作製方法。
  2. 前記導電体ピラーは、導電体層を全面に形成した後、インクジェット方式を用いてレジストパターンを形成し、しかる後に該レジストパターンをマスクとして異方性エッチングによって形成することを特徴とする請求項1記載の表示装置の作製方法。
  3. 前記導電体ピラーは、導電体層をインクジェット方式により局所的に形成した後、さらにインクジェット方式を用いて微細なレジストパターンを形成し、しかる後に該レジストパターンをマスクとして異方性エッチングによって形成することを特徴とする請求項1記載の表示装置の作製方法。
  4. 前記導電体ピラーをなす導電体層の形成は、減圧下でのインクジェット方式により局所的に形成することを特徴とする請求項1記載の表示装置の作製方法。
  5. 前記ピラー形成後の絶縁膜の堆積工程に於いて、少なくとも絶縁膜の内一層は透明絶縁膜を塗布法により形成することを特徴とする請求項1記載の表示装置の作製方法。
  6. 複数の導電体層の間において、該導電体層間の電気的な接続は、インクジェットを用いたパターニング法によって形成された別種導電体からなるピラー構造によってなされていることを特徴とする表示装置。
  7. 前記表示装置は、液晶表示装置であることを特徴とする請求項6に記載の表示装置。
  8. 前記表示装置は、発光表示装置であることを特徴とする請求項6に記載の表示装置。
JP2004092233A 2003-03-26 2004-03-26 表示装置の作製方法 Expired - Fee Related JP4623986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004092233A JP4623986B2 (ja) 2003-03-26 2004-03-26 表示装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003086392 2003-03-26
JP2004092233A JP4623986B2 (ja) 2003-03-26 2004-03-26 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004310085A true JP2004310085A (ja) 2004-11-04
JP2004310085A5 JP2004310085A5 (ja) 2007-05-17
JP4623986B2 JP4623986B2 (ja) 2011-02-02

Family

ID=33478336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092233A Expired - Fee Related JP4623986B2 (ja) 2003-03-26 2004-03-26 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4623986B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2007193267A (ja) * 2006-01-23 2007-08-02 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP2008046156A (ja) * 2006-08-10 2008-02-28 Kyoritsu Kagaku Sangyo Kk 積層構造体、これを用いた液晶パネル、及び積層構造体の製造方法
KR101779594B1 (ko) * 2010-10-26 2017-09-19 엘지디스플레이 주식회사 터치 스크린 패널과 이의 제조방법
JP2020501197A (ja) * 2016-12-30 2020-01-16 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. 画素構造、動作方法及びアレイ基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294069A (ja) * 1989-05-08 1990-12-05 Matsushita Electric Ind Co Ltd アクティブマトリクスアレー及びその製造方法並びに液晶表示装置及びその製造方法
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH1039130A (ja) * 1996-07-22 1998-02-13 Toray Ind Inc カラーフィルタの製造装置及び製造方法
JPH10186349A (ja) * 1996-12-27 1998-07-14 Sharp Corp 液晶表示素子及びその製造方法
JPH11340417A (ja) * 1998-03-25 1999-12-10 Seiko Epson Corp 半導体素子、液晶表示用アクティブマトリクス基板及びこれらの製造方法
JP2002082215A (ja) * 1999-08-03 2002-03-22 Canon Inc カラーフィルタの製造方法及び製造装置、表示装置の製造方法、表示装置を備えた装置の製造方法、表示装置用パネルの製造方法及び製造装置
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294069A (ja) * 1989-05-08 1990-12-05 Matsushita Electric Ind Co Ltd アクティブマトリクスアレー及びその製造方法並びに液晶表示装置及びその製造方法
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH1039130A (ja) * 1996-07-22 1998-02-13 Toray Ind Inc カラーフィルタの製造装置及び製造方法
JPH10186349A (ja) * 1996-12-27 1998-07-14 Sharp Corp 液晶表示素子及びその製造方法
JPH11340417A (ja) * 1998-03-25 1999-12-10 Seiko Epson Corp 半導体素子、液晶表示用アクティブマトリクス基板及びこれらの製造方法
JP2002082215A (ja) * 1999-08-03 2002-03-22 Canon Inc カラーフィルタの製造方法及び製造装置、表示装置の製造方法、表示装置を備えた装置の製造方法、表示装置用パネルの製造方法及び製造装置
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007193267A (ja) * 2006-01-23 2007-08-02 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP2008046156A (ja) * 2006-08-10 2008-02-28 Kyoritsu Kagaku Sangyo Kk 積層構造体、これを用いた液晶パネル、及び積層構造体の製造方法
KR101779594B1 (ko) * 2010-10-26 2017-09-19 엘지디스플레이 주식회사 터치 스크린 패널과 이의 제조방법
JP2020501197A (ja) * 2016-12-30 2020-01-16 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. 画素構造、動作方法及びアレイ基板

Also Published As

Publication number Publication date
JP4623986B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
JP5292224B2 (ja) 膜パターンの作製方法
JP5364779B2 (ja) 半導体装置の作製方法
JP5093985B2 (ja) 膜パターンの形成方法
JP4731913B2 (ja) パターンの形成方法および半導体装置の製造方法
JP4748955B2 (ja) パターンの作製方法
US7955907B2 (en) Semiconductor device, television set, and method for manufacturing the same
JP4536601B2 (ja) 半導体装置の作製方法
JP5238641B2 (ja) 半導体装置の作製方法
JP5025107B2 (ja) 半導体装置の作製方法
US9237657B2 (en) Wiring substrate, semiconductor device, and method for manufacturing thereof
JP4619060B2 (ja) 半導体装置の作製方法
JP2005244203A (ja) 半導体装置及びテレビジョン装置、並びにそれらの作製方法
KR101172466B1 (ko) 표시 장치 및 그 제작방법
JP4498715B2 (ja) 半導体装置の作製方法
JP4623986B2 (ja) 表示装置の作製方法
JP4593969B2 (ja) 配線の作製方法及び表示装置の作製方法
JP4877868B2 (ja) 表示装置の作製方法
JP4817627B2 (ja) 表示装置の作製方法
JP4718818B2 (ja) 薄膜トランジスタの作製方法
JP4916653B2 (ja) 配線基板の作製方法及び半導体装置の作製方法
JP4624078B2 (ja) 液晶表示装置の作製方法
JP4683898B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees